KR20110094624A - 발광 소자 패키지 및 그 제조방법 - Google Patents

발광 소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20110094624A
KR20110094624A KR1020100014160A KR20100014160A KR20110094624A KR 20110094624 A KR20110094624 A KR 20110094624A KR 1020100014160 A KR1020100014160 A KR 1020100014160A KR 20100014160 A KR20100014160 A KR 20100014160A KR 20110094624 A KR20110094624 A KR 20110094624A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
electrode
package
Prior art date
Application number
KR1020100014160A
Other languages
English (en)
Other versions
KR101628381B1 (ko
Inventor
김혜영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100014160A priority Critical patent/KR101628381B1/ko
Publication of KR20110094624A publication Critical patent/KR20110094624A/ko
Application granted granted Critical
Publication of KR101628381B1 publication Critical patent/KR101628381B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 발광 소자 패키지 및 그 제조방법에 관한 것이다.
실시 예에 따른 발광소자 패키지는 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 절연층; 상기 절연층 위에 형성되며 내부에 버퍼층을 포함하는 전극층; 및 상기 전극층 위의 탑재 영역에 배치된 발광 소자를 포함한다.

Description

발광 소자 패키지 및 그 제조방법{LIGHT EMITTING DEVICE PACKAGE AND FABRICATING METHOD THEREOF}
실시 예는 발광 소자 패키지 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
발광 다이오드의 휘도 및 성능을 더욱 향상시키기 위해 광 추출 구조를 개선하는 방법, 활성층의 구조를 개선하는 방법, 전류 퍼짐을 향상하는 방법, 전극의 구조를 개선하는 방법, 발광 다이오드 패키지의 구조를 개선하는 방법 등 다양한 방법들이 시도되고 있다.
실시 예는 전극층의 표면 거칠기가 개선된 발광 소자 패키지 및 그 제조방법을 제공한다.
실시 예는 전극층 내에 전도성 버퍼층을 형성한 발광소자 패키지 및 그 제조방법을 제공한다.
실시 예에 따른 발광소자 패키지는 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 절연층; 상기 절연층 위에 형성되며 내부에 버퍼층을 포함하는 전극층; 및 상기 전극층 위의 탑재 영역에 배치된 발광 소자를 포함한다.
실시 예에 따른 발광 소자 패키지 제조방법은, 패키지 몸체의 표면에 절연층을 형성하는 단계; 상기 절연층의 위에 씨드층, 버퍼층, 베리어층, 및 본딩층을 형성하는 단계; 상기 본딩층 위에 접착층 및 상기 접착층 위에 반사층을 형성하는 단계; 및 상기 본딩층 위의 탑재 영역에 발광 소자를 배치하는 단계를 포함하며, 상기 버퍼층, 상기 본딩층, 상기 반사층 중 적어도 하나의 표면 거칠기는 1㎚~20㎚ 이하를 포함한다.
실시 예는 표면 거칠기가 개선된 발광 다이오드 패키지를 제공한다.
실시 예는 전도성, 반사성 및 방열성이 개선시켜 줄 수 있다.
실시 예는 실리콘 웨이퍼 패키지의 전기적 및 방열 측면에서의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자 패키지의 평면도이다.
도 2는 도 1의 측 단면도이다.
도 3은 도 2의 전극층의 상세 단면도이다.
도 4는 제2실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 5는 제3실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예에 대하여 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 도면의 일 예이며, 도면의 두께로 한정하지는 않는다.
도 1은 제1실시 예에 따른 발광 소자 패키지를 나타낸 평면도이며, 도 2는 도 1의 A-A 측 단면도이다.
도 1 및 도 2를 참조하면, 발광 소자 패키지(100)는 패키지 몸체(101), 절연층(130), 제1 및 제2전극층(110,120), 및 발광소자(140)를 포함한다.
상기 패키지 몸체(101)는 실리콘(Si) 재질을 이용한 wafer level package(WLP)로 구현될 수 있다. 상기 패키지 몸체(101)는 실리콘(Si) 이외의 다른 재료 예컨대, 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, PSG(photo sensitive glass), 사파이어(Al2O3), 베릴륨 옥사이드(BeO) 및 PCB(Printed Circuit Board), 각종 수지 등으로 형성될 수 있으며, 실시 예는 패키지의 제조 효율 및 방열 효율이 우수한 실리콘을 그 예로 설명하기로 한다.
상기 패키지 몸체(101)는 에칭 프로세스로서, 벌크 식각 방법을 사용하여 에칭될 수 있으며, 상기 에칭 방법은 습식식각(wet etching) 방법, 건식식각(dry etching) 방법, 레이저 드릴링(laser drilling) 방법 등이 이용될 수 있으며, 또한 상기 방법들 중 2가지 이상 방법들을 함께 이용할 수도 있다. 상기의 건식 식각 방법의 대표적인 방법으로는 딥 반응성 이온 식각(deep reactive ion etching) 방법이 있다.
상기 패키지 몸체(101)의 상부에는 에칭 프로세스에 의해 소정 깊이의 캐비티(105)가 형성될 수 있으며, 상기 캐비티(105)는 베이스 튜브 형태의 홈, 다각형 홈 또는 원형 홈 중 어느 한 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 캐비티 형성 방법은 마스크로 패터닝한 후, 습식 식각액 예컨대, KOH 용액, TMAH, EDP와 같은 이방성 습식 식각 용액을 사용하여 형성할 수 있다.
상기 패키지 몸체(101)의 캐비티(105)의 측면(103)은 그 바닥면(101)에 대해 소정의 각도 또는 소정의 곡률로 경사지거나 수직하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 패키지 몸체(101)의 외 측면(107)은 소정 각도로 꺾여진 구조 또는 수직한 구조로 형성될 수 있다.
상기 패키지 몸체(101)의 표면에는 절연층(130)이 형성된다. 상기 절연층(130)은 예를 들어, 실리콘 열 산화막(Si02, SixOy 등), 알루미늄 옥사이드(AlOx), 실리콘 질화막(Si3N4, SixNy, SiOxNy 등), 알루미나(AlN), Al2O3 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 패키지 몸체(101)는 상기 캐비티(105)가 형성된 영역의 두께가 다른 영역보다는 얇게 형성될 수 있으며, 이러한 두께 차이는 에칭 정도에 따라 달라질 수 있다.
상기 패키지 몸체(101)에는 적어도 하나의 웰이 형성될 수 있으며, 상기 웰은 상기 패키지 몸체(101)의 상면 또는/및 배면 등에 불순물의 주입 또는 확산 공정에 의해 형성될 수 있다. 상기의 웰은 복수의 전극층(110,120) 중 적어도 하나에 회로적으로 연결되어, 제너 다이오드와 같은 보호 소자나 정전류 소자로 구현될 수 있다.
상기 제1전극층(110) 및 상기 제2전극층(120)은 분리부(145)에 의해 전기적으로 분리되며, 상기 분리부(145)는 상기 캐비티(105) 및 상기 몸체 외측에서 상기 제1전극층(110) 및 상기 제2전극층(120)을 전기적으로 분리시켜 준다. 상기 분리 부(145)는 홈 또는 절연 물질로 형성될 수 있으며, 그 분리 구조나 형상은 다양하게 변경될 수 있으며, 이에 대해 한정하지는 않는다.
상기 절연층(130) 위에는 적어도 하나의 전극층이 형성될 수 있다. 실시 예는 복수의 전극층(110,120)이 형성된 구조를 그 예로 설명하기로 한다. 또한 상기 각 전극층(110,120)은 열 전도성, 전기적 특성, 광 반사 효율 및 제조 프로세스 등을 고려하여 다수의 금속층이 적층될 수 있다.
상기 제1전극층(110) 및 상기 제2전극층(120)은 상기 절연층(130) 위에 형성되며, 상기 패키지 몸체(101)의 일측 및 타측에 배치될 수 있다.
상기 발광 소자(140)는 상기 제1전극층(110) 또는/및 상기 제2전극층(120) 위에 배치될 수 있다. 이하, 설명의 편의를 위해 제1전극층(110)의 제1영역(A1) 위에 상기 발광소자(140)가 배치된 구조를 그 예로 설명하기로 한다.
상기 제1 및 제2전극층(110,120)은 제1영역(A1), 제2영역(A2), 및 제3영역(A3)으로 구분될 수 있으며, 상기 영역(A1,A2,A3)에는 동일 금속층이 적층될 수 있으나, 실시 예에서는 상기 제1영역(A1)과 상기 제3영역(A3)의 금속층과, 상기 제2영역(A2)의 금속층이 다른 적층 구조로 설명하기로 한다. 이러한 적층 구조의 차이는 본딩 특성이나 반사 특성을 고려하여 변경될 수 있다.
상기 제2전극층(120)은 제2영역(A2)과 제3영역(A3)으로 이루어지고, 상기 제1전극층(110)은 발광 소자가 배치되므로 상기 제 1내지 제3영역(A1,A2,A3)으로 이루어질 수 있다. 상기 제1영역(A1)은 칩 탑재 영역이며, 상기 제2영역(A2)은 반사 영역이며, 상기 제3영역(A3)은 외부 리드 영역이 될 수 있다.
상기 제2영역(A2)은 반사 영역으로서, 상기 제1영역(A1) 및 상기 분리 부(125)를 제외한 상기 캐비티 영역에 배치될 수 있으며, 상기 제3영역(A3)은 캐비티의 외측 영역일 수 있다. 여기서, 상기 제2영역(A2)은 상기 패키지 몸체(101)의 상면 일부(L1)까지 연장되어 형성될 수 있다.
상기 발광 소자(140)는 상기 제1전극층(110) 위의 제1영역(A2)에 배치된 페이스트(125)에 접착되거나 다이 어태치 방식으로 본딩될 수 있다. 상기 페이스트(125)는 골드틴(Au-Sn) 등을 선택적으로 사용할 수 있다. 여기서, 상기 발광 소자(140)는 예컨대, 청색 LED 칩, 녹색 LED 칩, 적색 LED 칩, 황색 LED 칩 등의 유색 LED 칩이거나, 자외선(UV) LED 칩으로 이루어질 수 있으며, 이러한 발광 소자(140)의 종류나 개수에 대해 한정하지는 않는다.
상기 발광소자(140)는 상기 제1전극층(110) 및 상기 제2전극층(120)에 전기적으로 연결될 수 있으며, 예를 들면 적어도 하나의 와이어(142), 다이 본딩, 플립 본딩 등을 선택적으로 이용할 수 있으며, 실시 예의 기술적 범위 내에서 다양하게 변경될 수 있다.
상기 제1전극층(110)과 상기 제2전극층(120)은 적어도 5층의 금속층으로 형성될 수 있다. 예컨대, 상기 제1전극층(110)의 제1영역(A1) 및 제3영역(A3)은 5층 이상의 금속층으로 형성되며, 상기 제1 및 제2전극층(110,120)의 제2영역(A2)은 6층 이상으로 형성될 수 있다. 상기 제1영역(A1) 또는 제3영역(A3)과 상기 제2영역(A2)의 전체 두께는 서로 다르게 형성될 수 있다. 상기 제1영역(A2)과 상기 제3영역(A3)은 동일한 층 구조 또는 동일한 층 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극층(110)은 상기 캐비티(105)의 일측, 상기 패키지 몸체(101)의 일 측면 및 그 배면 일부까지 연장된다. 상기 패키지 몸체(101)의 일 측면은 패키지 재료의 결정 특성에 따른 각도로 에칭된 형성을 갖거나, 커팅 공정에 의해 형성될 수 있다.
상기 제2전극층(120)은 상기 캐비티(105)의 타측에 배치되고, 상기 패키지 몸체(101)의 타 측면 및 그 배면 일부까지 연장된다. 상기 패키지 몸체(101)의 적어도 한 측면은 패키지 재료의 결정 특성에 따른 각도로 에칭되거나, 커팅에 의해 형성될 수 있다. 여기서, 상기 패키지 몸체(101)의 외 측면 형상은 실시 예의 기술적 범위 내에서 다양하게 변경될 수 있으며, 도면에 제시된 특징으로 한정하지는 않는다.
도 2를 참조하면, 상기 패키지 몸체(101)의 배면은 제1 및 제2리드 전극(P1,P2)이 형성되며, 상기 제1리드 전극(P1)은 상기 제1전극층(110)의 단부이고, 상기 제2리드 전극(P2)은 상기 제2전극층(120)의 단부이다. 상기 제1 및 제2리드 전극(P1,P2)은 전극 단자로 기능할 수 있다.
여기서, 상기 페이스트(125)는 상기 발광소자(140)의 탑재를 위해 솔더(solder) 또는 Au 스터디(Au stud)가 형성한 후, 유테틱 본딩 등의 방법으로 상기 발광 소자(140)를 다이 어태치 방식으로 탑재하게 된다. 상기 발광 소자(140)를 접합하기 위한 솔더 물질로는 골드틴(Au-Sn), 레드 틴(Pb-Sn), 인듐(In) 등을 E-beam 방법으로 형성할 수 있다.
상기 캐비티(105)에는 투광성 수지물(150)이 형성되며, 상기 투광성 수지물(150)은 실리콘 또는 에폭시와 같은 수지 재료를 포함한다. 상기 투광성 수지물(150)의 표면은 오목한 형상, 플랫한 형상, 볼록한 형상 중 어느 하나로 형성될 수 있다. 상기 투광성 수지물(150)에는 적어도 한 종류의 형광체가 첨가될 수 있으며, 상기 형광체는 레드 형광체, 그린 형광체, 황색 형광체 등을 선택적으로 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 캐비티(105) 위에는 렌즈(미도시)가 형성될 수 있으며, 상기 렌즈는 예컨대, 상기 투광성 수지물(150) 위에 볼록 렌즈 형상을 갖고, 상기 투광성 수지물(150)과 별도로 형성되거나 상기 수지물(150)과 일체로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 캐비티(105) 위에는 적어도 한 종류의 형광체를 갖는 형광 필름이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 렌즈는 광 추출 효율을 위해 다양한 형상으로 변경될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광성 수지물(150) 위에는 스크린 프린팅(screen printing) 방법을 이용하여 원하는 영역 또는 상면에 형광체가 포함된 실리콘 젤 또는 투광성이 우수한 에폭시를 형성할 수 있다.
상기 발광소자(140)를 접합하고, 복수의 전극층(110,120)에 전기적으로 연결한 다음, 상기 투광성 수지물(150) 등을 형성하고, 상기 패키지 몸체(101)를 패키지 단위로 커팅하게 된다. 상기 커팅면은 상기 제1 및 제2전극층(110,120)이 형성되는 측면 이외의 영역을 선택적으로 이용할 수 있다.
상기 제1 및 제2전극층(110,120)은 표면 거칠기(Roughness)가 20㎚이하 예컨대, 1㎚~20㎚ 범위로 형성될 수 있으며, 이러한 표면 거칠기는 전도성, 방열 특성 및 광 반사 효율을 개선시켜 줄 수 있다.
도 3은 도 2의 제1 및 제2전극층의 적층 구조를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 상기 패키지 몸체(101) 위에 절연층(130)을 형성하고, 상기 절연층(130) 위에 씨드층(111,112), 버퍼층(113), 베리어층(114), 본딩층(115), 접착층(116) 및 반사층(117)을 형성하게 된다.
상기 제1영역(A1) 및 제3영역(A3)은 상기 씨드층(111,112)부터 본딩층(115)까지 적층된 구조를 포함하며, 상기 제2영역(A2)은 상기 씨드층(111,112)부터 상기 반사층(117)까지 적층된 구조를 포함할 수 있다.
상기 씨드층(111,112)은 물리 증착법 예컨대, 스퍼터링 방법 또는 E-beam 증착 방법으로 증착하게 된다. 상기 버퍼층(113), 베리어층(114), 본딩층(115), 접착층(116) 및 반사층(117)은 도금 방법(전해 또는 무전해 도금)으로 형성하게 된다. 상기 제 1 및 제2전극층(110,120)을 형성함에 있어서, 포토 레지스트를 코팅하고, 노광, 현상하여 선택 영역을 노출하게 패터닝한 후 상기 각 금속층을 형성하거나, 상기 각 금속층을 형성한 다음 상기 패터닝 공정을 수행할 수 있으며, 이러한 포토 레지스트 공정은 실시 예의 기술적 범위 내에서 변경될 수 있다.
제1씨드층(111)은 상기 절연층(130) 위에 형성되며, 상기 제2씨드층(112)은 상기 제1씨드층(111)위에 형성된다. 상기 제1씨드층(111)은 상기 절연층(130)과의 접착성과 다른 금속층과의 접합성이 우수한 재질 예컨대, 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 제1씨드층(111)은 약 900Å ± 200Å의 두께로 형성될 수 있다.
상기 제2씨드층(112)은 Au 또는 Cu로 형성될 수 있다. 여기서, 상기 제1 및 제2씨드층(111,112)의 적층 구조는 Cr/Au, Cr/Cu, Ti/Au, Ta/Cu, Ta/Ti/Cu 등의 구조를 이룰 수 있다. 여기서, 상기 제2씨드층(112)은 6000ű 500Å 정도로 형성될 수 있다.
상기 제1씨드층(111) 및 상기 제2씨드층(112)은 물리 증착법으로 증착됨으로써, 표면 거칠기는 수 ㎚의 거칠기를 갖게 된다. 상기 제2씨드층(112)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2씨드층(112) 위에는 버퍼층(113)이 형성된다. 상기 버퍼층(113)은 도금 방식으로 형성되며, 이러한 도금 방식은 상기 물리 증착법으로 증착되는 상기 제2씨드층(112)과의 스트레스를 완화시켜 줄 수 있으며, 상기의 스트레스 완화는 상기 버퍼층(113)의 표면 거칠기(roughness)가 증가되는 것을 억제시켜 줄 수 있다. 즉, 상기 버퍼층(113)은 상기 씨드층(111,112)과의 형성 방법 차이에 의한 스트레스를 억제시켜 줄 수 있다.
상기 버퍼층(113)은 소정 두께까지는 도금되는 층의 두께에 비례하여 표면 거칠기가 점차 감소하게 된다. 상기 버퍼층(113)은 열 전도성이 우수한 금속 예컨대, 구리(Cu)로 형성될 수 있다. 상기 버퍼층(113)은 수십 ㎛ 이하 예컨대, 30㎛ 이하로 형성될 수 있으며, 바람직하게 10㎛ 이하로 할 수 있다. 또한 상기 버퍼층(113)의 두께가 수 ㎛ 이상일 때, 상기 버퍼층(113)의 표면 거칠기는 20㎚이하 예컨대, 1㎚~20㎚ 이하로 형성될 수 있다. 상기 버퍼층(113)의 두께가 30㎛ 이하 예컨대, 1~30㎛ 범위인 경우 방열 특성과 표면 거칠기가 개선될 수 있다.
또한 상기 버퍼층(113)의 재료는 구리(Cu) 이외의 다른 물질 Ag, Au, 및 Al 등으로 형성될 수 있다.
상기 버퍼층(113)은 상기 패키지 몸체(101)의 캐비티(105), 몸체 상면, 몸체 측면 및 몸체 배면에 형성되어, 발광 소자에서 발생된 열을 효과적으로 방열시켜 줄 수 있다.
상기 버퍼층(113) 위에는 베리어층(114)이 형성될 수 있다. 상기 베리어층(114)은 고온의 환경에서 상기 버퍼층(113)에 의한 상기 본딩층(115)의 전기적 특성이 감소되는 것을 차단해 준다. 상기 베리어층(114)은 백금(Pt), 니켈(Ni) 등을 이용하여 도금 방식으로 형성할 수 있으며, 그 두께는 3000ű 500Å로 형성될 수 있다.
상기 베리어층(114) 위에는 본딩층(115)이 형성되며, 상기 본딩층(115)은 금(Au)을 이용하여 도금 방식으로 형성될 수 있으며,약 5000± 500Å 정도의 두께로 형성된다.
상기 본딩층(115)은 상기 버퍼층(113)에 의해 20㎚이하 예컨대, 1㎚~20㎚ 범위의 표면 거칠기로 형성될 수 있다. 상기 본딩층(115)의 표면 거칠기는 상기 페이스트와의 접합이 개선될 수 있다. 즉, 상기 본딩층(115)은 그 표면 거칠기가 크면 클수록 접합 계면에 공기의 유입으로 인해 열 전도율이 저하되므로, 20㎚ 이하의 표면 거칠기를 통해 접합성 및 열 전도율을 개선시켜 줄 수 있다.
상기 제1 및 제3영역(A1,A3)의 적층 구조를 보면, 버퍼층(113)은 Cu이고, 베리어층(114)은 Ni이며, 상기 본딩층(115)은 Au인 경우, Cr/Au/Cu/Ni/Au, Cr/Cu/Cu/Ni/Au, Ti/Au/Cu/Ni/Au, Ta/Cu/Cu/Ni/Au, Ta/Ti/Cu/Cu/Ni/Au 등의 적층 구조 중에서 선택적으로 사용할 수 있다. 상기 적층 구조에는 상기에 개시된 버퍼층(113)의 두께를 10㎛이하 예컨대, 1㎛~10㎛ 범위로 형성하여, 표면 거칠기를 20nm 이하 예컨대, 1㎚~20㎚ 범위로 낮추고, 또한 금속층의 열 저항을 낮추어 줄 수 있다.
상기 전극층(110,120)의 제2영역(A2)은 상기 본딩층(115) 위에 접착층(116) 및 반사층(117)을 적층하게 된다. 상기 접착층(116)은 인접한 두 금속 사이의 접합을 위해 형성되며, 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta) 등으로 사용할 수 있으며, 900ű100Å로 형성될 수 있다. 이러한 접착층(116)은 형성하지 않을 수 있다.
상기 접착층(116) 위에는 반사층(117)이 형성된다. 상기 반사층(117)은 광의 반사를 위해 반사도가 우수한 금속 또는 합금 예컨대, 알루미늄(Al) 또는 은(Ag), 또는 이들의 선택적으로 포함하는 합금을 사용할 수 있다. 상기 반사층(117)은 도 2의 캐비티(105)의 바닥면 및 측면에 형성되므로, 광 반사 효율을 개선시켜 줄 수 있다. 상기 반사층(117)은 1500±300Å 정도로 형성될 수 있다.
상기 버퍼층(113)은 상기 씨드층(111,112)으로부터 전달되는 스트레스를 완화시켜 주어, 상기 버퍼층(113) 위에 형성되는 상기 본딩층(115) 및 반사층(117)의 표면 거칠기를 20㎚이하 예컨대, 1㎚~20㎚ 범위로 형성시켜 줄 수 있다.
도 4는 제2실시 예에 따른 발광소자 패키지를 나타낸 도면이다. 도 4를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하고, 중복 설명은 생략하기로 한다.
도 4를 참조하면, 발광 소자 패키지(100A)는 캐비티(105)를 갖는 패키지 몸체(101), 절연층(130,130A), 복수의 전극층(110,120), 발광소자(140), 외부 전극(110A,120A), 및 비아 구조(160,161)를 포함한다.
상기 패키지 몸체(101)에는 상면과 하면에 절연층(130,130A)를 형성한 후, 외측면은 절연층을 형성하지 않고 몸체가 노출된 형태이다.
상기 복수의 전극층(110,120)은 패키지 몸체(101) 상의 절연층(130) 위에 형성되고, 상기 외부 전극(110A,120A)은 상기 패키지 몸체(101)의 아래의 절연층(130A)의 아래에 형성된다.
상기 패키지 몸체(101)에는 비아 구조로서, 비아 홀(160) 내에 비아(161)가 형성되며, 상기 비아(161)는 상기 비아 홀(160) 내에서 절연 물질로 상기 패키지 몸체(101)와 절연된다.
상기 비아(161)는 복수의 전극층(110,120)을 외부 전극(110A,120A)에 각각 연결시켜 줌으로써, 전원 경로를 제공해 준다.
제2실시 예는 도 3과 같이 버퍼층을 갖는 복수의 전극층(110,120)을 형성시켜 줌으로써, 전극층(110,120)의 표면 거칠기를 20㎚ 이하 예컨대, 1㎚~20㎚로 형성시켜 줄 수 있다. 이에 따라 전극층(110,120)에 의한 방열 특성, 전도성 특성, 및 반사 특성을 개선시켜 줄 수 있다.
도 5는 제3실시 예에 따른 발광소자 패키지를 나타낸 도면이다. 도 5를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하고, 중복 설명은 생략하기로 한다.
도 5를 참조하면, 발광 소자 패키지(100A)는 캐비티가 없는 패키지 몸체(101), 절연층(130), 복수의 전극층(110,120), 발광소자(140), 외부 전극(P1,P2), 렌즈(150A)를 포함한다.
상기 발광 소자(140) 위에는 투광성 수지물을 이용한 렌즈(150A)가 볼록하게 형성되어, 광의 지향각을 조절하게 된다.
제3실시 예는 도 3과 같이 버퍼층을 갖는 복수의 전극층(110,120)을 형성시켜 줌으로써, 전극층(110,120)의 표면 거칠기를 20㎚ 이하 예컨대, 1㎚~20㎚로 형성시켜 줄 수 있다. 이에 따라 전극층(110,120)에 의한 방열 특성, 전도성 및 반사 특성을 개선시켜 줄 수 있다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 패키지를 포함하는 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
상기 실시 예(들)에 따른 발광소자 패키지는 수지 재질이나 실리콘과 같은 반도체 기판, 절연 기판, 세라믹 기판 등에 탑재되고, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다. 또한 상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다. 실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100,100A,100B : 발광소자 패키지, 101 : 패키지 몸체, 105 : 캐비티, 110,120 : 전극층, 111,112 : 씨드층, 113 : 버퍼층, 114: 베리어층, 115: 본딩층, 116 : 접착층, 117 : 반사층, 130 : 절연층, 140 : 발광소자, 150 : 수지물,

Claims (16)

  1. 패키지 몸체;
    상기 패키지 몸체의 표면에 형성된 절연층;
    상기 절연층 위에 형성되며 내부에 버퍼층을 포함하는 전극층; 및
    상기 전극층 위의 탑재 영역에 배치된 발광 소자를 포함하는 발광 소자 패키지.
  2. 제1항에 있어서, 상기 전극층의 표면 거칠기는 1㎚~20㎚ 범위를 갖는 발광 소자 패키지.
  3. 제1항에 있어서, 상기 전극층은 상기 버퍼층 아래에 적어도 한 층의 씨드층; 상기 버퍼층 위에 베리어층; 상기 베리어층 위에 본딩층을 포함하며,
    상기 버퍼층은 1㎚~20㎚ 범위의 표면 거칠기를 갖는 발광 소자 패키지.
  4. 제3항에 있어서, 상기 전극층은 상기 본딩층 위에 접착층; 상기 접착층 위에 반사층을 포함하며,
    상기 본딩층 및 상기 반사층의 표면 거칠기는 1~20㎚ 범위를 갖는 발광 소자 패키지.
  5. 제3항에 있어서, 상기 버퍼층은 구리(Cu), 알루미늄(Al), 금(Au), 및 은(Ag) 중 적어도 하나로 1㎛~10㎛ 범위의 두께로 형성되는 발광 소자 패키지.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 씨드층은 다층 구조를 포함하며,
    상기 다층 구조의 씨드층은 Cr/Au, Cr/Cu, Ti/Au, Ta/Cu, 및 Ta/Ti/Cu 중 적어도 하나를 포함하는 발광 소자 패키지.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 전극층은 적어도 5층의 금속층이 적층되는 발광 소자 패키지.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 패키지 몸체는 실리콘 계열의 재질을 포함하는 발광 소자 패키지.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 전극층은 상기 발광 소자와 전기적으로 연결된 복수의 전극층을 포함하는 발광 소자 패키지.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 패키지 몸체에 캐비티를 포함하며,
    상기 캐비티에는 상기 발광소자 및 상기 전극층이 배치되는 발광 소자 패키지.
  11. 제10항에 있어서, 상기 캐비티에 투광성 수지물 또는 형광체가 첨가된 투광성 수지물을 포함하는 발광 소자 패키지.
  12. 패키지 몸체의 표면에 절연층을 형성하는 단계;
    상기 절연층의 위에 씨드층, 버퍼층, 베리어층, 및 본딩층을 형성하는 단계;
    상기 본딩층 위에 접착층 및 상기 접착층 위에 반사층을 형성하는 단계; 및
    상기 본딩층 위의 탑재 영역에 발광 소자를 배치하는 단계를 포함하며,
    상기 버퍼층, 상기 본딩층, 상기 반사층 중 적어도 하나의 표면 거칠기는 1㎚~20㎚ 범위를 포함하는 발광 소자 패키지 제조방법.
  13. 제12항에 있어서, 상기 패키지 몸체에 캐비티를 형성한 후, 상기 절연층을 형성하는 발광 소자 패키지 제조방법.
  14. 제13항에 있어서, 상기 캐비티에 투광성 수지물을 형성하는 단계를 포함하는 발광소자 패키지 제조방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 씨드층은 Cr/Au, Cr/Cu, Ti/Au, Ta/Cu, 및 Ta/Ti/Cu 중 적어도 하나를 물리적인 증착 방법으로 증착하며,
    상기 버퍼층은 도금 방법으로 형성되는 발광소자 패키지 제조방법.
  16. 제15항에 있어서, 상기 버퍼층은 구리(Cu), 알루미늄(Al), 금(Au), 및 은(Ag) 중 어느 하나를 이용하여 1㎛~10㎛ 범위의 두께를 포함하며,
    상기 버퍼층, 상기 본딩층, 및 상기 반사층의 표면 거칠기는 1㎚~20㎚ 범위를 포함하는 발광 소자 패키지 제조방법.
KR1020100014160A 2010-02-17 2010-02-17 발광 소자 패키지 및 그 제조방법 KR101628381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100014160A KR101628381B1 (ko) 2010-02-17 2010-02-17 발광 소자 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100014160A KR101628381B1 (ko) 2010-02-17 2010-02-17 발광 소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110094624A true KR20110094624A (ko) 2011-08-24
KR101628381B1 KR101628381B1 (ko) 2016-06-08

Family

ID=44930602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100014160A KR101628381B1 (ko) 2010-02-17 2010-02-17 발광 소자 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101628381B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202685A (ja) * 2005-01-24 2006-08-03 Tohoku Pioneer Corp 自発光表示装置
JP2006237567A (ja) * 2005-02-23 2006-09-07 Samsung Electro Mech Co Ltd 発光ダイオードパッケージ及びその製造方法。
KR100877881B1 (ko) * 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202685A (ja) * 2005-01-24 2006-08-03 Tohoku Pioneer Corp 自発光表示装置
JP2006237567A (ja) * 2005-02-23 2006-09-07 Samsung Electro Mech Co Ltd 発光ダイオードパッケージ及びその製造方法。
KR100877881B1 (ko) * 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR101628381B1 (ko) 2016-06-08

Similar Documents

Publication Publication Date Title
KR101091304B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101028329B1 (ko) 발광 소자 패키지 및 그 제조방법
EP2139051B1 (en) Power surface mount light emitting die package
KR101637581B1 (ko) 발광 소자 패키지 및 그 제조방법
JP5869080B2 (ja) 発光素子
US7264378B2 (en) Power surface mount light emitting die package
TWI495164B (zh) 發光裝置
US8357948B2 (en) Light emitting device and lighting system
KR101647796B1 (ko) 발광 소자 및 그 제조방법
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100828174B1 (ko) 표면 실장형 발광 다이오드 램프 및 그 제조 방법
TWI769337B (zh) 發光裝置
KR101628381B1 (ko) 발광 소자 패키지 및 그 제조방법
KR20110138757A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 4