KR100999787B1 - 발광소자, 발광소자의 제조방법 및 발광소자 패키지 - Google Patents

발광소자, 발광소자의 제조방법 및 발광소자 패키지 Download PDF

Info

Publication number
KR100999787B1
KR100999787B1 KR20090132733A KR20090132733A KR100999787B1 KR 100999787 B1 KR100999787 B1 KR 100999787B1 KR 20090132733 A KR20090132733 A KR 20090132733A KR 20090132733 A KR20090132733 A KR 20090132733A KR 100999787 B1 KR100999787 B1 KR 100999787B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
region
concentration
conductive semiconductor
light emitting
Prior art date
Application number
KR20090132733A
Other languages
English (en)
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20090132733A priority Critical patent/KR100999787B1/ko
Application granted granted Critical
Publication of KR100999787B1 publication Critical patent/KR100999787B1/ko
Priority to EP10196010.2A priority patent/EP2341557B1/en
Priority to TW99144698A priority patent/TWI449216B/zh
Priority to US12/980,213 priority patent/US20110156089A1/en
Priority to JP2010291804A priority patent/JP2011139066A/ja
Priority to CN2010106226130A priority patent/CN102110752B/zh
Priority to US13/330,207 priority patent/US8530926B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 발광소자, 발광소자 제조방법 및 발광소자 패키지에 관한 것이다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하고, 상기 제1 도전형 반도체층의 일부는 노출된 발광구조물; 상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역; 상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역; 상기 제2 도전형 반도체층 상에 제2 전극; 및 상기 노출된 제1 도전형 반도체층 상에 제1 전극;을 포함한다.
발광소자, 전류집중, 정전기 방전

Description

발광소자, 발광소자의 제조방법 및 발광소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 관한 것이다.
발광소자(Light Emitting Device: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
한편, 종래기술에 의하면 전류밀집(current crowding)으로 인한 수명 및 신뢰성이 저하하는 문제가 있다.
또한, 종래기술에 의하면 정전기 방전(ESD : Electrostatic discharge)시 역방향으로 전류가 흘러 발광영역인 활성층에 손상을 입히는 문제가 발생하고 있는데, 이를 해결하기 위해 패키지(Package)에 제너 다이오드(Zener diode)를 실장하는 경우 광량의 흡수가 발생하는 문제가 있다.
실시예는 전류 스프레딩(current spreading) 효율을 높일 뿐만 아니라 광추출 효율(light extraction efficiency)을 향상시킬 수 있는 발광소자, 발광소자의 제조방법 및 발광소자 패키지를 제공하고자 한다.
실시예는 광량흡수에 따른 손실이 없이 정전기 방전에 따른 손상을 방지할 수 있는 발광소자, 발광소자의 제조방법 및 발광소자 패키지를 제공하고자 한다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하고, 상기 제1 도전형 반도체층의 일부는 노출된 발광구조물; 상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역; 상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역; 상기 제2 도전형 반도체층 상에 제2 전극; 및 상기 노출된 제1 도전형 반도체층 상에 제1 전극;을 포함한다.
또한, 실시예에 따른 발광소자의 제조방법은 기판상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물을 메사 식각하여 상기 제1 도전형 반도체층의 일부를 노출시키는 단계; 상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역을 형성하는 단계; 상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역을 형성하는 단계; 상기 제2 도전형 반 도체층 상에 제2 전극을 형성하는 단계; 및 상기 노출된 제1 도전형 반도체층 상에 제1 전극을 형성하는 단계;를 포함한다.
또한, 실시예에 따른 발광소자 패키지는 기판, 상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하고, 상기 제1 도전형 반도체층의 일부는 노출된 발광구조물과, 상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역과, 상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역과, 상기 제2 도전형 반도체층 상에 제2 전극과,상기 노출된 제1 도전형 반도체층 상에 제1 전극을 포함하는 발광소자 및 상기 발광소자가 배치되는 패키지 몸체;를 포함한다.
실시예에 따른 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 의하면, 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.
또한, 실시예에 의하면 전류스프레딩(current spreading)으로 발광소자의 신뢰성을 향상시킬수 있다.
또한, 실시예에 의하면 광량흡수에 따른 손실이 없이 LED의 정전기 손상(ESD: Electrostatic discharge)을 방지할 수 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아 래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 실시예에 따른 발광소자의 단면도이다.
실시예에 따른 발광소자(100)는 기판(105)과, 상기 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 포함하여 형성되고, 상기 제1 도전형 반도체층(112)의 일부를 상부로 노출하는 발광구조물(110)과, 상기 제2 도전형 반도체층(116) 상의 일부 영역에 형성된 제1 농도의 제1 영역(121)과, 상기 제2 도전형 반도체층(116) 상의 다른 영역에 형성된 제2 농도의 제2 영역(122)과, 상기 제2 도전형 반도체층(116) 상에 형성된 제2 전극(146) 및 상기 노출된 제1 도전형 반도체층(112) 상에 형성된 제1 전극(142)을 포함할 수 있다.
상기 제1 농도의 제1 영역(121)과 상기 제2 농도의 제2 영역(122)은 제2 도전형 이온주입영역(120)이라 칭할 수 있다.
상기 제1 농도의 제1 영역(121)은 상기 제2 도전형 반도체층(116)의 이온농도보다 낮은 농도로 형성될 수 있다. 예를 들어, 상기 제1 농도의 제1 영역(121) 은 약 1017 atom/cm3 이하의 이온농도로 도핑될 수 있으나 이에 한정되는 것은 아니다.
이에 따라 상기 제1 농도의 제1 영역(121)은 쇼키 컨택영역일 수 있다.
상기 제2 농도의 제2 영역(122)은 상기 제2 도전형 반도체층(116)의 이온농도보다 높은 농도로 형성될 수 있다. 예를 들어, 상기 제2 농도의 제2 영역(122)은 1018~1019 atom/cm3 이상의 이온농도로 도핑될 수 있으나 이에 한정되는 것은 아니다.
이에 따라 상기 제2 농도의 제2 영역(122)은 오믹 컨택영역일 수 있다.
상기 제2 농도의 제2 영역(122)은 메사 에지영역에 접하지 않도록 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 농도의 제2 영역(122)은 상기 제2 전극(146)과 메사 에지 영역 사이에 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제1 농도의 제1 영역(121)은 상기 제2 전극(146) 아래에 형성될 수 있다.
실시예는 상기 제2 도전형 반도체층(116) 상에 형성된 투명전극(130)을 더 포함할 수 있다.
도 2 및 도 3은 실시예에 따른 발광소자에서 쇼키컨택 및 오믹컨택에 대한 개념도이다.
도 2는 p-type의 저농도 도핑으로 인해 쇼키컨택(schottky contact)이 형성 되는 경우이며, 도 3은 p-type 도핑농도가 커질수록 디플리션 폭(depletion width)이 작아져터널링 전류 메카니즘(tunneling current mechanism)에 의해 오믹컨택(ohmic contact)이 형성되는 경우이다.
실시예는 전류확산(current spreading)을 향상시키기 위한 구조로써, 저농도로 도핑된 제2 도전형 반도체층 영역의 일부에 확산(diffusion) 또는 이온주입(ion implantation)을 이용해서 제2 농도(고농도)의 제2 도전형 영역(122)을 형성할 수 있다.
예를 들어, 제2 전극(146) 아래의 제2 도전형 반도체층(116)은 저농도 도핑(low doping) 되어 있으며, 제2 전극(146) 아래 이외의 제2 도전형 반도체층(116) 영역은 고농도 도핑(high doping)을 형성시켜준다.
실시예는 이를 통해, 저도핑(Low doping)된 제1 농도의 제2 도전형영역(121)은 쇼키컨택(schottky contact)이 되며, 고도핑(high doping) 된 제2 농도의 제2 도전형영역(122)은 오믹컨택(ohmic contact)을 만들 수 있다.
실시예에 의하면 쇼키컨택(schottky contact)을 갖는 영역은 전류차단층(current blocking layer: CBL)이 형성되어 제2 전극, 예를 들어 p-metal에서의 빛의 흡수를 줄일 수 있을 뿐만 아니라, 전류확산(current spreading)을 통해 광량을 증가시킬 수 있다.
그러므로, 실시예에 의하면 제2 전극(146)에서의 빛의 흡수를 줄일 수 있을 뿐만 아니라 전류확산(current spreading)을 통해 광추출 효율(light extracting efficiency)를 향상시킬 수 있다.
이하, 도 4 및 도 5를 참조하여 실시예에 따른 발광소자에서 전기장 유도 개념을 설명한다.
정전기 방전으로 인한 LED 파괴는 반도체 역전압시 일어난다. 역전압시 대전된 전하에 의해 LED 활성영역 내에 강한 전기장이 유도된다.
그리고, 정전기 방전시 캐리어(전자, 홀)들이 가속되어 원자들과 충돌하여 또 다른 캐리어들을 만들어 내고, 또 생성된 캐리어들이 수많은 캐리어들을 만들어낸다. 이와 같은 현상을 전자사태항복(avalanche breakdown)이라 한다. 만약 대전된 전하에 의해 강한 전기장이 유도되어 반도체가 견딜 수 있는 그 이상의 정전기가 가해진다면 전자사태항복으로 인해 결국 LED 반도체 파괴가 일어난다.
실시예는 항복전압(breakdown voltage)을 증가시키기 위한 구조로서, 메사 에지(Mesa edge) 주변의 제2 도전형 반도체층(116) 내에 제2 농도의 제2 영역(122)을 형성하여 전기장을 유도할 수 있다.
상기 제2 농도의 제2 영역(122)은 상기 제2 도전형 반도체층(116)의 도핑 농도에 비해 큰 도핑농도를 가진 영역으로써 이온주입(ion implantation) 또는 확산(diffusion)에 의해 형성될 수 있다.
실시예에 의하면 도 4 및 도 5 및 아래의 식과 같이 도핑농도(NA, ND)가 클수록 공핍(depletion)영역 내에서 이온화된 전하에 의해 강한 전기장이 유도된다.
Figure 112009081166364-pat00001
실시예에 의하면 이러한 구조를 통해 종래기술에 따라 메사 에지 영역에서 발생하는 집중된 강한 전기장을 제2 농도의 제2 영역(122)으로 유도하거나 완화시켜(suppressing), 강한 전기장으로 인한 전자사태항복(avalanche breakdown)을 줄일 수 있고 이에 따라 결과적으로 항복전압(breakdown voltage)을 증가시키고, 누설전류(leakage current)를 감소시킬 수 있다.
또한, 실시예는 제2 전극(146)과 메사 에지 영역 사이에 고농도인 제2 농도의 제2 영역(122)을 형성함으로써 LED의 전류확산(current spreading)을 향상시켜서 광량향상을 유도할 수 있다.
이하, 도 6 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다. 실시예에서의 발광소자는 GaN, GaAs, GaAsP, GaP 등의 Ⅲ-Ⅴ족 물질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 이하 설명되는 공정의 순서는 한정되는 것이 아니며 그 순서를 달리할 수 있다.
먼저, 도 6과 같이 기판(105)을 준비한다. 상기 기판(105)은 사파이어(Al2O3) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 기판(105)에 대해 습식세척을 실시하여 표면의 불순물을 제거할 수도 있다.
이후, 상기 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성한다.
실시예는 상기 기판(105) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(112)을 형성할 수 있다. 예를 들어, 기판(105) 상에 undoped GaN층을 형성하고, n형 GaN층을 형성하여 제1 도전형 반도체층(112)을 형성할 수 있다.
상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(110)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이후, 상기 제1 도전형 반도체층(112) 상에 활성층(114)을 형성한다. 상기 활성층(114)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 양자우물구조를 가질 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN, InGaN/InGaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(116)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상으로 형성될 수 있다.
상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 상기 발광구조물(110)을 메사 식각하여 상기 제1 도전형 반도체층(112)의 일부를 상부로 노출시킬 수 있다. 예를 들어, 소정의 식각패턴(미도시)을 마스크로 하여 제1 전극(142)이 형성될 영역에 대해 상기 제2 도전형 반도체층(116)에서부터 식각하여 활성층(114)을 거쳐 제1 도전형 반도체층(112)의 상면 일부를 노출시킬 수 있다.
다음으로, 도 7와 같이 상기 제2 도전형 반도체층(116) 상의 일부 영역에 제1 농도의 제1 영역(121)과, 상기 제2 도전형 반도체층(116) 상의 다른 영역에 제2 농도의 제2 영역(122)을 형성할 수 있다.
상기 제1 농도의 제1 영역(121)과, 상기 제2 농도의 제2 영역(122)은 각각 별도의 공정으로 형성될 수 있다.
상기 제1 농도의 제1 영역(121)은 상기 제2 도전형 반도체층(116)의 농도 보다 낮은 농도로 형성될 수 있다. 예를 들어, 상기 제1 농도의 제1 영역(121)은 약 1017 atom/cm3 이하의 농도로 도핑될 수 있으나 이에 한정되는 것은 아니다.
상기 제1 농도의 제1 영역(121)은 이온주입(ion implantation) 또는 확산(diffusion)에 의해 형성될 수 있다.
이에 따라 상기 제1 농도의 제1 영역(121)은 쇼키 컨택영역일 수 있다.
상기 제1 농도의 제1 영역(121)은 이후 형성될 제2 전극(146) 아래에 형성될 수 있다.
상기 제2 농도의 제2 영역(122)은 상기 제2 도전형 반도체층(116)의 농도 보다 높은 농도로 형성될 수 있다. 예를 들어, 상기 제2 농도의 제2 영역(122)은 1018~1019 atom/cm3 이상의 농도로 도핑될 수 있으나 이에 한정되는 것은 아니다.
이에 따라 상기 제2 농도의 제2 영역(122)은 오믹 컨택영역일 수 있다.
상기 제2 농도의 제2 영역(122)은 메사 에지영역에 접하지 않도록 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 농도의 제2 영역(122)은 상기 제2 전극(146)과 상기 메사 에지 영역 사이에 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 농도의 제2 영역(122)은 상기 제2 도전형 반도체층(116)의 도핑 농도에 비해 큰 도핑농도를 가진 영역으로써 이온주입(ion implantation) 또는 확산(diffusion)에 의해 형성될 수 있다.
실시예는 저도핑(Low doping)된 제1 농도의 제2 도전형영역(121)은 쇼키컨택(schottky contact)이 되며, 고도핑(high doping) 된 제2 농도의 제2 도전형영역(122)은 오믹컨택(ohmic contact)을 만들 수 있다.
그러므로, 실시예에 의하면 제2 전극(146)에서의 빛의 흡수를 줄일 수 있을 뿐만 아니라 전류확산(current spreading)을 통해 광추출 효율(light extracting efficiency)를 향상시킬 수 있다.
또한, 실시예에서 상기 제2 농도의 제2 영역(122)은 항복전압(breakdown voltage)을 증가시키기 위한 구조로써, 메사 에지(Mesa edge) 주변의 제2 도전형 반도체층(116) 내에 형성되어 전기장을 유도할 수 있다.
실시예에 의하면 이러한 구조를 통해 종래기술에 따라 메사 에지 영역에서 발생하는 집중된 강한 전기장을 제2 농도의 제2 영역(122)으로 유도하거나 완화시켜(suppressing) 강한 전기장으로 인한 전자사태항복(avalanche breakdown)을 줄일 수 있고 이에 따라 결과적으로 항복전압(breakdown voltage)을 증가시키고, 누설전류(leakage current)를 감소시킬 수 있다.
다음으로, 도 8과 같이 제2 도전형 이온주입영역(120)이 형성된 제2 도전형 반도체층(116) 상에 투명전극(130)을 형성할 수 있다. 예를 들어, 상기 투명전극(130)은 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ni, Pt, Cr, Ti, Ag 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
다음으로, 상기 노출된 제1 도전형 반도체층(112) 상에 제1 전극(142)을 형성하고, 상기 투명전극(130) 상에 제2 전극(146)을 형성할 수 있다.
상기 제1 전극(142), 제2 전극(146)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루 미늄(Al), 백금(Pt), 금(Au), 텅스텐(W) 중 적어도 어느 하나로 형성될 수도 있으나 이에 한정되는 것은 아니다.
도 9는 실시예에 따른 발광소자 패키지의 단면도이다.
도 9를 참조하면, 실시예에 따른 발광소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 설치된 제4 전극층(210) 및 제5 전극층(220)과, 상기 몸체부(200)에 설치되어 상기 제4 전극층(210) 및 제5 전극층(220)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(400)가 포함된다.
상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제4 전극층(210) 및 제5 전극층(220)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제4 전극층(210) 및 제5 전극층(220)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 도 1에 예시된 수평형 타입의 발광소자가 적용될 수 있으나 이에 한정되는 것은 아니다. 상기 발광소자(100)는 상기 몸체부(200) 상에 설치될 수 있다.
상기 발광소자(100)는 와이어(300)를 통해 상기 제4 전극층(210) 및/또는 제5 전극층(220)과 전기적으로 연결될 수 있으며, 실시예에서는 수평형 타입의 발광소자(100)가 예시되어 있기 때문에, 두개의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광소자(100)가 플립칩 방식의 발광소자의 경우 와이어(300)가 사용되지 않을 수도 있다.
상기 몰딩부재(400)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 의하면, 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.
또한, 실시예에 의하면 전류스프레딩(current spreading)으로 발광소자의 신뢰성을 향상시킬수 있다.
또한, 실시예에 의하면 광량흡수의 손실이 없이 LED의 정전기 손상(ESD: Electrostatic discharge)을 방지할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 권리범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 발광소자의 단면도.
도 2 및 도 3은 실시예에 따른 발광소자에서 쇼키컨택 및 오믹컨택에 대한 개념도.
도 4 및 도 5는 실시예에 따른 발광소자에서 전기장 유도 개념도.
도 6 내지 도 8은 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 9는 실시예에 따른 발광소자 패키지 단면도.

Claims (15)

  1. 기판;
    상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하고, 상기 제1 도전형 반도체층의 일부는 노출된 발광구조물;
    상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역;
    상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역;
    상기 제2 도전형 반도체층 상에 제2 전극; 및
    상기 노출된 제1 도전형 반도체층 상에 제1 전극;을 포함하며,
    상기 제1 농도의 제1 영역은, 쇼키 컨택영역인 발광소자.
  2. 제1 항에 있어서,
    상기 제1 농도의 제1 영역은 제2 도전형 이온주입영역으로서,
    상기 제2 도전형 반도체층의 이온농도보다 낮은 농도로 형성되는 발광소자.
  3. 삭제
  4. 제1 항에 있어서,
    상기 제2 농도의 제2 영역은 제2 도전형 이온주입영역으로서,
    상기 제2 도전형 반도체층의 이온농도보다 높은 농도로 형성되는 발광소자.
  5. 제1 항에 있어서,
    상기 제2 농도의 제2 영역은,
    오믹 컨택영역인 발광소자.
  6. 기판;
    상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하고, 상기 제1 도전형 반도체층의 일부는 노출된 발광구조물;
    상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역;
    상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역;
    상기 제2 도전형 반도체층 상에 제2 전극; 및
    상기 노출된 제1 도전형 반도체층 상에 제1 전극;을 포함하며,
    상기 제2 농도의 제2 영역은,
    상기 제2 전극과 메사 에지 영역 사이에 형성되는 발광소자.
  7. 제1 항에 있어서,
    상기 제1 농도의 제1 영역의 적어도 일부분은 상기 제2 전극과 수직으로 오버랩되는 발광소자.
  8. 기판상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광구조물을 형성하는 단계;
    상기 발광구조물을 메사 식각하여 상기 제1 도전형 반도체층의 일부를 노출시키는 단계;
    상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역을 형성하는 단계;
    상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역을 형성하는 단계;
    상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계; 및
    상기 노출된 제1 도전형 반도체층 상에 제1 전극을 형성하는 단계;를 포함하며,
    상기 제1 농도의 제1 영역은,
    쇼키 컨택영역인 발광소자의 제조방법.
  9. 제8 항에 있어서,
    상기 제1 농도의 제1 영역을 형성하는 단계는,
    제2 도전형 이온주입을 통해 상기 제2 도전형 반도체층의 이온농도보다 낮은 이온농도의 상기 제1 농도의 제1 영역을 형성하는 발광소자의 제조방법.
  10. 삭제
  11. 제8 항에 있어서,
    상기 제2 농도의 제2 영역을 형성하는 단계는,
    제2 도전형 이온주입을 통해 상기 제2 도전형 반도체층의 이온농도보다 높은 이온농도의 상기 제2 농도의 제2 영역을 형성하는 발광소자의 제조방법.
  12. 제8 항에 있어서,
    상기 제2 농도의 제2 영역은,
    오믹 컨택영역인 발광소자의 제조방법.
  13. 기판상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광구조물을 형성하는 단계;
    상기 발광구조물을 메사 식각하여 상기 제1 도전형 반도체층의 일부를 노출시키는 단계;
    상기 제2 도전형 반도체층의 일부 영역에 제1 농도의 제1 영역을 형성하는 단계;
    상기 제2 도전형 반도체층의 다른 영역에 제2 농도의 제2 영역을 형성하는 단계;
    상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계; 및
    상기 노출된 제1 도전형 반도체층 상에 제1 전극을 형성하는 단계;를 포함하며,
    상기 제2 농도의 제2 영역을 형성하는 단계는,
    상기 제2 전극과 상기 메사 에지 영역 사이에 상기 제2 농도의 제2 영역을 형성하는 발광소자의 제조방법.
  14. 제8 항에 있어서,
    상기 제2 전극을 형성하는 단계는,
    상기 제1 농도의 제1 영역의 적어도 일부분과 수직으로 오버랩되도록 형성하는 발광소자의 제조방법.
  15. 제1 항, 제2항, 제4항 내지 제7 항 중 어느 한 항의 발광소자; 및
    상기 발광소자가 배치되는 패키지 몸체;를 포함하는 발광소자 패키지.
KR20090132733A 2009-12-29 2009-12-29 발광소자, 발광소자의 제조방법 및 발광소자 패키지 KR100999787B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR20090132733A KR100999787B1 (ko) 2009-12-29 2009-12-29 발광소자, 발광소자의 제조방법 및 발광소자 패키지
EP10196010.2A EP2341557B1 (en) 2009-12-29 2010-12-20 Light emitting diode, light emitting diode package and lighting system
TW99144698A TWI449216B (zh) 2009-12-29 2010-12-20 發光裝置及發光裝置封裝
US12/980,213 US20110156089A1 (en) 2009-12-29 2010-12-28 Light Emitting Device, Light Emitting Device Package And Lighting System
JP2010291804A JP2011139066A (ja) 2009-12-29 2010-12-28 発光素子、発光素子パッケージおよび照明システム
CN2010106226130A CN102110752B (zh) 2009-12-29 2010-12-28 发光器件、发光器件封装
US13/330,207 US8530926B2 (en) 2009-12-29 2011-12-19 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090132733A KR100999787B1 (ko) 2009-12-29 2009-12-29 발광소자, 발광소자의 제조방법 및 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR100999787B1 true KR100999787B1 (ko) 2010-12-08

Family

ID=43512613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090132733A KR100999787B1 (ko) 2009-12-29 2009-12-29 발광소자, 발광소자의 제조방법 및 발광소자 패키지

Country Status (6)

Country Link
US (2) US20110156089A1 (ko)
EP (1) EP2341557B1 (ko)
JP (1) JP2011139066A (ko)
KR (1) KR100999787B1 (ko)
CN (1) CN102110752B (ko)
TW (1) TWI449216B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219290B1 (ko) 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법
KR101267437B1 (ko) * 2011-11-08 2013-05-31 순천대학교 산학협력단 발광 다이오드 및 그 제조방법
KR101280221B1 (ko) 2011-05-13 2013-07-05 (주)버티클 반도체 소자 및 그 제조 방법
KR20140098520A (ko) * 2013-01-31 2014-08-08 엘지이노텍 주식회사 발광소자
KR20170054909A (ko) * 2015-11-10 2017-05-18 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
KR102057719B1 (ko) 2013-04-29 2019-12-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594461B (zh) * 2011-08-04 2017-08-01 國家中山科學研究院 螢光粉包覆結構及其製造方法
CN104134728B (zh) * 2013-05-03 2018-10-09 上海蓝光科技有限公司 一种发光二极管的制造方法
FR3008547B1 (fr) 2013-07-15 2016-12-09 Commissariat Energie Atomique Structure emissive a injection laterale de porteurs
TWI505502B (zh) * 2013-08-16 2015-10-21 Lextar Electronics Corp 發光二極體及其製造方法
JP2015056647A (ja) * 2013-09-13 2015-03-23 株式会社東芝 窒化物半導体発光装置
US9673368B2 (en) * 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
US11024773B2 (en) * 2016-11-07 2021-06-01 Goertek. Inc Micro-LED with vertical structure, display device, electronics apparatus and manufacturing method
CN107358780B (zh) * 2017-07-30 2020-01-03 王旭兰 基于pn结芯片的智能电火花检测报警系统及其制备方法
JP7296481B2 (ja) * 2020-03-03 2023-06-22 東莞市中麒光電技術有限公司 発光ダイオード及びその製造方法
TWI833091B (zh) * 2021-07-12 2024-02-21 錼創顯示科技股份有限公司 微型發光二極體晶片

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088458A (ja) * 1994-06-22 1996-01-12 Daido Steel Co Ltd 面発光型発光ダイオード
JPH08153892A (ja) * 1994-09-30 1996-06-11 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH08186287A (ja) * 1994-12-28 1996-07-16 Rohm Co Ltd 半導体発光ダイオード
JPH08250768A (ja) * 1995-03-13 1996-09-27 Toyoda Gosei Co Ltd 半導体光素子
JP3741528B2 (ja) * 1997-12-15 2006-02-01 シャープ株式会社 窒化ガリウム系半導体素子の製造方法
JP4382912B2 (ja) 1999-08-26 2009-12-16 昭和電工株式会社 ＡｌＧａＩｎＰ発光ダイオード
US6420736B1 (en) * 2000-07-26 2002-07-16 Axt, Inc. Window for gallium nitride light emitting diode
KR20030066957A (ko) 2002-02-06 2003-08-14 주식회사 엘지이아이 Ⅲ－ⅴ족 화합물 반도체 발광 소자의 제조 방법
KR20050035325A (ko) * 2003-10-10 2005-04-18 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20050093319A (ko) * 2004-03-18 2005-09-23 삼성전기주식회사 발광효율이 개선된 질화물 반도체 발광소자 및 그 제조방법
JP2006156458A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体発光素子及びその製造方法
EP1928030B1 (en) * 2005-09-20 2019-01-30 Panasonic Intellectual Property Management Co., Ltd. Led lighting fixture
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
JP4967538B2 (ja) * 2006-08-30 2012-07-04 富士ゼロックス株式会社 面発光素子、面発光素子を用いた画像読取装置及び画像書込装置、並びに面発光素子の製造方法
TWI338380B (en) * 2006-10-11 2011-03-01 Chuan Yu Hung Light emitting diode incorporating high refractive index material
KR100906209B1 (ko) * 2007-08-06 2009-07-07 경신공업 주식회사 단자공급장치
KR20090104454A (ko) * 2008-03-31 2009-10-06 삼성전기주식회사 질화물 반도체 발광소자
WO2009134095A2 (ko) * 2008-04-30 2009-11-05 엘지이노텍주식회사 발광 소자 및 그 제조방법
KR100952034B1 (ko) 2008-05-08 2010-04-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101280221B1 (ko) 2011-05-13 2013-07-05 (주)버티클 반도체 소자 및 그 제조 방법
KR101219290B1 (ko) 2011-11-08 2013-01-21 순천대학교 산학협력단 발광 다이오드 제조방법
KR101267437B1 (ko) * 2011-11-08 2013-05-31 순천대학교 산학협력단 발광 다이오드 및 그 제조방법
KR20140098520A (ko) * 2013-01-31 2014-08-08 엘지이노텍 주식회사 발광소자
KR102029658B1 (ko) * 2013-01-31 2019-10-08 엘지이노텍 주식회사 발광소자
KR102057719B1 (ko) 2013-04-29 2019-12-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR20170054909A (ko) * 2015-11-10 2017-05-18 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
KR102363038B1 (ko) 2015-11-10 2022-02-15 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
CN102110752A (zh) 2011-06-29
CN102110752B (zh) 2013-07-17
JP2011139066A (ja) 2011-07-14
EP2341557B1 (en) 2017-05-17
EP2341557A2 (en) 2011-07-06
US20120091497A1 (en) 2012-04-19
US20110156089A1 (en) 2011-06-30
TWI449216B (zh) 2014-08-11
EP2341557A3 (en) 2014-01-08
TW201126762A (en) 2011-08-01
US8530926B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
KR100999787B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR100986440B1 (ko) 발광소자 및 그 제조방법
KR20100096928A (ko) 발광소자 및 그 제조방법
US10177274B2 (en) Red light emitting diode and lighting device
KR101719623B1 (ko) 발광소자
EP2251916A1 (en) Light emitting device, light emitting device package and lighting system including the same
EP2482318B1 (en) Light emitting device
KR20110064483A (ko) 발광소자 및 발광소자 패키지
KR20120138275A (ko) 발광소자
KR20120056467A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101081061B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101704022B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR20170093614A (ko) 발광소자 및 조명시스템
KR102447089B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102425124B1 (ko) 발광소자 및 발광소자 패키지
KR102261957B1 (ko) 발광소자 및 조명시스템
KR101742616B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR102376672B1 (ko) 발광소자 및 발광소자 패키지
KR102356516B1 (ko) 발광소자 및 발광소자 패키지
KR102561565B1 (ko) 발광소자 및 발광소자 패키지
KR102464375B1 (ko) 발광소자 및 조명장치
KR102302855B1 (ko) 발광소자 및 조명시스템
KR102322696B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102261958B1 (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 9