KR20090104454A - 질화물 반도체 발광소자 - Google Patents

Abstract

본 발명은 질화물 반도체 발광소자에 관한 것으로서, 본 발명의 바람직한 실시 형태는, n형 및 p형 질화물 반도체층과 그 사이에 형성된 활성층을 구비하는 발광구조물과, 상기 p형 질화물 반도체층 상에 형성된 p형 컨택층 및 각각 상기 n형 및 p형 질화물 반도체층과 전기적으로 연결된 n형 및 p형 전극을 포함하며, 상기 p형 질화물 반도체층은 서로 인접하여 상기 활성층 상에 순차적으로 형성되고 p형 도핑 농도가 서로 다른 제1층 및 제2층을 구비하는 전류확산영역을 갖는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.

도핑 농도가 서로 다른 층들을 교대로 적층하여 p형 질화물 반도체층을 구성함으로써 질화물 반도체 발광 소자의 광출력을 높이고, ESD 내성을 높일 수 있으며, 나아가, 동작 전압을 낮출 수 있게 된다.

발광소자, LED, 전류확산, ESD, p형 도핑

Description

질화물 반도체 발광소자 {Nitride Light Emitting Device}

본 발명은 질화물 반도체 발광소자에 관한 것으로서, 보다 구체적으로는 높은 발광 효율을 얻을 수 있는 동시에 동작 전압이 낮고 정전기 방전(Electrostatic Discharge; ESD) 내성이 높은 질화물 반도체 발광 소자에 관한 것이다.

최근, GaN 등의 Ⅲ-Ⅴ 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 In_xAl_yGa_(1-x-y)N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 GaN계 물질로 이루어져 있다.

일반적으로 질화물 반도체를 사용한 LED 발광 소자는, 절연성 기판인 사파이어 기판 상에 GaN로 된 버퍼층, n형 GaN계 클래드층, InGaN/GaN의 단일 양자우물 구조 또는 다중 양자우물 구조의 활성층 및 p형 GaN계 클래드층이 순차 적층 된 기본 구조를 갖는다. 일본 특허공개공보 평10-135514호에서는, 발광효율 및 발광 광도를 향상시키기 위해, 언도프(undoped) GaN의 장벽층과 언도프 InGaN의 우물층으로 이루어진 다중 양자우물 구조를 갖는 활성층을 개시하고 있으며, 이와 더불어 상기 장벽층의 밴드갭(band gap)보다 큰 밴드갭을 갖는 클래드층을 개시하고 있다.

그러나, 질화물 반도체 발광 소자를 조명용 광원이나 옥외 디스플레이의 광원으로 사용하기 위해서는, 상기 발광 소자의 광출력을 더 향상시킬 필요가 있다. 특히, 질화물 반도체 LD에서는, 더 낮은 문턱 전압(voltage voltage)을 구현하고 보다 안정적인 동작 특성을 나타내도록 더 많은 개선이 필요하다. 또한, 질화물 반도체 LED에서는, 동작 전압(V_f)를 더 낮추어 발열량을 줄이고 신뢰성과 수명을 향상시킬 필요가 있다.

또한, 질화물 반도체 발광 소자는 통상 정전기 방전(ESD)에 대한 내성이 약하기 때문에, 정전기 방전 특성을 개선시킬 필요가 있다. 질화물 반도체 LED 또는 LD를 취급하거나 사용하는 과정에서, 사람이나 사물에서 쉽게 발생되는 정전기에 의해 질화물 반도체 LED/LD가 파손될 수 있다. 이러한 ESD로 인한 질화물 발광 소자의 손상을 억제하기 위해, 다양한 연구들이 진행되어 왔다. 예를 들어, 미국특허 제6,593,597호는, 동일 기판에 LED 소자와 쇼트키 다이오드를 집적하여 LED와 쇼트키 다이오드를 병렬로 연결시켜 ESD로부터 발광 소자를 보호하는 기술을 개시 하고 있다. 그외에도, ESD 내성을 개선시키기 위해, LED를 제너 다이오드(zenor diode)와 병렬 연결하는 방법이 제시된 바 있다. 그러나, 이와 같은 방안들은 별도의 제너 다이오드를 구입하여 조립하거나 쇼트키(Schottky) 접합을 형성시켜야 하는 번거로움을 초래하고, 소자 제조 비용을 증가시키게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 보다 큰 출력을 얻을 수 있고, 동작 전압이 낮은 질화물 반도체 발광 소자를 제공하는 데에 있다.

또한, 본 발명의 다른 목적은, ESD 내성 향상을 위한 다른 소자를 구비할 필요없이 높은 ESD 내성을 구현할 수 있는 질화물 반도체 발광 소자를 제공하는 데에 있다.

상기한 목적을 달성하기 위해서, 본 발명의 바람직한 실시 형태는,

n형 및 p형 질화물 반도체층과 그 사이에 형성된 활성층을 구비하는 발광구조물과, 상기 p형 질화물 반도체층 상에 형성된 p형 컨택층 및 각각 상기 n형 및 p형 질화물 반도체층과 전기적으로 연결된 n형 및 p형 전극을 포함하며, 상기 p형 질화물 반도체층은 서로 인접하여 상기 활성층 상에 순차적으로 형성되고 p형 도핑 농도가 서로 다른 제1층 및 제2층을 구비하는 전류확산영역을 갖는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.

상기 p형 질화물 반도체층에 포함되는 상기 전류확산영역은 상기 제1층 및 상기 제2층이 서로 교대로 적어도 2회 반복하여 적층 된 구조를 갖는 것이 바람직 하다. 또한, 상기 p형 질화물 반도체층은 상기 전류확산영역의 상하면에 형성되며, 상기 제1층의 도핑 농도와 상기 제2층의 도핑 농도 사이의 값에 해당하는 도핑 농도를 갖는 제3층을 더 갖는 것이 바람직하다.

상기 제1층의 도핑 농도가 상기 제2층의 도핑 농도보다 높도록 형성될 수 있다. 이와 달리, 상기 제1층의 도핑 농도가 상기 제2층의 도핑 농도보다 낮도록 형성될 수도 있다.

높은 캐리어 농도를 보장하기 위하여, 상기 p형 질화물 반도체층의 평균 p형 도핑 농도는 10¹⁹/㎤ 이상인 것이 바람직하다. 상기 p형 질화물 반도체층의 p형 도펀트는 마그네슘(Mg)인 것이 바람직하다.

한편, 상기 전류확산영역은 계단형의 도핑농도 프로파일을 가질 수 있다. 이와 달리, 상기 전류확산영역은 뾰족한 피크 형태의 스파이크부를 갖는 도핑농도 프로파일을 가질 수도 있다.

p형 도핑 농도가 높은 층이 일정 수준 이상의 두께를 갖는 경우 결정성의 저하가 우려될 수 있으므로, 상기 제1층 및 상기 제2층 중 도핑 농도가 더 높은 층은 임계 탄성 두께 이하의 두께를 갖는 것이 바람직하다.

상술한 바와 같이, 본 발명에 따르면, 도핑 농도가 서로 다른 층들을 교대로 적층하여 p형 질화물 반도체층을 구성함으로써 질화물 반도체 발광 소자의 광출력을 높이고, ESD 내성을 높일 수 있으며, 나아가, 동작 전압을 낮출 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1은 본 발명의 일 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.

본 실시 형태에 따른 질화물 반도체 발광소자(10)는 사파이어 기판(11) 상에 순차적으로 형성된 n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14) 및 p형 컨택층(15)을 구비한다. 또한, 상기 n형 질화물 반도체층(12)과 p형 질화물 반도체층(14)에 각각 전기적으로 연결되는 n형 및 p형 전극(16a, 16b)을 더욱 포함한다.

상기 사파이어 기판(11)은 질화물 단결정 성장용 기판으로 제공되며, 이와 유사한 목적으로 채용될 수 있는 SiC, MgAl₂O₄, MgO, LiAlO₂, LiGaO₂ 등으로 이루어진 기판도 사용할 수 있다. 또한, 필요에 따라서는 GaN 등의 물질로 이루어진 도전성 기판도 사용할 수 있다.

상기 활성층(13)은 전자와 정공의 재결합에 의해 빛이 발생하는 층으로서, 단일 또는 다중 양자 웰 구조를 갖는 질화물 반도체층으로 구성된다. 상기 n형 및 p형 질화물 반도체층(12, 14)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖고, 각각 n형 도펀트 및 p형 도펀트가 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 또한, 상기 n형 도펀트로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 도펀트로는 Mg, Zn 또는 Be 등이 대표적이다. 특히, 본 실시 형태의 경우는 p형 도펀트로 Mg의 사용이 가장 바람직하다. 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층(12, 13, 14)은 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE)등으로 성장될 수 있다.

본 실시 형태의 경우, 상기 p형 질화물 반도체층(14)은 도핑 농도가 서로 다 른 층들이 교대로 적층 된 구조를 갖는다. 이하, 상기 p형 질화물 반도체층(14)의 도핑 구조를 도 2 및 도 3을 참조하여 상세히 설명한다. 도 2 및 도 3은 도 1의 p형 질화물 반도체층을 보다 상세히 나타낸 것으로서, 도 2a 및 도 3a는 각각 단면도이며, 도 2b과 도 2c, 도 3b 및 도 3c는 각각 개략적인 도핑 프로파일을 나타낸다.

우선, 도 2a 내지 도 2c를 참조하면, p형 질화물 반도체층(14)은 제1층(14a), 제2층(14b) 및 제3층(14c)로 이루어진다. 구조적으로, 상기 제1층 및 제2층(14a, 14b)는 서로 교대로 2회 적층 되어 전류확산영역을 이루며, 상기 제3층(14c)은 상기 전류확산영역의 상면과 하면에 각각 형성된다. 도핑 농도와 관련하여, 상기 제1층(14a)의 p형 도핑 농도는 제2층(14b)의 p형 도핑 농도보다 높고, 상기 제3층(14c)의 p형 도핑 농도는 제1층(14a)과 제2층(14b)의 p형 도핑 농도 사이에 해당하는 값을 갖는다. 이 경우, p형 질화물 반도체층(14)을 이루는 상기 층들(14a, 14b, 14c)의 구체적인 도핑 농도에 의해 본 발명이 한정되는 것은 아니나, 상기 p형 질화물 반도체층(14)의 전체적인 평균 도핑 농도는 10¹⁹/㎤ 이상으로 하여 캐리어 농도를 어느 정도 보장할 수 있다. 본 실시 형태의 경우, 10¹⁹/㎤ 이상의 도핑 농도를 갖기 위하여 p형 질화물 반도체층(14)의 전 영역을 10¹⁹/㎤ 이상으로 도핑하지 않고, 서로 도핑 농도가 다른 층들을 배치하였다. 이에 따라, 상기 제1 층(14a)은 10¹⁹/㎤ 보다 큰 값의 도핑 농도를, 상기 제2층(14b)은 10¹⁹/㎤ 보다 작은 값의 도핑 농도를 가지며, 중간값의 도핑 농도를 갖는 상기 제3층(14c)은 약 10¹⁹/㎤ 정도의 도핑 농도를 가질 수 있다. 이 경우, 도핑 농도가 상대적으로 낮은 상기 제2층(14b)은 고의적으로 도핑을 하지 않은 상태, 즉, 본래 가지고 있는 수준의 도핑 농도 상태일 수 있다.

이와 같이, 본 실시 형태에서는 p형 질화물 반도체층(14)은 전 영역을 고 농도의 도핑 농도로 유지하지 않는 대신 이보다 높은 농도를 갖는 층(14a)과 상대적으로 도핑 농도가 낮은 층(14b)을 교대로 배치한다. 이에 따라, 고 농도의 p형 도핑 농도를 얻는 과정에서 결정성의 저하를 최소화할 수 있다. 이러한 맥락에서, 도핑 농도가 높은 제1층(14a)의 두께는 임계 탄성 두께가 되도록 형성하는 것이 바람직하다. 상기 제1층(14a)을 임계 탄성 두께 이하로 형성하면, 결정 결함의 전파를 방지하여 양호한 결정 품질의 질화물 반도체층을 얻을 수 있게 된다. 이에 제한되는 것은 아니지만, 상기 제1층(14a)의 두께는 100Å 이하, 더 바람직하게는 60Å 이하가 되는 것이 바람직하다. p형 질화물 반도체층(14)의 전류확산영역에 관한 이러한 구조적 고려 사항을 적용하여 낮은 저항을 얻을 수 있다. 또한, 본 실시 형태의 경우, p형 도핑 농도가 크고 낮은 층을 서로 교대로 배치함에 따라, 낮은 도핑 농도 층은 상대적으로 높은 유전상수를 갖게 되어 커패시터와 같은 역할을 하게 되며, 이에 따라, ESD 충격을 완화할 수 있다. 나아가, 전류 확산 효과에 의해 동작 전압을 낮출 수 있으며, 발광 영역의 증가로 인해 발광효율이 향상되어 광출력의 증가를 기대할 수 있다.

도 2b 및 도 2c에 나타낸 바와 같이, p형 질화물 반도체층(14)의 도핑 농도(도펀트로 Mg를 사용)는 계단형 또는 뾰족한 피크(peak) 형태의 스파이크(spike) 부를 갖는 프로파일을 보일 수 있다. 즉, 도 2b와 같이, 계면 근방에서 도핑 농도가 급격히 변화될 수 있으며, 도 2c와 같이, 변화 정도가 완화된 형태를 가질 수 있다.

한편, 본 실시 형태에서는 제1층(14a)이 제2층(14b)보다 도핑 농도가 높은 것을 설명하였으나, 이와 반대의 양상을 보일 수도 있다. 즉, 활성층(13)에 보다 가까운 제1층(14a)이 10¹⁹/㎤ 보다 작은 값을, 제2층(14b)이 10¹⁹/㎤ 보다 큰 값에 해당하는 도핑 농도를 가질 수 있다. 또한, 제1층(14a) 및 제2층(14b)의 반복 적층 횟수도 2회로 제한되지 않으며, 단 1회 또는 3회 이상의 적층도 가능하다. 다만, p형 질화물 반도체층(14)이 지나치게 두꺼워지는 것은 바람직하지 않으므로, 10회 미만의 범위에서 적절한 적층 회수를 선택함이 바람직하다.

다음으로, 도 3a 내지 도 3c를 참조하여 전류확산영역의 변형된 구조를 설명한다. 도 2a 내지 도 2c의 경우와 다른 점은 3개의 층이 아닌 2개의 층이 반복된 구조라는 것이다. 즉, 도핑 농도가 높은 층과 이보다 낮은 층이 반복 적층 되어 p형 질화물 반도체층(14)을 구성하며, 10¹⁹/㎤ 이상의 도핑 농도를 위하여, 도핑 농도가 높은 층은 10¹⁹/㎤ 보다 큰 값을, 도핑 농도가 낮은 층은 10¹⁹/㎤ 보다 작은 값을 갖는다. 이러한 적층 구조 차이 외에 사항은 도 2에서 설명한 내용이 그대로 적용될 수 있다.

다시, 도 1을 참조하여 발광소자의 나머지 구조를 설명하면, 상기 p형 컨택층(15)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하거나, ITO 등의 투명 전극을 채용할 수도 있으며, 공지된 공정인 증착법 또는 스퍼터링(sputtering) 공정 등으로 형성될 수 있다.

상기 n형 및 p형 전극(16a, 16b)은 소자의 전기적 연결을 위한 것으로, 이에 제한되는 것은 아니지만, Au 또는 Au를 함유한 합금으로 이루어질 수 있다. 이 경우, 본 실시형태에서는 n형 및 p형 전극(16a, 16b)이 동일한 방향을 향하도록 배치된 수평형 질화물 반도체 소자 구조를 설명하였으나, 본 발명은 이에 한정되지 않으며 수직구조의 질화물 반도체 소자에도 적용될 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다.

도 4는 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 나타내 는 단면도이다. 본 실시 형태의 경우, 도 1의 실시 형태에서, 전자차단층(17, Eletron Blocking Layer)이 더 포함된 구조로서, 상기 전자차단층(17)은 언도프 또는 p형 질화물 반도체층이 채용될 수 있으며, 활성층(13)과 p형 질화물 반도체층(14) 사이에 개재된다. 상기 전자차단층(17)은 높은 밴드갭 에너지를 가지며, 이에 따라, 전자가 활성층을 넘어 p형 질화물 반도체층(17)으로 진행하는 것을 차단하는 기능을 한다. 전자차단층(17)의 추가를 제외하고는 도 1의 구조와 동일하므로, 상세한 설명은 생략한다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

도 1은 본 발명의 일 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.

도 2 및 도 3은 도 1의 p형 질화물 반도체층을 보다 상세히 나타낸 것으로서, 도 2a 및 도 3a는 각각 부분 단면도이며, 도 2b과 도 2c, 도 3b 및 도 3c는 각각 개략적인 도핑 프로파일을 나타낸다.

도 4는 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

11: 사파이어 기판 12: n형 질화물 반도체층

13: 활성층 14: p형 질화물 반도체층

14a, 14b, 14c: 제1, 2, 3층 15: p형 컨택층

16a, 16b: n형 및 p형 전극 17: 전자차단층

Claims (10)

1. n형 및 p형 질화물 반도체층과 그 사이에 형성된 활성층을 구비하는 발광구조물;

   상기 p형 질화물 반도체층 상에 형성된 p형 컨택층; 및

   각각 상기 n형 및 p형 질화물 반도체층과 전기적으로 연결된 n형 및 p형 전극;을 포함하며,

   상기 p형 질화물 반도체층은 서로 인접하여 상기 활성층 상에 순차적으로 형성되고 p형 도핑 농도가 서로 다른 제1층 및 제2층을 구비하는 전류확산영역을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
2. 제1항에 있어서,

   상기 전류확산영역은 상기 제1층 및 상기 제2층이 서로 교대로 적어도 2회 반복하여 적층 된 구조를 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
3. 제1항 또는 제2항에 있어서,

   상기 p형 질화물 반도체층은 상기 전류확산영역의 상하면에 형성되며, 상기 제1층의 도핑 농도와 상기 제2층의 도핑 농도 사이의 값에 해당하는 도핑 농도를 갖는 제3층을 더 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
4. 제1항에 있어서,

   상기 제1층의 도핑 농도가 상기 제2층의 도핑 농도보다 높은 것을 특징으로 하는 질화물 반도체 발광소자.
5. 제1항에 있어서,

   상기 제1층의 도핑 농도가 상기 제2층의 도핑 농도보다 낮은 것을 특징으로 하는 질화물 반도체 발광소자.
6. 제1항에 있어서,

   상기 p형 질화물 반도체층의 평균 p형 도핑 농도는 10¹⁹/㎤ 이상인 것을 특징으로 하는 질화물 반도체 발광소자.
7. 제1항에 있어서,

   상기 p형 질화물 반도체층의 p형 도펀트는 마그네슘(Mg)인 것을 특징으로 하는 질화물 반도체 발광소자.
8. 제1항에 있어서,

   상기 전류확산영역은 계단형의 도핑농도 프로파일을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
9. 제1항에 있어서,

   상기 전류확산영역은 뾰족한 피크 형태의 스파이크부를 갖는 도핑농도 프로파일을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
10. 제1항에 있어서,

    상기 제1층 및 상기 제2층 중 도핑 농도가 더 높은 층은 임계 탄성 두께 이하의 두께를 갖는 것을 특징으로 하는 질화물 반도체 발광소자.

Images