KR20130097362A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20130097362A
KR20130097362A KR1020120018963A KR20120018963A KR20130097362A KR 20130097362 A KR20130097362 A KR 20130097362A KR 1020120018963 A KR1020120018963 A KR 1020120018963A KR 20120018963 A KR20120018963 A KR 20120018963A KR 20130097362 A KR20130097362 A KR 20130097362A
Authority
KR
South Korea
Prior art keywords
layer
active layer
type
light emitting
disposed closest
Prior art date
Application number
KR1020120018963A
Other languages
English (en)
Inventor
임진영
한상헌
김영선
김성태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120018963A priority Critical patent/KR20130097362A/ko
Publication of KR20130097362A publication Critical patent/KR20130097362A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 발광소자에 관한 것으로,
본 발명의 일 측면에 따른 반도체 발광소자는, n형 및 p형 반도체층과, 상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층과, 상기 활성층 및 n형 반도체층 사이에 배치되며, 제1 밴드갭 에너지를 갖는 제1층 및 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 갖는 제2층이 2회 이상 교대로 배치되는 초격자층을 포함하고, 상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 것은 n형 불순물로 도프된 도핑 영역 및 고의로 도프되지 않은 언도핑 영역을 포함할 수 있다.

Description

반도체 발광소자{Semiconductor Light Emitting Device}
본 발명은 반도체 발광소자에 관한 것이다.
반도체 발광소자의 일 종인 발광 다이오드(LED)는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 3족 질화물 반도체가 각광을 받고 있다.
이러한 발광 다이오드의 경우, 일반적으로, n형 및 p형 반도체층 사이에 활성층이 배치된 구조가 이용되는데, 발광 효율이 향상되기 위해서는 전자나 정공과 같은 캐리어를 효과적으로 활성층에 주입할 필요가 있다. 이를 위하여 소자 내부에 전기 절연 구조를 채용하여 캐리어를 측 방향으로 분산시키거나 활성층에 인접하여 전자를 효율적으로 주입할 수 있는 전자주입층 등이 이용되고 있다.
이 경우, 전자주입층은 활성층에 인접하여 전자를 구속할 수 있는 구조를 가지며 이렇게 구속된 전자를 활성층에 주입하는 기능을 하는데, 일반적으로 활성층에 앞서 성장된다. 따라서, 전자주입층이 어떠한 구조와 물질로 이루어지느냐에 따라 그 위에 성장되는 활성층의 결정 품질이 달라질 수 있으므로, 전자주입층은 본래의 전자 구속 기능을 충분히 수행하면서도 활성층의 결정 품질을 저하시키지 않도록 제공될 필요가 있다.
본 발명의 목적 중 하나는, 동작전압이 감소되고 광 출력이 향상된 반도체 발광소자를 제공하는 것이다.
본 발명의 목적 중 다른 하나는, 활성층으로의 전자 주입 효율이 향상되어 발광 효율이 개선된 반도체 발광소자를 제공하는 것이다.
본 발명의 일 측면은,
n형 및 p형 반도체층과, 상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층과, 상기 활성층 및 n형 반도체층 사이에 배치되며, 제1 밴드갭 에너지를 갖는 제1층 및 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 갖는 제2층이 2회 이상 교대로 배치되는 초격자층을 포함하고, 상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 것은 n형 불순물로 도프된 도핑 영역 및 고의로 도프되지 않은 언도핑 영역을 포함하는 반도체 발광소자를 제공할 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 도핑 영역 및 언도핑 영역이 교대로 2회 이상 반복 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 도핑 영역 중 적어도 일부는, 상기 활성층에 가까운 것일수록 증가 또는 감소하는 도핑 농도를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 초격자층은 상기 활성층에 가장 가깝게 배치되는 제1층을 제외한 층들이 고의적으로 도프되지 않을 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층 중 양자우물층과 접촉하도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 제1층이 가장 큰 두께를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 제2 밴드갭 에너지는 상기 양자우물층의 배드갭 에너지보다 클 수 있다.
본 발명의 일 실시 예에서, 상기 도핑 영역의 n형 불순물 도핑 농도는 1.0×1018~1.0×1020/㎤일 수 있다.
본 발명의 다른 측면은,
n형 및 p형 반도체층과, 상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층과, 상기 활성층 및 n형 반도체층 사이에 배치되며, 제1 밴드갭 에너지를 갖는 제1층 및 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 갖는 제2층이 2회 이상 교대로 배치되는 초격자층을 포함하고, 상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 것은 n형 불순물로 도프되되, 적어도 일부 영역이 상기 활성층에 가까울수록 증가 또는 감소하는 도핑농도를 갖는 것을 특징으로 하는 반도체 발광소자를 제공할 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층에 가까울수록 순차적으로 증가하는 도핑농도를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층에 가까울수록 순차적으로 감소하는 도핑농도를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 제2층 중 가장 인접하여 배치된 제2층 및 상기 활성층과의 경계에서 가장 높은 도핑농도를 갖고, 상기 경계로부터 멀어질수록 감소하는 도핑농도를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 제2층 중 가장 인접하여 배치된 제2층 및 상기 활성층과의 경계에서 가장 낮은 도핑농도를 갖고, 상기 경계로부터 멀어질수록 증가하는 도핑농도를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 초격자층은 상기 활성층에 가장 가깝게 배치되는 제1층을 제외한 영역이 고의적으로 도프되지 않을 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층 중 양자우물층과 접촉하도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 제1층이 가장 큰 두께를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 제2 밴드갭 에너지는 상기 양자우물층의 밴드갭 에너지보다 클 수 있다.
본 발명의 일 실시 예에서, 상기 활성층에 가장 가깝게 배치되는 제1층의 n형 불순물 도핑 농도는 1.0×1018~1.0×1020/㎤일 수 있다.
본 발명의 일 실시형태에 따르면, 동작전압이 감소되고 광 출력이 향상된 반도체 발광소자를 제공할 수 있다.
본 발명의 다른 실시형태에 따르면, 활성층으로의 전자 주입 효율이 향상되어 발광 효율이 개선된 반도체 발광소자를 제공할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 반도체 발광소자의 단면을 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 반도체 발광소자의 초격자층 일부(A)를 확대하여 나타낸 도면이다.
도 3은 도 1에 도시된 반도체 발광소자의 초격자층과 활성층 주변에서 전도 대역 에너지 준위를 개략적으로 나타낸 것이다.
도 4는 본 발명의 일 실시형태에 따른 제1층의 도핑 프로파일을 개략적으로 도시한 것이다.
도 5는 본 발명의 제2 실시형태에 따른 반도체 발광소자의 단면을 개략적으로 나타낸 도면이다.
도 6은 도 5에 도시된 반도체 발광소자의 초격자층 일부(B)를 확대하여 나타낸 도면이다.
도 7은 도 5에 도시된 반도체 발광소자의 초격자층과 활성층 주변에서 전도 대역 에너지 준위를 개략적으로 나타낸 것이다.
도 8은 본 발명의 제2 실시형태에 따른 다양한 제1층의 도핑 프로파일을 개략적으로 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것으로서 개별적인 실시 형태는 서로 합쳐진 형태로 제공될 수 있음은 평균적인 지식을 가진 자에게 자명하다 할 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 반도체 발광소자의 단면을 개략적으로 나타낸 도면이고, 도 2는 도 1에 도시된 반도체 발광소자의 초격자층 일부(A)를 확대하여 나타낸 도면이다. 또한, 도 3은 도 1에 도시된 반도체 발광소자의 초격자층과 활성층 주변에서 전도 대역 에너지 준위를 개략적으로 나타낸 것이다.
도 1 내지 도 3을 참조하면, 본 실시형태에 따른 반도체 발광소자(100)는, n형 및 p형 반도체층(20, 30)과, 상기 n형 및 p형 반도체층(20, 30) 사이에 배치되며 양자우물층과 양자장벽층이 1회 이상 교대로 배치되는 활성층(40)과, 상기 활성층(40) 및 n형 반도체층(20) 사이에 배치되는 초격자층(50)을 포함할 수 있다.
상기 초격자층(50)은 제1 밴드갭 에너지를 갖는 제1층(51, 51') 및 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 갖는 제2층(52)이 2회 이상 교대로 배치되는 구조를 가질 수 있으며, 상기 제1층(51) 중 상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')은 n형 불순물로 도프된 도핑 영역(51a) 및 고의로 도프되지 않은 언도핑 영역(51b)을 포함할 수 있다.
본 실시형태에서, n형 반도체층(20), 초격자층(50), 활성층(40) 및 p형 반도체층(30)을 포함하는 발광구조물은, 기판(10) 상에 순차적으로 형성될 수 있으며, 상기 n형 및 p형 반도체층(20, 30) 상에는 상기 n형 및 p형 반도체층(20, 30) 각각과 전기적으로 연결되는 n측 및 p측 전극(20a, 30a)이 형성될 수 있다.
도 1에 도시된 바와 같이, n측 전극(20a)은 p형 반도체층(30), 활성층(40) 및 n형 반도체층(20)의 일부가 식각되어 노출된 n형 반도체층(20) 상에 형성될 수 있으며, 상기 p측 전극(30a)은, p형 반도체층(30) 상에 형성될 수 있다. 이 경우, p형 반도체층(30)과 p측 전극(30a) 사이의 오믹 컨택 기능을 향상시키기 위하여 ITO, ZnO 등과 같은 투명 전극이 더 구비될 수 있다.
기판(10)은 반도체 성장용 기판으로 제공되며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 이 경우, 가장 바람직하게 사용될 수 있는 것은 전기 절연성을 갖는 사파이어로서, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
한편, 기판(10)으로 사용하기에 적합한 물질로는 Si 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮은 Si 기판을 사용하여 양산성이 향상될 수 있다. Si 기판을 이용하는 경우, 기판(10) 상에 AlxGa1 - xN (0 ≤ x ≤ 1)과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있을 것이다.
n형 및 p형 반도체층(20, 30)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층을 구비할 수도 있다. 다만, n형 및 p형 반도체층(30, 40)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있을 것이다.
n형 및 p형 반도체층(20, 30) 사이에 배치된 활성층(40)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 도 3에 도시된 바와 같이, 양자장벽층(41)과 양자우물층(42)이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예컨대, 질화물 반도체일 경우, 양자우물층(42)은 InGaN (In, Ga 함량은 변화될 수 있음)으로 이루어지고 양자장벽층(41)은 GaN, InGaN (In, Ga 함량은 변화될 수 있으며, 양자우물층보다 In 함량이 낮을 수 있음), AlInGaN (Al, In, Ga 함량은 변화될 수 있음) 등으로 이루어진 영역을 구비할 수 있다. 또한, 실시 형태에 따라 달라질 수는 있으나, 양자장벽층(41)은 양자우물층(42)보다 두껍게 형성될 수 있다.
한편, 발광구조물을 구성하는 n형 및 p형 반도체층(20, 30)과 활성층(40), 또한, 후술할 초격자층(50) 등은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다.
구체적으로 도시하지는 않았으나, n형 반도체층(20)과 기판(10) 사이에 버퍼층이 개재되어 n형 반도체층(20)에 작용하는 응력을 완화하여 결정성을 향상시킬 수 있다. 또한, 활성층(40)과 p형 반도체층(30) 사이에는 에너지 밴드갭이 상대적으로 높은 전자차단층(미도시)이 개재되어, 활성층(40)을 지나 전자가 오버플로우(overflow) 되는 것을 방지할 수 있다.
초격자층(50)은 활성층(40) 및 n형 반도체층(20) 사이에 배치되며, 제1 밴드갭 에너지를 갖는 제1층(51, 51') 및 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 갖는 제2층(52)이 2회 이상 교대로 배치되는 구조를 가질 수 있다. 또한, 상기 제1층(51) 중 상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')은 n형 불순물로 도프된 도핑 영역(51a) 및 고의로 도프되지 않은 언도핑 영역(51b)을 포함할 수 있다.
초격자층(50)은 제1 및 제2층의 격자상수 차이에 의해 발생되는 압전 필드(piezoelectric field)에 의해 2차원 전자가스(2DEG)의 고농도 전자층을 형성할 수 있다. 이에 따라, 상기 초격자층(50)은 n형 반도체층(20) 등으로부터 제공된 전자를 효과적으로 구속하며 전자는 제1층(51)을 터널링하여 활성층(40) 방향으로 이동할 수 있다. 또한, 초격자층(50)는 초격자(Super Lattice) 형태로 제공됨으로써 우수한 결정성을 확보할 수 있다.
본 실시형태의 경우, 도 2 및 도 3에 도시된 바와 같이, 초격자층을 구성하는 제2층(52)은 활성층(40)의 양자우물층(42)보다 밴드갭 에너지가 큰 물질로 이루어질 수 있으며, 예컨대, InGaN으로 이루어지되 양자우물층(42)보다 In의 함량이 더 적을 수 있다. 또한, 상기 제2층(52)보다 큰 밴드갭 에너지를 갖는 제1층(51)은 GaN, AlGaN, AlInGaN, InGaN 등의 물질로 이루어질 수 있으며, In을 함유하는 경우에는 제2층(52) 및 양자우물층(42)보다 In의 함량이 더 적을 수 있다.
상기 초격자층(50)을 구성하는 복수의 제1 및 제2층(51, 52) 중 상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')은, 도핑 영역(51a)과 언도핑 영역(51b)을 포함하여 구성될 수 있다.
초격자층(50)은 활성층(40)에 인접 배치되어 발광소자의 발광에 직접적인 역할을 하는 활성층(40)에 큰 영향을 미칠 수 있으며, 활성층(40)에 가장 가깝게 배치되는 제1층(51')의 일부를 n형 불순물로 도핑하여 도핑 영역(51a)과 고의로 도핑하지 않은 언도핑 영역(51b)을 형성할 수 있다.
활성층(40)에 가장 가깝게 배치되는 제1층(51') 전체를 n형 불순물로 고농도 도핑하는 경우 동작 전압은 감소하나, 누설 전류가 증가하는 문제가 있다. 구체적으로, 소자의 신뢰성 테스트 결과 저 전류에서 칩이 정격 전압범위를 벗어나거나 오프(off)되는 등 불량이 발생함을 확인하였다.
그러나, 본 실시형태에서와 같이 상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')의 일부를 n형 불순물로 도핑하여 도핑 영역(51a)과 고의뢰 도핑하지 않은 언도핑 영역(51b)을 형성하는 경우, 상기 도핑 영역(51a)을 높은 수준의 n형 불순물로 도핑하여 상기 제1층(51')의 평균 도핑 농도를 상기 제1층(51')을 전체적으로 n형 불순물 도핑한 경우보다 높게 하는 경우에도 칩에 불량이 발생하지 않음을 확인하였다.
아래 표 1은 상기 활성층(40)에 가장 가깝게 배치되는 제1층을 전체적으로 도핑한 경우(비교 예)와, 활성층(40)에 가장 가깝게 배치되는 제1층이 서로 교대로 배치되는 도핑 영역과 언도핑 영역을 포함하는 경우(실시 예1, 2)에, 광 출력(Po)과 동작전압(Vf1, Vf2)을 칩 프로빙(chip probing)을 통해 측정한 결과이다. 상기 비교 예와 실시 예에서 활성층(40)에 가장 가깝게 배치되는 제1층의 평균 도핑 농도(1×1018/㎤)는 동일하다.
Vf1(1㎂) Vf2(120㎃) VR IR Po(120㎃)
비교 예 2.28 3.00 27.85 0.01 192.20
실시 예1 2.24 2.98 22.93 0.00 193.80
실시 예2 2.27 2.98 16.66 0.02 192.60
상기 표 1을 참조하면, 상기 활성층(40)에 가장 가깝게 배치되는 제1층의 n형 불순물 평균 도핑농도를 동일하게 유지하는 경우에도, 언도프 영역과 도핑 영역이 교대로 배치되는 경우에 동작 전압(Vf)은 감소하고 광 출력(Po)은 증가함을 알 수 있다.
또한, 상기 제1층(51)을 고 농도로 n형 불순물 도핑하는 경우에도 누설전류 증가로 인해 발생하는 칩 불량이 감소하므로, 상기 제1층(51)의 도핑 농도를 증가시켜 동작전압을 감소시키는 효과를 얻을 수 있다.
본 실시형태에서, 상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')은 활성층(40), 특히 활성층(40)의 양자우물층(42)과 접촉하도록 형성될 수 있다. 캐리어에 대한 장벽으로 기능하는 제1층(51, 51')은 제2층(52) 및 양자우물층(41)보다 큰 밴드갭 에너지를 갖는 물질로 이루어질 수 있다. 예컨대, 상기 제1층(51, 51')은 GaN, AlGaN, AlInGaN, InGaN 등의 물질로 이루어질 수 있으며, In을 함유하는 경우에는 제2층(52) 및 양자우물층(42)보다 In의 함량이 더 적을 수 있다.
상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')은 불순물의 농도 면에서, 상기 제1층(51')을 제외한 제1 및 제2층(51, 51)보다 높은 n형 불순물 농도를 가질 수 있다. 이와 같이,활성층(40)에 가장 가깝게 배치되는 제1층(51')에 상대적으로 높은 수준으로 n형 불순물(예컨대, Si, C 등)을 도핑함으로써 전자 주입 효율이 증가하도록 할 수 있다. 이 경우, 초격자층(50)을 전체적으로 n형 불순물로 도핑할 수도 있겠으나, n형 불순물의 양이 많아질 경우 결정 품질이 저하될 가능성이 있으므로, 활성층(40)에 가장 가깝게 배치되는 제1층(51')에만 n형 불순물을 도핑할 수 있을 것이다.
구체적으로, 활성층(40)에 가장 가깝게 배치되는 제1층(51')을 제외한 제1 및 제2층(51, 52)의 경우, 언도프 상태, 즉, 고의로 도핑되지 아니한 수준의 불순물 도핑 농도를 가질 수 있다. 활성층(40)에 가장 가깝게 배치되는 제1층(51')의 경우, 전자 주입 효율과 결정 품질 등을 고려하였을 때 약 1.0×1016 ~ 1.0×1020/㎤의 도핑 농도를 가질 수 있다.
또한, 활성층(40)에 가장 가깝게 배치되는 제1층(51')은 활성층(40)을 이루는 양자우물층(42)과 양자장벽층(41)보다 높은 n형 불순물 농도를 가질 수도 있다. 이 경우, 양자우물층(42)과 양자장벽층(41)은 언도프 상태, 즉, 고의로 도핑되지 아니한 수준의 불순물 도핑 농도를 가질 수 있다.
본 실시형태에서, 상기 제1층(51, 51') 중 상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')이 가장 큰 두께를 갖도록 형성될 수 있다. 예를 들어, 활성층(40)에 가장 가깝게 배치되는 제1층(51')은 5nm 내지 7nm의 두께를 갖도록 형성될 수 있으며, 이는 터널링 효과를 갖기 위하여 초격자층(50)을 이루는 다른 제1 및 제2층(51, 52)들의 두께가 1~4nm인 것과 비교하여 더 두꺼운 것이다. 나아가, 도 3에서도 볼 수 있듯이, 상기 활성층에 가장 가깝게 배치되는 제1층(51')은 활성층(40)의 양자장벽층(41)보다도 두껍게 형성될 수 있다.
상대적으로 두께가 얇은 제1 및 제2층(51, 52)으로 구성되는 초격자층(50)은 영역에 따라 두께의 산포가 크게 나타날 수 있으며, 이러한 문제는 웨이퍼가 대구경화될수록 더 커지게 된다. 이와 같이, 두께의 산포가 발생할 경우, 초격자층(50) 중 두께가 상대적으로 얇은 영역에서 얻어진 소자의 경우, 그 위에 성장된 반도체층, 특히, 활성층(40)의 결정성이 크게 저하되며, 이는 발광 효율의 저하로 이어질 수 있다.
본 실시 형태의 경우, 활성층에 가장 가깝게 배치되는 제1층(51')을 다른 제1 및 제2층(51, 52)보다 두껍게 형성함에 따라, 상기 제1층(51')은 웨이퍼 전체적으로 두께의 산포가 저감된 형태로 제공될 수 있다. 또한, 두께의 산포 문제를 따지지 않더라도 상대적으로 밴드갭 에너지가 높은 제1층(51')을 두껍게 형성하는 것만으로도 결정성의 향상을 기대할 수 있다. 따라서, 제1층(51') 위에 성장되는 활성층(104)의 결정 품질이 개선되어 발광 효율의 향상을 가져올 수 있다.
한편, 상기 제1층(51')은 n형 불순물로 고농도 도핑될 수 있으므로, 그 두께가 두꺼워짐에 따라 전자 주입 효율이 낮아지는 것을 보상할 수 있다.
도 4는 본 발명의 일 실시형태에 따른 제1층의 도핑 프로파일을 개략적으로 도시한 것이다. 구체적으로, 도 1에 도시된 반도체 발광소자에서, 활성층에 가장 가깝게 배치되는 제1층에 적용될 수 있는 n형 불순물 도핑 프로파일의 다양한 실시 형태를 나타낸다.
우선, 도 4(a)를 참조하면, 초격자층(50)을 이루는 제1층(51, 51') 중 상기 활성층(40)에 가장 가깝게 배치되는 제1층(51')은, n형 불순물로 도핑된 도핑 영역(51a)과 고의로 도프되지 않은 언도핑 영역(51b)을 포함하되 상기 하나 이상의 도핑 영역(51a)은 서로 동일한 농도로 도프될 수 있다.
이와 달리, 상기 도핑 영역(51a) 중 적어도 일부는, 상기 활성층(40)에 가까운 것일수록 증가 또는 감소하는 도핑 농도를 가질 수 있다. 즉, 도 4(b)에 도시된 바와 같이 활성층(40)에 가까운 것일수록 순차적으로 증가하는 도핑농도를 갖거나, 도 4(c)에 도시된 바와 같이 활성층(40)에 가까운 것일수록 순차적으로 감소하는 도핑농도를 가질 수 있다.
또한, 도 4(d)에 도시된 바와 같이 활성층(40) 및 인접한 제2층(52)과 가까운 것일수록 높은 도핑농도를 갖거나, 도 4(d)에 도시된 바와 같이 활성층(40) 및 인접한 제2층(52)과 가까운 것일수록 낮은 도핑농도를 가질 수 있다.
즉, 상기 도핑 영역(51a)은 상기 제1층(51') 내에서 순차적으로 감소 또는 증가하는 n형 불순물 도핑농도를 가짐으로써 활성층(40)과 초격자층(50) 사이에서의 전류 퍼짐과 전자 주입 효율을 향상시킬 수 있다.
다만, 도 4(a) 내지 도 4(e)에서는 도핑 영역(51a)이 일정한 도핑 농도를 갖고, 언도핑 영역(51b)은 도핑농도가 0인 것으로 도시하였으나, 언도핑 영역(51b)은 고의적으로 도프되지 않은 영역을 의미하며, 그 상하부에 위치한 도핑 영역(51a)으로부터 확산된 불순물에 의해 임의의 불순물 도핑 농도를 가질 수 있다.
도 5는 본 발명의 제2 실시형태에 따른 반도체 발광소자의 단면을 개략적으로 나타낸 도면이고, 도 6은 도 5에 도시된 반도체 발광소자의 초격자층 일부(B)를 확대하여 나타낸 도면이다. 또한, 도 7은 도 5에 도시된 반도체 발광소자의 초격자층과 활성층 주변에서 전도 대역 에너지 준위를 개략적으로 나타낸 것이다.
도 5 내지 도 7을 참조하면, 본 실시형태에 따른 반도체 발광소자(200)는, n형 및 p형 반도체층(120, 130)과, 상기 n형 및 p형 반도체층(120, 130) 사이에 배치되며 양자우물층과 양자장벽층이 1회 이상 교대로 배치되는 활성층(140)과, 상기 활성층(140) 및 n형 반도체층(120) 사이에 배치되는 초격자층(160)을 포함할 수 있다.
상기 초격자층(160)은 제1 밴드갭 에너지를 갖는 제1층(161, 161') 및 상기 제1 밴드갭 에너지(161, 161')보다 작은 제2 밴드갭 에너지를 갖는 제2층(162)이 2회 이상 교대로 배치되는 구조를 가질 수 있으며, 상기 제1층(161) 중 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')은 n형 불순물로 도프되되 적어도 일부 영역이 상기 활성층(140)에 가까울수록 증가 또는 감소하는 도핑농도를 가질 수 있다.
본 실시형태에서, n형 반도체층(120), 초격자층(160), 활성층(140) 및 p형 반도체층(130)을 포함하는 발광구조물은, 기판(110) 상에 순차적으로 형성될 수 있으며, 상기 n형 및 p형 반도체층(120, 130) 상에는 상기 n형 및 p형 반도체층(120, 130) 각각과 전기적으로 연결되는 n측 및 p측 전극(120a, 130a)이 형성될 수 있다.
도 5에 도시된 바와 같이, n측 전극(120a)은 p형 반도체층(130), 활성층(140) 및 n형 반도체층(120)의 일부가 식각되어 노출된 n형 반도체층(120) 상에 형성될 수 있으며, 상기 p측 전극(130a)은, p형 반도체층(130) 상에 형성될 수 있다. 이 경우, p형 반도체층(130)과 p측 전극(130a) 사이의 오믹 컨택 기능을 향상시키기 위하여 ITO, ZnO 등과 같은 투명 전극이 더 구비될 수 있다.
기판(110)은 반도체 성장용 기판으로 제공되며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 상기 n형 및 p형 반도체층(120, 130)은 질화물 반도체, 예컨대, AlxInyGa1-x-yN (0=x=1, 0=y=1, 0=x+y=1)의 조성을 갖는 물질로 이루어질 수 있다. 또한, 상기 n형 및 p형 반도체층(120, 130) 사이에 배치된 활성층(140)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자장벽층(141)과 양자우물층(142)이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다.
본 실시형태에 따른 반도체 발광소자(200)를 구성하는 기판(110), n형 및 p형 반도체층(120, 130) 및 활성층(140)은 도 1에 도시된 제1 실시형태에 따른 기판(10), n형 및 p형 반도체층(20, 30) 및 활성층(40) 각각과 유사한 조성 및 구조를 갖는 것으로 이해될 수 있을 것이다.
초격자층(160)은 활성층(140) 및 n형 반도체층(120) 사이에 배치되며, 제1 밴드갭 에너지를 갖는 제1층(161, 161') 및 상기 제1층(161, 161')보다 작은 제2 밴드갭 에너지를 갖는 제2층(162)이 2회 이상 교대로 배치되는 구조를 가질 수 있다. 또한, 상기 제1층(161) 중 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')은 n형 불순물로 도프되되 적어도 일부 영역이 상기 활성층(140)에 가까울수록 순차적으로 증가 또는 감소하는 도핑농도를 가질 수 있다.
초격자층(160)은 제1 및 제2층의 격자상수 차이에 의해 발생되는 압전 필드(piezoelectric field)에 의해 2차원 전자가스(2DEG)의 고농도 전자층을 형성할 수 있다. 이에 따라, 상기 초격자층(160)은 n형 반도체층(120) 등으로부터 제공된 전자를 효과적으로 구속하며 전자는 제1층(161)을 터널링하여 활성층(140) 방향으로 이동할 수 있다. 또한, 초격자층(160)은 초격자(Supper Lattice) 형태로 제공됨으로써 우수한 결정성을 확보할 수 있다.
상기 초격자층(160)을 구성하는 복수의 제1 및 제2층(161, 162) 중 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')은, n형 불순물로 도프되되 적어도 일부 영역이 상기 활성층(140)에 가까울수록 순차적으로 증가 또는 감소하는 도핑농도를 가질 수 있다.
초격자층(160)은 활성층(140)에 인접 배치되어 발광소자의 발광에 직접적인 역할을 하는 활성층(140)에 큰 영향을 미칠 수 있으며, 활성층(140)에 가장 가깝게 배치되는 제1층(161')이 순차적으로 증가 또는 감소하는 도핑 농도를 갖도록 형성됨에 따라, 상기 초격자층(160)과 활성층(140) 사이에서 발생하는 전자 퍼짐과 전자 주입 효율을 향상시킬 수 있다.
도 7을 참조하면, 제1층(161, 161') 중 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')은, 서로 다른 도핑 농도를 갖는 5개의 영역(161a, 161b, 161c, 161d, 161e)로 구분될 수 있으며, 상기 활성층에 가장 가까운 영역(161a)이 가장 높은 도핑 농도를 갖고 인접한 제2층(162)에 가장 가까운 영역(161e)이 가장 낮은 도핑농도를 가질 수 있다.
도 7에서는 제1층(161)이 서로 다른 도핑 농도를 갖는 5개의 영역(161a, 161b, 161c, 161d, 161e)으로 명확히 구분되는 것으로 도시하였으나, 이는 본 발명의 이해를 돕기 위한 것이며, 상기 5개의 영역(161a~161e)은 상호 간에 명확한 경계 없이 순차적으로 증가 또는 감소하는 도핑농도를 가질 수 있다.
상기 n형 반도체층(120) 및 활성층(140) 사이에 초격자층(160)을 형성하는 경우, 2차원 전자가스(2DEG) 효과에 의해 수평 방향으로의 전자 분산(spreading) 효율은 좋아지지만, 반도체층의 성장방향에 수직한 방향, 즉, 활성층(140) 방향으로의 전자 주입 효율은 상대적으로 저하되는 문제가 있다.
그러나, 본 실시형태에서와 같이 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')이 순차적으로 증가 또는 감소하는 도핑농도를 갖는 경우, 활성층으로의 전자 주입 효율이 증가되어 활성층(140)에서 전자와 정공의 결합 비율이 증가하여 발광 효율이 향상될 수 있다.
아래 표 2는 상기 활성층(140)에 가장 가깝게 배치되는 제1층을 전체적으로 동일한 농도로 도핑한 경우(비교 예)와, 활성층(140)에 가장 가깝게 배치되는 제1층이 활성층(140)에 가까울수록 순차적으로 증가 도는 감소하는 도핑농도를 갖는 경우(실시 예1, 2)에, 광 출력(Po)과 동작전압(Vf1, Vf2)을 칩 프로빙(chip probing)을 통해 측정한 결과이다.
구체적으로, 실시 예1은 상기 활성층(140)에 가까울수록 n형 불순물 도핑 농도가 증가하는 구조에 대한 측정 결과이며, 실시 예 2는 상기 활성층(140)에 가까울수록 n형 불순물 도핑 농도가 순차적으로 감소하는 구조에 대한 측정 결과이다. 상기 비교 예와 실시 예에서 활성층(140)에 가장 가깝게 배치되는 제1층의 평균 도핑 농도(1×1018/㎤)는 동일하다. (확인 필요)
Vf1(1㎂) Vf2(120㎃) VR IR Po(120㎃)
비교 예 2.382 3.049 26.395 0 240
실시 예1 2.384 3.04 21.677 0 242.5
실시 예2 2.377 3.041 22.44 0 244.9
표 2를 참조하면, 상기 활성층(140)에 가장 가깝게 배치되는 제1층의 n형 불순물 도핑농도를 전체 영역에서 동일하게 유지하는 경우에 비하여, 도핑 농도가 순차적으로 증가 또는 감소하는 경우에 동작 전압(Vf)은 감소하고 광 출력(Po)은 증가함을 알 수 있다.
한편, 본 실시형태의 경우, 도 6 및 도 7에 도시된 바와 같이 초격자층을 구성하는 제2층(162)은 활성층(140)의 양자우물층(142)보다 밴드갭 에너지가 큰 물질로 이루어질 수 있으며, 예컨대, InGaN으로 이루어지되 양자우물층(142) 보다 In의 함량이 더 적을 수 있다.
또한, 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')은 활성층(140), 특히 활성층(140)의 양자우물층(142)과 접촉하도록 형성될 수 있다. 캐리어에 대한 장벽으로 기능하는 제1층(161, 161')은 제2층(152) 및 양자우물층(141)보다 큰 밴드갭 에너지를 갖는 물질로 이루어질 수 있다. 예컨대, 상기 제1층(161, 161')은 GaN, AlGaN, AlInGaN, InGaN 등의 물질로 이루어질 수 있으며, In을 함유하는 경우에는 제2층(162) 및 양자우물층(142)보다 In의 함량이 더 적을 수 있다.
상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')은 불순물의 농도 면에서, 상기 제1층(161')을 제외한 제1 및 제2층(161, 161)보다 높은 n형 불순물 농도를 가질 수 있다. 이와 같이,활성층(140)에 가장 가깝게 배치되는 제1층(51')에 상대적으로 높은 수준으로 n형 불순물(예컨대, Si, C 등)을 도핑함으로써 전자 주입 효율이 증가하도록 할 수 있다. 이 경우, 초격자층(160)을 전체적으로 n형 불순물로 도핑할 수도 있겠으나, n형 불순물의 양이 많아질 경우 결정 품질이 저하될 가능성이 있으므로, 활성층(140)에 가장 가깝게 배치되는 제1층(161')에만 n형 불순물을 도핑할 수 있을 것이다.
구체적으로, 활성층(140)에 가장 가깝게 배치되는 제1층(161')을 제외한 제1 및 제2층(161, 162)의 경우, 언도프 상태, 즉, 고의로 도핑되지 아니한 수준의 불순물 도핑 농도를 가질 수 있다. 활성층(140)에 가장 가깝게 배치되는 제1층(161')의 경우, 전자 주입 효율과 결정 품질 등을 고려하였을 때 약 1.0×1016~1.0×1020/㎤의 도핑 농도를 가질 수 있다.
또한, 활성층(140)에 가장 가깝게 배치되는 제1층(161')은 활성층(140)을 이루는 양자우물층(142)과 양자장벽층(141)보다 높은 n형 불순물 농도를 가질 수도 있다. 이 경우, 양자우물층(142)과 양자장벽층(141)은 언도프 상태, 즉, 고의로 도핑되지 아니한 수준의 불순물 도핑 농도를 가질 수 있다.
본 실시형태에서, 상기 제1층(161, 161') 중 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')이 가장 큰 두께를 갖도록 형성될 수 있다. 예를 들어, 활성층(140)에 가장 가깝게 배치되는 제1층(161')은 5nm 내지 7nm의 두께를 갖도록 형성될 수 있으며, 이는 터널링 효과를 갖기 위하여 초격자층(160)을 이루는 다른 제1 및 제2층(161, 162)들의 두께가 1~4nm인 것과 비교하여 더 두꺼운 것이다. 나아가, 도 7에서도 볼 수 있듯이, 상기 활성층에 가장 가깝게 배치되는 제1층(161')은 활성층(140)의 양자장벽층(141)보다도 두껍게 형성될 수 있다.
이에 따라, 상기 제1층(161') 위에 성장되는 활성층(104)의 결정 품질이 개선되어 발광 효율의 향상을 가져올 수 있으며, 상기 제1층(161')은 n형 불순물로 고농도 도핑될 수 있으므로, 그 두께가 두꺼워짐에 따라 전자 주입 효율이 낮아지는 것을 보상할 수 있다.
도 8은 본 발명의 제2 실시형태에 따른 다양한 제1층의 도핑 프로파일을 개략적으로 도시한 것이다. 구체적으로, 도 5에 도시된 반도체 발광소자에서, 활성층에 가장 가깝게 배치되는 제1층에 적용될 수 있는 n형 불순물 도핑 프로파일의 다양한 실시 형태를 나타낸다.
우선, 도 8(a) 및 8(b)를 참조하면, 초격자층(160)을 이루는 제1층(161, 161') 중 상기 활성층(140)에 가장 가깝게 배치되는 제1층(161')은, 상기 활성층(140)에 가까울수록 순차적으로 증가하거나(도 8(a)) 순차적으로 감소하는(도 8(b)) 도핑 농도를 가질 수 있다.
또한, 도 8(c)에 도시된 바와 같이, 상기 활성층(140)에 가장 인접하여 배치된 제1층(161')은, 상기 제2층(162) 중 가장 인접하여 배치된 제2층(162') 및 상기 활성층(140)과의 경계에서 가장 높은 도핑농도를 갖고, 상기 경계로부터 멀어질수록 감소하는 도핑농도를 가질 수 있다.
이와 달리, 도 8(d)에 도시된 바와 같이, 상기 활성층(140)에 가장 인접하여 배치된 제1층(161')은, 상기 제2층(162) 중 가장 인접하여 배치된 제2층(162') 및 상기 활성층(140)과의 경계에서 가장 낮은 도핑농도를 갖고, 상기 경계로부터 멀어질수록 감소하는 도핑농도를 가질 수 있다.
상술한 바와 같이, 상기 활성층(140)에 가장 인접하여 배치된 제1층(161')은, 상기 제1층(161') 내에서 순차적으로 감소 또는 증가하는 n형 불순물 도핑농도를 가짐으로써 활성층(140)과 초격자층(160) 사이에서의 전류 퍼짐과 전자 주입 효율을 향상시켜, 광 출력을 높이고 동작전압을 낮추는 효과를 얻을 수 있다.
다만, 도 8에 도시된 구조는 본 발명의 제1층에 적용될 수 있는 도핑 프로파일의 예시일 뿐, 이에 제한되는 것은 아니며, 상기 활성층(140)에 가장 인접하여 배치되는 제1층(161') 내의 일부 영역이 순차적으로 증가 또는 감소하는 도핑 영역을 갖는다면, 구체적인 프로파일 형상은 다양하게 변경 가능할 것이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200: 반도체 발광소자 10, 110: 기판
20, 120: n형 반도체층 20a, 120a: n측 전극
30, 130: p형 반도체층 30a, 130a: p측 전극
40, 140: 활성층 41, 141: 양자장벽층
42, 142: 양자우물층 50, 60: 초격자층
51, 161: 제1층 51a: 도핑 영역
51b: 언도핑 영역 52, 162: 제2층

Claims (18)

  1. n형 및 p형 반도체층;
    상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층; 및
    상기 활성층 및 n형 반도체층 사이에 배치되며, 제1 밴드갭 에너지를 갖는 제1층 및 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 갖는 제2층이 2회 이상 교대로 배치되는 초격자층을 포함하고,
    상기 제1층 중 상기 활성층에 가장 가깝게 배치된 것은 n형 불순물로 도프된 도핑 영역 및 고의로 도프되지 않은 언도핑 영역을 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 도핑 영역 및 언도핑 영역이 2회 이상 교대로 배치되는 것을 특징으로 하는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 도핑 영역 중 적어도 일부는, 상기 활성층에 가까운 것일수록 증가 또는 감소하는 도핑 농도를 갖는 것을 특징으로 하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 초격자층은 상기 활성층에 가장 가깝게 배치되는 제1층을 제외한 층들이 고의적으로 도프되지 않은 것을 특징으로 하는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층 중 양자우물층과 접촉하도록 형성된 것을 특징으로 하는 반도체 발광소자.
  6. 제1항에 있어서,
    상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 제1층이 가장 큰 두께를 갖는 것을 특징으로 하는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제2 밴드갭 에너지는 상기 양자우물층의 밴드갭 에너지보다 큰 것을 특징으로 하는 반도체 발광소자.
  8. 제1항에 있어서,
    상기 도핑 영역의 n형 불순물 도핑 농도는 1.0×1018~1.0×1020/㎤인 것을 특징으로 하는 반도체 발광소자.
  9. n형 및 p형 반도체층;
    상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층; 및
    상기 활성층 및 n형 반도체층 사이에 배치되며, 제1 밴드갭 에너지를 갖는 제1층 및 상기 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 갖는 제2층이 2회 이상 교대로 배치되는 초격자층을 포함하고,
    상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 것은 n형 불순물로 도프되되, 적어도 일부 영역이 상기 활성층에 가까울수록 증가 또는 감소하는 도핑농도를 갖는 것을 특징으로 하는 반도체 발광소자.
  10. 제9항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층에 가까울수록 순차적으로 증가하는 도핑농도를 갖는 것을 특징으로 하는 반도체 발광소자.
  11. 제9항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층에 가까울수록 순차적으로 감소하는 도핑농도를 갖는 것을 특징으로 하는 반도체 발광소자.
  12. 제9항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 제2층 중 가장 인접하여 배치된 제2층 및 상기 활성층과의 경계에서 가장 높은 도핑농도를 갖고, 상기 경계로부터 멀어질수록 감소하는 도핑농도를 갖는 것을 특징으로 하는 반도체 발광소자.
  13. 제9항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 제2층 중 가장 인접하여 배치된 제2층 및 상기 활성층과의 경계에서 가장 낮은 도핑농도를 갖고, 상기 경계로부터 멀어질수록 증가하는 도핑농도를 갖는 것을 특징으로 하는 반도체 발광소자.
  14. 제9항에 있어서,
    상기 초격자층은 상기 활성층에 가장 가깝게 배치되는 제1층을 제외한 영역이 고의적으로 도프되지 않은 것을 특징으로 하는 반도체 발광소자.
  15. 제9항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층은, 상기 활성층 중 양자우물층과 접촉하도록 형성된 것을 특징으로 하는 반도체 발광소자.
  16. 제9항에 있어서,
    상기 제1층 중 상기 활성층에 가장 가깝게 배치되는 제1층이 가장 큰 두께를 갖는 것을 특징으로 하는 반도체 발광소자.
  17. 제9항에 있어서,
    상기 제2 밴드갭 에너지는 상기 양자우물층의 밴드갭 에너지보다 큰 것을 특징으로 하는 반도체 발광소자.
  18. 제9항에 있어서,
    상기 활성층에 가장 가깝게 배치되는 제1층의 n형 불순물 도핑 농도는 1.0×1018~1.0×1020/㎤인 것을 특징으로 하는 반도체 발광소자.
KR1020120018963A 2012-02-24 2012-02-24 반도체 발광소자 KR20130097362A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120018963A KR20130097362A (ko) 2012-02-24 2012-02-24 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120018963A KR20130097362A (ko) 2012-02-24 2012-02-24 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20130097362A true KR20130097362A (ko) 2013-09-03

Family

ID=49449755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120018963A KR20130097362A (ko) 2012-02-24 2012-02-24 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR20130097362A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102343A1 (ko) * 2013-12-30 2015-07-09 일진엘이디(주) 질화물 반도체 발광소자
KR20160088095A (ko) * 2015-01-15 2016-07-25 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
CN113140657A (zh) * 2021-05-13 2021-07-20 西安瑞芯光通信息科技有限公司 一种紫外led外延结构及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015102343A1 (ko) * 2013-12-30 2015-07-09 일진엘이디(주) 질화물 반도체 발광소자
KR20160088095A (ko) * 2015-01-15 2016-07-25 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
CN113140657A (zh) * 2021-05-13 2021-07-20 西安瑞芯光通信息科技有限公司 一种紫外led外延结构及其制备方法
CN113140657B (zh) * 2021-05-13 2022-04-19 西安瑞芯光通信息科技有限公司 一种紫外led外延结构及其制备方法

Similar Documents

Publication Publication Date Title
KR100649749B1 (ko) 질화물 반도체 발광 소자
US9293647B2 (en) Nitride semiconductor light-emitting device and method of manufacturing the same
US8643037B2 (en) Nitride semiconductor light emitting device
US20130248817A1 (en) White light emitting diode
KR20130066870A (ko) 반도체 발광소자
US20150179881A1 (en) Nitride led structure with double graded electron blocking layer
KR20130058406A (ko) 반도체 발광소자
KR20130141945A (ko) 전자 차단층을 갖는 발광 소자
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
KR20110048240A (ko) 질화물 반도체 소자
KR20150048337A (ko) 근자외선 발광 소자
KR20090104454A (ko) 질화물 반도체 발광소자
KR101025971B1 (ko) 질화물 반도체 발광소자
KR20100049451A (ko) 질화물 반도체 소자
KR101047691B1 (ko) 반도체 발광소자 및 그 제조방법
KR20130097362A (ko) 반도체 발광소자
US11538960B2 (en) Epitaxial light emitting structure and light emitting diode
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR101712549B1 (ko) 스페이서층을 가지는 발광 다이오드
KR20130103070A (ko) 반도체 발광소자
JP2013069795A (ja) 半導体発光素子
US20140353578A1 (en) Light-emitting device
KR20130011918A (ko) 반도체 발광소자
KR101903359B1 (ko) 반도체 발광소자
US20230122025A1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination