JP2006156458A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】 応答速度が改善される内部狭窄型の半導体発光素子及びその製造方法を提供することを目的とする。
【解決手段】 第１導電型クラッド層と、第２導電型クラッド層と、前記第１導電型クラッド層と前記第２導電型クラッド層との間に設けられた活性層と、前記第２クラッド層の上に設けられた第２導電型の半導体層と、前記第２導電型の半導体層の上に設けられた光取り出し側電極と、を備え、前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、は、電気抵抗を上昇させる不純物がイオン打ち込みにより導入されたイオン打ち込み領域を有し、前記光取り出し側電極の輪郭の少なくとも一部は、前記イオン打ち込み領域の輪郭と同一であることを特徴とする半導体発光素子を提供する。
【選択図】 図１

Description

本発明は半導体発光素子及びその製造方法に関し、特に、応答速度を改善した半導体発光素子及びその製造方法に関する。

III−Ｖ族化合物半導体などによって構成される半導体レーザ（ＬＤ：laser diode）や半導体発光ダイオード（ＬＥＤ：light emitting diode）などの半導体発光素子は、光通信・光記録（ＤＶＤなど）・ディスプレイなどの分野において、幅広く使用されるようになった。このうち、ＬＥＤを使用した半導体発光装置は、車のストップランプ・表示パネル・照明・交通信号などの用途において、高輝度化（すなわち高出力化）が要求されている。

ＬＥＤを使用する他の重要な応用分野として、光通信（特に、短距離通信）がある。この用途は、半導体レーザを用いる長距離大容量通信（通常５００Ｍｂｐｓ以上）とは異なり、短距離かつ小容量が多い（変調速度で表すと通常５０ｋｂｐｓ〜５００Ｍｂｐｓ）。しかし、外来ノイズの影響を受けず、電磁輻射（ＥＭＩ）もなく、素子の変調が比較的容易であるという光システムの特徴を生かして、ＬＡＮ・工作機械の制御・ＡＶ機器などへの応用が拡大している。ＬＥＤを使用した光システムにおいては、ファイバー径が大きく（通常は、コアの直径が５０マイクロメータ以上のマルチモードファイバーが使われる）、ＬＥＤの発光径も大きいので、発受信モジュールの光軸アラインメントが極めて容易である。また、受光素子にはシリコン材料が使用できるので、信号処理回路と一体にしてＯＥＩＣ（Opto−Electronic Integrated Circuit）化が可能となり、受信モジュールの小型化が実現できる。

ところで、このような短距離光システムにおいても、要求される通信容量は増している。これに対処するには、システムの高速化が必要となる。すなわち、従来は１２５Ｍｂｐｓ程度であった上限が、５００Ｍｂｐｓ程度まで広がる状況にある。しかし、従来の通信用ＬＥＤの応答速度では２５０Ｍｂｐｓシステムにも対応できず、高速応答ＬＥＤの開発がシステムの高速化を律速する状態となっている。

一般に、受信感度が同一であれば、光出力が大きいほうが伝送距離を大きくできる。従来の全面発光型のＬＥＤにおいては、電流密度の高い電極直下で発光強度が大きい。しかし、直上へ向かう放射光は電極に阻止され外部には取り出せない。また、斜め上方へ向かう光の一部分は角度が大きいと全反射を起こすため、チップ外部へ有効に取り出せない。すなわち、無効な発光や無効電流が多い。伝送に必要な所定の光出力を確保するために、低発光効率の場合は接合面積を増やさねばならない。この結果、静電容量が増加し、全面発光型ＬＥＤの動作上限は１０Ｍｂｐｓ程度と低くなる。これでは、システム要求に応えられない。

このような無効な発光・無効電流を減らすために、内部狭窄構造が考案された。
すなわち、発光層上部にｐｎ逆接合を形成し内部狭窄構造とする（特許文献１）。このｐｎ逆接合は電極パターン下に形成されて、電流を流さない領域である。注入電流はこの領域の外部に高い密度で流れる。このため、電極で遮蔽される光は減少して、発光効率が上がる。さらにＭＱＷ構造も導入することにより、駆動回路にピーキングのような対策を講じることなく、１００Ｍｂｐｓ程度の動作が可能となった。

しかし、このような内部狭窄構造においても、発光に寄与しないｐｎ接合の部分が残る。この結果、動作上限は１２５Ｍｂｐｓを越えるのが困難である。また、複数回の複雑な結晶成長工程を必要とする点でも不利である。
特開２００３−３７２８５号公報

本発明は、応答速度が改善される内部狭窄型の半導体発光素子及びその製造方法を提供するものである。

本発明の一態様によれば、
第１導電型クラッド層と、
第２導電型クラッド層と、
前記第１導電型クラッド層と前記第２導電型クラッド層との間に設けられた活性層と、
前記第２クラッド層の上に設けられた第２導電型の半導体層と、
前記第２導電型の半導体層の上に設けられた光取り出し側電極と、
を備え、
前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、は、電気抵抗を上昇させる不純物がイオン打ち込みにより導入されたイオン打ち込み領域を有し、
前記光取り出し側電極の輪郭の少なくとも一部は、前記イオン打ち込み領域の輪郭と同一であることを特徴とする半導体発光素子が提供される。

また、本発明の他の一態様によれば、
第１導電型クラッド層と、
第２導電型クラッド層と、
前記第１導電型クラッド層と前記第２導電型クラッド層との間に設けられた活性層と、
前記第２クラッド層の上に設けられた第２導電型の半導体層と、
前記第２導電型の半導体層の上に設けられた光取り出し側電極と、
を備え、
前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、は、電気抵抗を上昇させる不純物がイオン打ち込みにより導入されたイオン打ち込み領域を有し、
前記光取り出し側電極は、前記イオン打ち込み領域を包含しさらにその周囲にはみ出してなることを特徴とする半導体発光素子が提供される。

また、本発明のさらに他の一態様によれば、
第１導電型クラッド層と、第２導電型クラッド層と、前記第１導電型クラッド層と前記第２導電型クラッド層との間に設けられた活性層と、前記第２クラッド層の上に設けられた第２導電型の半導体層と、を有する積層体を形成する工程と、
前記積層体の上に開口を有するマスクを形成する工程と、
前記開口を介して、前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、を貫通するイオン打ち込みを実施することにより高抵抗の内部イオン打ち込み領域を選択的に形成する工程と、
前記マスクの上から導電性材料を堆積し前記マスクを除去することにより、前記開口に電極を形成する工程と、
を備えたことを特徴とする半導体発光素子の製造方法が提供される。

本発明によれば、応答速度が改善される内部狭窄型の半導体発光素子及びその製造方法を提供できる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１乃至図３は、本発明の第１の実施の形態にかかる半導体発光素子（ＬＥＤ）を表す模式図である。すなわち、図１は、その縦断面図であり、図２は、平面図であり、図３は、図１におけるＡ−Ａ線に沿った水平断面を表す横断面図である。

本実施形態のＬＥＤは、ｎ型ＧａＡｓ基板１１の上に、ｎ型ＡｌＧａＡｓ層１２、ｎ型ＩｎＧａＡｌＰクラッド層１３、ＭＱＷ活性層１４（ともにアンドープであるＩｎＧａＰ及びＩｎＧａＡｌＰからなる）、ｐ型ＩｎＧａＡｌＰクラッド層１５、ｐ型ＡｌＧａＡｓ電流拡散層１６そしてｐ型ＧａＡｓコンタクト層１７が積層された構造を有する。この構造は、いわゆる「ダブルへテロ構造」と呼ばれる。ＭＱＷ活性層１４は、アンドープＩｎＧａＰ層とアンドープＩｎＧａＡｌＰ層を繰り返し積層させた量子井戸構造を有する。

この結晶成長には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法が使われる。ＭＯＣＶＤ法は、多重量子井戸（ＭＱＷ：Multi Quantum Well） のような薄い層を形成するのに適している。ｐ型ＧａＡｓコンタクト層１７は、電極金属に対するバリアハイトが低いので、接触抵抗を低減できる。ただし、ｐ型ＡｌＧａＡｓ電流拡散層１６上部における不純物濃度を高くすれば、ｐ型ＧａＡｓコンタクト層１７は必ずしも必要ではない。

本実施形態においては、素子の中央部に、プロトンイオン打ち込みがなされている。このうち、内部イオン打ち込み領域２０は、プロトン濃度が高い領域であり、高抵抗である。一方、表面イオン打ち込み領域２１は表面に近い領域であり、プロトン濃度が内部より低いため電気抵抗は内部イオン打ち込み領域２０よりも低い。ウェーハ上面の光取り出し側には、パターニングされた電極１８が、ウェーハ下面には、基板側電極１９が形成される。通常は、基板側電極１９が、マウント面とされる。

次に、プロトンイオン打ち込みについて説明する。
一般に、ＧａＡｓのようなIII−V族化合物半導体にプロトン（Ｈ^＋）などをイオン打ち込みすると、照射ダメージやディープレベルを生じる。この結果、自由キャリアがこれらに相殺されて、自由キャリアが減少するので、高抵抗層を生じる。イオン種としては、水素・ヘリウム・ボロン・アルゴン・酸素などでも良い。ここでは、加速エネルギーが２００ｋｅＶであるプロトン（Ｈ^＋）を用いた。

図４は、ウェーハ表面からの深さ方向の距離Ｚに対する、プロトン濃度の相対値の測定結果を表すグラフ図である。プロトン濃度は、対数目盛りで表した。
プロトン濃度の最大値は、ウェーハ表面からＲｐ（投影飛程）の位置にあり、この例では、この深さ位置Ｒｐは、図１におけるＭＱＷ活性層１４の中央となる位置Ｄとほぼ等しくなるように設計されている。そして、活性層１４の中心位置Ｄは、１．５マイクロメータとなるように設計されている。イオン打ち込みによるプロトン濃度の最大値Ｒｐは深い位置にあるが、表面側のプロトン濃度は相対的に低いことが理解される。図４における２１及び２０は、図１におけるイオン打ち込み領域２１及び２０を表している。

活性層中心位置Ｄを１．５マイクロメータとするため、電流拡散層１６の深さＨは、例えば、１．２マイクロメータとされる。なお、活性層（または発光層）近辺に電流が注入されることを阻止することが目的であるから、プロトン濃度の最大値の位置Ｒｐは、必ずしも活性層中心位置Ｄと完全に一致させる必要はない。プロトン濃度最大値位置Ｒｐが、電流拡散層深さＨより浅くとも、容量低減や電流狭窄効果はあるが、Ｈより深くすると、活性層付近での電流狭窄及び容量低減効果がより大きくできるのでより好ましい。

また、活性層１４の中心位置Ｄは、本実施形態では表面から１．５マイクロメータの深さとしたが、これに限定されることはない。横方向への電流拡散、クラッド効果、オーミックコンタクトを確保するには、０．５マイクロメータ以上とすることが好ましい。また、活性層１４の中心位置Ｄが深すぎると、光の吸収や発散が増えるとともに、プロトン打ち込みの加速電圧を高くしなければならない。この観点からは、活性層１４の中心位置Ｄは、４．０マイクロメータ以下とすることが望ましい。これに対応して、プロトン濃度の最大値の位置Ｒｐも、０．５〜４．０マイクロメータの範囲であることが望ましい。

ところで、一般に、プロトン照射部にはダメージがあるとされ、表面イオン打ち込み領域２１も、内部イオン打ち込み領域２０と同様に高抵抗化されているとも考えられる。しかし、本発明者が実施した検討結果によれば、内部イオン打ち込み領域２０と比較すると、表面イオン打ち込み領域２１は、２桁〜３桁程度も電気抵抗率が低いことが判明した。このことは、実際に表面イオン打ち込み領域２１に電流が流れることからも確認できるし、図４に例示したように、表面イオン打ち込み領域２１においては、内部イオン打ち込み領域２０と比較すると、２桁〜３桁程度プロトン濃度が低い事実からも理解できる。つまり、本実施形態によれば、プロトンを打ち込んだ部分に電極１８を形成しても十分に良好なコンタクトが得られる。

本実施形態において採用した条件である、加速エネルギー２００ｋｅＶのプロトン打ち込みの場合に、プロトンピーク濃度は約１．８×１０^１９ｃｍ^−３である。また、シート抵抗は、イオン打ち込み温度やアニール温度にも依存するが、このピーク濃度近辺で、１０^４〜１０^８Ω／□であり、イオン打ち込み前より２桁以上高い。

表面イオン打ち込み領域２１の輪郭は、図３に表した内部イオン打ち込み領域２０の輪郭と同一である。このイオン打ち込み時のマスクは、酸化膜及びフォトレジストにパターニングにより形成される。そして、本実施形態では、電極１８とプロトン照射部はほぼ同一パターンとされている。

図５乃至図８は、本実施形態のＬＥＤの製造工程の一部を表す工程断面図である。すなわち、これらの図は、電極１８とプロトン照射部とがほぼ同一パターンを有する構造の製造工程を例示する。

まず、図５に表したように、半導体多層膜上に酸化膜５０（例えば、ＳｉＯ_２）を形成し、さらにフォトレジスト５２を塗布し、パターニングによりプロトン照射のための開口を形成する。

次に、図６に表したように、プロトンを照射して、内部イオン打ち込み領域２０と表面イオン打ち込み領域２１が形成される。
さらに、図７に表したように、表面イオン打ち込み領域２１の上に、蒸着などの方法により光取り出し側電極１８を形成する。このとき、酸化膜５０及びレジスト５２の段差により、開口部に電極１８がパターニングできて、レジスト上の金属は、レジスト除去工程でリフトオフ法により取り除かれる。

その結果として、図８に表したように、表面イオン打ち込み領域２１の上に、全く同一の輪郭を有する電極１８を形成することができる。以上説明した工程によれば、プロトンの打ち込みの後に、電極のパターニング工程を改めて行う必要はなく、工程の簡素化が図れる。ただし、本発明の電極形成工程はこれに限定されるものではない。なお、本具体例において、図８に例示した如く酸化膜５０を除去し、その後、必要に応じて図示しない保護膜を形成してもよく、あるいは、酸化膜５０を除去せずそのまま保護膜として用いてもよい。

図１及び図２に例示したように、表面イオン打ち込み領域２１の表面に電極１８が設けられると、電流Ｊは表面イオン打ち込み領域２１に注入されて、電流拡散層１６中でさらに横方向に広がり、ＭＱＷ活性層１４に向かって流れ込む。ＭＱＷ活性層１４とそれを挟んだクラッド層１３及び１５とで構成されるダブルへテロ構造が、内部イオン打ち込み領域２０を取り囲むように形成されているので、ＭＱＷバンド構造で決まる波長の光を四方に放射する。このとき、内部イオン打ち込み領域２０は高抵抗層であるため、電流注入はなされず、ダブルへテロ接合も形成されない。つまり、この部分に接合容量は生じない。この点に関して、本発明者が本発明に至る過程で検討した比較例を参照しつつ説明する。

図９は、本発明者が検討した比較例の半導体発光素子の模式断面図である。
また、図１０は、図９のＢ−Ｂ線に沿う水平断面図である。
本比較例においては、プロトン照射部による電流狭窄ではなく、ｐn接合内部狭窄構造が用いられる。発光層１４を含むダブルへテロ構造上に、ｎ型ＩｎＧａＡｌＰ電流阻止層２２が設けられている。

この素子の製造プロセスについて説明すると以下の如くである。
まず、ｎ型ＧａＡｓ基板１１の上に、電流素子層２２まで連続して結晶成長する。次に、電流阻止層２２部を残して、最上層のｎ型ＩｎＧａＡｌＰ層をエッチングにより除去する。このあと、電流拡散層１６とコンタクト層１７を連続して成長し、上下電極を形成する。すなわち、本比較例においては、最低２回の結晶成長工程が必要とされる。これに対して、本発明の実施形態においては、１回の結晶成長でよく、結晶成長工程が極めて簡素である。

本比較例においては、上部電極１８から注入された電流Ｃは、ｎ型である電流阻止層２２とｐ型であるクラッド層１５のｐｎ接合に対して逆バイアスとなるためこの領域を迂回して、周囲の発光層へ流入し、電流阻止層２２直下を除いた領域で発光を生じる。

ここで、本発明の実施形態と比較例との特性を比較して説明する。
チップサイズはいずれも一辺が３００マイクロメータの正方形状とし、電流狭窄構造以外の構造は同一にした。電流阻止層及びプロトン照射部は、直径１００マイクロメータの円形のパターンとした。また、発光波長は、いずれも６７５ナノメータとし、動作電流２０ミリメータにおける諸特性を測定した。
まず、光出力は、本実施形態のＬＥＤにおいては３．１ｍＷであり、比較例のＬＥＤにおいては３．０ｍＷであった。一方、パルス応答の立ち上がり／立下り時間は、本実施形態のＬＥＤにおいては１０ｎｓ（ナノ秒）であり、比較例のＬＥＤにおいては約１５ｎｓであり、本実施形態における改善が顕著であった。

ＲＣ（抵抗・容量）パラメータを比較すると、本実施形態においては、容量は２０ｐＦで抵抗は３０Ωであった。これに対して、比較例においては、容量は６０ｐＦで抵抗は２５Ωであった。本実施形態において、電極パターンがプロトン照射部パターンと同じであることから、比較例に比べて抵抗が２０パーセントほど微増しているが、容量は比較例の１／３であり、大幅に減少している。この結果、ＣＲ積は比較例の４０パーセントとなり、上述した特性の測定結果から分かるように、応答時間が改善されている。この結果、本実施形態においては、１２５Ｍｂｐｓ動作がきわめて容易に実現できるとともに、ピーキング回路の採用などにより、２５０Ｍｂｐｓ動作も容易となる
次に、本実施形態の第１の変形例について説明する。
図１１は、本変型例の半導体発光素子の模式断面図である。
また、図１２は、本変型例の半導体発光素子の模式平面図である。

本変形例においては、光取り出し側電極は、素子の中心付近に設けられた円形部１８と四方に伸びたストライプ部３５とにより構成される。円形部１８の輪郭は、表面イオン打ち込み領域２１の輪郭と同一である。ただし、ストライブ部３５の下には、イオン打ち込み領域は設けられていない。つまり、光取り出し側電極の所要部の輪郭が、イオン打ち込み領域の輪郭と同一であるといえる。
円形部１８が円形状で、例えばその直径が１００マイクロメータ程度である場合は、電極の下の部分を発光させると電極による遮光の影響が大きいので、電極下を高抵抗して、無効となる光を減少させることによる効果は大きい。そして、図１２に例示したように、プロトン照射領域に対応する円形部１８（図３に例示した如くである）に対して、ストライプ部３５を設けることにより、中心から離れた位置においても、電流注入を促進させることが可能になるので、光出力が改善される。電極ストライプ部３５の幅を例えば４マイクロメータ程度とすると、遮光の影響は比較的少ない。遮光分を上回る出力改善は充分に可能であるから、図１２に例示した電極パターンにより特性改善、特に光出力改善がなされる。

次に、本実施形態の第２の変形例について説明する。
本変型例においては、図１１及び図１２に例示した電極部の改善に加えて、電極ストライプ部３５の下にもすべてプロトン照射部を設ける。
図１３は、図１１のＡ−Ａ線に沿った水平断面図である。
同図に表したように、本変型例においては、プロトン照射部２１もチップの対角線方向に向かって伸びて形成されている。この結果として、第１変形例と比べて、ストライプ部３５の容量を低減でき、応答速度がさらに改善される。

次に、本実施形態の第３の変形例について説明する。
図１４は、本変形例にかかる半導体発光素子の模式断面図である。
図１乃至図３に関して前述した本実施形態の半導体発光素子との相違は、電極１８がイオン打ち込み領域パターンより一回り大きい点である。このような電極１８は、例えば、図６に関して前述した工程の後に、酸化膜５０及びレジスト５２に設けられたプロトン打ち込み用の開口の径をエッチングなどの方法により拡げ、しかる後に、図７に関して前述したように、電極１８を形成すればよい。
本変型例によれば、電極１８のはみ出した部分は、電気抵抗の低い非プロトン照射部とコンタクトを有するので、接触抵抗をさらに低減できる。これにより、素子抵抗を低減でき、高速動作に有利となる。一方で、電極パターンが大きくなると、電極による光遮蔽は増加する。そこで、電極のはみ出し量（片側分）は、１〜１０マイクロメータ、好ましくは３マイクロメータ程度とすると良い。また、このはみ出し部２３を設けることにより、製造プロセスのマージンが増え、特性のばらつきを低減できる。

次に、本発明の第２の実施の形態にかかる半導体発光素子について説明する。
図１５は、本実施形態の半導体発光素子の模式断面図である。
また、図１６は、図１５におけるＣ−Ｃ線に沿った水平断面図である。

ここで、図１６に表したパターンは水平断面を表すとともに、プロトン照射部をも表す。つまり、本実施形態においては、例えば、素子の側面から２０マイクロメータ程度までの端部がさらにプロトン照射されて周辺イオン打ち込み領域３０が形成されている。これら周辺イオン打ち込み領域３０は、内部イオン打ち込み領域２０へのプロトン照射と同一のプロセスで形成できる。この結果、高抵抗の半導体からなる内部イオン打ち込み領域２０及び周辺イオン打ち込み領域３０が形成される。そして、周辺イオン打ち込み領域３０の光取り出し面側には、イオン濃度が低い表面イオン打ち込み領域３１が形成される。

素子の周辺部は、もともと電流注入はきわめて少ないので、非発光領域とされても、光出力の低下はほとんどない。一方で、高抵抗領域が増えることから、第１実施形態と比較して、容量は１５ｐＦまで減少する。つまり、容量を２５％程度も減少できる。この結果として、パルス応答立ち上がり／立下り時間は約８ｎｓ（ナノ秒）に改善され、より早い変調速度が可能となり、ピーキング回路設計も容易となる。なお、本発明者が試作したＬＥＤの出力は、約３．２ｍＷであった。

次に、本実施形態において素子の周辺部に設けられた周辺イオン打ち込み領域３０のメリットについて、さらに具体的に説明する。
一般に、ＩｎＧａＡｌＰ系及びＡｌＧａＡｓ系の半導体発光素子においては、電気的破壊が素子端面（特に、発光層近辺の端面）で発生し、進行することが多い。これは、何らかの微小欠陥が、放射光を吸収して一旦温度上昇を始めると、ますます光吸収が進行するという現象などによる。上述した材料には、アルミニウム（Ａｌ）が含まれているので、温度上昇がＡｌの酸化などを引き起こす。また、温度上昇により溶融が生ずることもある。

これに対して、素子端面を含む周辺部を非発光・非吸収とすると、これらの溶融や酸化を阻止でき、素子の寿命・信頼性は大幅に改善される。第２実施形態においては、半導体発光素子の周辺部を高抵抗化することによって、非発光・非吸収が実現される。上述したような端面破壊を低減することにより、耐サージ性が大幅に改善されて、実装工程における不良を減らすこともできる。一例をあげると、１０００ボルトの人体モデル静電放電に対する耐圧シムレート試験での破壊率を５０パーセントからほぼゼロパーセントにまで改善できる。
なお、「周辺部」とは、「少なくとも活性層１４を囲む外側」を意味する。図１６では、「周辺部」がＬＥＤチップの垂直端面を含んでいるが、例えば幅１０マイクロメータ程度の枠状またはリング状として活性層１４を囲むように配置し、ＬＥＤチップの垂直端面には周辺イオン打ち込み領域３０の最外周部が露出しないようにしても良い。

次に、本発明の第３の実施の形態について説明する。
図１７は、本実施形態にかかる半導体発光素子の縦断面図である。
また、図１８は、その平面図であり、図１９は、図１７におけるＡ−Ａ線に沿った水平断面を表す横断面図である。

なお、図１７は、本実施形態の半導体発光素子とその上部に配置された光ファイバーの端部とを模式的に表す。ただし、半導体発光素子と光ファイバ−４２との相対位置関係はこの図に限定されるものではない。
本実施形態においては、素子の中央部を発光領域とし、その周辺を、プロトン照射部とする。すなわち、内部イオン打ち込み領域２０及び表面イオン打ち込み領域２１は電流阻止領域であるとともに、素子の周辺部においては、第２実施形態と同様に、端面破壊を低減する非発光・非吸収領域として機能する。

本実施形態の構造における特徴は、発光領域が中心部であることから、光ファイバー４２へ効率よく光Ｌを入射できる点である。特に、内部コア４０の直径が５０マイクロメータ以上のいわゆるマルチモードファイバーを用いた場合にこの効果は顕著となる。なお、内部コア４０は、一般にはクラッド部４４により囲まれ、ＬＥＤからの光を低損失で伝送する媒体である。
またさらに、本実施形態の素子構造では、素子端面周辺に非発光・非吸収領域が形成されるので、落雷や実装工程における静電気による素子ダメージを阻止できる。この結果として、通信用として必要な長期信頼性が確保できる。

以上、説明したように、第１乃至第３の実施形態においては、結晶成長工程が１回でよく、製造プロセスが極めて簡素となる。
また、特性上においても、容量及び抵抗の大幅な低減により、ピーキング補償せずに１２５Ｍｂｐｓ動作が可能であり、ピーキング補償により２５０Ｍｂｐｓ動作も容易である。この特性は、従来のｐｎ接合型の電流狭窄構造を有するＬＥＤをはるかに上回る。

さらに、端面周辺部高抵抗化により、耐サージ性を大幅に改善できる。これは、通信用途としては、大きなメリットである。イオン注入なしには、これは実現困難である。

以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら具体例に限定されるものではない。

例えば、半導体発光素子構造として用いることが出来るものは、ＧａＡｓ基板上のＩｎＧａＡｌＰ系に限定されず、ＧａＡｓ基板上のＡｌＧａＡｓ系・ＩｎＰ基板上のＩｎＧａＡｓＰ系、サファイヤ上のＩｎＧａＮ系、ＧａＮ基板上のＩｎＧａＮであっても良い。また、電極パターンが円状またはストライプ状で、限定されない。

その他、半導体発光素子を構成する半導体多層膜、イオン打ち込み領域（プロトン照射部など）、電極などの各要素の形状、サイズ、材質、配置関係、導電型、不純物濃度などに関して当業者が各種の設計変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。

本発明の第１の実施の形態にかかる半導体発光素子の模式断面図である。 図１に例示した半導体発光素子の模式平面図である。 図１に例示した半導体発光素子のＡ−Ａ線に沿った水平断面図である。 図１に例示した半導体発光素子のプロトン濃度を表面からの距離の関数として表したグラフである。 電極とイオン打ち込み部がほぼ同一のパターンを有する半導体発光素子の工程断面図である。 電極とイオン打ち込み部がほぼ同一のパターンを有する半導体発光素子の工程断面図である。 電極とイオン打ち込み部がほぼ同一のパターンを有する半導体発光素子の工程断面図である。 電極とイオン打ち込み部がほぼ同一のパターンを有する半導体発光素子の工程断面図である。 本発明者が本発明に至る過程で検討した比較例の半導体発光素子の模式断面図である。 図９に例示した比較例の半導体発光素子のＢ−Ｂ線に沿った水平断面図である。 第１実施形態の第１の変形例の模式断面図である。 図１１に例示した変形例の模式平面図である。 第１実施形態の第２の変形例の内部イオン打ち込み領域の水平断面図である。 第１実施形態の第３の変形例の模式断面図である。 本発明の第２の実施の形態にかかる半導体発光素子の模式断面図である。 図１５に例示した第２実施形態の半導体発光素子のＣ−Ｃ に沿った水平断面図である。 本発明の第３の実施の形態にかかる半導体発光素子および光ファイバーの模式断面図である。 図１７に例示した第３実施形態にかかる半導体発光素子の平面図である。 図１７に例示した第３実施形態にかかる半導体発光素子のＡ−Ａに沿った水平断面図である。

符号の説明

１１ ｎ型ＧａＡｓ基板
１２ ｎ型ＧａＡｌＡｓ層
１３ ｎ型ＩｎＧａＡｌＰクラッド層
１４ ＩｎＧａＰ／ＩｎＧａＡｌＰ多重量子井戸（ＭＱＷ）活性層
１５ ｐ型ＩｎＧａＡｌＰクラッド層
１６ ｐ型ＡｌＧａＡｓ電流拡散層
１７ ｐ型ＧａＡｓコンタクト層
１８ 光取り出し側電極
１９ 基板側電極
２０ 内部イオン打ち込み領域
２１ 表面イオン打ち込み領域
２２ ｎ型ＩｎＧａＡｌＰ電流阻止層
２３ 電極はみだし部
３０ 周辺イオン打ち込み領域
３１ 表面イオン打ち込み領域（周辺部）
３５ 電極ストライプ部
４０ 内部コア
４２ 光ファイバー
４４ クラッド
５０ 酸化膜
５２ レジスト

Claims (5)

1. 第１導電型クラッド層と、
   第２導電型クラッド層と、
   前記第１導電型クラッド層と前記第２導電型クラッド層との間に設けられた活性層と、
   前記第２クラッド層の上に設けられた第２導電型の半導体層と、
   前記第２導電型の半導体層の上に設けられた光取り出し側電極と、
   を備え、
   前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、は、電気抵抗を上昇させる不純物がイオン打ち込みにより導入されたイオン打ち込み領域を有し、
   前記光取り出し側電極の輪郭の少なくとも一部は、前記イオン打ち込み領域の輪郭と同一であることを特徴とする半導体発光素子。
2. 第１導電型クラッド層と、
   第２導電型クラッド層と、
   前記第１導電型クラッド層と前記第２導電型クラッド層との間に設けられた活性層と、
   前記第２クラッド層の上に設けられた第２導電型の半導体層と、
   前記第２導電型の半導体層の上に設けられた光取り出し側電極と、
   を備え、
   前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、は、電気抵抗を上昇させる不純物がイオン打ち込みにより導入されたイオン打ち込み領域を有し、
   前記光取り出し側電極は、前記イオン打ち込み領域を包含しさらにその周囲にはみ出してなることを特徴とする半導体発光素子。
3. 前記イオン打ち込みにより導入された不純物の濃度の深さ方向の分布は、前記活性層においてピークを有することを特徴とする請求項１または２に記載の半導体発光素子。
4. 前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、を貫通するイオン打ち込みにより、前記内部イオン打ち込み領域の周辺に選択的に設けられた高抵抗の周辺イオン打ち込み領域をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 第１導電型クラッド層と、第２導電型クラッド層と、前記第１導電型クラッド層と前記第２導電型クラッド層との間に設けられた活性層と、前記第２クラッド層の上に設けられた第２導電型の半導体層と、を有する積層体を形成する工程と、
   前記積層体の上に開口を有するマスクを形成する工程と、
   前記開口を介して、前記第２導電型の半導体層と、前記第２導電型クラッド層と、前記活性層と、前記第１導電型クラッド層と、を貫通するイオン打ち込みを実施することにより高抵抗の内部イオン打ち込み領域を選択的に形成する工程と、
   前記マスクの上から導電性材料を堆積し前記マスクを除去することにより、前記開口に電極を形成する工程と、
   を備えたことを特徴とする半導体発光素子の製造方法。

Images