JP5550252B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5550252B2 JP5550252B2 JP2009092315A JP2009092315A JP5550252B2 JP 5550252 B2 JP5550252 B2 JP 5550252B2 JP 2009092315 A JP2009092315 A JP 2009092315A JP 2009092315 A JP2009092315 A JP 2009092315A JP 5550252 B2 JP5550252 B2 JP 5550252B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- semiconductor substrate
- integrated circuit
- separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Dicing (AREA)
Description
第2の集積回路が複数作製された半導体層3を有する半導体基板1を、ダイの少なくとも1側面(端面)が傾斜するようにダイシングを行う。具体的には、ダイシングブレードを切断すべき基板の表面に対して45度乃至80度程度に斜めに配置し、半導体基板を削りながらカットする(図1中の矢印111を参照)。傾斜の向きは、貼り合わせ面側に向かって小さくなる向きでも大きくなる向きでもよい。また、全て同じ傾斜角(同じ向き)でダイシングしても良い。全てを同じ傾斜角でダイシングすることにより、ダイシングされた構造体の断面形状は台形ではなく平行四辺形となり、無駄領域を最小限に抑えられる。つづいて、傾斜した端面(ダイシング端面)112を有する集積回路チップを半導体層3が内側になるように、半導体基板11の表面と貼り合わせ、貼り合わせ構造体を得る。この時、必要に応じて、接着剤を介して、半導体層3の表面側と基板11の表面側とを貼り合わせることも好ましいものである。
第1の半導体基板11としてバルクシリコンウエハ、エピタキシャルシリコンウエハのような半導体基板を用意する。そして、周知の製造プロセスにより半導体基板11の表面側に、複数の第1の集積回路17を作製する。ここで云う、第1の集積回路とは、後にチップ(ダイ)となる一つの集積回路部分である。例えば、CPUやDSPなどの論理ICである。また、はんだ、金、銅などからなる接合バッド16を形成する。こうして、図2(a)の符号10に示すような構造体が得られる。
こうして、少なくともチップサイズの小さい第1の集積回路7とチップサイズの大きい第2の集積回路17とを有する積層チップ、即ち3次元実装された半導体装置が製造できる。
本実施形態は、ダイの端面全部を傾斜面にするのではなく、少なくとも一つの端面を傾斜させ、そこに露出する分離層の露出部を部分的に除去した後、流体を吹き付けて分離を行う形態である。
まず、前述した実施形態1において得られる図2(b)の構造体と同じ構造体を半導体基板11を共通にして、複数用意する。この様子を、図3に示す。
更に、半導体基板11を薄層化することもできる。
本実施形態では、本発明の半導体装置の製造方法により得られた積層チップについて説明する。図5は、そのうち、チップサイズの小さい3つの集積回路が積層された部分の断面を示している。図5の下方には、不図示のチップサイズの大きな集積回路チップがあり、それに図5に示す構造体が積層されたものが、本実施形態の積層チップである。
図6に本実施形態による第2の半導体基板を示す。ここには、実施形態1と同様に分離層、半導体層、集積回路、貫通電極、接合パッドが形成されている。実施形態1と異なる点は、ダイシングの角度である。集積回路が形成されていない半導体基板1の裏面側からダイシングブレードで溝9を形成し、ダイの端面を斜めカットすることにより、各集積回路チップに分離独立させる。ダイシングブレードの角度を変更してダイシングすれば、図6に示す構造体が得られる。こうして、第2の集積回路7のチップサイズに対応したダイであって、端面112が傾斜したダイを複数得ることができる。このダイは、貼り合わせ面側に向かってチップサイズが大きくなるように、前記第2の半導体基板をダイシングして得られる。
中央演算装置の機能を有する集積回路(CPU)を第1の半導体基板上に作製する。他のウエハ上に、最中密に配置してチップ取れ数が最大になるよう配置して、記憶装置の機能を有する集積回路(DRAM)を第2の半導体基板上に作製する。更に他の記憶装置(SRAM)をチップ取れ数が最大になるよう配置して第3の半導体基板上に作成する。更に又、別の記憶装置(FLASH MEMORY)を取れ数が最大になるよう配置して第4の半導体基板上に作成する。各記憶装置の回路チップのサイズは第1の半導体基板上に作製された演算装置の回路チップよりも小型に作製できる。
2 分離層
3 半導体層
7 第2の集積回路
11 第1の半導体基板
17 第2の集積回路
112 傾斜面
Claims (5)
- 第1の半導体基板の表面側に複数の第1の集積回路を作製する工程と、
第2の半導体基板に設けられた分離層上に形成された半導体層に、前記第1の集積回路よりチップサイズが小さい第2の集積回路を複数作製する工程と、
前記分離層の端面が傾斜面となるように、少なくとも前記半導体層を前記第2の集積回路毎に分離独立させる分離独立工程と、
前記第1の半導体基板と前記第2の半導体基板とを、前記第1の集積回路の表面側に形成された接合パッドと前記第2の集積回路の表面側に形成された接合パッドとが接合するように貼り合わせ、貼り合わせ構造体を得る工程と、
前記貼り合わせ構造体を前記分離層に沿って分離することにより、前記第2の集積回路が作製された半導体層が移設された前記第1の半導体基板を得る工程と、
前記複数の第2の集積回路が移設された前記第1の半導体基板をダイシングして、前記第1の集積回路と前記第2の集積回路とを有する積層チップを得る工程と、を含み、
前記分離層は、前記第2の半導体基板の表面に垂直な方向に成長した孔からなる多孔質層であって、
前記傾斜面は、前記第2の半導体基板の表面に対して45度以上80度以下の角度の面であることを特徴とする半導体装置の製造方法。 - 前記分離独立工程は、前記第2の半導体基板をダイシングし、前記第2の半導体基板と前記分離層と前記半導体層とからなるダイシング端面を傾斜させる工程を含む請求項1に記載の半導体装置の製造方法。
- 前記ダイシング端面にある前記分離層の少なくとも一部を除去した後、加圧された流体を付与して、前記半導体層を分離する請求項2に記載の半導体装置の製造方法。
- 前記ダイシング端面に露出した前記分離層の少なくとも一部をエッチングで除去して、前記半導体層を分離する請求項2又は3のいずれかに記載の半導体装置の製造方法。
- 前記分離層は異なる孔密度を持つ複数の多孔質シリコンで形成され、前記流体を付与することにより、前記異なる孔密度の境界面で分離する請求項3に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092315A JP5550252B2 (ja) | 2009-04-06 | 2009-04-06 | 半導体装置の製造方法 |
TW099108500A TWI415222B (zh) | 2009-04-06 | 2010-03-23 | 半導體裝置及其製造方法 |
PCT/JP2010/002242 WO2010116662A1 (en) | 2009-04-06 | 2010-03-29 | Semiconductor device and method for manufacturing semiconductor device |
US13/262,912 US20120038039A1 (en) | 2009-04-06 | 2010-03-29 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092315A JP5550252B2 (ja) | 2009-04-06 | 2009-04-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245286A JP2010245286A (ja) | 2010-10-28 |
JP5550252B2 true JP5550252B2 (ja) | 2014-07-16 |
Family
ID=43097981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009092315A Expired - Fee Related JP5550252B2 (ja) | 2009-04-06 | 2009-04-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5550252B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2605968B2 (ja) * | 1993-04-06 | 1997-04-30 | 日本電気株式会社 | 半導体集積回路およびその形成方法 |
DE19840421C2 (de) * | 1998-06-22 | 2000-05-31 | Fraunhofer Ges Forschung | Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung |
JP2000114190A (ja) * | 1998-10-08 | 2000-04-21 | Sony Corp | 気相成長方法および半導体装置の製造方法 |
JP2004179649A (ja) * | 2002-11-12 | 2004-06-24 | Sony Corp | 超薄型半導体装置の製造方法および製造装置 |
JP2006019381A (ja) * | 2004-06-30 | 2006-01-19 | Toagosei Co Ltd | Izo膜のウエットエッチング方法 |
JP4424351B2 (ja) * | 2004-09-08 | 2010-03-03 | パナソニック株式会社 | 立体的電子回路装置の製造方法 |
JP2006108254A (ja) * | 2004-10-01 | 2006-04-20 | Sharp Corp | 半導体チップの製造方法および半導体装置の製造方法 |
US7378331B2 (en) * | 2004-12-29 | 2008-05-27 | Intel Corporation | Methods of vertically stacking wafers using porous silicon |
JP2007096090A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
-
2009
- 2009-04-06 JP JP2009092315A patent/JP5550252B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010245286A (ja) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110970407B (zh) | 集成电路封装件和方法 | |
TWI838146B (zh) | 用於異質封裝整合的重構基板結構與製造方法 | |
US8647923B2 (en) | Method of manufacturing semiconductor device | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
US9472518B2 (en) | Semiconductor structures including carrier wafers and methods of using such semiconductor structures | |
KR20160059738A (ko) | 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법 | |
TWI509713B (zh) | 形成結合的半導體結構之方法及用該方法所形成之半導體結構 | |
US11855067B2 (en) | Integrated circuit package and method | |
US9508702B2 (en) | 3D device packaging using through-substrate posts | |
TWI567894B (zh) | 晶片封裝 | |
JP5409084B2 (ja) | 半導体装置の製造方法 | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
CN110854093A (zh) | 一种三维叠层封装结构及其制造方法 | |
JP5528000B2 (ja) | 半導体装置の製造方法 | |
TWI415222B (zh) | 半導體裝置及其製造方法 | |
JP5489512B2 (ja) | 半導体装置の製造方法 | |
JP5550252B2 (ja) | 半導体装置の製造方法 | |
JP5527999B2 (ja) | 半導体装置の製造方法 | |
US11189609B2 (en) | Methods for reducing heat transfer in semiconductor assemblies, and associated systems and devices | |
CN111115549B (zh) | 低温封装结构及方法 | |
JP2004207291A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW202427716A (zh) | 用於異質封裝整合的重構基板結構與製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
LAPS | Cancellation because of no payment of annual fees |