JP2004207291A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2004207291A
JP2004207291A JP2002371381A JP2002371381A JP2004207291A JP 2004207291 A JP2004207291 A JP 2004207291A JP 2002371381 A JP2002371381 A JP 2002371381A JP 2002371381 A JP2002371381 A JP 2002371381A JP 2004207291 A JP2004207291 A JP 2004207291A
Authority
JP
Japan
Prior art keywords
electrode
wire
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002371381A
Other languages
English (en)
Inventor
Takahiro Imai
隆浩 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002371381A priority Critical patent/JP2004207291A/ja
Publication of JP2004207291A publication Critical patent/JP2004207291A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤボンディング技術を適用し、かつ、半導体装置の薄型化を実現することにある。
【解決手段】集積回路１２が形成された半導体チップ７０の第１の電極５１と、半導体チップ７０が搭載された基板８０の第２の電極８２と、をワイヤボンディングすることを含み、第１の電極５１は、半導体チップ７０の基板８０から立ち上がる側面に形成され、ワイヤボンディング工程で、（ａ）ワイヤ９０の先端部９２を半導体チップ７０の側方から第１の電極５１にボンディングし、（ｂ）ワイヤ９０を第１の電極５１から第２の電極８２に引き出し、（ｃ）ワイヤ９０の一部を第２の電極８２にボンディングする。
【選択図】 図１４

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
従来のワイヤボンディング技術を適用した半導体装置では、半導体チップの集積回路が形成された面（上面）の電極から、半導体チップの厚み方向にワイヤを引き出していたので、全体の薄型化に限界があった。特に、スタック型の半導体装置では、薄型かつ高集積化が要求されるため、その改善が望まれている。
【０００３】
本発明の目的は、ワイヤボンディング技術を適用し、かつ、半導体装置の薄型化を実現することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、集積回路が形成された半導体チップの第１の電極と、前記半導体チップが搭載された基板の第２の電極と、をワイヤボンディングすることを含み、
前記第１の電極は、前記半導体チップの前記基板から立ち上がる側面に形成され、
前記ワイヤボンディング工程で、
（ａ）ワイヤの先端部を前記半導体チップの側方から前記第１の電極にボンディングし、
（ｂ）前記ワイヤを前記第１の電極から前記第２の電極に引き出し、
（ｃ）前記ワイヤの一部を前記第２の電極にボンディングする。本発明によれば、ワイヤを半導体チップの側面の第１の電極から引き出すので、ワイヤの頂点の高さを低くすることができる。したがって、半導体装置の薄型化を実現することができる。
（２）この半導体装置の製造方法において、
前記（ａ）工程で、前記ワイヤの前記先端部から引き出される部分を前記基板の面から立ち上げた状態で、前記先端部の側面を前記第１の電極にボンディングしてもよい。これによれば、ワイヤを基板の面から立ち上げた状態にしているので、先端部から引き出される部分が基板に接触するのを回避することができる。
（３）この半導体装置の製造方法において、
前記（ａ）工程は、前記先端部のボンディングされる側とは反対の側面を、前記半導体チップの方向に加圧することを含んでもよい。これによって、ワイヤと第１の電極との接合力を高めることができる。
（４）この半導体装置の製造方法において、
前記（ａ）工程で、前記ワイヤの前記先端部から引き出される部分を前記基板の面とほぼ平行にした状態で、前記先端部の前記引き出される部分とは反対側を前記第１の電極にボンディングしてもよい。これによって、ワイヤを半導体チップの側面にほぼ垂直にした状態でボンディングすることができるので、安定してボンディング工程を行うことができる。
（５）この半導体装置の製造方法において、
前記（ｂ）工程で、前記ワイヤを前記基板の面とほぼ平行の方向に引き出してもよい。これによれば、ワイヤを基板の面とほぼ平行の方向に引き出すので、極めて薄い半導体装置を製造することができる。
（６）この半導体装置の製造方法において、
前記半導体チップの前記側面には、窪みが形成され、
前記第１の電極は、前記窪みの内面に少なくとも一部が形成され、
前記（ａ）工程で、前記先端部を、少なくとも一部が前記窪みの内部に入り込むようにボンディングしてもよい。これによれば、ワイヤの先端部を少なくとも一部が窪みの内部に入り込むようにボンディングするので、ワイヤと第１の電極との接合力を高めることができる。
（７）この半導体装置の製造方法において、
これよって、ワイヤの本数を少なくして、ワイヤボンディング工程の簡略化を図ることができる。前記ワイヤボンディング工程前に、複数の前記半導体チップを積層することをさらに含み、
前記（ａ）工程で、前記ワイヤの前記先端部を、いずれかの前記半導体チップの前記第１の電極と、それに積層された他の前記半導体チップの前記第１の電極と、の両方に接触させるようにボンディングしてもよい。
（８）この半導体装置の製造方法において、
前記（ｃ）工程で、前記ワイヤの一部を、超音波振動を加えることで前記第２の電極にボンディングしてもよい。これによって、ワイヤを第２の電極に確実にボンディングすることができる。
（９）本発明に係る半導体装置は、集積回路が形成され、第１の電極を有する半導体チップと、
前記半導体チップが搭載され、前記第１の電極にワイヤを介して電気的に接続された第２の電極を有する基板と、
を含み、
前記第１の電極は、前記半導体チップの前記基板から立ち上がる側面に形成され、
前記ワイヤの第１の端部が前記半導体チップの前記側面で前記第１の電極に接合され、前記ワイヤの第２の端部が前記基板の前記第２の電極に接合されてなる。本発明によれば、ワイヤが半導体チップの側面の第１の電極から引き出されているので、ワイヤの頂点の高さを低くすることができる。したがって、半導体装置の薄型化を実現することができる。
（１０）本発明に係る半導体装置は、集積回路が形成され、第１の電極を有する複数の半導体チップと、
前記複数の半導体チップが積層されて搭載され、いずれかの半導体チップの前記第１の電極にワイヤを介して電気的に接続された第２の電極を有する基板と、
を含み、
前記第１の電極は、前記半導体チップの前記基板から立ち上がる側面に形成され、
前記ワイヤの第１の端部が前記いずれかの半導体チップの前記側面で前記第１の電極に接合され、前記ワイヤの第２の端部が前記基板の前記第２の電極に接合されてなる。本発明によれば、ワイヤが半導体チップの側面の第１の電極から引き出されているので、ワイヤの頂点の高さを低くすることができる。したがって、半導体装置の薄型化を実現することができる。
（１１）この半導体装置において、
前記ワイヤの前記第１の端部は、塊状に形成されてもよい。
（１２）この半導体装置において、
前記ワイヤは、前記第１の電極から、前記基板の面から離れる方向に延びる部分を有してもよい。
（１３）この半導体装置において、
前記ワイヤは、前記第１の電極から前記基板の面とほぼ平行の方向に延びる部分を有してもよい。
（１４）この半導体装置において、
前記半導体チップの前記側面には、窪みが形成され、
前記第１の電極は、前記窪みの内面に少なくとも一部が形成され、
前記ワイヤの前記第１の端部は、少なくとも一部が前記窪みの内部に入り込むように接合されてもよい。これによれば、ワイヤの第１の端部は少なくとも一部が窪みの内部に入り込むように接合されているので、ワイヤと第１の電極との接合力を高めることができる。
（１５）本発明に係る回路基板は、上記半導体装置が実装されている。
（１６）本発明に係る電子機器は、上記半導体装置を有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００６】
（第１の実施の形態）
図１〜図１５は、本発明を適用した第１の実施の形態に係る半導体装置及びその製造方法を説明する図である。まず、本実施の形態で使用する半導体チップの製造方法を説明する。
【０００７】
（半導体チップの製造方法）
図１〜図１１は、本実施の形態で使用される半導体チップ（半導体装置）の製造方法の一例を説明する図である。本実施の形態で使用される半導体チップは、その側面に電極を有する。
【０００８】
半導体基板（例えばシリコン基板）１０を使用する。半導体基板１０は、半導体ウエハであってもよい。図１では、半導体ウエハの一部が示されている。半導体基板１０の平面形状は限定されないが、例えば半導体ウエハの場合には円形であることが一般的である。
【０００９】
半導体基板１０には、複数の集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体基板１０には、複数の電極（例えばパッド）１４が形成されている。各電極１４は、集積回路１２に電気的に接続されている。各電極１４は、集積回路１２に重ならない領域（図１では集積回路の外側の領域）に形成されてもよい。各電極１４は、アルミニウム系又は銅系の金属で形成されてもよい。電極１４の表面の形状は特に限定されないが矩形であることが多い。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）の電極１４が形成される。図１に示す例では、電極１４は、半導体チップとなる領域の４辺に沿って配列されているが、２辺に沿って配列されてもよいし、中央部に配列されてもよい。
【００１０】
半導体基板１０は、集積回路１２が形成された側の第１の面２０と、それとは反対の第２の面２２と、を有する。複数の電極１４は、第１の面２０から外部に露出している。
【００１１】
半導体基板１０には、少なくとも１層の絶縁層１６が形成されている。図２に示す例では、絶縁層１６は、半導体基板１０の第１の面２０に形成されている。絶縁層１６は、パッシベーション膜と呼ばれ、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。絶縁層１６は、電極１４の少なくとも一部を露出する開口部１８を有する。絶縁層１６は、電極１４の表面を覆って形成した後、その一部をエッチングして電極１４の一部を露出させてもよい。図２に示すように、絶縁層１６は、電極１４の中央部を開口して、外周端部を覆うように形成してもよい。
【００１２】
図１及び図２に示される仮想ライン２４は、半導体基板１０を複数の領域（半導体チップとなる領域）に区画している。仮想ライン２４は、集積回路１２及び電極１４を避けて形成されてもよい。各領域（半導体チップ）の外形は、矩形、円形又はその他の多角形であってもよいし、限定されるものではない。
【００１３】
図３に示すように、半導体基板１０に第１の面２０から溝３０を形成する。本実施の形態では、溝３０は仮想ライン２４に沿って形成する。すなわち、溝３０は、半導体基板１０を複数の半導体チップとなる領域に区画するように形成する。図３に示す例では、溝３０は、集積回路１２及び電極１４を避けて形成している。溝３０は、半導体基板１０を、ブレードなどで切削することにより機械的に形成してもよいし、エッチングなどで化学的に形成してもよいし、レーザなどで光学的に形成してもよい。
【００１４】
溝３０は、第１の面２０から傾斜してなるテーパ（例えば溝の開口方向に広がるテーパ）が付された壁面を有してもよいし、第１の面２０から垂直に落ちる壁面を有してもよい。溝３０は、底面が形成されて凹状になっていてもよいし、底面が形成されずにＶ状になっていてもよい。
【００１５】
溝３０は、半導体基板１０を貫通しないように形成する。溝３０は、完成品としての半導体チップの厚さよりも深くなるように形成する。また、溝３０は、半導体基板１０の内部に形成される集積回路１２の素子及び配線よりも深くなるように形成する。なお、半導体基板１０の溝３０の内面には、半導体部分（例えばシリコン）が露出する。
【００１６】
図４に示すように、半導体基板１０に絶縁層４０を形成する。絶縁層４０の材料としては、酸化膜（例えばＳｉＯ２）、窒化膜（例えばＳｉＮ）又は樹脂（例えばポリイミド樹脂）などが挙げられる。
【００１７】
絶縁層４０は、少なくとも溝３０の内面に形成する。図４に示す例では、絶縁層４０は、溝３０の内壁面及び底面に形成しているが、溝３０の内壁面のみに形成しても構わない。ただし、絶縁層４０は、溝３０を埋め込まないように形成する。すなわち、絶縁層４０によって溝（又は凹部）を形成する。図４に示す例では、溝３０の内面（図４では内壁面及び底面）の全部は、絶縁層４０で覆われている。
【００１８】
絶縁層４０を溝３０の内面から第１の面２０にかけて連続的に形成してもよい。例えば、半導体基板１０の第１の面２０及び溝３０の内面を覆って絶縁層４０を形成し、必要な部分をエッチングして絶縁層４０から露出させてもよい。図４に示す例では、絶縁層４０の電極１４を覆う一部をエッチングして、電極１４を露出する開口部４２を形成する。
【００１９】
溝３０の内面（詳しくは内壁面）と第１の面２０との間の角部は、半導体チップの角部に相当するので、絶縁層４０によって半導体チップの角部を覆うことができる（図１１参照）。したがって、半導体チップの角部を絶縁層で保護することができるので、チッピングの発生及び拡大を低減し、また、第１の面２０に形成された集積回路１２の素子及び配線の剥離を防止することができる。
【００２０】
なお、第１の面２０に絶縁層１６が形成されている場合、絶縁層４０の一部（第１の面上の部分）を絶縁層１６上に形成する。
【００２１】
図５に示すように、半導体基板１０に導電層５０を形成する。導電層５０は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。導電層５０の形成工程としては、フォトリソグラフィを適用した後にエッチングすることで形成してもよいし、スパッタリングなど形成してもよいし、無電解メッキによるアディティブ法を適用することで形成してもよい。あるいは、インクジェット方式を使用して導電層５０を形成してもよい。これによれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつ導電層５０の材料を無駄なく経済的に設けることが可能である。
【００２２】
導電層５０は、溝３０の内面（詳しくは内壁面）で絶縁層４０上に形成する。図５に示す例では、導電層５０は、溝３０の内壁面及び底面に形成しているが、溝３０の内壁面のみに形成しても構わない。ただし、導電層５０は、溝３０を埋め込まないように形成する。すなわち、絶縁層５０によって溝（又は凹部）を形成する。溝３０の内面と導電層５０との間には、絶縁層４０が介在するので、両者の電気的な接続が遮断される。
【００２３】
導電層５０は、溝３０の内面に深さ方向に沿って延びるように形成してもよい。あるいは、導電層５０は、ランド状（円形又は矩形など）に形成してもよい。溝３０の内面のうち導電層５０から露出する部分は、絶縁層４０が露出する。
【００２４】
図６は、図５のVI−VI線断面図である。図６に示す例では、導電層５０は、溝３０の内側の方向に、絶縁層４０の表面から突起するように形成されている。
【００２５】
変形例として、図７に示すように、導電層５４は、溝３２の内面において、絶縁層４４の表面と面一になるように形成されてもよい。その場合、導電層５４は絶縁層４４の内部に入り込む。他の変形例として、図８に示すように、導電層５６は、溝３４の内面において、絶縁層４６の表面よりも窪むように形成されていてもよい。その場合も、導電層５６は、絶縁層４６の内部に入り込む。ただし、導電層５６は、絶縁層４６で覆わずに露出させる。
【００２６】
これらの変形例によれば、導電層５４，５６と絶縁層４４，４６との密着力が大きくなるので、導電層５４，５６を絶縁層４４，４６から剥離しにくくすることができる。なお、必要に応じて、導電層の形成工程後に、再度、絶縁層の形成工程を行って、絶縁層における導電層の周囲の部分を厚く形成してもよい。
【００２７】
図５に示すように、導電層５０を溝３０の内面から第１の面２０にかけて連続的に形成してもよい。すなわち、導電層５０は、溝３０の内面から第１の面２０の方向に延びるように配線として形成してもよい。
【００２８】
図５に示すように、導電層５０を電極１４に電気的に接続させてもよい。導電層５０は、第１の面２０に延びてなり、複数の絶縁層１６，４０の開口部１８，４２内で電極１４と電気的に接続する接続部５２を有する。接続部５２は、電極１４を覆うように形成してもよい。
【００２９】
変形例として、導電層５０を電極１４に電気的に接続しなくてもよい。すなわち、導電層５０は、ダミー配線（集積回路と導通しない配線）として形成してもよい。
【００３０】
これによれば、半導体チップの側面に導電層５０を形成することができる。例えば、導電層５０を電極１４に電気的に接続させれば、半導体チップの側面に、集積回路１２と電気的に接続した外部端子（第１の電極）を容易に形成することができる。したがって、半導体チップ上の配線構造の自由度を向上させることができる。
【００３１】
次に、半導体基板１０の研磨工程を行い、複数の半導体チップ７０に分割する。本実施の形態では、半導体基板１０を、シート６０によって保持した状態で研磨する。シート６０は半導体基板１０の保持部材である。
【００３２】
図９に示すように、半導体基板１０に、第１の面２０からシート６０を貼り付ける。シート６０は、半導体基板１０を第１の面２０から保持する。シート６０は、粘着材であってもよく、例えば、紫外線硬化型樹脂からなるＵＶテープであってもよい。ＵＶテープによれば、紫外線の照射の有無によって、シート６０の粘着力をコントロールできるので、半導体基板１０の保持及び半導体チップ７０の剥離に適している。
【００３３】
図９に示す例では、シート６０と半導体基板１０との間に、樹脂などの充填材６２が設けられ、シート６０は充填材６２を介して半導体基板１０を保持している。充填材６２は、少なくとも半導体基板１０の溝３０に充填され、図９に示すように、第１の面２０にも設けられてもよい。充填材６２は、シート６０を貼り付ける前に、半導体基板１０に第１の面２０から塗布してもよく、あるいは、あらかじめシート６０に設けておき、シート６０を貼り付けることで溝３０に設けてもよい。
【００３４】
変形例として、充填材６２なしで、半導体基板１０にシート６０を貼り付けてもよい。あるいは、シート６０の一部が充填材６２であってもよい。
【００３５】
こうして、図１０に示すように、半導体基板１０を、第２の面２２から研磨する。すなわち、半導体基板１０の裏面をポリシングする。例えば、シート６０が貼り付けられた半導体基板１０をステージ（図示しない）に固定し、研磨用治具（図示しない）に備えられた砥石によって、半導体基板１０を第２の面２２から機械的に研磨する。本工程では、半導体基板１０を溝３０が露出する厚さまで研磨する。これによって、半導体基板１０を複数の半導体チップ７０に分割するとともに、各半導体チップ７０を薄くすることができる。
【００３６】
これによれば、半導体基板１０に第１の面２０からシート６０を貼り付けているので、ばらばらに分割された複数の半導体チップ７０を一括して保持することができる。したがって、分割後の複数の半導体チップ７０の取り扱いを容易にすることができる。
【００３７】
また、研磨工程のときに、溝３０に充填材６２が設けられているため、研磨工程で生じる粉状の異物が溝３０に入り込むのを防ぐことができる。したがって、半導体チップ７０の損傷及び異物の付着を防止して、半導体装置の信頼性を向上させることができる。
【００３８】
図１１に示すように、必要に応じて、複数の半導体チップ７０の研磨面に絶縁層７２を形成してもよい。複数の半導体チップ７０がシート６０に保持されていれば、複数の半導体チップ７０の研磨面を一括して絶縁処理することができる。また、図１１に示すように、複数の半導体チップ７０の間に充填材６２が設けられていれば、例えば、複数の半導体チップ７０の研磨面を含む全面に絶縁層７２を形成した後、絶縁層７２における充填材６２の部分をエッチングして除去すればよい。絶縁層７２は、絶縁層４０と同一の材料で形成されてもよい。絶縁層７２を形成することで、半導体チップ７０の研磨面における外部との電気的な導通を遮断することができる。また、半導体チップ７０の半導体部分（例えばシリコン）の全面を、絶縁層１６，４０，７２によって覆うことができるので、半導体チップ７０の端子（例えば導電層５０）以外の部分での、外部との電気的な導通を遮断することができる。
【００３９】
その後、半導体チップ７０をシート６０から剥離する。半導体チップ７０とシート６０との間に充填材６２が設けられている場合には、半導体チップ７０を充填材６２から剥離する。例えば、それぞれの半導体チップ７０を、シート６０を介して、ツール（図示しない）によってピックアップする。こうして、個片の半導体チップ７０を取り出すことができる。
【００４０】
以上の工程によれば、絶縁層４０を半導体基板１０の溝３０の内面に形成する。半導体基板１０の溝３０の内面は、複数の半導体チップ７０の側面に相当する。したがって、半導体基板１０の状態で、複数の半導体チップ７０の側面を一括して絶縁処理することができる。また、半導体基板１０を研磨する前に絶縁層４０を形成するので、半導体基板１０の割れ及び損傷を回避しつつ、極めて薄い半導体装置を製造することが可能である。
【００４１】
（ワイヤボンディング方法）
図１２〜図１４は、本実施の形態に係る半導体装置の製造方法を説明する図であり、図１５及び図１６はその変形例を説明する図である。まず、半導体チップ７０と、基板８０と、を用意する。
【００４２】
半導体チップ７０の立体形状は、直方体であってもよい。半導体チップ７０は、側面に第１の電極５１を有する。例えば、半導体チップ７０の最も面積の大きいいずれか一方の面に集積回路１２及びそれに電気的に接続する電極（例えばパッド）１４が形成され、電極１４から接続部５２を介して導電層５０が半導体チップ７０の側面に至ることで、半導体チップ７０の側面に第１の電極５１が形成されてもよい。その場合、第１の電極５１は、上述の導電層５０の一部であってもよい。１つの半導体チップ７０に複数の第１の電極５１が形成されてもよい。第１の電極５１は、ランド状（円形又は矩形など）に形成してもよい。半導体チップ７０のその他の構成及び製造方法は、すでに説明した通りである。
【００４３】
基板８０は、板状の基材である。基板８０は、半導体パッケージ用のインターポーザであってもよいし、他の電子部品とともに実装される回路基板（マザーボード）であってもよい。基板８０は、有機系又は無機系のいずれの材料で形成してもよい。基板８０の外形は、半導体チップ７０の外形よりも大きくてもよい。基板８０には、第２の電極８２が形成されている。例えば、基板８０に複数の配線からなる配線パターンが形成され、各配線の接続部（例えばランド）が第２の電極８２であってもよい。基板８０は、基材のみからなるベース基板を指してもよいし、配線パターンを有する配線基板を指してもよい。
【００４４】
基板８０には、半導体チップ７０が搭載されている。例えば、半導体チップ７０の電極（例えばパッド）１４の形成された面とは反対の面を、基板８０に向けて搭載してもよい。あるいは、半導体チップ７０の電極（例えばパッド）１４の形成された面を、基板８０に向けて搭載してもよい。半導体チップ７０の側面は、基板８０の面から立ち上がっている。すなわち、半導体チップ７０の第１の電極５１は、基板８０の面から立ち上げ形成されている。基板８０の第２の電極８２は、半導体チップ７０の外側に配置されている。
【００４５】
第１及び第２の電極５１，８２をワイヤボンディングする。ワイヤ９０は、例えば金線であり、ツール（例えばキャピラリ）９４によって支持されている。本実施の形態では、ツール９４は、ワイヤ９０の軸方向が基板８０の面に対して垂直（言い換えれば半導体チップ７０の側面に対して平行）になるように、ワイヤ９０を支持する。ツール９４は、内部に穴９５を有し、穴９５の内側にワイヤ９０が挿通されている。図１２に示すように、ツール９４の先端部の径は小さくなっていてもよい。こうすることで、ツール９４が半導体チップ７０と接触するのを防止することができる。ワイヤ９０は、ツール９４の上方に配置されるクランパ９６によって保持可能になっている。
【００４６】
まず、ワイヤ９０の先端部９２を塊状（例えばボール状）に形成する。例えば、先端部９２をツール９４の外部に露出させて、熱エネルギーによって溶融させて塊状に形成してもよい。
【００４７】
そして、図１２に示すように、ワイヤ９０の先端部９２を、半導体チップ７０の側方から第１の電極５１にボンディングする。詳しくは、ワイヤ９０の先端部９２から引き出される部分（ツール９４の穴９５に延びる部分）を、基板８０の面から立ち上げた状態（例えばほぼ垂直な状態）にし、先端部９２の側面を第１の電極５１にボンディングする。これによれば、ワイヤ９０は、基板８０の面から立ち上がる向きに支持されているので、先端部９２から引き出される部分が基板８０に接触するのを回避することができる。ワイヤ９０の先端部９２は、ツール９４を基板８０の面に平行な方向（半導体チップ７０の方向）に移動させることで、第１の電極５１に加圧される。先端部９２を第１の電極５１に加圧する間に、超音波振動や熱等を加えることが好ましい。ワイヤ９０の先端部９２は、基板８０から非接触にしてもよいし、基板８０に接触しても構わない。
【００４８】
変形例として、図１５に示すように、ワイヤ９０の先端部９２を加圧部１００によって加圧してもよい。詳しくは、加圧部１００によって、ワイヤ９０の先端部９２のボンディングされる側とは反対の側面を、半導体チップ９０の方向に加圧する。これによって、ワイヤ９０と第１の電極５１との接合力を高めることができる。加圧部１００は、板材であってもよく、平面でワイヤ９０の先端部９２を加圧してもよい。図１５に示す例では、加圧部１００は、ツール９４の一部になっている。こうすることで、製造装置の部品点数が少なくすることができる。
【００４９】
他の変形例として、図１６に示すように、ワイヤ９０の先端部９２を加圧部品１０２によって加圧してもよい。加圧部品１０２は、ボンディングツールであってもよい。例えば、半導体チップ７０の側面にほぼ垂直な方向から、ワイヤ９０の先端部９２の側面を加圧する。加圧部品１０２は、ツール９４とは別体であってもよい。
【００５０】
図１３に示すように、ワイヤ９０を第１の電極５１から第２の電極８２に引き出す。詳しくは、ツール９４及びクランパ９６を、第１の電極５１から第２の電極８２に導く。ワイヤ９０を半導体チップ７０から離れる方向に引き出してもよい。ワイヤ９０は、ループさせてもよい。ワイヤ９０のループの頂点は、図１３に示すように半導体チップ７０よりも高い位置に設定してもよいし、半導体チップ７０よりも低い位置に設定してもよい。
【００５１】
図１４に示すように、ワイヤ９０の一部を第２の電極８２にボンディングする。詳しくは、ツール９４を第２の電極８２に降下させて、ツール９４の先端面によって、ワイヤ９０の一部を第２の電極８２に加圧する。加圧する間に、超音波振動や熱等を加えることが好ましい。こうすることで、ワイヤ９０を第２の電極８２に確実にボンディングすることができる。その後、クランパ９６を閉じてワイヤ９０を保持し、ツール９４及びクランパ９６を上昇させて、ワイヤ９０を切断する。
【００５２】
本実施の形態に係る半導体装置の製造方法によれば、ワイヤ９０を半導体チップ７０の側面の第１の電極５１から引き出すので、ワイヤ９０の頂点の高さを低くすることができる。したがって、半導体装置の薄型化を実現することができる。
【００５３】
（半導体装置）
図１７は、本実施の形態に係る半導体装置を説明する図である。半導体装置１は、第１の電極５１を有する半導体チップ７０と、第２の電極８２を有する基板８０と、を含む。半導体チップ７０及び基板８０は、すでに説明した通りである。
【００５４】
第１及び第２の電極５１，８２は、ワイヤ９０によって電気的に接続されている。ワイヤ９０は、半導体チップ７０の側面と、基板９０の面とを結線する。詳しくは、ワイヤ９０の第１の端部（先端部９２）が半導体チップ７０の側面で第１の電極５１に接合され、ワイヤ９０の第２の端部９３が基板８０の第２の電極８２に接合されている。第１の端部（先端部９２）は、塊状に形成されてもよい。ワイヤ９０は、第１の電極５１から、基板８０の面から離れる方向に延びる部分を有してもよい。すなわち、ワイヤ９０は、第１の端部（先端部９２）から上方に引き出され、ループの頂点を経て、第２の電極８２に向けて斜め下方に引き出されてもよい。
【００５５】
半導体チップ７０は、基板８０上で封止部（例えば樹脂封止部）１１０で封止されてもよい。封止部１１０は、電気的な接続部も封止する。また、基板８０がインターポーザである場合には、基板８０には外部端子１１２が形成される。例えば、基板８０には、第２の電極８２と電気的に接続する接続部８４が形成され、接続部８４に外部端子（例えばハンダボール）１１２が設けられてもよい。外部端子１１２は、基板８０の半導体チップ７０とは反対側に設けられてもよい。
【００５６】
本実施の形態に係る半導体装置によれば、ワイヤ９０が半導体チップ７０の側面から引き出されているので、ワイヤ９０の頂点の高さを低くすることができる。したがって、半導体装置の薄型化を実現することができる。
【００５７】
変形例として、図１８に示すように、半導体チップ７０は、リードフレーム（基板）１２０に搭載されてもよい。リードフレーム１２０は、半導体チップ７０が搭載されるダイパッド１２２と、複数のリード（第２の電極）１２４とを含む。半導体チップ７０は、封止部（例えば樹脂封止部）１２６によって、電気的な接続部とともに封止されてもよい。
【００５８】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法以外の製造方法によって製造されるものを含む。
【００５９】
以下の実施の形態の説明では、他の実施の形態と共通する事項（構成、作用、機能及び効果）及び他の実施の形態から想定され得る事項は省略する。なお、本発明は、複数の実施の形態を組み合わせることで達成される事項も含む。
【００６０】
（第２の実施の形態）
図１９は、本発明を適用した第２の実施の形態に係る半導体装置及びその製造方法を説明する図である。本実施の形態では、ワイヤボンディング工程前に、複数の半導体チップ７０を積層する。複数の半導体チップ７０は、接着材料１２８によって接着してもよい。
【００６１】
複数の半導体チップ７０は、電極（パッド）１４の形成された面が同一方向を向くように積層してもよいし、反対方向を向くように積層してもよい。複数の半導体チップ７０が同一形状をなす場合、各半導体チップ７０の外形の全部が重複するように積層してもよい。こうすることで、複数の半導体チップ７０の側面を面一にすることができるので、ワイヤ９０をボンディングしやすくすることができる。
【００６２】
本実施の形態では、ワイヤ９０の先端部９２を、いずれかの半導体チップ７０の第１の電極５１と、それに積層された他の半導体チップ７０の第１の電極５１と、の両方に接触させるようにボンディングする。これによれば、複数の第１の電極５１を、１つのワイヤ９０によって電気的に接続させることができるので、全体のワイヤ９０の本数を少なくして、ワイヤボンディング工程及び半導体装置の構成の簡略化を図ることができる。なお、本実施の形態に係る半導体装置は、上述から導くことができるので省略する。
【００６３】
（第３の実施の形態）
図２０及び図２１は、本発明を適用した第３の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【００６４】
図２０では、本実施の形態で使用される半導体チップ１３０が基板８０に搭載されている。半導体チップ１３０の側面には、窪み１３２が形成されている。半導体チップ１３０の複数の側面のそれぞれに、複数の窪み１３２が形成されてもよい。いずれかの窪み１３２は、半導体チップ１３０のいずれかの電極（パッド）１３４に対応している。窪み１３２の断面形状は、半球状、凹状又はＶ字状をなしてもよい。窪み１３２は、半導体チップの製造工程において、溝３０を形成するときに、その内面を横方向に削る（例えばエッチングする）ことで形成することができる（図３参照）。
【００６５】
第１の電極１３６は、窪み１３２の内面に少なくとも一部が形成されている。詳しくは、第１の電極１３６は、窪み１３２の内面の一部に形成されてもよいし、内面の全部に形成されてもよいし、内面及びその周囲の面に形成されてもよい。
【００６６】
ワイヤボンディング工程では、ワイヤ１４０の先端部１４２を、少なくとも一部が窪み１３２の内部に入り込むようにボンディングする。先端部１４２が窪み１３２よりも大きい場合には、先端部１４２の一部を窪み１３２の内部に入り込ませる。あるいは、先端部１４２が窪み１３２よりも小さい場合には、先端部１４２の全部を窪み１３２内に収容する。いずれの場合でも、ワイヤ１４０の先端部１４２の凸部と、窪み１３２の凹部とがかみ合うので、両者の接合力を高めることができる。また、先端部１４２の少なくとも一部が窪み１３２の内部に収容されるので、複数のワイヤ１４０の先端部１４２同士が接触するのを回避することができる。
【００６７】
図２１に示すように、複数の半導体チップ１４０を積層してもよい。詳しくは、複数の半導体チップ１４０を積層した後に、ワイヤボンディング工程を行う。ワイヤ１４０の先端部１４２の少なくとも一部は、いずれかの半導体チップ１３０の窪み１３２の内部に入り込むので、ワイヤ１４０の先端部（第１の端部）１４２同士が接触することで、上下の半導体チップ１３０が電気的にショートするのを回避することができる。なお、本実施の形態に係る半導体装置（図２１に示すスタック型半導体装置を含む）は、上述から導くことができるので省略する。
【００６８】
（第４の実施の形態）
図２２〜図２４は、本発明を適用した第４の実施の形態に係る半導体装置及びその製造方法を説明する図である。本実施の形態では、ワイヤ１５０のボンディング方向が上述と異なっている。
【００６９】
ワイヤ１５０は、ツール（例えばキャピラリ）１５４によって支持されている。本実施の形態では、ツール１５４は、ワイヤ１５０の軸方向が基板８０の面に対して平行（言い換えれば半導体チップ７０の側面に対して垂直）になるように、ワイヤ１５０を支持する。すなわち、ワイヤ１５０及びツール１５４を、基板８０の上方で寝かせた状態にする。図２２に示すように、ツール１５４のうち基板８０側の厚みは、それとは反対側の厚みよりも薄くなっていてもよい。こうすることで、ツール１５４を基板８０の上方で寝かせても、ツール１５４が基板８０に接触するのを防止することができる。したがって、基板８０（特に配線パターン）の損傷を防止することができる。ワイヤ１５０はクランパ１５６によって保持可能になっている。
【００７０】
図２２に示すように、ワイヤ１５０の塊状に形成された先端部１５２を、半導体チップ７０の側方から第１の電極５１にボンディングする。詳しくは、ワイヤ１５０の先端部１５２から引き出される部分を、基板８０の面とほぼ平行にし、ワイヤ１５０の先端部１５２の引き出される部分とは反対側（塊の最端部）を第１の電極５１にボンディングする。これによって、ワイヤ１５０を半導体チップ７０の側面にほぼ垂直にした状態でボンディングすることができるので、安定してボンディング工程を行うことができる。ツール１５４は、基板８０の面に平行な方向（半導体チップ７０の方向）に、ワイヤ１５０の先端部１５２を加圧する。
【００７１】
図２３に示すように、ワイヤ１５０を第１の電極５１から基板８０の面とほぼ平行の方向に引き出してもよい。これによれば、ワイヤ１５０を基板８０の面とほぼ平行の方向に引き出すので、半導体装置の厚みを抑えることができ、極めて薄い半導体装置を製造することができる。あるいは、ワイヤ１５０は、基板８０から離れる方向に引き出して、ループさせてもよい。その場合のループの頂点は、半導体チップ７０よりも高い位置であってもよいし、低い位置であってもよい。
【００７２】
図２４に示すように、ワイヤ１５０の一部を第２の電極８２にボンディングする。例えば、ツール１５４を第２の電極８２上まで移動させて、ツール１５４の先端面によって、ワイヤ１５０の一部を第２の電極８２に加圧する。加圧しやすくするために、ツール１５４を基板８０の面から立ち上げてもよい。その後、クランパ１５６を閉じて、ワイヤ１５０を切断する。例えば、ツール１５４を、図２４に示すように斜め上方に移動させることで、ワイヤ１５０を切断してもよい。
【００７３】
本実施の形態に係る半導体装置は、上述から導くことができ、ワイヤ１５０は、第１の電極５１から基板８０の面とほぼ平行の方向に延びる部分を有してもよい。
【００７４】
（第５の実施の形態）
図２５には、本発明を適用した実施の形態に係る半導体装置が実装された回路基板が示されている。回路基板１０００には、半導体装置１が実装されている。回路基板１０００には、配線パターンが所望の回路となるように形成されていて、配線パターンと半導体装置１の外部端子１１２とが接合されている。
【００７５】
本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図２６にはノート型パーソナルコンピュータ２０００が示され、図２７には携帯電話３０００が示されている。
【００７６】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図２】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図３】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図４】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図５】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図６】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図７】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図８】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図９】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図１０】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図１１】本発明の第１の実施の形態で使用される半導体チップの製造方法を示す図である。
【図１２】本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図１５】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を示す図である。
【図１６】本発明の第１の実施の形態の変形例に係る半導体装置の製造方法を示す図である。
【図１７】本発明の第１の実施の形態に係る半導体装置の一例を示す図である。
【図１８】本発明の第１の実施の形態に係る半導体装置の一例を示す図である。
【図１９】本発明の第２の実施の形態に係る半導体装置の一例を示す図である。
【図２０】本発明の第３の実施の形態に係る半導体装置の一例を示す図である。
【図２１】本発明の第３の実施の形態に係る半導体装置の一例を示す図である。
【図２２】本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。
【図２３】本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。
【図２４】本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。
【図２５】本発明の実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図２６】本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【図２７】本発明の実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１２ 集積回路、 ５１ 第１の電極、 ７０ 半導体チップ、 ８０ 基板、
８２ 第２の電極、 ９０，１４０，１５０ ワイヤ、
９２，１４２，１５２ 先端部（第１の端部）、 ９３ 第２の端部、
１３２ 窪み

Claims (16)

  1. 集積回路が形成された半導体チップの第１の電極と、前記半導体チップが搭載された基板の第２の電極と、をワイヤボンディングすることを含み、
    前記第１の電極は、前記半導体チップの前記基板から立ち上がる側面に形成され、
    前記ワイヤボンディング工程で、
    （ａ）ワイヤの先端部を前記半導体チップの側方から前記第１の電極にボンディングし、
    （ｂ）前記ワイヤを前記第１の電極から前記第２の電極に引き出し、
    （ｃ）前記ワイヤの一部を前記第２の電極にボンディングする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ａ）工程で、前記ワイヤの前記先端部から引き出される部分を前記基板の面から立ち上げた状態で、前記先端部の側面を前記第１の電極にボンディングする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記（ａ）工程は、前記先端部のボンディングされる側とは反対の側面を、前記半導体チップの方向に加圧することを含む半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記（ａ）工程で、前記ワイヤの前記先端部から引き出される部分を前記基板の面とほぼ平行にした状態で、前記先端部の前記引き出される部分とは反対側を前記第１の電極にボンディングする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記（ｂ）工程で、前記ワイヤを前記基板の面とほぼ平行の方向に引き出す半導体装置の製造方法。
  6. 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
    前記半導体チップの前記側面には、窪みが形成され、
    前記第１の電極は、前記窪みの内面に少なくとも一部が形成され、
    前記（ａ）工程で、前記先端部を、少なくとも一部が前記窪みの内部に入り込むようにボンディングする半導体装置の製造方法。
  7. 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
    前記ワイヤボンディング工程前に、複数の前記半導体チップを積層することをさらに含み、
    前記（ａ）工程で、前記ワイヤの前記先端部を、いずれかの前記半導体チップの前記第１の電極と、それに積層された他の前記半導体チップの前記第１の電極と、の両方に接触させるようにボンディングする半導体装置の製造方法。
  8. 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記ワイヤの一部を、超音波振動を加えることで前記第２の電極にボンディングする半導体装置の製造方法。
  9. 集積回路が形成され、第１の電極を有する半導体チップと、前記半導体チップが搭載され、前記第１の電極にワイヤを介して電気的に接続された第２の電極を有する基板と、
    を含み、
    前記第１の電極は、前記半導体チップの前記基板から立ち上がる側面に形成され、
    前記ワイヤの第１の端部が前記半導体チップの前記側面で前記第１の電極に接合され、前記ワイヤの第２の端部が前記基板の前記第２の電極に接合されてなる半導体装置。
  10. 集積回路が形成され、第１の電極を有する複数の半導体チップと、
    前記複数の半導体チップが積層されて搭載され、いずれかの半導体チップの前記第１の電極にワイヤを介して電気的に接続された第２の電極を有する基板と、
    を含み、
    前記第１の電極は、前記半導体チップの前記基板から立ち上がる側面に形成され、
    前記ワイヤの第１の端部が前記いずれかの半導体チップの前記側面で前記第１の電極に接合され、前記ワイヤの第２の端部が前記基板の前記第２の電極に接合されてなる半導体装置。
  11. 請求項９又は請求項１０に記載の半導体装置において、
    前記ワイヤの前記第１の端部は、塊状に形成されてなる半導体装置。
  12. 請求項９から請求項１１のいずれかに記載の半導体装置において、
    前記ワイヤは、前記第１の電極から、前記基板の面から離れる方向に延びる部分を有する半導体装置。
  13. 請求項９から請求項１１のいずれかに記載の半導体装置において、
    前記ワイヤは、前記第１の電極から前記基板の面とほぼ平行の方向に延びる部分を有する半導体装置。
  14. 請求項９から請求項１３のいずれかに記載の半導体装置において、
    前記半導体チップの前記側面には、窪みが形成され、
    前記第１の電極は、前記窪みの内面に少なくとも一部が形成され、
    前記ワイヤの前記第１の端部は、少なくとも一部が前記窪みの内部に入り込むように接合されてなる半導体装置。
  15. 請求項９から請求項１４のいずれかに記載の半導体装置が実装された回路基板。
  16. 請求項９から請求項１４のいずれかに記載の半導体装置を有する電子機器。
JP2002371381A 2002-12-24 2002-12-24 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2004207291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002371381A JP2004207291A (ja) 2002-12-24 2002-12-24 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002371381A JP2004207291A (ja) 2002-12-24 2002-12-24 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004207291A true JP2004207291A (ja) 2004-07-22

Family

ID=32810273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002371381A Withdrawn JP2004207291A (ja) 2002-12-24 2002-12-24 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2004207291A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017011049A3 (en) * 2015-04-28 2017-02-16 Invensas Corporation Coupling of side surface contacts to a circuit platform
JP2017132163A (ja) * 2016-01-29 2017-08-03 株式会社沖データ 発光素子ユニット、露光装置、画像形成装置、及び発光素子ユニットの製造方法
JP2021180301A (ja) * 2020-05-12 2021-11-18 ウェスタン デジタル テクノロジーズ インコーポレーテッド 垂直ボンドパッドを含む半導体デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017011049A3 (en) * 2015-04-28 2017-02-16 Invensas Corporation Coupling of side surface contacts to a circuit platform
CN107709226A (zh) * 2015-04-28 2018-02-16 伊文萨思公司 将侧表面触件耦合到电路平台
CN107709226B (zh) * 2015-04-28 2020-05-15 伊文萨思公司 将侧表面触件耦合到电路平台
JP2017132163A (ja) * 2016-01-29 2017-08-03 株式会社沖データ 発光素子ユニット、露光装置、画像形成装置、及び発光素子ユニットの製造方法
JP2021180301A (ja) * 2020-05-12 2021-11-18 ウェスタン デジタル テクノロジーズ インコーポレーテッド 垂直ボンドパッドを含む半導体デバイス
JP7153102B2 (ja) 2020-05-12 2022-10-13 ウェスタン デジタル テクノロジーズ インコーポレーテッド 垂直ボンドパッドを含む半導体デバイス

Similar Documents

Publication Publication Date Title
JP4409455B2 (ja) 半導体装置の製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP5529371B2 (ja) 半導体装置及びその製造方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
US6759745B2 (en) Semiconductor device and manufacturing method thereof
JP3865055B2 (ja) 半導体装置の製造方法
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2008166439A (ja) 半導体装置およびその製造方法
JP2004119473A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
US6664138B2 (en) Method for fabricating a circuit device
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US20180374780A1 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP3972182B2 (ja) 半導体装置の製造方法
JP3673442B2 (ja) 半導体装置の製造方法
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP4057875B2 (ja) 半導体装置の製造方法
JP2004207291A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307