CN107709226A - 将侧表面触件耦合到电路平台 - Google Patents

将侧表面触件耦合到电路平台 Download PDF

Info

Publication number
CN107709226A
CN107709226A CN201680037875.6A CN201680037875A CN107709226A CN 107709226 A CN107709226 A CN 107709226A CN 201680037875 A CN201680037875 A CN 201680037875A CN 107709226 A CN107709226 A CN 107709226A
Authority
CN
China
Prior art keywords
wire bonding
mems component
bonding line
circuit platform
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680037875.6A
Other languages
English (en)
Other versions
CN107709226B (zh
Inventor
R·科
W·苏比多
H·恩古延
M·卡拉
W·佐尼
C·W·拉廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vertical Circuits Inc
Original Assignee
Vertical Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vertical Circuits Inc filed Critical Vertical Circuits Inc
Publication of CN107709226A publication Critical patent/CN107709226A/zh
Application granted granted Critical
Publication of CN107709226B publication Critical patent/CN107709226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本发明提供了一种整体涉及微机电系统部件的装置。在此类装置中，所述微机电系统部件具有下表面、上表面、第一侧表面和第二侧表面。所述第一侧表面的表面积大于所述第二侧表面的表面积。所述微机电系统部件具有附接到所述多个第一侧表面中的一个第一侧表面并远离所述第一侧表面延伸的多个引线接合线。所述引线接合线相对于所述多个第一侧表面中的所述第一侧表面是自支承和悬臂式的。

Description

将侧表面触件耦合到电路平台
技术领域
下面的描述涉及电子器件、电路和封装。更具体地讲，下面的描述涉及将侧表面触件耦合到电路平台。
背景技术
微电子组件通常包括一个或多个IC，例如诸如一个或多个封装的管芯(“芯片”)。一个或多个此类IC可安装在电路平台上，诸如，诸如晶圆级封装(“WLP”)的晶片、印刷板(“PB”)、印刷线路板(“PWB”)、印刷电路板(“PCB”)、印刷布线组件(“PWA”)、印刷电路组件(“PCA”)、封装基板、内插器、芯片载体或其他基板。微机电系统(“MEMS”；也被称为微系统技术(“MST”)或“微型机械”)通常使纳米技术与纳米机电系统(“NEMS”)结合。MEMS部件可与其他部件一起耦合到微电子组件的电路平台。通常，MEMS部件具有较大的表面积与体积比，因此表面效应诸如润湿，例如诸如焊料润湿相对于将MEMS部件耦合到电路平台可能是个问题。
据此，例如诸如，用于提供传感器的MEMS芯片或部件可在侧表面上具有铜柱凸块。这类铜柱凸块可使用焊枪焊接(solder shooting)连接到基板，例如诸如，具有铜接合焊盘的PCB。接合焊盘间距可以很细小，诸如大约130微米间距或更小，铜柱凸块本身可宽约80至100微米。此类铜柱凸块的底部边缘可距离此类PCB的顶表面大约40至50微米，并且此类铜接合焊盘在此类PCB的此类顶表面的顶部上可厚约50微米。因此，焊枪焊接可在接合焊盘之间以及/或者从接合焊盘到MEMS芯片的管芯的暴露有源表面的底部管芯边缘之间产生不期望的焊料桥接。
为了解决此类桥接，可通过丝网印刷、分配或其他施加形式来施加焊膏。然而，施加焊膏可能缩小管芯放置窗口。例如，MEMS芯片的管芯可能必须放置得非常靠近PCB接合焊盘以形成一个或多个焊料连接，这种放置可能出现焊料桥接和/或芯吸问题。
因此，提供MEMS部件到电路平台的耦合是期望的并且可用的，这减少出现上述问题中的一者或多者的可能性，包括但不限于避免上述问题中的一者或多者。
发明内容
本发明提供了一种整体涉及微机电系统部件的装置。在此类装置中，微机电系统部件具有下表面、上表面、第一侧表面和第二侧表面。第一侧表面的表面积大于第二侧表面的表面积。微机电系统部件具有附接到所述多个第一侧表面中的一第一侧表面并远离该第一侧表面延伸的多个引线接合线。引线接合线相对于多个第一侧表面中的该第一侧表面是自支承和悬臂式的。
本发明提供了一种整体涉及微机电系统部件的方法。在此类方法中获得了微机电系统部件，其具有下表面、上表面、第一侧表面和第二侧表面。第一侧表面的表面积大于第二侧表面的表面积。多个引线接合线附接到微机电系统部件的多个第一侧表面中的一个第一侧表面。所述多个引线接合线远离所述多个第一侧表面中的该第一侧表面延伸。引线接合线相对于多个第一侧表面中的该第一侧表面是自支承和悬臂式的。
本发明还提供了一种整体涉及耦合到电路平台的多个部件的系统。在此类系统中，所述多个部件中的每一个部件具有下表面、上表面、第一侧表面和第二侧表面。对于所述多个部件中的每一个部件，第一侧表面的表面积大于第二侧表面的表面积。所述多个部件中的每个部件具有多个引线接合线，所述多个引线接合线附接到所述第一侧表面中与之对应的一个第一侧表面并远离该第一侧表面向下延伸。所述多个引线接合线形成阵列。用于所述多个部件的所述多个引线接合线在被耦合到电路平台之前是自支承和悬臂式的。
其他特征将从以下具体实施方式和权利要求的考虑中得到认识。
附图说明
附图示出了根据示例性装置或方法的一个或多个方面的示例性实施方案。但是，附图不应该被用来限制权利要求的范围，而仅仅是用于解释和理解。
图1是示出了示例性微电子系统的投影局部或剖视图。
图2是示出了示例性微机电系统(“MEMS”)部件的投影视图。
图3是示出了图2的MEMS部件或另一示例性MEMS部件的投影视图。
图4是示出了示例性MEMS系统组装过程的流程图。
图5是示出了诸如图1中的示例性MEMS部件的投影视图。
图6是示出了另一示例性MEMS部件的投影视图。
图7是示出了图1的微电子系统100的投影局部或剖视图，但其中引线接合线的远端被热压接合以实现附接，从而与电路平台的触件形成导电。
图8是用于可选水平取向的MEMS部件的放大局部侧视图的框图。
图9是诸如图8的MEMS部件的放大局部俯视图的框图，其例示性地示出了引线接合线的远端的各种构造。
图10是另一微电子系统的侧面横截面局部视图的框图。
图11是图10的微电子系统的正面横截面局部视图的框图。
图12-1是示出了一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的管芯的引线接合线。
图12-2是示出了图12-1的示例性MEMS部件的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直表面侧表面的引线接合线。
图12-3是示出了图12-2的此类示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直表面侧表面的引线接合线。
图13-1是示出了另一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的管芯的长度不同的引线接合线。
图13-2是示出了图13-1的示例性MEMS部件的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直侧表面的长度不同的引线接合线。
图13-3是示出了图13-2的此类示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直侧表面的长度不同的引线接合线。
图14-1是示出了另一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的管芯的相对于彼此在水平取向上的高度不同的引线接合线。
图14-2是示出了图14-1的示例性MEMS部件的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直侧表面的具有不同高度并且通常具有相同长度的引线接合线。
图14-3是示出了图14-2的此类示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直侧表面的高度不同的引线接合线。
图15-1是示出了另一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有在竖直取向上的高度不同的引线接合线，该引线接合线相对于彼此附接到此类MEMS部件的管芯。
图15-2是示出了图15-1的示例性MEMS部件的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直侧表面的高度和长度不同的引线接合线。
图15-3是示出了图15-2的此类示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的竖直侧表面的高度不同的引线接合线和/或附接到此类MEMS部件的竖直侧表面的在交错的接合焊盘处的高度不同的引线接合线。
图16-1是示出了一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的管芯的引线接合线。
图16-2是示出了一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有在使用第一成形工具和第二成形工具复合弯曲之后附接到此类MEMS部件的管芯的引线接合线。
图17-1是示出了一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件的管芯的引线接合线。
图17-2是示出了一种示例性MEMS部件的放大局部侧视图的框图，该示例性MEMS部件具有在使用成形工具形成复合弯曲之后附接到此类MEMS部件的管芯的引线接合线。
图18是微电子部件的侧横截面视图的框图。
具体实施方式
在下面的描述中，阐述了许多具体细节以提供本文所述具体实施例的更全面的描述。然而，对于本领域技术人员应当显而易见的是，可以在没有下面给出的所有具体细节的情况下实践这些实施例的一个或多个其他实施例或变体。在其他实例中，还没有详细描述众所周知的特征，以免使本文实施例的描述变得模糊。为了便于说明，在不同的图中使用相同的数字标签来指代相同的项目；然而，在替代实施例中，项目可以是不同的。
参考图1，微电子系统100可包括耦合到电路平台102的微电子系统部件101。该实施例中的微电子系统部件101可以是微机电系统(“MEMS”)部件。然而，在微电子系统100的其他具体实施中，可使用沿其侧表面具有触件的一个或多个其他类型的微电子系统部件。在该实施例中，电路平台102可以是印刷电路板(“PCB”)102；然而，在微电子系统100的其他具体实施中，可使用其他类型的电路平台102。
PCB 102可在其上施加焊膏以提供触件105。此类施加的焊膏触件105可用于引线接合线110的端部的热压接合，并且/或者可用于引线接合线110的此类端部的焊接的润湿以耦合到PCB 102。可选地，触件105可包括或可以是接合焊盘。
MEMS部件101可具有下表面116(例如，图2中所示)、上表面111、彼此相反的第一侧表面112和114(其中侧表面114在图3中例示性地示出)以及彼此相反的第二侧表面113和115(其中侧表面115在图2中例示性地示出)。第一侧表面112和114的表面积可共同地和分别地大于第二侧表面113和115的表面积。
MEMS部件101可具有附接到侧表面112并远离该侧表面延伸的多个引线接合线110。在附接到PCB 102之前，引线接合线110可在附接到此类侧表面112的接合焊盘106之后相对于第一侧表面112是自支承和悬臂式的。使用引线接合线110可减少出现与MEMS部件耦合到电路平台相关联的上述问题中的一者或多者的可能性，包括但不限于避免上述问题中的一者或多者。
PCB 102可具有彼此相反的顶表面117和内表面或底表面118(其中底表面118在图10中例示性地示出)。引线接合线110可附接到侧表面112并且远离该侧表面延伸，以耦合到触件105，例如诸如在PCB 102的顶表面117上。MEMS部件101可经由引线接合线110耦合到PCB 102。
MEMS部件101可耦合到PCB 102，其中下表面116面向顶表面117，以使MEMS部件101对PCB 102呈竖直或垂直(包括但不限于大致垂直)取向。MEMS部件101可用环氧树脂或其他粘合剂103进一步耦合到PCB 102。大量环氧树脂103可分别附接到第二侧表面113和115，并且可附接到顶表面117以进行这种附接。任选地，MEMS部件101可耦合到PCB 102，其中侧表面114面向顶表面117，以使MEMS部件101对PCB 102呈水平或平行(包括但不限于大致平行)取向。
引线接合线110的近端121可被热压接合到侧表面112的接合焊盘106。引线接合线110的远端122可与沉积在此类远端122上的焊球或其他焊料块107焊接接合以实现附接，从而与PCB 102的触件105形成导电。任选地，引线接合件110的远端122可在其尖端处具有自由空气球(FAB)，并且此类FAB可通过电子火焰熄灭形成。任选地，引线接合线110的远端122可被热压接合到PCB 102的触件105，诸如在图8中例示性地示出的。
可附接到侧表面112并远离该侧表面延伸的引线接合线110不需要被用于结构支承的模制材料部分地或完全地包封。据此，可附接到侧表面112并远离该侧表面延伸的引线接合线110可完全在MEMS部件101之外，包括但不限于完全在MEMS部件101的模制材料(未示出)之外。
参考图2，在本示例性具体实施中，MEMS部件101具有侧表面112，该侧表面可以是MEMS部件101的管芯的暴露有源表面，该暴露有源表面具有与接合焊盘106互连的迹线201。然而，在另一示例性具体实施中，侧表面112可以不是MEMS部件101的管芯202的暴露有源表面。为了清楚起见，通过举例而非限制的方式，应假定侧表面112不是管芯202的暴露有源表面。
参考图3，在本示例性具体实施中，MEMS部件101具有侧表面114，该侧表面具有可选的接合焊盘126。为了清楚起见，通过举例而非限制的方式，应假定不存在可选的接合焊盘126。因此，为了清楚起见，通过举例而非限制的方式，应假定引线接合线110仅附接到侧表面112上，或者更具体地讲，附接到侧表面112的接合焊盘106上，即仅在MEMS部件101的一个侧表面上。
回到图4，示出有示出了示例性MEMS系统组装过程400的流程图。图5是示出了诸如图1中的示例性MEMS部件101的投影视图。图6是示出了另一示例性MEMS部件101的投影视图。同时参考图1至图6进一步描述MEMS系统组装过程400。
在401处，可获得具有下表面116、上表面111、第一侧表面112,114和第二侧表面113,115的MEMS部件101。第一侧表面112,114的表面积可共同地和分别地大于第二侧表面113,115的表面积。
在402处，多个引线接合线110可附接到MEMS部件101的第一侧表面112的接合焊盘106。在一个具体实施中，引线接合线110的近端121与第一侧表面112的接合焊盘106的热压接合可用于该附接。
引线接合线110可相对于侧表面112的平面在大致竖直方向501上(即，大致垂直于侧表面112)远离侧表面112延伸，如图5的示例性MEMS部件101中例示性地示出的。此外，此类多个引线接合线110可具有在侧表面112的下边缘505上延伸的部分503。此类多个引线接合线110可(诸如，利用如例示性地示出的热压接合件)附接到接合焊盘106，然后此类引线接合线110可从馈电接合线弯曲或拉出以具有弧或弯曲506，用于在从馈线切断之前延伸成此类大致竖直取向。成形技术可包括在别处例如美国专利8372741和8940630以及美国专利申请14/077,597和14/297,701中描述的那些，其全部全文以引用方式并入本文。据此，在MEMS系统组装过程400中的这个时刻，引线接合线110可相对于MEMS部件101、具体地讲相对于其侧表面112是自支承和悬臂式的。
任选地，引线接合线110可相对于侧表面112的平面在大致水平方向502上(即，大致垂直于下表面116)远离侧表面112延伸，如图6的示例性MEMS部件101中例示性地示出的。此外，此类多个引线接合线110可具有在侧表面112的下边缘505上延伸的部分603。此类多个引线接合线110可(诸如，利用如例示性地示出的焊球或焊料块606)附接到接合焊盘106，然后此类引线接合线110可弯曲或拉出以具有弧或弯曲506，用于在从馈线切断之前延伸成此类大致水平取向。据此，至少在MEMS系统组装过程400中的这个时刻，引线接合线110可相对于MEMS部件101、具体地讲相对于其侧表面112是自支承和悬臂式的。
在403处，可获得具有顶表面117和彼此相反的内表面或底表面118的PCB 102。具有附接到侧表面112并远离该侧表面延伸的引线接合线110时，引线接合线110可(诸如，利用热压接合和/或焊接接合)用于耦合到PCB 102。
在404处，MEMS部件101可通过引线接合线110的接合耦合到PCB 102。在一个具体实施中，MEMS部件101可耦合到PCB 102，其中第二表面114面向顶表面117，以使MEMS部件101对PCB 102呈水平取向。在另一具体实施中，MEMS部件101可耦合到PCB 102，其中下表面116面向顶表面117，以使MEMS部件101对PCB 102呈竖直取向。在405处，可以输出经由引线接合线110耦合到PCB 102的MEMS部件101。
404处的此类耦合可包括接合引线接合线110的远端122到PCB 102的焊接。404处的此类耦合可包括接合引线接合线110的远端122到PCB 102的热压。
参考图7，微电子系统100具有被热压接合以实现附接从而与PCB 102的触件105形成导电的引线接合线110的远端122。此外，侧表面112可以是MEMS部件101的管芯202的有源表面。
图8是示出了MEMS部件101的放大局部侧视图的框图，该MEMS部件可用于可选水平放置。可选地，MEMS部件101可处于大致水平取向，以耦合到例如图1的PCB 102的竖直或升高的触件802。然而，再次出于清楚而非限制的目的，应当假定MEMS部件101用于以竖直取向安装到PCB 102。
图9是诸如图8的MEMS部件101的放大局部俯视图的框图，但例示性地示出了引线接合线110的远端122的各种构造。同时参考图1至图9，进一步描述了引线接合线110。
近端121可附接到基座或接合焊盘106，其中此类接合焊盘106具有侧表面112或在该侧表面上，该侧表面112可具有竖直安装的管芯202，诸如作为MEMS部件101的一部分。引线接合线110的下侧和侧表面112之间的距离801可在大约10至50微米的范围内。在引线接合线110的远端122处没有自由空气球(“FAB”)或焊球803的情况下，引线接合线110的间距805可在大约50至200微米的范围内。然而，在引线接合线110的远端122处具有FAB或焊球803的情况下，引线接合线110的间距805同样可在大约50至200微米的范围内。
图10是另一MEMS系统100的侧面局部横截面视图的框图。图11是图10的MEMS系统100的正面局部横截面视图的框图。同时参考图1至图11，进一步描述图10和图11的MEMS系统100。
MEMS部件101可大致竖直地耦合到PCB 102，共同形成引线接合线110的阵列1000。MEMS部件101中的每一者可具有下表面116、上表面111、第一侧表面112,114和第二侧表面113,115。MEMS部件101中的每一者可具有附接到与之对应的第一侧表面112并远离该第一侧表面向下延伸的多个引线接合线110。MEMS部件101中每一者的引线接合线110中的每一者在被耦合到PCB 102之前可以是自支承和悬臂式的。MEMS部件101中的每一者可耦合到PCB 102，其中下表面116面向顶表面117，以使MEMS部件101中的每一者对PCB 102呈至少大致竖直取向。引线接合线110可通过在PCB 102的顶表面117到内表面或底表面118之间延伸的通孔1002馈送。引线接合线110的远端122可(诸如利用流动焊料凸块1001)在PCB 102的内表面或底表面118上焊接。
图12-1是示出了一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的管芯202的引线接合线110。图12-2是示出了图12-1的示例性MEMS部件101的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直表面侧表面112的引线接合线110。图12-3是示出了图12-2的此类示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直表面侧表面112的引线接合线110。同时参考图12-1至图12-3，进一步描述MEMS部件101到PCB 102的耦合。
成形工具1211可横向地1201和竖直地1202移动，以将引线接合线110弯曲到位。引线接合线110可在将MEMS部件101附接到PCB 102之前弯曲。MEMS部件101可用环氧树脂103附接到PCB 102。引线接合线110的远端1212可分别利用对应的焊料块107附接到PCB 102的触件105上。
图13-1是示出了另一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的管芯202的长度不同的引线接合线110。图13-2是示出了图13-1的示例性MEMS部件101的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直侧表面112的长度不同的引线接合线110。图13-3是示出了图13-2的此类示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直侧表面112的长度不同的引线接合线110。同时参考图13-1至图13-3，进一步描述MEMS部件101到PCB 102的耦合。
成形工具1211可横向地1201和竖直地1202移动，以将引线接合线110弯曲到位。引线接合线110可在将MEMS部件101附接到PCB 102之前弯曲。成形工具1211可具有与引线接合线110弯曲的目标角度或位置相对应的成角度或倾斜的表面1301。
引线接合线110的远端1212可分别利用对应的焊料块107附接到PCB 102的触件105上。长引线接合线110L的远端1212与MEMS部件101的距离比中长引线接合线110M和短引线接合线110S的远端与MEMS部件的距离长。短引线接合线110S的远端1212比中长引线接合线110M和长引线接合线110L的远端更靠近MEMS部件101。
MEMS部件101可用环氧树脂103附接到PCB 102以形成竖直取向。引线接合线110的远端1212可分别利用对应的焊料块107附接到PCB 102的触件105上，所述触件相对于MEMS部件101的竖直侧表面112为横向的。据此，触件105可用于不同的部件，并且引线接合线110具有不同长度对于使MEMS部件101与PCB 102上的不同部件互连可能是有用的。例如，引线接合线110的长度可以彼此相差20％或更多，以提供明显不同的长度。
图14-1是示出了另一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的管芯202的相对于彼此在水平取向上的高度不同的引线接合线110。图14-2是示出了图14-1的示例性MEMS部件101的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直侧表面112的具有不同高度并且通常具有相同长度的引线接合线110。图14-3是示出了图14-2的此类示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直侧表面112的高度不同的引线接合线110。同时参考图14-1至图14-3，进一步描述MEMS部件101到PCB102的耦合。
引线接合线110-1和110-2可在将MEMS部件101附接到PCB 102之前弯曲。成形工具1211可横向地1201和竖直地1202移动，以将引线接合线110-1弯曲到位。成形工具1211可具有与引线接合线110-1弯曲的目标角度或位置相对应的成角度或倾斜的表面1301。可与引线接合线110-1水平最邻近的另一引线接合线110-2可使用另一成形工具(未示出)弯曲与成形工具1211所提供的弯曲角度不同的弯曲角度。任选地，引线接合线110-2可完全不弯曲，以便相对于竖直侧表面112保持大致垂直。此外，一个或多个其他引线接合线110可位于引线接合线110-1和110-2之间。
引线接合线110-1和110-2的远端1212可分别利用对应的焊料块107附接到PCB102的触件105-1和105-2上。远端1212相对于MEMS部件101或PCB 102定位在不同的高度。通过分别具有例如不同厚度的触件105-1和105-2，引线接合线110-1和110-2的远端1212可处于不同的高度1401，即在竖直方向上彼此间隔开。例如，触件105-2可比触件105-1更厚。
MEMS部件101可用环氧树脂103附接到PCB 102以形成竖直取向。引线接合线110-1和110-2的远端1212可分别利用对应的焊料块107附接到PCB 102的触件105-1和105-2上，所述触件相对于MEMS部件101的竖直侧表面112为横向的。据此，触件105-1和105-2可用于不同的部件，并且引线接合线110具有不同高度对于使MEMS部件101与PCB 102上的不同部件互连可能是有用的。例如，引线接合线110的远端1212的高度可以彼此相差20％或更多，以提供明显不同的高度。
引线接合线110可沿着竖直侧表面112水平设置成一排。据此，引线接合线110可附接到侧表面112并且远离该侧表面以平行(包括但不限于大致平行)于表面117并且垂直(包括但不限于大致垂直)于此类侧表面112的方向延伸。如下面更加详细描述的那样，引线接合线110可沿着竖直侧表面112竖直设置成一列。此外，在此类列中，引线接合线110可附接到侧表面112并且远离该侧表面以平行(包括但不限于大致平行)于表面117并且垂直(包括但不限于大致垂直)于此类侧表面112的方向延伸。
图15-1是示出了另一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的管芯202的相对于彼此在竖直取向上的高度不同的引线接合线110。图15-2是示出了图15-1的示例性MEMS部件101的放大局部俯视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直侧表面112的高度和长度不同的引线接合线110。图15-3是示出了图15-2的此类示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的竖直侧表面112的高度不同的引线接合线110和/或附接到此类MEMS部件101的竖直侧表面112的在交错的接合焊盘处的高度不同的引线接合线110。同时参考图15-1至图15-3，进一步描述MEMS部件101到PCB 102的耦合。
引线接合线110-1和110-2可在将MEMS部件101附接到PCB 102之前弯曲。成形工具1501可横向地1201和竖直地1202移动，以将引线接合线110-1和110-2弯曲到位。成形工具1501可具有与引线接合线110-1弯曲的第一目标角度或位置相对应的成角度或倾斜的表面1301，并且可具有与引线接合线110-2弯曲的第二目标角度或位置相对应的成角度或倾斜的表面1502。可与引线接合线110-1竖直最邻近的引线接合线110-2可与引线接合线110-同时使用成形工具1501弯曲。此外，一个或多个其他引线接合线110可位于引线接合线110-1和110-2之间。
引线接合线110-1和110-2的远端1212可分别利用对应的焊料块107附接到PCB102的触件105-1和105-2上。远端1212相对于MEMS部件101或PCB 102定位在相同的高度；然而，引线接合线110-1和110-2的近端1503可处于不同的高度，即在附接到竖直侧表面112的竖直方向上彼此间隔开1504。通过分别具有例如相同厚度的触件105-1和105-2，引线接合线110-1和110-2的远端1212可处于相同的高度，即使近端1503在竖直方向上彼此间隔开。
MEMS部件101可用环氧树脂103附接到PCB 102以形成竖直取向。引线接合线110-1和110-2的远端1212可分别利用对应的焊料块107附接到PCB 102的触件105-1和105-2上，所述触件相对于MEMS部件101的竖直侧表面112为横向的。据此，触件105-1和105-2可用于不同的部件，并且附接到竖直侧表面112的引线接合线110具有不同高度对于使MEMS部件101与PCB 102上的不同部件互连可能是有用的。
图16-1是示出了一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的管芯202的引线接合线110。第一成形工具1211可横向地1201和竖直地1202移动，以将引线接合线110弯曲到位。引线接合线110可在将MEMS部件101附接到PCB 102之前弯曲。引线接合线110使用第一成形工具1211在近端1503处弯曲。
图16-2是示出了一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有在使用第一成形工具1211和第二成形工具1611形成复合弯曲之后附接到此类MEMS部件101的管芯202的引线接合线110。当第一成形工具1211定位成与引线接合线110接触时，第二成形工具1611可横向地1201和竖直地1202移动，以将引线接合线110弯曲成复合弯曲的姿态。第二成形工具1611可相对于用于弯曲部1603的第一成形工具1211定位在引线接合线110的相反侧上，其中弯曲部1603在近端1503和远端1212之间。因此，引线接合线110可具有双重或复合弯曲，即近侧弯曲部1503和中间弯曲部1603。第一成形工具1211和第二成形工具1611可整合到具有相反表面的单个工具中，以在线110中形成期望的弯曲。
图17-1是示出了一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有附接到此类MEMS部件101的管芯202的引线接合线110。成形工具1211可横向地1201和竖直地1202移动，以将引线接合线110弯曲到位。引线接合线110可在将MEMS部件101附接到PCB 102之前弯曲。引线接合线110可使用成形工具1211在近端1503处弯曲，如下面更加详细描述的那样。
图17-2是示出了一种示例性MEMS部件101的放大局部侧视图的框图，该示例性MEMS部件具有在使用成形工具1211形成复合弯曲之后附接到此类MEMS部件101的管芯202的引线接合线110。当成形工具1211的远端定位成与引线接合线110的近端1503接触时，可在引线接合线110的近端1503(即近侧弯曲部1503)处形成弯曲。
成形工具1211可横向地1201和竖直地1202移动来进行重新定位，以弯曲引线接合线110形成复合弯曲。成形工具1211的远端可定位到引线接合线110的中间区域。引线接合线110可利用用于弯曲部1603的成形工具1211弯曲，其中弯曲部1603位于引线接合线110的近端1503和远端1212之间。因此，引线接合线110可具有双重或复合弯曲，即近侧弯曲部1503和中间弯曲部1603。
图18是微电子部件1800的侧横截面视图的框图。据此，引线接合线110中的复合弯曲不限于MEMS部件。在该实施例中，存储器管芯1801附接到上基板1804。正如已知的那样，引线接合件1803可用于使存储器管芯1801的上表面与上基板1804的上表面互连。正如已知的那样，上基板1804可具有沿着上基板1804的下表面设置的焊盘1805，用于接收焊料块1802。
焊料块1802可用于将具有复合弯曲的引线接合线110的远端与上基板1804的下表面上的焊盘1805物理联接和电耦合。引线接合线110的近端可利用焊料块1812耦合到下基板1816的上表面上的焊盘1813。制型层1811可用于将其中的引线接合线110的至少部分密封。
逻辑集成电路管芯1810(诸如处理器或已知的逻辑集成电路管芯1810)可利用微凸块1817耦合到下基板1816的上表面。下基板1816的下表面上的焊盘1815可具有附接到其上的对应焊球1814。
虽然前面描述了根据本发明的一个或多个方面的示例性实施方案，但是可以在不脱离本发明的范围的情况下设计根据本发明的一个或多个方面的其他和另外的实施方案，本发明的范围由以下权利要求及其等同物确定。列出步骤的权利要求并未暗示任何步骤顺序。商标是其各自所有者的财产。

Claims (20)

1.一种装置，包括：
微机电系统部件，所述微机电系统部件具有下表面、上表面、第一侧表面和第二侧表面；
其中所述第一侧表面的表面积大于所述第二侧表面的表面积；
所述微机电系统部件具有附接到所述多个第一侧表面中的一个第一侧表面并远离所述第一侧表面延伸的多个引线接合线；以及
其中所述引线接合线相对于所述多个第一侧表面中的所述第一侧表面是自支承和悬臂式的。
2.根据权利要求1所述的装置，还包括：
电路平台，所述电路平台具有彼此相反的顶表面和底表面；
其中所述微机电系统部件经由所述多个引线接合线耦合到所述电路平台。
3.根据权利要求2所述的装置，其中所述微机电系统部件耦合到所述电路平台，其中所述第一侧表面的第二侧表面面向所述顶表面，以使所述微机电系统部件对所述电路平台呈水平取向。
4.根据权利要求2所述的装置，其中所述微机电系统部件耦合到所述电路平台，其中所述下表面面向所述顶表面，以使所述微机电系统部件对所述电路平台呈竖直取向。
5.根据权利要求2所述的装置，其中所述多个引线接合线的近端被热压接合到所述第一侧表面的接合焊盘上。
6.根据权利要求5所述的装置，其中所述多个引线接合线的远端与所述微机电系统部件的距离不同。
7.根据权利要求5所述的装置，其中所述多个引线接合线中的至少一些引线接合线具有彼此不同的长度中的至少一个长度或耦合到交错的接合焊盘。
8.根据权利要求1所述的装置，其中所述多个引线接合线沿着大致垂直于所述第一侧表面的方向在所述第一侧表面上成排地附接到所述第一侧表面并远离所述第一侧表面延伸。
9.根据权利要求1所述的装置，其中所述多个引线接合线沿着大致垂直于所述第一侧表面的方向在所述第一侧表面上成列地附接到所述第一侧表面并远离所述第一侧表面延伸。
10.根据权利要求1所述的装置，其中附接到所述第一侧表面并远离所述第一侧表面延伸的所述多个引线接合线具有复合弯曲。
11.一种方法，包括：
获得具有下表面、上表面、第一侧表面和第二侧表面的微机电系统部件；
其中所述第一侧表面的表面积大于所述第二侧表面的表面积；
将多个引线接合线附接到所述微机电系统部件的所述多个第一侧表面中的一个第一侧表面；
其中所述多个引线接合线远离所述多个第一侧表面中的所述第一侧表面延伸；以及
其中所述引线接合线相对于所述多个第一侧表面中的所述第一侧表面是自支承和悬臂式的。
12.根据权利要求11所述的方式，还包括：
获得电路平台，所述电路平台具有彼此相反的顶表面和底表面；以及
将所述微机电系统部件经由所述多个引线接合线耦合到所述电路平台。
13.根据权利要求12所述的方法，其中所述微机电系统部件耦合到所述电路平台，其中所述第一侧表面的第二表面面向所述顶表面，以使所述微机电系统部件对所述电路平台呈水平取向。
14.根据权利要求12所述的方法，其中所述微机电系统部件耦合到所述电路平台，其中所述下表面面向所述顶表面，以使所述微机电系统部件对所述电路平台呈竖直取向。
15.根据权利要求12所述的方法，其中所述附接包括将所述多个引线接合线的近端热压接合到所述第一侧表面的接合焊盘。
16.根据权利要求15所述的方法，其中所述耦合包括将所述多个引线接合线的远端焊接接合到所述电路平台。
17.根据权利要求15所述的方法，其中所述耦合包括将所述多个引线接合线的远端热压接合到所述电路平台。
18.根据权利要求11所述的方法，其中所述多个第一侧表面中的所述第一侧表面是所述微机电系统部件的管芯的有源表面。
19.一种系统，包括：
电路平台；以及
多个部件，所述多个部件耦合到所述电路平台；
其中所述多个部件中的每一个部件具有下表面、上表面、第一侧表面和第二侧表面；
其中对于所述多个部件中的每一个部件，所述第一侧表面的表面积大于所述第二侧表面的表面积；
所述多个部件中的每个部件具有多个引线接合线，所述多个引线接合线附接到所述多个第一侧表面中与之对应的一个第一侧表面并远离所述第一侧表面向下延伸；
其中所述多个引线接合线形成阵列；以及
其中用于所述多个部件的所述多个引线接合线在被耦合到所述电路平台之前是自支承和悬臂式的。
20.根据权利要求19所述的系统，其中：
所述多个引线接合线从所述电路平台的顶表面到所述电路平台的内表面或底表面延伸穿过所述电路平台；
所述多个引线接合线被焊接接合到所述电路平台的所述内表面或所述底表面；
所述多个部件是多个微机电系统部件；以及
所述多个微机电系统部件中的每一个微机电系统部件耦合到所述电路平台，其中所述下表面面向所述顶表面，以使所述多个微机电系统部件中的每一个微机电系统部件对所述电路平台呈大致垂直取向。
CN201680037875.6A 2015-04-28 2016-04-21 将侧表面触件耦合到电路平台 Active CN107709226B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/698,684 2015-04-28
US14/698,684 US9530749B2 (en) 2015-04-28 2015-04-28 Coupling of side surface contacts to a circuit platform
PCT/US2016/028702 WO2017011049A2 (en) 2015-04-28 2016-04-21 Coupling of side surface contacts to a circuit platform

Publications (2)

Publication Number Publication Date
CN107709226A true CN107709226A (zh) 2018-02-16
CN107709226B CN107709226B (zh) 2020-05-15

Family

ID=57205081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680037875.6A Active CN107709226B (zh) 2015-04-28 2016-04-21 将侧表面触件耦合到电路平台

Country Status (5)

Country Link
US (1) US9530749B2 (zh)
KR (1) KR20170134982A (zh)
CN (1) CN107709226B (zh)
TW (1) TW201703602A (zh)
WO (1) WO2017011049A2 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221427A (ja) * 1994-01-31 1995-08-18 Ibiden Co Ltd 表面実装用パッケージ及びパッケージ実装装置
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
CN1307793A (zh) * 1998-06-30 2001-08-08 佛姆法克特股份有限公司 带有弹性封装的一电子器件的组件
JP2004207291A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN1577826A (zh) * 2003-07-01 2005-02-09 三洋电机株式会社 半导体装置及混合集成电路装置
US20060043587A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation, A Delaware Corporation Apparatus and method for reducing signal cross talk between wire bonds of semiconductor packages
TW200715589A (en) * 2005-10-12 2007-04-16 Advanced Semiconductor Eng Lead frame base package structure with high-density of foot prints arrangement
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
KR20090071767A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 반도체 칩 패키지
US20110140251A1 (en) * 2009-12-10 2011-06-16 Zigmund Ramirez Camacho Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
US7224056B2 (en) 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
CA2585168C (en) 2004-11-02 2014-09-09 Imasys Ag Laying device, contacting device, advancing system, laying and contacting unit, production system, method for the production and a transponder unit
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP2008047805A (ja) * 2006-08-21 2008-02-28 Nec Electronics Corp 半導体素子、半導体装置、および、素子製造方法
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7772045B1 (en) * 2006-10-24 2010-08-10 Randy Wayne Bindrup Wire bond method for angularly disposed conductive pads and a device made from the method
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
JP5120266B6 (ja) 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JPWO2008117488A1 (ja) 2007-03-23 2010-07-08 三洋電機株式会社 半導体装置およびその製造方法
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8351221B2 (en) * 2011-01-14 2013-01-08 Rf Micro Devices, Inc. Stacked shield compartments for electronic components
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9287227B2 (en) * 2013-11-29 2016-03-15 STMicroelectronics (Shenzhen) R&D Co. Ltd Electronic device with first and second contact pads and related methods

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
JPH07221427A (ja) * 1994-01-31 1995-08-18 Ibiden Co Ltd 表面実装用パッケージ及びパッケージ実装装置
CN1307793A (zh) * 1998-06-30 2001-08-08 佛姆法克特股份有限公司 带有弹性封装的一电子器件的组件
JP2004207291A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN1577826A (zh) * 2003-07-01 2005-02-09 三洋电机株式会社 半导体装置及混合集成电路装置
US20060043587A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation, A Delaware Corporation Apparatus and method for reducing signal cross talk between wire bonds of semiconductor packages
TW200715589A (en) * 2005-10-12 2007-04-16 Advanced Semiconductor Eng Lead frame base package structure with high-density of foot prints arrangement
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
KR20090071767A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 반도체 칩 패키지
US20110140251A1 (en) * 2009-12-10 2011-06-16 Zigmund Ramirez Camacho Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof

Also Published As

Publication number Publication date
CN107709226B (zh) 2020-05-15
US20160322325A1 (en) 2016-11-03
WO2017011049A2 (en) 2017-01-19
WO2017011049A3 (en) 2017-02-16
KR20170134982A (ko) 2017-12-07
US9530749B2 (en) 2016-12-27
TW201703602A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
JP5160450B2 (ja) 回路基板上への半導体部品の搭載方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
TW201225188A (en) No flow underfill
KR20100128275A (ko) 열 기계 플립 칩 다이 본딩
KR20090051929A (ko) 웨이퍼 정렬 방법 및 플립칩 제조 방법
EP1223613A3 (en) Electrode structure for semiconductor device, manufacturing method and apparatus for the same
CN100531524C (zh) 安装板的制造方法
US20130175677A1 (en) Integrated Circuit Device With Wire Bond Connections
KR100926652B1 (ko) 웨이퍼 정렬 방법 및 플립칩 제조 방법
US20020179686A1 (en) Method and device for making a metal bump with an increased height
CN107709226A (zh) 将侧表面触件耦合到电路平台
JP4591529B2 (ja) バンプの接合方法およびバンプの接合構造体
KR101013186B1 (ko) 압력 센서 장치 및 그 제조 방법
JP4991180B2 (ja) 電子部品の実装方法および装置
EP3799115A1 (en) Thermocompression bonding of electronic components
JPH05109820A (ja) 半導体装置の実装方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
CN106233443B (zh) 凸块形成方法、凸块形成装置以及半导体装置的制造方法
US20060163330A1 (en) Site flattening tool and method for circuit board repair
CN100424864C (zh) 提高封装可靠性的导线架及其封装结构
Oppermann et al. Advanced flip chip technologies in rf, microwave, and MEMS applications
JP5512723B2 (ja) 電子部品の実装方法および装置
US20220230944A1 (en) Configurable leaded package
TW201546915A (zh) 不具有迴銲連接之積體電路封裝系統及其製造方法
JP3996412B2 (ja) 電子部品実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant