TW201703602A - 側表面接點至電路平台之耦接 - Google Patents

側表面接點至電路平台之耦接 Download PDF

Info

Publication number
TW201703602A
TW201703602A TW105110502A TW105110502A TW201703602A TW 201703602 A TW201703602 A TW 201703602A TW 105110502 A TW105110502 A TW 105110502A TW 105110502 A TW105110502 A TW 105110502A TW 201703602 A TW201703602 A TW 201703602A
Authority
TW
Taiwan
Prior art keywords
wire
side surfaces
micro
circuit platform
mems device
Prior art date
Application number
TW105110502A
Other languages
English (en)
Inventor
芮那朵 寇
威爾瑪 蘇比杜
晃 阮
瑪喬莉 卡拉
惠爾 佐尼
克里斯多夫Ｗ 拉丁
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201703602A publication Critical patent/TW201703602A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Mechanical Engineering (AREA)

Abstract

本發明提供一種設備，其大體上關於一種微電機系統器件。於此設備中，該微電機系統器件有一下表面、一上表面、多個第一側表面以及多個第二側表面。該些第一側表面的表面積大於該些第二側表面的表面積。該微電機系統器件有複數條焊線電線，它們被附接至並且延伸遠離該些第一側表面中的一第一側表面。該些焊線電線會自我支撐並且懸臂於該些第一側表面中的該第一側表面。

Description

側表面接點至電路平台之耦接
本發明於下面的說明和電子、電路系統以及封裝有關。更明確地說，下面的說明和側表面接點至電路平台之耦接有關。
微電子組裝件通常包含一或更多個IC，例如，一或更多個經封裝的晶粒(晶片)。一或更多個此些IC可以被鑲嵌在一電路平台上，例如，晶圓級封裝(Wafer-Level-Packaging，WLP)中的晶圓、印刷板(Printed Board，PB)、印刷線路板(Printed Wiring Board，PWB)、印刷電路板(Printed Circuit Board，PCB)、印刷線路組裝件(Printed Wiring Assembly，PWA)、印刷電路組裝件(Printed Circuit Assembly，PCA)、封裝基板、中介板、晶片載板、或是其它基板。微電機系統(MicroElectroMechanical Systems，MEMS)(亦被稱為微系統技術(Micro Systems Technology，MST)或是微型機械)在習知技術中會併入具有奈米電機系統(NanoElectroMechanical Systems，NEMS)的奈米技術。MEMS器件可以連同其它器件被耦接至一微電子組裝件的電路平台。在習知技術中，一MEMS器件有大的表面積體積比，且因此，諸如濕潤(例如，焊劑濕潤)的表面效應可能會係和將一MEMS器件耦接至一電路平台有關的問題。
就該些方面來說，一MEMS晶片或器件(舉例來說，用於提 供感測器)可能在一側表面上有銅質短柱凸塊。此些銅質短柱凸塊可能利用焊劑射出(solder shooting)被連接至一基板，例如，具有銅質焊墊的PCB。焊墊間距可能很小，例如，約130微米或更小的間距，並且銅質短柱凸塊本身的寬度可能約為80微米至100微米。此些銅質短柱凸塊的底部邊緣與此PCB的一頂端表面可能相隔約40微米至50微米，並且此些銅質焊墊的厚度於此PCB的此頂端表面的頂端可能為約50微米。因此，焊劑射出可能會在焊墊之間產生不必要的焊劑橋接(solder bridging)及/或從一焊墊至一MEMS晶片中的一晶粒的一外露主動表面的底部晶粒邊緣產生不必要的焊劑橋接。
為解決此橋接問題，雖然可以藉由網印、點膠、或是其它塗敷形式來塗敷焊膏；然而，焊膏的塗敷卻可能會讓晶粒擺放視窗(die placement window)變窄。舉例來說，一MEMS晶片中的一晶粒可能必須被擺放成非常接近於PCB焊墊，以便製造一或更多條焊劑連接線，而此擺放則可能出現焊劑橋接及/或芯吸(wicking)問題。
據此，本發明希望並且以實用的方式將一MEMS器件耦接至一電路平台，其可以減少發生上面所述問題中的一或更多項問題的可能性，其包含但是並不限制於避免發生該些問題。
本發明提供一種設備，其大體上關於一種微電機系統器件。於此設備中，該微電機系統器件有一下表面、一上表面、多個第一側表面以及多個第二側表面。該些第一側表面的表面積大於該些第二側表面的表面積。該微電機系統器件有複數條焊線電線，它們被附接至並且延伸遠離 該些第一側表面中的一第一側表面。該些焊線電線會自我支撐並且懸臂於該些第一側表面中的該第一側表面。
本發明提供一種方法，其大體上關於一種微電機系統器件。於此方法中可以取得該微電機系統器件，該微電機系統器件有一下表面、一上表面、多個第一側表面以及多個第二側表面。該些第一側表面的表面積大於該些第二側表面的表面積。複數條焊線電線會被附接至該微電機系統器件的該些第一側表面中的一第一側表面。該複數條焊線電線延伸遠離該些第一側表面中的該第一側表面。該些焊線電線會自我支撐並且懸臂於該些第一側表面中的該第一側表面。
本發明提供一種系統，其大體上關於被耦接至一電路平台的複數個器件。於此系統中，該複數個器件中的每一個器件皆有一下表面、一上表面、多個第一側表面以及多個第二側表面。該複數個器件中的每一個器件的該些第一側表面的表面積大於該些第二側表面的表面積。該複數個器件中的每一個器件皆有複數條焊線電線，它們被附接至並且向下延伸遠離和其對應的該些第一側表面中的一第一側表面。該複數條焊線電線形成一陣列。該複數個器件中的該複數條焊線電線在被耦接至該電路平台之前會自我支撐並且懸臂。
探討下面的【實施方式】以及申請專利範圍便會明白本發明的其它特點。
100‧‧‧微電子系統
101‧‧‧微電子系統器件
102‧‧‧電路平台
103‧‧‧環氧樹脂或是其它黏著劑
105‧‧‧接點
105-1‧‧‧接點
105-2‧‧‧接點
106‧‧‧焊墊
107‧‧‧焊劑質塊
110‧‧‧焊線電線
110L‧‧‧長長度的焊線電線
110M‧‧‧中長度的焊線電線
110S‧‧‧短長度的焊線電線
110-1‧‧‧焊線電線
110-2‧‧‧焊線電線
111‧‧‧上表面
112‧‧‧第一側表面
113‧‧‧第二側表面
114‧‧‧第一側表面
115‧‧‧第二側表面
116‧‧‧下表面
117‧‧‧頂端表面
118‧‧‧底部表面
121‧‧‧焊線電線的近端
122‧‧‧焊線電線的遠端
126‧‧‧焊墊
201‧‧‧線路
202‧‧‧晶粒
501‧‧‧大體上為豎直的方向
502‧‧‧大體上為水平的方向
503‧‧‧焊線電線的一部分
505‧‧‧側表面的下緣
506‧‧‧弧形部或彎折部
603‧‧‧焊線電線的一部分
606‧‧‧焊球或質塊
801‧‧‧焊線電線的底側和側表面之間的距離
802‧‧‧豎直或升高的接點
803‧‧‧自由空氣球(FAB)或焊球
805‧‧‧焊線電線的間距
1000‧‧‧焊線電線陣列
1001‧‧‧流焊凸塊
1002‧‧‧通孔
1201‧‧‧橫向
1202‧‧‧直向
1211‧‧‧成形工具
1212‧‧‧焊線電線遠端
1301‧‧‧有角度的表面或斜角表面
1401‧‧‧高度
1501‧‧‧成形工具
1502‧‧‧有角度的表面或斜角表面
1503‧‧‧焊線電線近端
1504‧‧‧隔開
1603‧‧‧彎折
1611‧‧‧成形工具
1800‧‧‧微電子器件
1801‧‧‧記憶體晶粒
1802‧‧‧焊劑質塊
1803‧‧‧焊線
1804‧‧‧上基板
1805‧‧‧觸墊
1810‧‧‧邏輯積體電路晶粒
1811‧‧‧模製層
1812‧‧‧焊劑質塊
1813‧‧‧觸墊
1814‧‧‧焊球
1815‧‧‧觸墊
1816‧‧‧下基板
1817‧‧‧微凸塊
隨附的圖式顯示根據示範性設備或方法之一或更多項觀點的示範性實施例。然而，該些隨附圖式不應被視為限制申請專利範圍的範 疇，而僅係為達解釋與理解的目的。
圖1所示的係一示範性微電子系統的投影部分視圖或截面視圖。
圖2所示的係一示範性微電機系統(MEMS)器件的投影視圖。
圖3所示的係圖2的MEMS器件或是另一示範性MEMS器件的投影視圖。
圖4所示的係一示範性MEMS系統組裝方法的流程圖。
圖5所示的係一示範性MEMS器件(例如，圖1中的示範性MEMS器件)的投影視圖。
圖6所示的係另一示範性MEMS器件的投影視圖。
圖7所示的係圖1的微電子系統100的投影部分視圖或截面視圖，焊線電線的遠端被熱擠壓黏著以便附接至一電路平台的接點而達到導電的目的。
圖8所示的係在一非必要的水平配向中的一MEMS器件的放大部分側視圖的方塊圖。
圖9所示的係一MEMS器件(例如，圖8的MEMS器件)的放大部分俯視圖的方塊圖，圖中顯示焊線電線的遠端的各種配置。
圖10所示的係另一微電子系統的側向剖面部分視圖的方塊圖。
圖11所示的係圖10的微電子系統的前向剖面部分視圖的方塊圖。
圖12-1所示的係一示範性MEMS器件的放大部分側視圖的方塊圖，圖中有一焊線電線被附接至此MEMS器件的一晶粒。
圖12-2所示的係圖12-1的示範性MEMS器件的放大部分俯視圖的方塊圖，圖中有多條焊線電線被附接至此MEMS器件的一豎直表面側表面。
圖12-3所示的係圖12-2的示範性MEMS器件的放大部分側視圖的方塊圖，圖中有多條焊線電線被附接至此MEMS器件的一豎直表面側表面。
圖13-1所示的係另一示範性MEMS器件的放大部分側視圖的方塊圖，圖中有不同長度的多條焊線電線被附接至此MEMS器件的一晶粒。
圖13-2所示的係圖13-1的示範性MEMS器件的放大部分俯視圖的方塊圖，圖中有不同長度的多條焊線電線被附接至此MEMS器件的一豎直側表面。
圖13-3所示的係圖13-2的示範性MEMS器件的放大部分側視圖的方塊圖，圖中有不同長度的多條焊線電線被附接至此MEMS器件的一豎直側表面。
圖14-1所示的係另一示範性MEMS器件的放大部分側視圖的方塊圖，圖中有彼此水平配向之不同高度的多條焊線電線被附接至此MEMS器件的一晶粒。
圖14-2所示的係圖14-1的示範性MEMS器件的放大部分俯視圖的方塊圖，圖中有不同高度且大體上相同長度的多條焊線電線被附接至此MEMS器件的一豎直側表面。
圖14-3所示的係圖14-2的示範性MEMS器件的放大部分側視圖的方塊圖，圖中有不同高度的多條焊線電線被附接至此MEMS器件的一豎直側表面。
圖15-1所示的係另一示範性MEMS器件的放大部分側視圖的方塊圖，圖中有在彼此豎直配向中為不同高度的多條焊線電線被附接至此MEMS器件的一晶粒。
圖15-2所示的係圖15-1的示範性MEMS器件的放大部分俯視圖的方塊圖，圖中有不同高度與長度的多條焊線電線被附接至此MEMS器件的一豎直側表面。
圖15-3所示的係圖15-2的示範性MEMS器件的放大部分側視圖的方塊圖，圖中有不同高度的多條焊線電線被附接至此MEMS器件的一豎直側表面及/或在交錯焊墊處有不同高度的多條焊線電線被附接至此MEMS器件的一豎直側表面。
圖16-1所示的係一示範性MEMS器件的放大部分側視圖的方塊圖，圖中有一焊線電線被附接至此MEMS器件的一晶粒。
圖16-2所示的係一示範性MEMS器件的放大部分側視圖的方塊圖，在利用一第一成形工具與一第二成形工具進行複合彎折之後圖中有一焊線電線被附接至此MEMS器件的一晶粒。
圖17-1所示的係一示範性MEMS器件的放大部分側視圖的方塊圖，圖中有一焊線電線被附接至此MEMS器件的一晶粒。
圖17-2所示的係一示範性MEMS器件的放大部分側視圖的方塊圖，在利用成形工具進行複合彎折之後圖中有一焊線電線被附接至此MEMS器件的一晶粒。
圖18所示的係一微電子器件的側剖面視圖的方塊圖。
在下面的說明中雖然提出許多明確的細節以便更透澈說明本文中所述的特定範例；然而，熟習本技術的人士便應該明白，即使沒有下面給定的所有明確細節仍然可以實行一或更多個其它範例或是此些範例 的變化例。於其它情況中並不會詳細說明眾所熟知的特點，以免混淆本文中的範例的說明。為方便解釋起見，在不同的圖式中雖然使用相同的元件符號來表示相同的項目；然而，於替代的範例中則可能使用不同的元件符號。
參考圖1，微電子系統100可以包含一微電子系統器件101，其被耦接至一電路平台102。於此範例中，微電子系統器件101可以為一微電機系統(MEMS)器件。然而，於微電子系統100的其它施行方式中則可以使用在其側表面中有接點的一或更多種其它類型的微電子系統器件。於此範例中，電路平台102雖然可以為一印刷電路板(PCB)102；然而，於微電子系統100的其它施行方式中則可以使用其它類型的電路平台102。
PCB 102可於其上塗敷焊膏，用以提供接點105。此些已塗敷的焊膏接點105可用於熱擠壓黏著焊線電線110的末端及/或可用於濕潤而焊接焊線電線110的此些末端以便耦接至PCB 102。視情況，接點105可以包含或者可以為焊墊。
MEMS器件101可以有一下表面116(舉例來說，顯示在圖2中)、一上表面111、彼此反向的第一側表面112與114(其中，側表面114圖解顯示在圖3之中)以及彼此反向的第二側表面113與115(其中，側表面115圖解顯示在圖2之中)。第一側表面112與114的表面積可以集合並且個別大於第二側表面113與115的表面積。
MEMS器件101可以有複數條焊線電線110，它們被附接至並且延伸遠離側表面112。在附接至PCB 102之前，焊線電線110可以自我支撐並且在附接至此側表面112的焊墊106之後懸臂於第一側表面112。使 用焊線電線110可以減少發生上面所述之和將一MEMS器件耦接至一電路平台相關聯的問題中的一或更多項問題的可能性，其包含但是並不限制於避免發生該些問題。
PCB 102可以有彼此反向的一頂端表面117以及一內表面或底部表面118(其中，舉例來說，底部表面118圖解顯示在圖10之中)。焊線電線110可以被附接至並且延伸遠離側表面112，以便耦接至PCB 102的接點105(舉例來說，在頂端表面117上)。MEMS器件101可以透過焊線電線110被耦接至PCB 102。
在MEMS器件101與PCB 102形成豎直或垂直(其包含，但是並不受限於，大體上垂直)的配向中，MEMS器件101可以被耦接至PCB 102而使得下表面116面向頂端表面117。MEMS器件101可以利用環氧樹脂或是其它黏著劑103進一步被耦接至PCB 102。大量的環氧樹脂103可以分別被附接至第二側表面113與115並且被附接至頂端表面117，用以達到此附接的目的。視情況，在MEMS器件101與PCB 102形成水平或平行(其包含，但是並不受限於，大體上平行)的配向中，MEMS器件101可以被耦接至PCB 102而使得一側表面114面向頂端表面117。
焊線電線110的近端121可以被熱擠壓黏著至側表面112的焊墊106。焊線電線110的遠端122可以利用被沉積在此些遠端122上方的焊球或是其它焊劑質塊107而被焊接黏著，用以附接至PCB 102的接點105而達到導電的目的。視情況，焊線電線110的遠端122可能其尖端處會有自由空氣球(Free Air Ball，FAB)，並且此些FAB可以藉由電子燒球(electronic flame off)來形成。視情況，焊線電線110的遠端122可以被熱擠壓黏著至 PCB 102的接點105，例如，圖8中的圖解顯示。
可以被附接至並且延伸遠離側表面112的焊線電線110並不需要被一模製材料部分或完全囊封以達到結構性支撐的目的。就該些方面來說，可以被附接至並且延伸遠離側表面112的焊線電線110可以完全位於MEMS器件101的外面，其包含，但是並不受限於完全位於MEMS器件101的模製材料(圖中並未顯示)的外面。
參考圖2，於此範例施行方式中，MEMS器件101具有一側表面112，其可以為MEMS器件101的一晶粒的裸露主動表面，該MEMS器件101具有被互連至多個焊墊106多條線路201。然而，於另一範例施行方式中，側表面112可以並非為MEMS器件101的一晶粒202的裸露主動表面。為達清楚的目的起見，舉例來說，但是並沒有限制的意義，本發明假設側表面112並非為一晶粒202的裸露主動表面。
參考圖3，於此範例施行方式中，MEMS器件101有一側表面114，其具有非必要的焊墊126。為達清楚的目的起見，舉例來說，但是並沒有限制的意義，本發明假設非必要的焊墊126並不存在。因此，為達清楚的目的起見，舉例來說，但是並沒有限制的意義，本發明假設焊線電線110僅被附接在側表面112上，或者，更明確的說，僅被附接至側表面112的焊墊106，換言之，僅在MEMS器件101的其中一個側表面上。
參考圖4，圖中所示的係一示範性MEMS系統組裝方法400的流程圖。圖5所示的係一示範性MEMS器件101(例如，圖1中的示範性MEMS器件)的投影視圖。圖6所示的係另一示範性MEMS器件101的投影視圖。MEMS系統組裝方法400會同步參考圖1至6來作進一步說明。
在步驟401處可以取得一MEMS器件101，其具有一下表面116、一上表面111、第一側表面112、114、以及第二側表面113、115。第一側表面112、114的表面積可以集合並且個別大於第二側表面113、115的表面積。
在步驟402處，複數條焊線電線110可以被附接至MEMS器件101的一第一側表面112的焊墊106。於一施行方式中，可以將焊線電線110的近端121熱擠壓黏著至第一側表面112的焊墊106，而用來達成此附接的目的。
焊線電線110可以在相對於側表面112的一平面大體上為豎直的方向501中(換言之，大體上垂直於側表面112)延伸遠離側表面112，如圖5的範例MEMS器件101中的圖解顯示。視情況，此複數條焊線電線110可以有多個部分503延伸在側表面112的下緣505上方。此複數條焊線電線110可以被附接至焊墊106，例如，利用如圖中所示的熱擠壓焊墊，並且接著，此些焊線電線110可以被彎折或是從一饋線焊線(feed bond wire)處被拉出而具有弧形部或彎折部506，而在從饋線(feed wire)處被切斷之前達成此延伸進入此大體上豎直配向之中的目的。用於成形的技術可以包含其它地方所述的技術，舉例來說，在美國專利案第8372741號與第8940630號以及美國專利申請案第14/077,597號與第14/297,701號之中所述的技術，本文以全面引用的方式將其完全併入。就該些方面來說，於MEMS系統組裝方法400的此時點處，焊線電線110可以自我支撐並且懸臂於MEMS器件101，且明確的說，可以懸臂於MEMS器件101的側表面112。
視情況，焊線電線110可以在相對於側表面112的一平面大 體上為水平的方向502中(換言之，大體上垂直於下表面116)延伸遠離側表面112，如圖6的範例MEMS器件101中的圖解顯示。除此之外，此複數條焊線電線110亦可以有多個部分603延伸在側表面112的下緣505上方。此複數條焊線電線110可以被附接至焊墊106，例如，利用如圖中所示的焊球或質塊606，並且接著，此些焊線電線110可以被彎折或是被拉出而具有弧形部或彎折部506，而在從饋線處被切斷之前達成此延伸進入此大體上水平配向之中的目的。就該些方面來說，至少於MEMS系統組裝方法400的此時點處，焊線電線110可以自我支撐並且懸臂於MEMS器件101，且明確的說，可以懸臂於MEMS器件101的側表面112。
在步驟403處可以取得一PCB 102，其具有彼此反向的一頂端表面117以及一內表面或底部表面118。讓焊線電線110被附接至並且延伸遠離側表面112，焊線電線110便可以用於耦接至PCB 102，例如，利用熱擠壓黏著及/或藉由焊接來黏著。
在步驟404處，MEMS器件101可以透過焊線電線110的黏著而被耦接至PCB 102。於一施行方式中，在MEMS器件101與PCB 102形成水平的配向中，MEMS器件101可以被耦接至PCB 102而使得一第二表面114會面向頂端表面117。於另一施行方式中，在MEMS器件101與PCB 102形成豎直的配向中，MEMS器件101可以被耦接至PCB 102而使得下表面116會面向頂端表面117。在步驟405處，透過焊線電線110被耦接至PCB 102的MEMS器件101可以被輸出。
在步驟404處的耦接可以包含將焊線電線110的遠端末端122焊接黏著至PCB 102。在步驟404處的耦接可以包含將焊線電線110的 遠端末端122熱擠壓黏著至PCB 102。
參考圖7，微電子系統100的焊線電線110的遠端末端122被熱擠壓黏著，用以附接至PCB 102的接點105而達到導電的目的。再次地，側表面112可以為MEMS器件101的一晶粒202的主動表面。
圖8所示的係可以在一非必要的水平配向中的一MEMS器件101的放大部分側視圖的方塊圖。視情況，舉例來說，MEMS器件101可以在大體上水平的配向中，用以耦接至圖1的PCB 102的豎直或升高的接點802。然而，再次地，為達清楚的目的起見，但是並沒有限制的意義，本發明假設MEMS器件101以豎直的配向被鑲嵌至一PCB 102。
圖9所示的係一MEMS器件101(例如，圖8的MEMS器件)的放大部分俯視圖的方塊圖，圖中顯示焊線電線110的遠端122的各種配置。現在將同步參考圖1至9來進一步說明焊線電線110。
近端121可以被附接至基底或焊墊106，其中，此些焊墊106在一側表面112之中或是位在一側表面112上，該側表面112可以為被豎直鑲嵌的一晶粒202(例如，一MEMS器件101的一部分)的側表面112。介於焊線電線110的底側和側表面112之間的距離801可以落在約10微米至50微米的範圍之中。在焊線電線110的遠端122處沒有自由空氣球(FAB)或焊球803的焊線電線110的間距805雖然可以落在約50微米至200微米的範圍之中；然而，在焊線電線110的遠端122處有FAB或焊球803的焊線電線110的間距805亦可能同樣落在約50微米至200微米的範圍之中。
圖10所示的係另一MEMS系統100的側向剖面部分視圖的方塊圖。圖11所示的係圖10的MEMS系統100的前向剖面部分視圖的方 塊圖。現在將同步參考圖1至11來進一步說明圖10與11的MEMS系統100。
MEMS器件101可以大體上豎直的方式被耦接至PCB 102，共同形成一由多條焊線電線110所組成的陣列1000。MEMS器件101中的每一者皆有一下表面116、一上表面111、第一側表面112與114、以及第二側表面113與115。MEMS器件101中的每一者皆可以有複數條焊線電線110，它們被附接至並且向下延伸遠離和其對應的一第一側表面112。每一個MEMS器件101中的焊線電線110中的每一者可以在被耦接至PCB 102自我支撐並且懸臂。在MEMS器件101中的每一者與PCB 102形成至少大體上豎直的配向中，MEMS器件101中的每一者可以被耦接至PCB 102而使得下表面116會面向頂端表面117。焊線電線110可以被饋送通過從頂端表面117處延伸至PCB 102的內表面或底部表面118的通孔1002。焊線電線110的遠端122可以被焊接在(例如，利用流焊凸塊(flow solder bump)1001)PCB 102的內表面或底部表面118上。
圖12-1所示的係一示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有一焊線電線110被附接至此MEMS器件101的一晶粒202。圖12-2所示的係圖12-1的示範性MEMS器件101的放大部分俯視圖的方塊圖，圖中有多條焊線電線110被附接至此MEMS器件101的一豎直表面側表面112。圖12-3所示的係圖12-2的示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有多條焊線電線110被附接至此MEMS器件101的一豎直表面側表面112。現在將同步參考圖12-1至12-3來進一步說明MEMS器件101至PCB 102之耦接。
一成形工具1211可以橫向1201以及直向1202移動，用以 將焊線電線110彎折至正確的位置。焊線電線110可以在將MEMS器件101附接至PCB 102之前先被彎折。MEMS器件101可以利用環氧樹脂103被附接至PCB 102。焊線電線110的遠端1212可以利用對應的焊劑質塊107分別被附接至PCB 102的接點105。
圖13-1所示的係另一示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有不同長度的多條焊線電線110被附接至此MEMS器件101的一晶粒202。圖13-2所示的係圖13-1的示範性MEMS器件101的放大部分俯視圖的方塊圖，圖中有不同長度的多條焊線電線110被附接至此MEMS器件101的一豎直側表面112。圖13-3所示的係圖13-2的示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有不同長度的多條焊線電線被附接至此MEMS器件101的一豎直側表面112。現在將同步參考圖13-1至13-3來進一步說明MEMS器件101至PCB 102之耦接。
一成形工具1211可以橫向1201以及直向1202移動，用以將焊線電線110彎折至正確的位置。焊線電線110可以在將MEMS器件101附接至PCB 102之前先被彎折。成形工具1211可以有一有角度的表面或斜角表面1301，其對應於焊線電線110要被彎折形成的目標角度或位置。
焊線電線110的遠端1212可以利用對應的焊劑質塊107分別被附接至PCB 102的接點105。相較於中長度的焊線電線110M以及短長度的焊線電線110S，在長長度的焊線電線110L中的遠端1212被定位成進一步遠離MEMS器件101。短長度的焊線電線110S的遠端1212比中長度的焊線電線110M的遠端1212以及長長度的焊線電線110L的遠端1212更為靠近MEMS器件101。
MEMS器件101可以在豎直的配向中利用環氧樹脂103被附接至PCB 102。焊線電線110的遠端1212可以利用對應的焊劑質塊107分別被附接至PCB 102的接點105，相對於MEMS器件101的豎直側表面112為橫向。就該些方面來說，接點105可以用於不同的器件，並且焊線電線110的不同長度可用來將MEMS器件101互連至PCB 102上的不同器件。舉例來說，焊線電線110彼此之間可以有百分之二十或更多的長度差異，以便提供明顯不同的長度。
圖14-1所示的係另一示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有彼此水平配向之不同高度的多條焊線電線110被附接至此MEMS器件101的一晶粒202。圖14-2所示的係圖14-1的示範性MEMS器件101的放大部分俯視圖的方塊圖，圖中有不同高度且大體上相同長度的多條焊線電線110被附接至此MEMS器件101的一豎直側表面112。圖14-3所示的係圖14-2的示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有不同高度的多條焊線電線110被附接至此MEMS器件101的一豎直側表面112。現在將同步參考圖14-1至14-3來進一步說明MEMS器件101至PCB 102之耦接。
焊線電線110-1以及110-2可以在將MEMS器件101附接至PCB 102之前先被彎折。一成形工具1211可以橫向1201以及直向1202移動，用以將焊線電線110-1彎折至正確的位置。成形工具1211可以有一有角度的表面或斜角表面1301，其對應於焊線電線110-1要被彎折形成的目標角度或位置。另一焊線電線110-2(其可能為焊線電線110-1之水平最接近的鄰近焊線電線)可以利用另一成形工具(圖中並未顯示)來彎折，用以達成不 同於利用成形工具1211所提供的彎折角度。視情況，焊線電線110-2完全沒有被彎折，以便保持大體上垂直於一豎直側表面112。再者，一或更多條其它焊線電線110亦可以被擺放於焊線電線110-1與110-2之間。
焊線電線110-1的遠端1212與110-2的遠端1212可以利用對應的焊劑質塊107分別被附接至PCB 102的接點105-1與105-2。遠端1212被定位在相對於MEMS器件101或PCB 102為不同的高度處。舉例來說，焊線電線110-1的遠端1212與110-2的遠端1212可以藉由分別有不同厚度的接點105-1與105-2而位在不同的高度1401處，換言之，在豎直方向中彼此隔開。舉例來說，接點105-2可以厚過接點105-1。
MEMS器件101可以在豎直的配向中利用環氧樹脂103被附接至PCB 102。焊線電線110-1的遠端1212與110-2的遠端1212可以利用對應的焊劑質塊107分別被附接至PCB 102的接點105-1與105-2，相對於MEMS器件101的豎直側表面112為橫向。就該些方面來說，接點105-1與105-2可以用於不同的器件，並且焊線電線110的不同高度可用來將MEMS器件101互連至PCB 102上的不同器件。舉例來說，焊線電線110的遠端1212彼此之間可以有百分之二十或更多的高度差異，以便提供明顯不同的高度。
多條焊線電線110可以沿著豎直側表面112被水平設置在一列之中。就該些方面來說，多條焊線電線110可以被附接至並且延伸遠離一側表面112，以便延伸在一平行於(其包含，但是並不受限於，大體上平行於)表面117並且垂直於(其包含，但是並不受限於，大體上垂直於)此側表面112的方向中。如下面的額外詳細說明，多條焊線電線110可以沿著豎直 側表面112被豎直設置在一行之中。再次地，於此行中，多條焊線電線110可以被附接至並且延伸遠離一側表面112，以便延伸在一平行於(其包含，但是並不受限於，大體上平行於)表面117並且垂直於(其包含，但是並不受限於，大體上垂直於)此側表面112的方向中。
圖15-1所示的係另一示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有在彼此豎直配向中為不同高度的多條焊線電線110被附接至此MEMS器件101的一晶粒202。圖15-2所示的係圖15-1的示範性MEMS器件101的放大部分俯視圖的方塊圖，圖中有不同高度與長度的多條焊線電線110被附接至此MEMS器件101的一豎直側表面112。圖15-3所示的係圖15-2的示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有不同高度的多條焊線電線110被附接至此MEMS器件101的一豎直側表面112及/或在交錯焊墊處有不同高度的多條焊線電線110被附接至此MEMS器件101的一豎直側表面112。現在將同步參考圖15-1至15-3來進一步說明MEMS器件101至PCB 102之耦接。
焊線電線110-1以及110-2可以在將MEMS器件101附接至PCB 102之前先被彎折。一成形工具1501可以橫向1201以及直向1202移動，用以將焊線電線110-1以及110-2彎折至正確的位置。成形工具1501可以有一有角度的表面或斜角表面1301，其對應於焊線電線110-1要被彎折形成的目標角度或位置；並且成形工具1501可以有一有角度的表面或斜角表面1502，其對應於焊線電線110-2要被彎折形成的第二目標角度或位置。焊線電線110-2(其可能為焊線電線110-1之豎直向最接近的鄰近焊線電線)可以在和焊線電線110-1相同的時間利用成形工具1501來彎折。再者，一 或更多條其它焊線電線110亦可以被擺放於焊線電線110-1與110-2之間。
焊線電線110-1的遠端1212與110-2的遠端1212可以利用對應的焊劑質塊107分別被附接至PCB 102的接點105-1與105-2。遠端1212雖然被定位在相對於MEMS器件101或PCB 102為相同的高度處；然而，焊線電線110-1的近端1503與110-2的近端1503則可能在不同的高度處，換言之，當被附接至豎直側表面112時，近端1503在豎直方向中彼此隔開1504。近端1503雖然在豎直方向中彼此隔開；不過，舉例來說，焊線電線110-1的遠端1212與110-2的遠端1212可以藉由分別有相同厚度的接點105-1與105-2而位在相同的高度處。
MEMS器件101可以在豎直的配向中利用環氧樹脂103被附接至PCB 102。焊線電線110-1的遠端1212與110-2的遠端1212可以利用對應的焊劑質塊107分別被附接至PCB 102的接點105-1與105-2，相對於MEMS器件101的豎直側表面112為橫向。就該些方面來說，接點105-1與105-2可以用於不同的器件，並且焊線電線110的不同高度可以在被附接至豎直側表面112時用來將MEMS器件101互連至PCB 102上的不同器件。
圖16-1所示的係一示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有一焊線電線110被附接至此MEMS器件101的一晶粒202。一第一成形工具1211可以橫向1201以及直向1202移動，用以將焊線電線110彎折至正確的位置。焊線電線110可以在將MEMS器件101附接至PCB 102之前先被彎折。焊線電線110在近端1503處係由第一成形工具1211來彎折。
圖16-2所示的係一示範性MEMS器件101的放大部分側視 圖的方塊圖，在利用一第一成形工具1211與一第二成形工具1611進行複合彎折之後圖中有一焊線電線110被附接至此MEMS器件101的一晶粒202。第一成形工具1211被定位成接觸焊線電線110，第二成形工具1611可以橫向1201以及直向1202移動，用以在複合彎折中將焊線電線110彎折至正確的位置。第二成形工具1611可以彎折1603中相對於第一成形工具1211被定位在焊線電線110的反向側，其中，彎折1603係介於近端1503以及遠端1212之間。據此，焊線電線110可以有雙彎折或是複合彎折，換言之，可以有一近端彎折1503與一中間彎折1603。第一成形工具1211以及第二成形工具1611可以被整合成具有反向表面的單一工具，用以在電線110之中形成所希望的彎折。
圖17-1所示的係一示範性MEMS器件101的放大部分側視圖的方塊圖，圖中有一焊線電線110被附接至此MEMS器件101的一晶粒202。一成形工具1211可以橫向1201以及直向1202移動，用以將焊線電線110彎折至正確的位置。焊線電線110可以在將MEMS器件101附接至PCB 102之前先被彎折。焊線電線110在近端1503處由成形工具1211來彎折，如下面的額外詳細說明。
圖17-2所示的係一示範性MEMS器件101的放大部分側視圖的方塊圖，在利用成形工具1211進行複合彎折之後圖中有一焊線電線110被附接至此MEMS器件101的一晶粒202。成形工具1211的一遠端被定位成接觸焊線電線110的一近端1503，在焊線電線110的一近端1503處可以產生一彎折，換言之，可以產生一近端彎折1503。
成形工具1211可以橫向1201以及直向1202移動而被重新 定位，用以在一複合彎折中彎折焊線電線110。成形工具1211的一遠端可以被定位至焊線電線110的一中間區域。焊線電線110可以在彎折1603中由成形工具1211來彎折，其中，彎折1603係介於焊線電線110的近端1503以及遠端1212之間。據此，焊線電線110可以有雙彎折或是複合彎折，換言之，可以有一近端彎折1503與一中間彎折1603。
圖18所示的係一微電子器件1800的側剖面視圖的方塊圖。就該些方面來說，焊線電線110之中的複合彎折並不受限於MEMS器件。於此範例中，一記憶體晶粒1801被附接至一上基板1804。如已知，焊線1803可以被用來將記憶體晶粒1801的一上表面互連至上基板1804的一上表面。如已知，上基板1804可以在上基板1804的一下表面中設置多個觸墊1805，用於接收焊劑質塊1802。
焊劑質塊1802可以用於將具有複合彎折的焊線電線110的遠端物理性及電氣性耦接至上基板1804的一下表面中的觸墊1805。焊線電線110的近端可以利用焊劑質塊1812被耦接至下基板1816的一上表面中的觸墊1813。一模製層1811可被用來將焊線電線110的至少一部分密封於其中。
一邏輯積體電路晶粒1810(例如，一處理器或是已知的邏輯積體電路晶粒1810)可以利用微凸塊1817被耦接至下基板1816的一上表面。在下基板1816的一下表面中的觸墊1815可以被附接至對應的焊球1814。
雖然前面說明根據本發明一或更多項觀點的(多個)示範性實施例；不過，根據本發明該一或更多項觀點的(多個)其它及進一步實施例亦可被設計，其並不會脫離由下面的申請專利範圍及其等效範圍所決定的 本發明的範疇。列出多道步驟的申請專利範圍並沒有隱喻該些步驟的任何順序。商標為商標所有人的財產。
100‧‧‧微電子系統
101‧‧‧微電子系統器件
102‧‧‧電路平台
103‧‧‧環氧樹脂或是其它黏著劑
105‧‧‧接點
106‧‧‧焊墊
107‧‧‧焊劑質塊
110‧‧‧焊線電線
111‧‧‧上表面
112‧‧‧第一側表面
113‧‧‧第二側表面
117‧‧‧頂端表面
121‧‧‧焊線電線的近端
122‧‧‧焊線電線的遠端

Claims (20)

  1. 一種設備，其包括：一微電機系統器件，其具有一下表面、一上表面、多個第一側表面以及多個第二側表面；其中，該些第一側表面的表面積大於該些第二側表面的表面積；該微電機系統器件有複數條焊線電線，它們被附接至並且延伸遠離該些第一側表面中的一第一側表面；以及其中，該些焊線電線會自我支撐並且懸臂於該些第一側表面中的該第一側表面。
  2. 根據申請專利範圍第1項的設備，其進一步包括：一電路平台，其具有彼此反向的一頂端表面以及一底部表面；其中，該微電機系統器件透過該複數條焊線電線被耦接至該電路平台。
  3. 根據申請專利範圍第2項的設備，其中，在該微電機系統器件與該電路平台形成水平配向中，該微電機系統器件被耦接至該電路平台而使得該些第一側表面中的一第二側表面面向該頂端表面。
  4. 根據申請專利範圍第2項的設備，其中，在該微電機系統器件與該電路平台形成豎直配向中，該微電機系統器件被耦接至該電路平台而使得該下表面面向該頂端表面。
  5. 根據申請專利範圍第2項的設備，其中，該複數條焊線電線的近端會被熱擠壓黏著至該第一側表面的焊墊。
  6. 根據申請專利範圍第5項的設備，其中，該複數條焊線電線的遠端位在和該微電機系統器件相隔不同的距離處。
  7. 根據申請專利範圍第5項的設備，其中，該複數條焊線電線中的至少一部分具有彼此不相同的多個長度中的至少其中一個長度或者被耦接至交錯焊墊。
  8. 根據申請專利範圍第1項的設備，其中，該複數條焊線電線被附接至並且在該第一側表面上的一列之中於大體上垂直於該第一側表面的方向中延伸遠離該第一側表面。
  9. 根據申請專利範圍第1項的設備，其中，該複數條焊線電線被附接至並且在該第一側表面上的一行之中於大體上垂直於該第一側表面的方向中延伸遠離該第一側表面。
  10. 根據申請專利範圍第1項的設備，其中，被附接至並且延伸遠離該第一側表面的該複數條焊線電線有多個複合彎折。
  11. 一種方法，其包括：取得一微電機系統器件，該微電機系統器件有一下表面、一上表面、多個第一側表面以及多個第二側表面；其中，該些第一側表面的表面積大於該些第二側表面的表面積；將複數條焊線電線附接至該微電機系統器件的該些第一側表面中的一第一側表面；其中，該複數條焊線電線延伸遠離該些第一側表面中的該第一側表面；以及其中，該些焊線電線會自我支撐並且懸臂於該些第一側表面中的該第一側表面。
  12. 根據申請專利範圍第11項的方法，其進一步包括： 取得一電路平台，該電路平台具有彼此反向的一頂端表面以及一底部表面；以及透過該複數條焊線電線將該微電機系統器件耦接至該電路平台。
  13. 根據申請專利範圍第12項的方法，其中，在該微電機系統器件與該電路平台形成水平配向中，該微電機系統器件被耦接至該電路平台而使得該些第一側表面中的一第二表面面向該頂端表面。
  14. 根據申請專利範圍第12項的方法，其中，在該微電機系統器件與該電路平台形成豎直配向中，該微電機系統器件被耦接至該電路平台而使得該下表面面向該頂端表面。
  15. 根據申請專利範圍第12項的方法，其中，該附接包括將該複數條焊線電線的近端熱擠壓黏著至該第一側表面的焊墊。
  16. 根據申請專利範圍第15項的方法，其中，該耦接包括將該複數條焊線電線的遠端焊接黏著至該電路平台。
  17. 根據申請專利範圍第15項的方法，其中，該耦接包括將該複數條焊線電線的遠端熱擠壓黏著至該電路平台。
  18. 根據申請專利範圍第11項的方法，其中，該些第一側表面中的該第一側表面為該微電機系統器件的一晶粒的一主動表面。
  19. 一種系統，其包括：一電路平台；以及複數個器件，它們被耦接至該電路平台；其中，該複數個器件中的每一個器件皆有一下表面、一上表面、多個第一側表面以及多個第二側表面； 其中，該複數個器件中的每一個器件的該些第一側表面的表面積大於該些第二側表面的表面積；該複數個器件中的每一個器件皆有複數條焊線電線，它們被附接至並且向下延伸遠離和其對應的該些第一側表面中的一第一側表面；其中，該複數條焊線電線形成一陣列；以及其中，該複數個器件中的該複數條焊線電線在被耦接至該電路平台之前會自我支撐並且懸臂。
  20. 根據申請專利範圍第19項的系統，其中：該複數條焊線電線從該電路平台的一頂端表面處延伸穿過該電路平台抵達該電路平台的一內表面或是一底部表面；該複數條焊線電線會被焊接黏著至該電路平台的該內表面或是該底部表面；該複數個器件為複數個微電機系統器件；以及在該複數個微電機系統器件中的每一個微電機系統器件與該電路平台形成大體上垂直配向中，該微電機系統器件中的每一個微電機系統器件被耦接至該電路平台而使得該下表面面向該頂端表面。
TW105110502A 2015-04-28 2016-04-01 側表面接點至電路平台之耦接 TW201703602A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/698,684 US9530749B2 (en) 2015-04-28 2015-04-28 Coupling of side surface contacts to a circuit platform

Publications (1)

Publication Number Publication Date
TW201703602A true TW201703602A (zh) 2017-01-16

Family

ID=57205081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105110502A TW201703602A (zh) 2015-04-28 2016-04-01 側表面接點至電路平台之耦接

Country Status (5)

Country Link
US (1) US9530749B2 (zh)
KR (1) KR20170134982A (zh)
CN (1) CN107709226B (zh)
TW (1) TW201703602A (zh)
WO (1) WO2017011049A2 (zh)

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
JP3630713B2 (ja) * 1994-01-31 2005-03-23 イビデン株式会社 表面実装用パッケージ及びパッケージ実装装置
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP2004207291A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4326275B2 (ja) * 2003-07-01 2009-09-02 三洋電機株式会社 半導体装置
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
US7298030B2 (en) 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US20060043587A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation, A Delaware Corporation Apparatus and method for reducing signal cross talk between wire bonds of semiconductor packages
EP2014406A3 (de) 2004-11-02 2010-06-02 HID Global GmbH Verlegevorrichtung, Kontaktiervorrichtung, Zustellsystem, Verlege- und Kontaktiereinheit Herstellungsanlage, Verfahren zur herstellung und eine Transpondereinheit
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
TWI273718B (en) * 2005-10-12 2007-02-11 Advanced Semiconductor Eng Lead frame base package structure with high-density of foot prints arrangement
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP2008047805A (ja) * 2006-08-21 2008-02-28 Nec Electronics Corp 半導体素子、半導体装置、および、素子製造方法
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7772045B1 (en) * 2006-10-24 2010-08-10 Randy Wayne Bindrup Wire bond method for angularly disposed conductive pads and a device made from the method
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
JP5120266B6 (ja) 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN101636830B (zh) 2007-03-23 2012-07-11 三洋电机株式会社 半导体装置及其制造方法
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
KR100967642B1 (ko) * 2007-12-28 2010-07-07 주식회사 동부하이텍 반도체 칩 패키지
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8212342B2 (en) * 2009-12-10 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8351221B2 (en) * 2011-01-14 2013-01-08 Rf Micro Devices, Inc. Stacked shield compartments for electronic components
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9287227B2 (en) * 2013-11-29 2016-03-15 STMicroelectronics (Shenzhen) R&D Co. Ltd Electronic device with first and second contact pads and related methods

Also Published As

Publication number Publication date
CN107709226B (zh) 2020-05-15
KR20170134982A (ko) 2017-12-07
WO2017011049A3 (en) 2017-02-16
US9530749B2 (en) 2016-12-27
US20160322325A1 (en) 2016-11-03
CN107709226A (zh) 2018-02-16
WO2017011049A2 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
JP5160450B2 (ja) 回路基板上への半導体部品の搭載方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
TWI487045B (zh) 焊球之無助焊劑微穿孔之方法及產生之裝置
US7669748B2 (en) Conductive bonding material fill techniques
TW200525666A (en) Bump-on-lead flip chip interconnection
JP5563912B2 (ja) 垂直にセンサを組み立てる方法
TW201503306A (zh) 表面固著半導體元件、晶片級半導體封裝組件及表面固著方法
TWI594348B (zh) 具有嵌入式半導體晶粒的半導體裝置和基板對基板的互連
JP5018155B2 (ja) 配線基板、電子部品の実装構造、及び半導体装置
JP5226937B2 (ja) フリップチップボンディング技術を用いた、半導体チップの基板への実装方法
US7304376B2 (en) Microelectronic assemblies with springs
WO2007070533A3 (en) Electrical microfilament to circuit interface
JP2009177078A (ja) 実装構造
JP6416200B2 (ja) 撮像装置および撮像装置の製造方法
TW201703602A (zh) 側表面接點至電路平台之耦接
US7971349B2 (en) Bump bonding method
CN103762201A (zh) Mems传感器、半导体封装器件及方法
TWI525725B (zh) 打線環內連線、封裝、與內連線的形成方法
JP2013183115A (ja) 電子部品の製造方法
TW201546915A (zh) 不具有迴銲連接之積體電路封裝系統及其製造方法
CN102723319B (zh) 半导体打线接合结构及方法
US8587122B2 (en) Semiconductor flip-chip system having three-dimensional solder joints
EP1317001A1 (en) A semiconductor device
JP2007103735A (ja) 半導体装置
JPS6057957A (ja) 接続構造