JP2013183115A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2013183115A
JP2013183115A JP2012047693A JP2012047693A JP2013183115A JP 2013183115 A JP2013183115 A JP 2013183115A JP 2012047693 A JP2012047693 A JP 2012047693A JP 2012047693 A JP2012047693 A JP 2012047693A JP 2013183115 A JP2013183115 A JP 2013183115A
Authority
JP
Japan
Prior art keywords
electrode
stud bump
electronic component
wiring board
rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012047693A
Other languages
English (en)
Inventor
Hisayuki Tooda
寿幸 遠田
Yugo Koyama
裕吾 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012047693A priority Critical patent/JP2013183115A/ja
Publication of JP2013183115A publication Critical patent/JP2013183115A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Gyroscopes (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子が実装された基板を、配線基板の設置面に対して縦に設けた電子部品を製造する際、FPCを用いることなく、半導体素子が実装された基板と配線基板とを電気的に接続することができる電子部品の製造方法を提供する。
【解決手段】本発明に係る電子部品の製造方法は、素子付きIC11の面11aに位置するICパッド11dに、面11aから突出したスタッドバンプAを形成する工程と、面11aに平行な面11eと配線基板13の面13aとの交角αが0度よりも大きく180度よりも小さい状態で、面13aに素子付きIC11を搭載する工程と、素子付きIC11を搭載する工程の後に、面13aに位置するランド13cにスタッドバンプAの棒状部A2を押し付けて、スタッドバンプAとランド13cとを接続する工程と、を含む。
【選択図】図2

Description

本発明は、電子部品の製造方法に関する。
加速度や回転角速度等の物理量の検出ができるセンサーモジュール(モーションセンサー)に使用されるセンサー素子として、例えば、所謂ダブルT型のジャイロセンサー水晶振動子がパッケージ内に収容されたジャイロセンサー(圧電発振器)が知られている(特許文献1)。
水平方向の物理量を検出することを目的としたセンサーモジュールは、配線基板の設置面とセンサー素子の主面との成す角度が垂直となっている(つまり、前記設置面に対して縦にセンサー素子を設けている)。また、近年、多軸方向における物理量を検出することを目的として、単一のモジュールに複数のセンサー素子を設けることで、複数軸(多軸)における物理量を検出するセンサーモジュールの開発が行われている。
特開2005−292079号公報
上記のセンサーモジュールは、図6に例示するように、配線基板13とセンサー素子11cが実装された基板(半導体素子11)とをFPC(Flexible Printed Circuits)61を用いて接続する場合がある。FPC61を用いて配線基板13と半導体素子11とを電気的に接続する場合には、例えば、半導体素子11とFPC61とをスタッドバンプ62を介して接続する工程やFPC61を折り曲げる工程、FPC61と配線基板13とを接続する工程といった複数の工程を必要とすることがある。また、使用するFPC61自身が高価である。
以上のように、半導体素子を配線基板の設置面に対して縦に設けたセンサーモジュールを製造する際、配線基板と半導体素子との接続にFPCを用いると、その製造コストが高くなることがある。
本発明は、上記の課題に鑑みてなされたものであり、例えば半導体素子を配線基板の設置面に対して縦に設けた電子部品を製造する際、FPCを用いることなく、半導体素子と配線基板とを電気的に接続することができる電子部品の製造方法を提供することを目的とする。
上記課題を解決するための本発明の一態様は、半導体素子の第1の面に位置する第1の電極に、前記第1の面から突出した突起電極を形成する工程と、前記第1の面に平行な面と配線基板の第2の面との交角が0度よりも大きく180度よりも小さい状態で、前記第2の面に前記半導体素子を搭載する工程と、前記半導体素子を搭載する工程の後に、前記第2の面に位置する第2の電極に前記突起電極の一部を押し付けて、前記第2の電極と前記突起電極とを接続する工程と、を含むことを特徴とする電子部品の製造方法である。
上記態様の電子部品の製造方法であれば、突起電極の一部を例えば圧着ツールを用いて第2の電極に押し付け突起電極と第2の電極とを接続することができる。よって、配線基板の第2の面に対して半導体素子を例えば縦置きした場合であっても、半導体素子と配線基板との接続にFPCを用いる必要がない。ゆえに、上記態様の製造方法で製造した電子部品であれば、FPCを用いた電子部品と比較して、電子部品の製造コストを下げることができる。
なお、上述の「半導体素子」として、後述する実施形態では「素子付きIC11」が例示されている。また、「第1の面」として、後述する実施形態では「面11a」が例示されている。また、「第1の電極」として、後述する実施形態では「ICパッド11d」が例示されている。また、「突起電極」として、後述する実施形態では「スタッドバンプA」、「スタッドバンプB」、「スタッドバンプC」、「スタッドバンプD」が例示されている。また、「平行な面」として、後述する実施形態では「面11e」が例示されている。また、「第2の面」として、後述する実施形態では「面13a」が例示されている。また、「第2の電極」として、後述する実施形態では「ランド13c」が例示されている。また、「突起電極の一部」として、後述する実施形態では「棒状部A2」、「環状部B2」、「連結部C2」、「棒状部D2」が例示されている。
また、本発明の別の態様は、前記突起電極を形成する工程では、前記突起電極として、前記第1の電極に接して設けられた台座部と、前記台座部に設けられた棒状部とを有するスタッドバンプを形成し、前記第2の電極と前記突起電極とを接続する工程では、前記第2の電極に前記棒状部を押し付けることとしてもよい。
上記態様の電子部品の製造方法であれば、例えば、既存技術であるスタッドバンプボンディング法やワイヤーボンディング法を用いて棒状部を形成することができる。このため、高い信頼性で棒状部を形成することができる。
また、本発明の別の態様は、前記突起電極を形成する工程では、前記突起電極として、前記第1の電極に接して設けられた台座部と、前記台座部に設けられた環状部とを有するスタッドバンプを形成し、前記第2の電極と前記突起電極とを接続する工程では、前記第2の電極に前記環状部を押し付けることとしてもよい。
上記態様の電子部品の製造方法であれば、例えば、既存技術であるスタッドバンプボンディング法やワイヤーボンディング法を用いて環状部を形成することができる。このため、高い信頼性で環状部を形成することができる。
また、本発明の別の態様は、前記突起電極を形成する工程では、前記第1の面から離れる方向に複数の前記台座部を重ねて形成することとしてもよい。
上記態様の電子部品の製造方法であれば、複数の台座部を第1の面から離れる方向に重ねて形成している。このため、突起電極の一部(つまり、棒状部または環状部)を第1の面から遠ざけることができる。よって、例えば圧着ツールを用いて突起電極の一部を第2の電極に押し付けて突起電極と第2の電極とを接続する際に、この圧着ツールを第1の面から遠ざけることができる。ゆえに、圧着ツールが半導体素子と接触して半導体素子が破損するのを防ぐことができる。
本発明の実施形態に係る電子部品を模式的に示す図。 本発明の実施形態に係る電子部品の製造方法を模式的に示す図。 本発明の実施形態に係る突起電極の変形例1を模式的に示す図。 本発明の実施形態に係る突起電極の変形例2を模式的に示す図。 本発明の実施形態に係る突起電極の変形例3を模式的に示す図。 従来技術に係る電子部品を模式的に示す図。
以下に、本発明を適用した実施形態に係る電子部品及び電子部品の製造方法について、図面を参照しつつ順次説明する。ただし、本発明は以下の実施形態のみに限定されるものではない。本発明は、以下の実施形態及びその変形例を自由に組み合わせたものを含むものとする。
(1)電子部品10
図1は、本実施形態に係る電子部品10を模式的に示す図である。図1に示すように、電子部品10は、素子付きIC11と、素子付きIC11を支持するセラミックブロック12と、素子付きIC11及びセラミックブロック12を搭載する配線基板13と、素子付きIC11と配線基板13とを電気的に接続する突起電極14と、素子付きIC11を覆い、接着剤19を介して配線基板13に搭載された蓋体18を含んで構成されている。
(配線基板13)
配線基板13は、素子付きIC11及びセラミックブロック12を搭載する基板であり、例えば板状の部材からなる。配線基板13は、面13a及び面13aの裏面13bを有しており、面13bは、面13aに対して平行な面である。また、面13a側には第2の電極(以下、「ランド」ともいう。)13cを備えている。また、面13b側に設けられた第3の電極13dを備えている。第3の電極13dは電極13cと接続されていてもよい。なお、ランド13cの数は、単数であってもよいし複数であってもよい。また、配線基板13の材質及び形状は特に限定されるものではない。また、配線基板13上には素子付きIC11を覆うように接着剤19を介して蓋体18が設けられていてもよい。このとき、蓋体18内は例えば真空状態となっていてもよい。
(セラミックブロック12)
セラミックブロック12は、配線基板13に搭載され、素子付きIC11を支持する支持部材であり、例えば絶縁体で形成された直方体のブロックである。セラミックブロック12は、面12a及び面12aに対して垂直な面12bを有している。セラミックブロック12は、セラミックブロック12の面12aの全面と配線基板13の面13aとが接した状態で配線基板13に搭載されている。なお、セラミックブロック12は、絶縁体で形成されたものであればよく、材質及び形状は特に限定されるものではない。
(素子付きIC11)
素子付きIC11は、例えばICチップ11h、センサー素子11c及び第1の電極(以下、「ICパッド」ともいう。)11dを備えている。素子付きIC11は、面11a及び面11aの裏面11bを有しており、面11a側にICパッド11dを備えている。また、素子付きIC11は、面11a側にセンサー素子11cを備えている。センサー素子11cは、面11aに設けられた電極11gと金属電極20を介して接続されるように、面11a側に搭載されていてもよい。このとき、センサー素子11cは水晶振動子で形成されていてもよい。または、センサー素子11cはICチップ11hの中に埋め込まれるようにして設けられていてもよい。なお、センサー素子11cの数は、単数であっても良いし複数であってもよい。また、ICパッド11dの数は、単数であってもよいし複数であってもよい。更に金属電極20及びそれに接続される電極11gは、単数であってもよいし、複数であってもよい。センサー素子11cは面11aに対向する面、若しくは面11aに対して垂直な方向の加速度や回転角速度等の物理量を検出するセンサー素子であってもよい。
ICチップ11hは、例えばシリコンで構成されている。このICチップ11hには、IC素子(図示せず)が形成されていてもよい。このIC素子は、例えばセンサー素子11cに予め設定された電圧を印加する機能を有していてもよい。また、このIC素子は、例えばセンサー素子11cから出力される信号を受け取って信号処理し、ICパッド11dに出力する機能を有していてもよい。また、ICチップ11hは、例えばシリコンの表面に配線(図示せず)が形成されていて、電極11gとICパッド11dとを電気的に接続していてもよい。
或いは、ICチップ11hはIC素子を備えたものでなくてもよく、例えば単なる配線基板であってもよい。この配線基板は、例えば電極11gとICパッド11dとを接続する配線(図示せず)が形成されていてもよい。
素子付きIC11は、素子付きIC11の面11bとセラミックブロック12の面12bとが接した状態で、セラミックブロック12に支持されている。また、素子付きIC11は、素子付きIC11及びセラミックブロック12を配線基板13に搭載した状態では、配線基板13と接していなくてもよい。また、素子付きIC11は、センサー素子11cよりもICパッド11dの方が配線基板13に近い状態で、配線基板13に搭載されている。
また、面11aに対して平行な面11eと配線基板13の面13aとの交角を角度αとした場合、電子部品10における角度αは90度である。なお、この角度αは90度に限定されるものではなく、例えば、角度αは0度よりも大きく180度よりも小さければよい。
(突起電極14)
突起電極14は、素子付きIC11と配線基板13とを電気的に接続する電極であり、ICパッド11d上に面11aから突起した状態で形成されている。突起電極14は、例えば、台座部A1及び台座部A1から突起してランド13cに接続する接続部A3を有するスタッドバンプAである。突起電極14の材料は、導電性を有するものであればよく、特に限定されるものではない。例えば、突起電極14がスタッドバンプAである場合には、例えば金(Au)をその材料として用いることができる。突起電極14は、接触部A3をランド13cに接触させることで、ICパッド11dとランド13cとを接続している。これにより、素子付きIC11と配線基板12とが電気的に接続される。
(2)電子部品の製造方法
図2は、本実施形態に係る電子部品10の製造方法を模式的に示す図である。電子部品10の製造方法では、上述の素子付きIC11、セラミックブロック12、配線基板13、突起電極14を用いる。
まず、素子付きIC11のICパッド11d上に突起電極14を形成する。この突起電極14は、例えば、台座部A1及び台座部A1から突起した棒状部A2を有するスタッドバンプAである。
最初に、素子付きIC11の面11aに対して垂直な方向(図2のX軸方向)から、素子付きIC11のICパッド11dに向けてキャピラリー16を接近させる。次に、ICパッド11d上に台座部A1を形成する。その後、キャピラリー16をICパッド11d側から素子付きIC11の面11aに対して垂直な方向(図2のX軸方向)に向けて遠ざけることで、台座部A1の一部をプルカットする(台座部A1の一部を引っ張りながら切断する)。こうして、台座部A1と、台座部A1と連続し素子付きIC11の面11aに対して垂直な方向(図2のX軸方向)に向かって延在する棒状部A2とを有するスタッドバンプAを形成する(図2(a)を参照)。なお、棒状部A2は素子付きIC11の面11aに対して垂直な方向に限られず、面11aから離れる方向に延在していればよい。ここで、図2(a)は、台座部A1の一部をプルカットし棒状部A2を形成する様子を示した図である。なお、スタッドバンプAの形成には、公知技術であるスタッドバンプの形成方法を用いることができる。また、図2(a)に示すように、棒状部A2を形成した後に、棒状部A2をレベリングしない。ここで、「レベリング」とは、スタッドバンプの突起した部分を平坦化することをいう。
ICパッド11d上にスタッドバンプAを形成した後に、素子付きIC11の面11aに平行な面11eと配線基板13の面13aとから成る角度αが0度よりも大きく180度よりも小さい状態で、素子付きIC11を配線基板13の面13a側にセラミックブロック12を介して搭載する(図2(b)を参照)。この際、センサー素子11cよりもICパッド11dの方が配線基板13に近い状態で、素子付きIC11を搭載する。また、配線基板13に接しないように、素子付きIC11を搭載する。さらに、スタッドバンプAの台座部A1及び棒状部A2が配線基板13に接しないように、素子付きIC11を搭載する。なお、図2(b)では、角度αが90度の場合を示している。なお、ICパッド11d上にスタッドバンプAを形成した後に、素子付きIC11を配線基板13に搭載する形態を説明したが、素子付きIC11を配線基板13に搭載した後に、ICパッド11d上にスタッドバンプAを形成してもよい。
次に、ボンディングステージ15に、図2(b)に示した素子付きIC11及びセラミックブロック12を搭載した配線基板13を配置する。ボンディングステージ15は、素子付きIC11及びセラミックブロック12を搭載した配線基板13を支持するための板状のステージであり、配線基板13の面13bと接する平坦な面15aを有している。
図2(c)に示すように、ボンディングステージ15の面15a上に、配線基板13の面13bの全面が面15aと接する状態で、素子付きIC11及びセラミックブロック12を搭載した配線基板13を配置する。つまり、素子付きIC11及びセラミックブロック12を搭載した配線基板13をボンディングステージ15の面15aに対して水平に配置する。
次に、突起電極14の一部(スタッドバンプAの棒状部A2)とランド13cとを電気的に接続する。例えば、サイドカットした圧着ツール17を配線基板13の面13aに対して垂直な方向(図2のZ軸方向)から棒状部A2及びランド13cに向かって接近させる(図2(c)を参照)。その後、圧着ツール17の平坦な先端表面17aで棒状部A2の一部をランド13cに押し付けて接触させ、棒状部A2とランド13cとを電気的に接続する(図2(d)を参照)。この際、棒状部A2は変形し、図1に示した接続部A3の形状になる。最後に、圧着ツール17をランド13c側から配線基板13の面13aに対して垂直な方向(図2のZ軸方向)に向かって遠ざける。こうして、ICパッド11dとランド13cとを接続する工程は完了する。なお、圧着ツール17の先端表面17aは、上述のように平坦であってもよいし、例えば溝があってもよい。先端表面17aに凹凸を付けることにより、棒状部A2の一部をランド13cに押し付けた際に先端表面17aの形状が棒状部A2及びランド13cに転写される。よって、棒状部A2とランド13cの接触面積が増大し、接続信頼性が向上する。また、圧着ツール17の材質及び形状は特に限定されるものではない。その後、配線基板13上に接着剤19を介して蓋体18を搭載する。 このようにして、図1に示した電子製品10の製造が完了する。
以上のように、本実施形態に係る電子部品10の製造方法であれば、面11aに対して垂直な方向(つまり、面13aに対して水平な方向)に向かって延在する棒状部A2とランド13cとを、例えば面13aに対して垂直な方向(図2のZ軸方向)に沿って移動可能な圧着ツール17を用いて接続することができる。このため、配線基板13の面13aに対して素子付きIC11を縦置きした場合であっても、FPCを用いることなく、ICパッド11dとランド13cとを接続することができる。ゆえに、FPCを用いた場合と比較して、素子付きIC11と配線基板13とを接続するために要する工程数を少なくすることができるので電子部品の製造コストを下げることができる。また、FPCを用いないので、材料費を抑えることができ、電子部品の製造コストを下げることができる。また、圧着ツール17を用いた接続法は既存技術であるため、接続信頼性を高めることができる。また、FPCを折り曲げるための装置等を新たに導入する必要がなく、圧着ツール17があればよいので、設備投資を抑えることができる。なお、圧着ツール17として、圧着ツール17で棒状部A2をランド13cに接触させた際(図2(d)を参照)、面13aを基準としてサイドカッド部17bの上面17cが素子付きIC11の上面11fよりも高くなるような、サイドカッド部17bを持つ圧着ツール17を用いることが望ましい。このようにすることで、圧着ツール17で棒状部A2をランド13cに接触させる際、圧着ツール17が素子付きIC11に接触してしまう等の不具合の発生を低減させることができる。
(変形例1)
なお、上述の製造方法では、突起電極14として、台座部A1及び台座部A1から突起した棒状部A2を有するスタッドバンプAを形成することを説明したが、これに限定されるものではない。例えば、スタッドバンプAに代えて、台座部B1及び台座部B1から突起した環状部B2を有するスタッドバンプBを突起電極14として用いてもよい(図3を参照)。スタッドバンプBの形成は、スタッドバンプAの場合と同様に、まずICパッド11d上に台座部B1を形成する。次に、スタッドバンプAの場合と同様に、キャピラリー16(図示せず)をICパッド11d側から素子付きIC11の面11aに対して垂直な方向(図3のX軸方向)に向けて遠ざける。その後、キャピラリー16を再度台座部B1に接近させ、キャピラリー16の先端を当該台座部B1に接触させる。こうして、台座部B1と、台座部B1と連続し素子付きIC11の面11aに対して垂直な方向(図3のX軸方向)に向かって立設する環状部B2とを有するスタッドバンプBを形成する(図3(a)、(b)を参照)。なお、環状部B2は素子付きIC11の面11aに対して垂直な方向に限られず、面11aから離れる方向に延在していてもよい。ここで、図3(a)は、素子付きIC11及びスタッドバンプBをX−Z平面で見た図であり、図3(b)は、素子付きIC11及びスタッドバンプBをX−Y平面で見た図である。なお、蓋体18、接着剤19及び第3の電極13dについて、本変形例以降の変形例の説明では図示を省略する。
なお、スタッドバンプBとランド13cとを接続する場合には、圧着ツール17で環状部B2の一部をランド13cに押し付ける。この押し付ける工程は、上述のスタッドバンプAの場合と同じである。図3(c)は、圧着ツール17で環状部B2の一部をランド13cに押し付けた様子を示す図であり、X−Y平面で見た図である。図3(b)、(c)では、センサー素子11cについては記載を省略しているが、本変形例の場合であっても、上述の実施形態の場合と同様にセンサー素子11cは面11aに備わっている。
本変形例の態様であれば、上述のスタッドバンプAを用いた場合と同様の作用効果を得ることができる。また、本変形例の態様であれば、環状部B2を例えば公知技術であるスタッドバンプボンディング法やワイヤーボンディング法を用いて容易に形成することができる。なお、上述のスタッドバンプAの棒状部A2の長さが十分に得られない場合には、環状部B2を有するスタッドバンプBを突起電極14として用いることが有効である。
(変形例2)
また、スタッドバンプAに代えて、スタッドバンプCを突起電極14として用いてもよい(図4を参照)。スタッドバンプAは、台座部A1及び棒状部A2を有しているのに対し、スタッドバンプCは、隣接する2つの台座部C1及び隣接する2つの台座部C1間を連結する連結部C2を有している。スタッドバンプCの形成は、スタッドバンプBの場合と同様に、まずICパッド11d上に台座部C1を形成する。次に、スタッドバンプBの場合と同様に、キャピラリー16(図示せず)をICパッド11d側から素子付きIC11の面11aに対して垂直な方向(図4のX軸方向)に向けて遠ざける。その後、キャピラリー16を隣接する台座部C1に向けて接近させ、キャピラリー16の先端を隣接する台座部C1に接触させる。こうして、隣接する2つの台座部C1及び、台座部C1と連続し素子付きIC11の面11aに対して垂直な方向(図4のX軸方向)に向かって立設する連結部C2とを有するスタッドバンプCを形成する(図4(a)、(b)を参照)。なお、連結部C2は素子付きIC11の面11aに対して垂直な方向に限られず、面11aから離れる方向に延在していてもよい。ここで、図4(a)は、素子付きIC11及びスタッドバンプCをX−Z平面で見た図であり、図4(b)は、素子付きIC11及びスタッドバンプCをX−Y平面で見た図である。図4(b)では、センサー素子11cについては記載を省略しているが、本変形例の場合であっても、上述の実施形態の場合と同様にセンサー素子11cは面11aに備わっている。
なお、スタッドバンプCとランド13cとを接続する場合には、圧着ツール17で連結部C2の一部をランド13cに押し付ける。この押し付ける工程は、上述のスタッドバンプA及びBの場合と同じである。
本変形例の態様であれば、上述のスタッドバンプAを用いた場合と同様の作用効果を得ることができる。また、本変形例の態様であれば、連結部C2を例えば公知技術であるスタッドバンプボンディング法やワイヤーボンディング法を用いて容易に形成することができる。
(変形例3)
また、スタッドバンプAに代えて、スタッドバンプDを突起電極14として用いてもよい(図5を参照)。スタッドバンプAは、単数の台座部A1及び棒状部A2を有しているのに対し、スタッドバンプDは、複数の台座部D1(図5では3段)及び台座部D1と連続し素子付きIC11の面11aに対して垂直な方向(図5のX軸方向)に向かって延在する棒状部D2を有している。スタッドバンプDの形成は、スタッドバンプAの場合と同様に、まず素子付きIC11の面11aに対して垂直な方向(図5のX軸方向)から、素子付きIC11のICパッド11dに向けてキャピラリー16を接近させる。次に、ICパッド11d上に台座部D1を形成し、その後、キャピラリー16をICパッド11d側から素子付きIC11の面11aに対して垂直な方向(図5のX軸方向)に向けて遠ざけることで、台座部D1の一部をプルカットする。こうして形成された台座部D1上に再度同様の手順で台座部D1を複数個形成する。最後に台座部D1の一部をプルカットし棒状部D2を形成する。このようにして、複数の台座部D1が素子付きIC11の面11aから離れる方向に重なって形成されたスタッドバンプDを形成する(図5(a)を参照)。なお、棒状部D2は素子付きIC11の面11aに対して垂直な方向に限られず、面11aから離れる方向に延在していてもよい。ここで、図5(a)は、素子付きIC11及びスタッドバンプDをX−Z平面で見た図である。
なお、スタッドバンプDとランド13cとを接続する場合には、圧着ツール17で棒状部D2の一部をランド13cに押し付ける。この押し付ける工程は、上述のスタッドバンプA、B、Cの場合と同じである。図5(b)は、圧着ツール17で棒状部D2の一部をランド13cに押し付けた様子を示す図であり、X−Z平面で見た図である。図5(b)に示すように、圧着ツール17で棒状部D2の一部をランド13cに押し付けることで棒状部D2の形状は変形し、接続部D3の形状になる。
本変形例の態様であれば、上述のスタッドバンプAを用いた場合と同様の作用効果を得ることができる。また、本変形例の態様であれば、複数の台座部D1が素子付きIC11の面11aから離れる方向に重なって形成されているので、棒状部D2を素子付きIC11の面11aから遠ざけることができる。このため、スタッドバンプDの棒状部D2とランド13cとを接続する際に圧着ツール17が素子付きIC11と接触して素子付きIC11が破損するのを防ぐことができる。
10 電子部品、11 素子付きIC、11a 面、11b 面、11c センサー素子、11d 第1の電極、11e 面、11f 上面、11g 電極、11h ICチップ、12 セラミックブロック、12a 面、13 配線基板、13a 面、13b 面、13c 第2の電極、13d 第3の電極、14 導電部材、15 ボンディングステージ、15a 面、16 キャピラリー、17 圧着ツール、17a 先端表面、17b サイドカット部、17c 上面、18 蓋体、19 接着剤、20 金属電極、60 センサーモジュール、61 FPC、62 スタッドバンプ、α 角度、A スタッドバンプ、A1 台座部、A2 棒状部、A3 接続部、B スタッドバンプ、B1 台座部、B2 環状部、C スタッドバンプ、C1 台座部、C2 台座部、D スタッドバンプ、D1 台座部、D2 棒状部、D3 接続部

Claims (4)

  1. 半導体素子の第1の面に位置する第1の電極に、前記第1の面から突出した突起電極を形成する工程と、
    前記第1の面に平行な面と配線基板の第2の面との交角が0度よりも大きく180度よりも小さい状態で、前記第2の面に前記半導体素子を搭載する工程と、
    前記半導体素子を搭載する工程の後に、前記第2の面に位置する第2の電極に前記突起電極の一部を押し付けて、前記第2の電極と前記突起電極とを接続する工程と、
    を含むことを特徴とする電子部品の製造方法。
  2. 前記突起電極を形成する工程では、前記突起電極として、前記第1の電極に接して設けられた台座部と、前記台座部に設けられた棒状部とを有するスタッドバンプを形成し、
    前記第2の電極と前記突起電極とを接続する工程では、前記第2の電極に前記棒状部を押し付けることを特徴とする請求項1に記載の電子部品の製造方法。
  3. 前記突起電極を形成する工程では、前記突起電極として、前記第1の電極に接して設けられた台座部と、前記台座部に設けられた環状部とを有するスタッドバンプを形成し、
    前記第2の電極と前記突起電極とを接続する工程では、前記第2の電極に前記環状部を押し付けることを特徴とする請求項1に記載の電子部品の製造方法。
  4. 前記突起電極を形成する工程では、前記第1の面から離れる方向に複数の前記台座部を重ねて形成することを特徴とする請求項2または請求項3に記載の電子部品の製造方法。
JP2012047693A 2012-03-05 2012-03-05 電子部品の製造方法 Pending JP2013183115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012047693A JP2013183115A (ja) 2012-03-05 2012-03-05 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012047693A JP2013183115A (ja) 2012-03-05 2012-03-05 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2013183115A true JP2013183115A (ja) 2013-09-12

Family

ID=49273542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012047693A Pending JP2013183115A (ja) 2012-03-05 2012-03-05 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2013183115A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10509051B2 (en) 2015-01-21 2019-12-17 Denso Corporation Physical quantity sensor and manufacturing method therefor
WO2020161937A1 (ja) * 2019-02-05 2020-08-13 パナソニックIpマネジメント株式会社 センサ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10509051B2 (en) 2015-01-21 2019-12-17 Denso Corporation Physical quantity sensor and manufacturing method therefor
WO2020161937A1 (ja) * 2019-02-05 2020-08-13 パナソニックIpマネジメント株式会社 センサ装置
WO2020162436A1 (ja) * 2019-02-05 2020-08-13 パナソニックIpマネジメント株式会社 センサ装置
JPWO2020162436A1 (ja) * 2019-02-05 2021-12-16 パナソニックIpマネジメント株式会社 センサ装置
US11885621B2 (en) 2019-02-05 2024-01-30 Panasonic Intellectual Property Management Co., Ltd. Sensor device

Similar Documents

Publication Publication Date Title
US8154119B2 (en) Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
US9263395B2 (en) Sensor having damping
JP6073529B2 (ja) ボンドワイヤの基板外キンク形成
JP2011146519A (ja) 半導体装置及びその製造方法
JP2008051628A (ja) 多軸ジャイロセンサ
JP2013183115A (ja) 電子部品の製造方法
JP2013183083A (ja) 電子部品の製造方法
US20170186801A1 (en) Microelectronic package with horizontal and vertical interconnections
JPWO2009034983A1 (ja) 磁気センサモジュール
JP2016039190A (ja) 半導体装置
JP5154275B2 (ja) 磁気センサパッケージ
JP2002158258A (ja) 半導体装置、及び半導体装置の製造方法
WO2009119346A1 (ja) 磁気センサパッケージ
JP4765673B2 (ja) 電子デバイスの製造方法および電子デバイス
KR101958132B1 (ko) 탄성파 장치 및 그 제조 방법
US8222726B2 (en) Semiconductor device package having a jumper chip and method of fabricating the same
JP2014158157A (ja) 圧電デバイス
TW201428902A (zh) 半導體裝置及其製法
US9117871B2 (en) Multi-axial acceleration sensor and method of manufacturing the same
KR20130030935A (ko) 반도체 장치
JP5651977B2 (ja) 加速度センサの製造方法
KR20110124094A (ko) 수직형 칩을 갖는 반도체 패키지 제조방법
JP2008003011A (ja) 圧電デバイスおよびその製造方法
JP2007103735A (ja) 半導体装置
JP5572259B2 (ja) 物理量センサ装置とその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107