JP2016039190A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016039190A JP2016039190A JP2014159903A JP2014159903A JP2016039190A JP 2016039190 A JP2016039190 A JP 2016039190A JP 2014159903 A JP2014159903 A JP 2014159903A JP 2014159903 A JP2014159903 A JP 2014159903A JP 2016039190 A JP2016039190 A JP 2016039190A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- hollow body
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Abstract
【課題】データの取得が可能であり、かつより小型の半導体装置を提供する。【解決手段】中空体(2)は、回路基板(1)に近いほど中空体(2)の側壁(16)が薄くなるように傾斜した内壁(11)を有しており、半導体装置(50)の上面視において、回路基板(1)の外形(12)と中空体(2)の外形(13)とが同一であり、かつ、内壁(11)の少なくとも一部と半導体チップ(3)とが領域(14R)および(14L)にて重なっている。【選択図】図1
Description
本発明は、回路基板に設けられた半導体チップおよびボンディングワイヤが、開口部を有する中空体によって囲われてなる半導体装置に関する。
温度、気圧、または湿度といったデータ(物理データとも言う)の取得が可能な半導体装置として、MEMS(Micro Electro Mechanical System)等に代表される半導体チップを用いたものが知られている。MEMSとは、機械部品と電子回路とを融合し、微細部品を形成した微小電子機械部品である。
上記半導体装置において、半導体チップは、中空の構造を有している半導体パッケージに搭載される。そして、該中空の構造の外形を構成する中空体に、データを取得するための開口部を設けることにより、この半導体装置を実現することができる。この半導体チップは、取得したデータに基づいてセンシングを行う機能を有するものである。
特に、近年、高密度の実装を必要とする、スマートフォンおよびタブレットPC(Personal Computer)といったモバイル端末に、上記半導体装置を採用することが増えている。これに伴い、より小さく、より堅牢であり、かつより信頼性の高い上記半導体装置を、より安価で大量に製造することが、市場より求められている。
従来、市場に流通している上記半導体装置として、下記(A)および(B)の2種類の構造が挙げられる。
(A)通常基板と金属蓋(中空体)との組み合わせを有する構造の半導体装置。
(B)キャビティ基板(凹状加工が施された基板)と平板の蓋との組み合わせを有する構造の半導体装置。
(A)通常基板と金属蓋(中空体)との組み合わせを有する構造の半導体装置。
(B)キャビティ基板(凹状加工が施された基板)と平板の蓋との組み合わせを有する構造の半導体装置。
図8は、上記(A)の半導体装置の構成を示す斜視図である。なお、図8では、金属蓋によって囲われた領域の構造を図示するため、一部金属蓋の図示を省略している。
図8に示す半導体装置100は、回路基板101に設けられた半導体チップ103およびボンディングワイヤ105が、金属蓋107によって囲われてなるものである。
半導体装置100では、金属蓋107がボンディングワイヤ105に接触しないよう、大きな金属蓋107を使用する必要がある。これにより、半導体装置100を十分に小型化することが難しいという問題が発生する(図9参照)。
また、半導体装置100では、金属蓋107の表面に絶縁加工を施して、金属蓋107に絶縁性を持たせる必要がある。これにより、半導体装置100では、製造コストが増大するという問題が発生する。
図10は、上記(B)の半導体装置の構成を示す斜視図である。なお、図10では、キャビティ基板内の構造を図示するため、一部平板の蓋の図示を省略している。
図10に示す半導体装置200は、回路基板部201に設けられた半導体チップ203およびボンディングワイヤ205が、基板くり抜き部208および平板の蓋209によって囲われてなるものである。回路基板部201および基板くり抜き部208が、キャビティ基板を構成している。
半導体装置200では、ボンディングワイヤ205を回路基板部201および半導体チップ203にボンディングするときに、ワイヤボンディング冶具211(キャピラリ等)が基板くり抜き部208に接触しないよう大きなキャビティ基板を使用する必要がある。これにより、半導体装置200を十分に小型化することが難しいという問題が発生する(図11参照)。
ワイヤボンディング接続の替わりに、フリップチップ接続を採用することで、上記の諸問題を解消することが可能である。しかしながら、フリップチップ接続を採用した場合、このフリップチップ接続自体が半導体装置の製造コストの増大を招く。
また、特許文献1には、データを取得するための開口部を有していないが、半導体装置が開示されている。特許文献1に開示されている半導体装置は、支持基板の上面視の外形形状と樹脂キャップの上面視の外形形状とが同じであり、樹脂キャップの内壁がテーパ形状である。具体的に、該テーパ形状は、支持基板に近いほど樹脂キャップが薄くなるように傾斜した形状である。
特許文献1に開示されている半導体装置は、ボンディングワイヤと樹脂キャップの内壁との間隔が大き過ぎるため、小型化が不十分であるという問題が発生する。
本発明は、上記の課題に鑑みて為されたものであり、その目的は、データの取得が可能であり、かつより小型の半導体装置を提供することにある。
上記の課題を解決するために、本発明の一態様に係る半導体装置は、回路基板と、上記回路基板に搭載されている第1半導体チップと、上記回路基板と上記第1半導体チップとを電気的に接続する少なくとも1つのボンディングワイヤと、上記第1半導体チップおよび上記ボンディングワイヤを囲うように上記回路基板に搭載されており、貫通孔を有している中空体と、を備えており、上記中空体は、上記回路基板に近いほど該中空体の側壁が薄くなるように傾斜した内壁を有しており、上面視において、上記回路基板の外形と上記中空体の外形とが同一であり、かつ、上記内壁の少なくとも一部と上記第1半導体チップとが重なっていることを特徴としている。
本発明の一態様によれば、データの取得が可能であり、かつより小型の半導体装置を提供することができるという効果を奏する。
〔概要〕
本発明の半導体装置では、絶縁性材料で構成された中空体の内壁をテーパ形状とすることで、中空体とボンディングワイヤとの間隔をできるだけ小さくする、もしくはこれらを接触させるような配置が可能となる。中空体の天面は、製造工程〜実装工程における半導体装置の天面の吸着ハンドリングのため、一定の強度が必要であるが、このテーパ形状を有することで、半導体装置の天面は一定の強度を有することができる。また、回路基板と中空体とを接着する接着材も、中空体を保持し、中空体の強度をアップさせるように設けることにより、ギリギリまで小さくした中空体であっても強度を有する半導体装置の提供が可能となる。
本発明の半導体装置では、絶縁性材料で構成された中空体の内壁をテーパ形状とすることで、中空体とボンディングワイヤとの間隔をできるだけ小さくする、もしくはこれらを接触させるような配置が可能となる。中空体の天面は、製造工程〜実装工程における半導体装置の天面の吸着ハンドリングのため、一定の強度が必要であるが、このテーパ形状を有することで、半導体装置の天面は一定の強度を有することができる。また、回路基板と中空体とを接着する接着材も、中空体を保持し、中空体の強度をアップさせるように設けることにより、ギリギリまで小さくした中空体であっても強度を有する半導体装置の提供が可能となる。
〔実施の形態1〕
図1は、本実施の形態に係る半導体装置50の構成を示す図である。
図1は、本実施の形態に係る半導体装置50の構成を示す図である。
具体的に、図1の(a)は、全ての中空体2を図示した斜視図である。図1の(b)は、中空体2によって囲われた領域の構造を図示するため、一部中空体2の図示を省略した斜視図(3次元カットモデル)である。図1の(c)は、図1の(a)のX−X線断面図である。
図1の(a)〜(c)に示す半導体装置50は、回路基板1、中空体2、半導体チップ(第1半導体チップ)3、ボンディングワイヤ5、および接着材10を備えている。また、中空体2は、開口部(貫通孔)6を有している。
回路基板1は、半導体チップ3が搭載される面である主面、および主面の裏側にあたる裏面を有している。
回路基板1の主面は、図示しない絶縁層によって被覆された配線層を有している。回路基板1の裏面は、図示しない絶縁層によって被覆された配線層を有していてもよい。
回路基板1の構成は特に限定されず、該構成の一例として、ガラスエポキシ材、BTレジン、およびポリイミド等の有機絶縁基材に銅配線をパターニングし、該銅配線をソルダーレジストによって被覆したものが挙げられる。但し、該絶縁層についても、ソルダーレジストに限定されない。
半導体チップ3は、例えばMEMSであるが、これに限定されず、任意の半導体チップを用いることができる。
半導体チップ3は、図示しない接着層を介して、回路基板1の主面に搭載されている。該接着層には特に限定は無く、該接着層の供給形態にも特に限定は無く、該接着層は固体および液体のいずれであってもよい。該接着層として、ペースト状接着材、シート状接着材、および異方導電性フィルム等を用いることができる。
ボンディングワイヤ5は、回路基板1と半導体チップ3とを電気的に接続するものである。ボンディングワイヤ5は、例えば金線からなる。
図1の(a)〜(c)に示す半導体装置50は、ボンディングワイヤ5を複数有している。そして、複数のボンディングワイヤ5を用いたワイヤボンディング接続によって、回路基板1と半導体チップ3とが複数箇所にて電気的に接続されている。
回路基板1と半導体チップ3との電気的接続には、ワイヤボンディング接続の他にも、フリップチップ接続が適用可能である。しかしながら、フリップチップ接続は、適用可能範囲が制限されることになる。具体的に、半導体装置が、積層された複数の半導体チップを備えている場合、フリップチップ接続は、各半導体チップを回路基板に電気的に接続する接続に対してしか適用できない。
中空体2は、半導体チップ3およびボンディングワイヤ5を囲うように回路基板1に搭載されている。中空体2は、接着材10によって、回路基板1に接着されている。
中空体2を構成する材料は、特に限定されず、あらゆる有機樹脂材料を適用することが可能である。その一方で、一般的な半導体パッケージと同等の難燃性を持ち、かつ長期に亘り半導体チップの信頼性を損なわないようにするためには、中空体2を構成する材料として、塩素イオンおよび硫酸イオン等の不純物の含有量が少ない材料を用いることが好ましい。
中空体2の製造方法に応じて、中空体2は、1種類の絶縁性材料によって構成されていてもよいし、2種類以上の絶縁性材料によって構成されていてもよい。但し、中空体2が2種類以上の絶縁性材料によって構成されている場合、2種類以上の絶縁性材料として、相互の接着力が十分大きなものを選択する必要がある。
中空体2の製造方法としては、金型を用いて定型封止する方法、3Dプリンター等を用いる方法、加工機によって直方体の材料を切削する方法等、様々な方法が挙げられ、ここに列挙した以外の方法であってもよい。但し、半導体チップ3とボンディングワイヤ5との間隔を十分小さくする場合、中空体2の内壁11の形状を高精度に形成する必要がある。この場合は、金型を用いて定型封止する方法を適用するのが好ましい。
中空体2は、データ(温度、気圧、または湿度等)を取得するための開口部6を有している。開口部6の直下に半導体チップ3が位置していることが好ましい。図1に示す中空体2は、開口部6を1つ有しているが、中空体2は開口部6を2つ以上有していてもよい。
ここで、中空体2は、内壁11を有している。内壁11は、テーパ形状であり、具体的には、図1の(c)に示すとおり、回路基板1に近いほど中空体2の側壁16が薄くなるように傾斜している。
また、半導体装置50の上面視において、回路基板1の外形12と中空体2の外形13とが同一である。半導体装置50の上面図では、回路基板1の外形12と中空体2の外形13とが完全に重なり、回路基板1の外形12と中空体2の外形13との大小関係が視認できない。そこで、半導体装置50の上面図の替わりに、図1の(a)に示す斜視図を参照して説明した。
さらに、半導体装置50の上面視において、内壁11と半導体チップ3とが、領域14Rおよび14Lにて重なっている(内壁の少なくとも一部と半導体チップとが重なっている)。半導体装置50の上面図では、中空体2で半導体チップ3が隠れてしまい、内壁11と半導体チップ3との重なりを視認することは困難である。そこで、半導体装置50の上面図の替わりに、図1の(c)に示す断面図を参照して説明した。
接着材10は、回路基板1と中空体2との間に介在しており、回路基板1と中空体2とを接着するものである。接着材10による接着箇所が、ボンディングワイヤ5の近傍になるため、接着材10は、塩素イオンおよび硫酸イオン等の不純物の含有量が少ない材料を用いることが好ましい。具体的に、接着材10は、塩素を主とするハロゲン系のイオン性不純物および硫酸系のイオン性不純物を含む不純物の総含有量が100ppm以下であるのが好ましい。但し、接着材10は、固体および液体のいずれであってもよく、特に限定は無い。
「イオン性不純物」に関し、半導体パッケージ材料の中で、半導体の腐食に影響を与える有名な物質が、塩素を主とするハロゲンや、硫酸イオンだと知られている。
回路基板1に形成される外部電極端子について特に限定は無い。
半導体装置50では、半導体装置50の上面視において、回路基板1の外形12と中空体2の外形13とが同一であり、かつ、内壁11と半導体チップ3とが、領域14Rおよび14Lにて重なっている。このため、ボンディングワイヤ5と内壁11との間隔を従来技術に増して小さくすることができるため、より小型の半導体装置を実現することができる。すなわち、中空体2を有する半導体装置をより小型化することと、ボンディングワイヤ5と内壁11との間隔を最低限確保することという、相反する2つの目的を達成することができる。
また、半導体装置50では、半導体装置50の上面視において、回路基板1の外形12と中空体2の外形13とが同一である。このため、回路基板1と中空体2との間に段差が形成されない。この結果、例えば半導体装置50の製造メーカー側でのハンドリングおよびユーザー側でのハンドリングに際して、回路基板1および/または中空体2に外力が加わっても、中空体2が回路基板1から剥離しにくい。
〔実施の形態2〕
図2は、本実施の形態に係る半導体装置51の構成を示す断面図である。
図2は、本実施の形態に係る半導体装置51の構成を示す断面図である。
図2に示す半導体装置51は、2つの半導体チップ3および4を備えている点が、図1に示す半導体装置50と異なっている。本実施の形態では、例外として、半導体チップ3は第2半導体チップに対応することとなる。
半導体チップ(第1半導体チップ)4は、例えばMEMSであるが、これに限定されず、任意の半導体チップを用いることができる。
半導体チップ4は、半導体チップ(第2半導体チップ)3に載せられている。半導体チップ4は、半導体チップ3と同じく、ボンディングワイヤ5によって、回路基板1と電気的に接続されている。
半導体装置51は、複数の半導体チップ3および4がいずれも、ボンディングワイヤ5によるワイヤボンディング接続のみによって、回路基板1と電気的に接続されている。
〔実施の形態3〕
図3は、本実施の形態に係る半導体装置52の構成を示す断面図である。
図3は、本実施の形態に係る半導体装置52の構成を示す断面図である。
図3に示す半導体装置52は、半導体チップ3が、バンプ15によって、回路基板1と電気的に接続されている点が、図2に示す半導体装置51と異なっている。
半導体装置52の、複数の半導体チップ3および4は、ボンディングワイヤ5によるワイヤボンディング接続によって回路基板1と電気的に接続されている半導体チップ4と、フリップチップ接続によって回路基板1と電気的に接続されている半導体チップ3とを含んでいる。
〔実施の形態4〕
図4の(a)は、本実施の形態に係る半導体装置53の構成を示す断面図であり、図4の(b)は、本実施の形態に係る半導体装置53の構成を示す上面図である。図4の(b)では、中空体2によって囲われた領域の構造を図示するため、中空体2の図示を省略している。
図4の(a)は、本実施の形態に係る半導体装置53の構成を示す断面図であり、図4の(b)は、本実施の形態に係る半導体装置53の構成を示す上面図である。図4の(b)では、中空体2によって囲われた領域の構造を図示するため、中空体2の図示を省略している。
図4の(a)および(b)に示す半導体装置53は、ボンディングワイヤ5が図4の(a)および(b)に示すように設けられている点が、図1に示す半導体装置50と異なっている。
図4の(b)に示すとおり、半導体チップ3の上面視において、半導体チップ3の外形は矩形である。そして、ボンディングワイヤ5は、該矩形における対向する2辺(図4の(b)中、左側の辺および右側の辺)に沿って各辺に3つずつ、該矩形における別の対向する2辺(図4の(b)中、上側の辺および下側の辺)に沿って各辺に1つずつ配置されている。
〔実施の形態5〕
図5の(a)は、本実施の形態に係る半導体装置54の構成を示す断面図であり、図5の(b)は、本実施の形態に係る半導体装置54の構成を示す上面図である。図5の(b)では、中空体2によって囲われた領域の構造を図示するため、中空体2の図示を省略している。
図5の(a)は、本実施の形態に係る半導体装置54の構成を示す断面図であり、図5の(b)は、本実施の形態に係る半導体装置54の構成を示す上面図である。図5の(b)では、中空体2によって囲われた領域の構造を図示するため、中空体2の図示を省略している。
図5の(a)および(b)に示す半導体装置54は、ボンディングワイヤ5が図5の(a)および(b)に示すように設けられている点が、図4に示す半導体装置53と異なっている。
図5の(b)に示すとおり、半導体チップ3の上面視において、半導体チップ3の外形は矩形である。そして、ボンディングワイヤ5は、該矩形における隣接する2辺(図5の(b)中、右側の辺および下側の辺)に沿って各辺に4つずつ配置されている。一方、ボンディングワイヤ5は、該矩形における別の隣接する2辺(図5の(b)中、左側の辺および上側の辺)に沿って配置されていない。
半導体装置54では、上記矩形における別の隣接する2辺(図5の(b)中、左側の辺および上側の辺)近傍に、ボンディングワイヤ5を搭載するための領域を設ける必要がない。このため、半導体装置54は、半導体装置53よりも小型化が可能である。すなわち、半導体装置54の横幅54hを半導体装置53の横幅53hより小さくし、半導体装置54の縦幅54vを半導体装置53の縦幅53vより小さくすることができる。
なお、半導体装置54では、ボンディングワイヤ5が、該矩形における1辺のみに沿って配置されていてもよい。いずれにしても、半導体装置54を実現するためには、半導体チップ3の開発の段階から、協調設計が必要となる。
〔実施の形態6〕
図6は、本実施の形態に係る半導体装置55の構成を示す断面図である。
図6は、本実施の形態に係る半導体装置55の構成を示す断面図である。
図6に示す半導体装置55は、接着材10によって、中空体2の側壁16が補強されている点が、図1に示す半導体装置50と異なっている。側壁16は、内壁11を含んでいる。
半導体装置55は、接着材10を半導体装置50より多く塗布することによって実現可能である。
半導体装置55では、接着材10が、内壁11のテーパ形状によって側壁16が薄くなっている箇所(回路基板1側)を補強するように設けられている。半導体装置55を実現するためには、接着材10は液体であることが必要である。
半導体装置55は、接着材10が、内壁11を含む中空体2の側壁16を補強するように設けられている。この構成は、特に、側壁16が薄くなっている箇所(回路基板1側)を補強するのに好適である。
図6に示す半導体装置55の構成によれば、半導体装置を小型化しても、十分な強度を実現することができる。
〔実施の形態7〕
図7は、本実施の形態に係る半導体装置56の構成を示す断面図である。
図7は、本実施の形態に係る半導体装置56の構成を示す断面図である。
図7に示す半導体装置56は、接着材10によって、回路基板1とボンディングワイヤ5との接続部分17が補強されている点が、図6に示す半導体装置55と異なっている。接着材10はさらに、半導体チップ3の側面にまで達している。
半導体装置56は、接着材10を半導体装置55より多く塗布することによって実現可能である。
半導体装置56では、接着材10が、半導体チップ3の側面(表面)の一部、および、上記接続部分17に設けられている。この構成は、特に、該接続部分17を補強するのに好適である。
図7に示す半導体装置56の構成によっても、半導体装置を小型化しても、十分な強度を実現することができる。
〔まとめ〕
本発明の一態様に係る半導体装置は、回路基板と、上記回路基板に搭載されている第1半導体チップ(半導体チップ3、半導体チップ4)と、上記回路基板と上記第1半導体チップとを電気的に接続する少なくとも1つのボンディングワイヤと、上記第1半導体チップおよび上記ボンディングワイヤを囲うように上記回路基板に搭載されており、貫通孔(開口部6)を有している中空体と、を備えており、上記中空体は、上記回路基板に近いほど該中空体の側壁が薄くなるように傾斜した内壁を有しており、上面視において、上記回路基板の外形と上記中空体の外形とが同一であり、かつ、上記内壁の少なくとも一部と上記第1半導体チップとが重なっている。
本発明の一態様に係る半導体装置は、回路基板と、上記回路基板に搭載されている第1半導体チップ(半導体チップ3、半導体チップ4)と、上記回路基板と上記第1半導体チップとを電気的に接続する少なくとも1つのボンディングワイヤと、上記第1半導体チップおよび上記ボンディングワイヤを囲うように上記回路基板に搭載されており、貫通孔(開口部6)を有している中空体と、を備えており、上記中空体は、上記回路基板に近いほど該中空体の側壁が薄くなるように傾斜した内壁を有しており、上面視において、上記回路基板の外形と上記中空体の外形とが同一であり、かつ、上記内壁の少なくとも一部と上記第1半導体チップとが重なっている。
上記の構成によれば、ボンディングワイヤと内壁との間隔を従来技術に増して小さくすることができるため、より小型の半導体装置を実現することができる。すなわち、中空体を有する半導体装置をより小型化することと、ボンディングワイヤと内壁との間隔を最低限確保することという、相反する2つの目的を達成することができる。
また、上記の構成によれば、回路基板と中空体との間に段差が形成されない。この結果、例えば半導体装置の製造メーカー側でのハンドリングおよびユーザー側でのハンドリングに際して、回路基板および/または中空体に外力が加わっても、中空体が回路基板から剥離しにくい。
また、本発明の別の態様に係る半導体装置において、上記中空体は、少なくとも1種類の絶縁性材料によって構成されている。
また、本発明の別の態様に係る半導体装置において、上記第1半導体チップは、MEMSである。
また、本発明の別の態様に係る半導体装置は、上記第1半導体チップを複数備えており、複数の上記第1半導体チップはいずれも、上記ボンディングワイヤによるワイヤボンディング接続のみによって、上記回路基板と電気的に接続されている。
また、本発明の別の態様に係る半導体装置は、フリップチップ接続によって上記回路基板と電気的に接続されている第2半導体チップ(半導体チップ3)をさらに備えている。
また、本発明の別の態様に係る半導体装置は、上記ボンディングワイヤを複数備えており、上記第1半導体チップの上面視において、該第1半導体チップの外形は矩形であり、複数の上記ボンディングワイヤの全ては、上記矩形における1辺に沿って配置されているか、または、該矩形における隣接する2辺に沿って配置されている。
上記の構成によれば、上記矩形におけるボンディングワイヤが配置されない辺近傍に、ボンディングワイヤを搭載するための領域を設ける必要がない。このため、半導体装置のさらなる小型化が可能である。
また、本発明の別の態様に係る半導体装置は、上記回路基板と上記中空体との間に、該回路基板と該中空体とを接着する接着材を備えている。
また、本発明の別の態様に係る半導体装置において、上記接着材は、上記側壁を補強するように設けられている。
上記の構成によれば、半導体装置を小型化しても、十分な強度を実現することができる。この構成は、特に、側壁が薄くなっている箇所(回路基板側)を補強するのに好適である。
また、本発明の別の態様に係る半導体装置において、上記接着材は、上記第1半導体チップの表面の一部、および、上記回路基板と上記ボンディングワイヤとの接続部分に設けられている。
上記の構成によれば、半導体装置を小型化しても、十分な強度を実現することができる。この構成は、特に、回路基板とボンディングワイヤとの接続部分を補強するのに好適である。
また、本発明の別の態様に係る半導体装置は、上記接着材の、塩素を主とするハロゲン系のイオン性不純物および硫酸系のイオン性不純物を含む不純物の総含有量が100ppm以下である。
上記の構成によれば、一般的な半導体パッケージと同等の難燃性を持ち、かつ長期に亘り半導体チップの信頼性を損なわないように構成された半導体装置を実現することができる。
本発明の各態様によれば、ギリギリまで小さくした中空体で形成された半導体装置であっても十分な強度を有する半導体装置の提供が実現可能となる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
本発明は、回路基板に設けられた半導体チップおよびボンディングワイヤが、開口部を有する中空体によって囲われてなる半導体装置に利用することができる。
1 回路基板
2 中空体
3 半導体チップ(第1半導体チップ、第2半導体チップ)
4 半導体チップ(第1半導体チップ)
5 ボンディングワイヤ
6 開口部(貫通孔)
10 接着材
11 内壁
12 回路基板の外形
13 中空体の外形
14Rおよび14L 内壁と半導体チップとが重なっている領域
16 側壁
50、51、52、53、54、55、および56 半導体装置
2 中空体
3 半導体チップ(第1半導体チップ、第2半導体チップ)
4 半導体チップ(第1半導体チップ)
5 ボンディングワイヤ
6 開口部(貫通孔)
10 接着材
11 内壁
12 回路基板の外形
13 中空体の外形
14Rおよび14L 内壁と半導体チップとが重なっている領域
16 側壁
50、51、52、53、54、55、および56 半導体装置
Claims (5)
- 回路基板と、
上記回路基板に搭載されている第1半導体チップと、
上記回路基板と上記第1半導体チップとを電気的に接続する少なくとも1つのボンディングワイヤと、
上記第1半導体チップおよび上記ボンディングワイヤを囲うように上記回路基板に搭載されており、貫通孔を有している中空体と、を備えており、
上記中空体は、上記回路基板に近いほど該中空体の側壁が薄くなるように傾斜した内壁を有しており、
上面視において、上記回路基板の外形と上記中空体の外形とが同一であり、かつ、上記内壁の少なくとも一部と上記第1半導体チップとが重なっていることを特徴とする半導体装置。 - 上記中空体は、少なくとも1種類の絶縁性材料によって構成されていることを特徴とする請求項1に記載の半導体装置。
- 上記第1半導体チップは、MEMS(Micro Electro Mechanical System)であることを特徴とする請求項1または2に記載の半導体装置。
- 上記第1半導体チップを複数備えており、
複数の上記第1半導体チップはいずれも、上記ボンディングワイヤによるワイヤボンディング接続のみによって、上記回路基板と電気的に接続されていることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。 - フリップチップ接続によって上記回路基板と電気的に接続されている第2半導体チップをさらに備えていることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014159903A JP2016039190A (ja) | 2014-08-05 | 2014-08-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014159903A JP2016039190A (ja) | 2014-08-05 | 2014-08-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016039190A true JP2016039190A (ja) | 2016-03-22 |
Family
ID=55530057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014159903A Pending JP2016039190A (ja) | 2014-08-05 | 2014-08-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016039190A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018023204A (ja) * | 2016-08-02 | 2018-02-08 | 日鉄住金テックスエンジ株式会社 | 電機子巻線の型取り用治具及びその作製方法 |
US20180172531A1 (en) * | 2016-12-20 | 2018-06-21 | Rohm Co., Ltd. | Sensor module and method of making the same |
-
2014
- 2014-08-05 JP JP2014159903A patent/JP2016039190A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018023204A (ja) * | 2016-08-02 | 2018-02-08 | 日鉄住金テックスエンジ株式会社 | 電機子巻線の型取り用治具及びその作製方法 |
US20180172531A1 (en) * | 2016-12-20 | 2018-06-21 | Rohm Co., Ltd. | Sensor module and method of making the same |
JP2018101684A (ja) * | 2016-12-20 | 2018-06-28 | ローム株式会社 | センサモジュールおよびその製造方法 |
US10794784B2 (en) * | 2016-12-20 | 2020-10-06 | Rohm Co., Ltd. | Sensor module and method of making the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9899249B2 (en) | Fabrication method of coreless packaging substrate | |
US9607963B2 (en) | Semiconductor device and fabrication method thereof | |
JP2010016030A (ja) | 電子部品 | |
US9476949B2 (en) | Semiconductor device provided with direction sensor elements | |
CN110677793B (zh) | 麦克风封装结构 | |
JP3173006U (ja) | センサ素子 | |
US9716060B2 (en) | Package structure with an embedded electronic component and method of fabricating the package structure | |
US20150380359A1 (en) | Semiconductor package including marking layer | |
CN104418292A (zh) | Mems器件 | |
TWI559464B (zh) | 封裝模組及其基板結構 | |
JP2008091523A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016039190A (ja) | 半導体装置 | |
KR20180045842A (ko) | 칩 패키징 구조 및 관련된 인너 리드 본딩 방법 | |
US10760930B2 (en) | Sensor package, method of manufacturing the same, and method of manufacturing lid structure | |
JP2008026183A (ja) | Ic一体型加速度センサ | |
JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
WO2016021397A1 (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
JP5376490B2 (ja) | 電子部品パッケージの製造方法 | |
JP2008277954A (ja) | パッケージデバイス | |
JP2016063002A (ja) | 半導体装置およびその製造方法 | |
US9289846B2 (en) | Method for fabricating wire bonding structure | |
US8836134B2 (en) | Semiconductor stacked package and method of fabricating the same | |
US11984385B2 (en) | Lead frame structure and manufacturing method thereof | |
JP5804762B2 (ja) | 圧電デバイス | |
US20220254705A1 (en) | Lead frame structure and manufacturing method thereof |