CN105575889B - 制造三维集成电路的方法 - Google Patents

制造三维集成电路的方法 Download PDF

Info

Publication number
CN105575889B
CN105575889B CN201510710791.1A CN201510710791A CN105575889B CN 105575889 B CN105575889 B CN 105575889B CN 201510710791 A CN201510710791 A CN 201510710791A CN 105575889 B CN105575889 B CN 105575889B
Authority
CN
China
Prior art keywords
substrate
metal layer
packaging unit
bonding
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510710791.1A
Other languages
English (en)
Other versions
CN105575889A (zh
Inventor
杨之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Middle East FZE
Original Assignee
Princo Middle East FZE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Middle East FZE filed Critical Princo Middle East FZE
Publication of CN105575889A publication Critical patent/CN105575889A/zh
Application granted granted Critical
Publication of CN105575889B publication Critical patent/CN105575889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Abstract

本发明涉及一种制造三维集成电路的方法，所述方法包括：提供一基板；于该基板上形成至少一金属层以及至少一介电层；于该金属层上形成若干个电性连接点；切割以产生若干个封装单元，每一封装单元贴附在一切割后基板上；反转每一封装单元并将每一反转的封装单元接合至一线路基板之一表面上以形成一整合线路板；以及移除各每一反转的封装单元之切割后基板。本发明可以便于进行组装程序。

Description

制造三维集成电路的方法
技术领域
本发明涉及制程领域，特别是涉及一种制造三维集成电路的方法。
背景技术
三维集成电路(three-dimensional integrated circuit；3D IC，又称三维芯片)是指将若干个芯片垂直堆栈，并以硅穿孔 (Through-Silicon Via；TSV)进行电性连接的结构。
三维集成电路主要包括上芯片(top die)、硅中介层(silicon interposer)以及高密度内连线(High Density Interconnect；HDI) 基板由上而下堆栈而成。在制造三维集成电路的过程中，高密度内连线基板不能提供足够的扇出数，使得上芯片无法直接设置于高密度内连线基板上。因此，在制造三维集成电路的过程中，首先需制造硅中介层，然后硅中介层与上芯片接合后再与高密度内连线基板接合，上芯片必须透过中介层设置于高密度内连线基板上。
因此需要针对现有技术中上芯片无法直接设置于高密度内连线基板上的问题提出解决方法。
发明内容
本发明的目的在于提供一种制造三维集成电路的方法，其能解决现有技术中上芯片无法直接设置于高密度内连线基板上的问题。
为解决上述问题，本发明提供的一种制造三维集成电路的方法包括：提供一基板；于该基板上形成至少一金属层以及至少一介电层；于该金属层上形成若干个电性连接点；切割以产生若干个封装单元，每一封装单元贴附在一切割后基板上；反转每一封装单元并将每一反转的封装单元接合至一线路基板之一表面上以形成一整合线路板，其中该整合线路板包括一高密度接点区域以及一低密度接点区域，该高密度接点区域包括各每一反转的封装单元之一外表面的区域，该低密度接点区域包括各每一反转的封装单元未覆盖的区域；以及移除各每一反转的封装单元之切割后基板。
本发明之制造三维集成电路的方法包括：提供一第一载板；于该第一载板上形成至少一金属层以及至少一介电层；于该金属层上形成若干个电性连接点以产生一封装单元；反转该封装单元，并将该反转的封装单元接合至一第二载板之一表面上；移除该第一载板，并将一增层膜贴附至该反转的封装单元上，以使该反转的封装单元嵌入于该增层膜中；以及移除该第二载板，其中该增层膜及嵌入于该增层膜中之该反转的封装单元形成一整合线路板，该整合线路板包括一高密度接点区域以及一低密度接点区域，该高密度接点区域包括该反转的封装单元之一外表面的区域，该低密度接点区域包括该反转的封装单元之该外表面的区域。
本发明之制造三维集成电路的方法包括：于一第一载板上形成若干个封装单元，每一封装单元包括至少一金属层以及至少一介电层；执行一覆晶接合以将若干个上芯片连接至这些封装单元；对这些上芯片进行一晶圆模封以形成一模封后上晶圆；执行一覆晶接合以将该模封后上晶圆连接至一第二载板之一表面上；以及移除该第一载板。
本发明之制造三维集成电路的方法可以将高密度薄膜基板与低密度的增层板互相接合，使本案的三维封装结构兼具高密度扇出(Fan-out)布线能力又易于夹持，便于进行组装程序。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1A至图1H为根据本发明一实施例之制造三维集成电路的方法。
图2A至图2F为根据本发明另一实施例之制造三维集成电路的方法。
图3A至图3H为根据本发明又一实施例之制造三维集成电路的方法。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。
请参阅图1A至图1H，图1A至图1H为根据本发明一实施例之制造三维集成电路的方法。
于图1A中，提供一基板100。基板100可以包括但不限于玻璃基板或金属基板。基板100为一耐温高之强固材料，其材料融化温度或材料玻璃转化温度大于400℃。
于图1B中，于该基板100上形成至少一金属层以及至少一介电层102。金属层包括一表面金属层104以及至少一内部金属层106，由于基板100为一耐温高之强固材料，适于在其上制作精细线路，这些金属层(包括表面金属层104及内部金属层106) 之最小图形尺寸小于50微米(micrometer；μm)。该介电层102 与该基板100之间具有一预先控制的附着力(即附着力的大小可以在形成介电层102时预先控制)，在后续步骤中，直接利用机械力分离(peeling)或减弱该附着力再直接利用机械力分离即可使该内部金属层106与该介电层102从该基板100上分离。
于图1C中，于该表面金属层104上形成若干个电性连接点，于本实施例中，于该表面金属层104上形成若干个焊垫(pad) 108，并在这些焊垫108上形成若干个凸块(bump)110。由于基板100为一耐温高之强固材料，适于在其上制作精细线路，这些焊垫108之最小图形尺寸小于50μm。
于图1D中，于这些凸块(即电性连接点)110上形成一胶膜(glue film)112。要说明的是，于该基板上100包括若干个封装单元(package unit)10，每一封装单元10将于后续步骤中将一芯片接合至一基板(substrate)或载板(carrier)。于本实施例中，凸块110未凸出于胶膜112的表面。于另一实施例中，凸块110可以凸出于胶膜112的表面。如前所述，由于基板100为一耐温高之强固材料，适于在其上制作精细线路，封装单元10 之金属层(包括表面金属层104及内部金属层106)或焊垫108 之最小图形尺寸可以小于50μm。
于图1E中，切割以分离这些封装单元10，并反转(flip) 封装单元10，图1E显示一个反转后的封装单元10贴附在切割后基板100’上，封装单元10的厚度小于100μm。封装单元10 与切割后基板100’之间具有预先控制的附着力。
于图1F中，将反转的封装单元10接合至一线路基板50之一表面上。将反转的封装单元10接合至线路基板50之表面上的方法包括但不限于热压接合法(ThermalCompression Bonding； TCB)或热压超音波法，上述接合包括电气接合或机械接合。该线路基板50由一般印刷电路板制程制作，该线路基板50之金属层500或焊垫502之最小图形尺寸大于50μm。
于图1D中，当凸块110未凸出于胶膜112的表面时，于本步骤在将封装单元10接合至线路基板50之表面时，可以藉由接合力将凸块110凸出于胶膜112的表面后再与线路基板50之表面上对应的接点对应接合。
此外，于本实施例中，是形成胶膜112以与线路基板50之表面上进行接合。于另一实施例中，可以省略图1D之形成胶膜 112的步骤，当省略图1D的步骤时，在图1F将反转的封装单元 10接合至线路基板50之表面上的步骤前进行形成底部填充剂 (under fill)的步骤，藉此透过底部填充剂将反转的封装单元10 接合至线路基板50之表面。
于另一实施例中，图1D之胶膜112可形成于线路基板50 之表面，而封装单元10之表面不形成胶膜112，再于图1F中将反转的封装单元10接合至线路基板50之表面上。将反转的封装单元10接合至线路基板50之表面上的方法包括但不限于热压接合法或热压超音波法，上述接合包括电气接合或机械接合。
于本实施例中，封装单元10接合至线路基板50上，线路基板可以为一印刷电路板(Printed Circuit Board；PCB)、一有机基板(organic substrate)或一高密度内连线基板。于另一实施例中，封装单元10可以接合至一载板(carrier)上。
于图1G中，移除切割后基板100’，如上所述，封装单元10 与切割后基板100’之间具有预先控制的附着力，在后续步骤中，直接利用机械力分离，或减弱该附着力再直接利用机械力分离即可移除切割后基板100’。
于图1H中，执行一覆晶接合(flip chip bonding)以将一芯片40连接至该封装单元10，并对线路基板执行植球以将至少一植球焊垫(ball pad)130形成于线路基板50之另一表面上。
要说明的是，于图1G中，线路基板50与封装单元10接合后形成一整合线路板(Integrated substrate)400，该整合线路板 400用于接合接点或元件的区域包括一第一区域A1以及一第二区域A2，第一区域A1包括封装单元10之一外表面的区域，第二区域A2包括封装单元10未覆盖的区域，更明确地说，第二区域A2包括封装单元10接触线路基板50的表面(即图1G中线路基板50的上表面)而未被封装单元10覆盖的区域，以及封装单元10接触线路基板50的表面(即图1G中线路基板50的上表面)的相反面(即图1G中线路基板50的下表面)，如图1G 所示，第一区域A1(即封装单元10之外表面的区域)为高密度接点区域，由于封装单元10之金属层(包括表面金属层104及内部金属层106)或焊垫108之最小图形尺寸可以小于50μm，适用于与较小尺寸的接点或高功能元件的接合，例如图1H中以覆晶接合的方式连接至该封装单元10的芯片40。如图1G所示，第二区域A2(即封装单元10未覆盖的区域)为低密度接点区域，由于该区域为线路基板50之表面，线路基板50由一般印刷电路板制程制作，该线路基板50之金属层500或焊垫502之最小图形尺寸大于50μm，适用于与较大尺寸的接点或与低功能元件的接合，例如图1H的植球焊垫130。要说明的是，图1H之线路基板50仅利用封装单元10接触线路基板50的表面(即图1H中线路基板50的上表面)的相反面(即图1H中线路基板50的下表面)作为低密度接点区域，于另一实施例中，线路基板50可以仅利用封装单元10接触线路基板50的表面(即图1H中线路基板50的上表面)而未被封装单元10覆盖的区域作为低密度接点区域，或者同时利用封装单元10接触线路基板50的表面(即图1H中线路基板50的上表面)而未被封装单元10覆盖的区域，以及封装单元10接触线路基板50的表面(即图1H中线路基板 50的上表面)的相反面(即图1H中线路基板50的下表面)作为低密度接点区域。
综上，整合线路板400之高密度接点区域A1用于接合最小图形尺寸为小于50μm的接点或高功能元件。整合线路板400之低密度接点区域A2用于接合最小图形尺寸为大于50μm的接点或低功能元件。
于现有技术中，首先需制造硅中介层(对应至本发明之封装单元10)，然后硅中介层(对应至本发明之封装单元10)与上芯片(对应至本发明之芯片40)接合后再与高密度内连线基板(对应至本发明之线路基板50)接合。于本发明中，经过上述图1A 至图1H的步骤即可将芯片40与线路基板50接合，更明确地说，本发明在制造封装单元10的过程中即可将芯片40与线路基板 50直接接合。
请参阅图2A至图2F，图2A至图2F为根据本发明另一实施例之制造三维集成电路的方法。
于图2A中，提供一第一载板200。第一载板200可以包括但不限于玻璃基板或金属基板。第一载板200为一耐温高之强固材料，其材料融化温度或材料玻璃转化温度大于400℃。
于图2B中，于第一载板200上形成至少一金属层以及至少一介电层202。金属层包括一表面金属层204以及至少一内部金属层206，由于第一载板200为一耐温高之强固材料，适于在其上制作精细线路，这些金属层(包括表面金属层204及内部金属层206)之最小图形尺寸小于50μm。该介电层202与该第一载板200之间具有一预先控制的附着力(即附着力的大小可以在形成介电层202时预先控制)，在后续步骤中，直接利用机械力分离或减弱该附着力再直接利用机械力分离即可使该内部金属层 206与该介电层202从该第一载板200上分离。
于图2C中，于该表面金属层204上形成若干个电性连接点，于本实施例中，于该表面金属层204上形成若干个焊垫208，并在这些焊垫208上形成一胶膜212。由于第一载板200为一耐温高之强固材料，适于在其上制作精细线路，这些焊垫208之最小图形尺寸小于50μm。
要说明的是，于该第一载板200上包括一个封装单元20。于本实施例中，焊垫208未凸出于胶膜212的表面。于另一实施例中，焊垫208可以凸出于胶膜212的表面。如前所述，由于第一载板200为一耐温高之强固材料，适于在其上制作精细线路，封装单元20之金属层(包括表面金属层204及内部金属层206) 或焊垫208之最小图形尺寸可以小于50μm。
于图2D中，反转封装单元20，并将反转的封装单元20接合至一第二载板220之一表面。封装单元20的厚度小于100μm。将反转的封装单元20接合至第二载板220之表面上的方法包括但不限于热压接合法或热压超音波法，上述接合包括电气接合或机械接合。
于图2E中，移除第一载板200，并将一增层膜60(Build-up Film)例如ABF(Ajinomoto Build-up Film)贴附与压合至封装单元20上，以使封装单元20嵌入于增层膜60之中。如上所述，封装单元20与第一载板200之间具有预先控制的附着力，因此可以直接利用机械力分离或藉由减弱封装单元20与第一载板 200之间的附着力来移除第一载板200。
本实施例之制程所产生的产品如图2E与图2F所示，封装单元20可作为中介层，接着在增层膜60上执行钻孔制程并形成焊垫80(如图2F所示)，上述在增层膜60上执行钻孔制程并形成焊垫80的制程即为高密度内连线基板之增层制程，该制程之最小图形尺寸大于50μm，适用于与较大尺寸的接点或与低功能元件的接合。接着移除第二载板220以形成一整合线路板600，该整合线路板600用于接合接点或元件的区域包括一第一区域A1 以及一第二区域A2，该整合线路板600之表面可进行覆晶接合制程，由于钻孔制程、与高密度内连线基板之增层制程、移除第二载板220以及覆晶接合制程为现有技术，此不多加赘述。
要说明的是，于图2F中，整合线路板600用于接合接点或元件的区域包括第一区域A1以及第二区域A2，第一区域A1包括封装单元20之一外表面的区域，第二区域A2包括封装单元 20之该外表面以外的区域，更明确地说，第一区域A1(即封装单元10之外表面的区域)为高密度接点区域，由于封装单元20 之金属层(包括表面金属层204及内部金属层206)或焊垫208 之最小图形尺寸可以小于50μm，适用于与较小尺寸的接点或高功能元件的接合，(例如图1H中以覆晶接合的方式连接至封装单元10的芯片40)。第二区域A2(即不包括封装单元10之外表面的区域)为低密度接点区域，于低密度接点区域之最小图形尺寸大于50μm，适用于与较大尺寸的接点或低功能元件的接合 (例如图1H的植球焊垫130)。
综上，整合线路板600之高密度接点区域A1用于接合最小图形尺寸为小于50μm的接点或高功能元件。整合线路板600之低密度接点区域A2用于接合最小图形尺寸为大于50μm的接点或低功能元件。
本实施例之目的在于提供如图2F之产品，可供后续制程做各种应用。
请参阅图3A至图3H，图3A至图3H为根据本发明又一实施例之制造三维集成电路的方法。
于图3A中，于一第一载板300上形成若干个封装单元30，封装单元30用于作为一中介层。每一封装单元30的结构如同图 1E之封装单元10，也就是说，封装单元30可以包括图1D之至少一金属层(包括表面金属层104以及至少一内部金属层106) 以及至少一介电层102。由于第一载板300为一耐温高之强固材料，适于在其上制作精细线路，这些金属层(包括表面金属层 104及内部金属层106)之最小图形尺寸小于50μm。封装单元 30(介电层)与第一载板300之间具有一预先控制的附着力。封装单元10的厚度小于100μm。
于图3B中，执行一覆晶接合以将若干个上芯片(top chip) 70分别连接至这些封装单元30。
于图3C中，对这些上芯片70进行一晶圆模封以形成一模封后上晶圆70’。
于图3D中，执行一覆晶接合以将模封后上晶圆70’连接至一第二载板320之一表面上。
于图3E中，移除第一载板300。由于封装单元30与第一载板300之间具有预先控制的附着力，因此可以直接利用机械力分离或藉由减弱封装单元30与第一载板300之间的附着力来移除第一载板300。
于图3F中，于模封后上晶圆70’上形成若干个凸块310。
于图3G中，将模封后上晶圆70’转移至一胶膜90上。
于图3H中，切割以分离这些封装单元30。
本案的三维封装结构是利用一高密度薄膜基板，即封装单元10或20，与高密度内连线(HDI)的有机增层板，即线路基板 50或增层膜60的结构互相接合以形成一具有机械强度又兼具高密度扇出(Fan-out)布线能力的三维封装结构。高密度薄膜基板制作方法已如图1A至图1E(封装单元10)或图2A至图2C (封装单元20)所示，其具有高密度扇出布线能力，依本发明之图1A至图1E或图2A至图2C的步骤，可以进行小于5μm线路的制作，甚至可以做到1μm线路的制作，但由于高密度薄膜基板仅约100μm厚，过于柔软不易夹持，难以直接进行组装程序(Assembly Process)，例如图1H与芯片40之接合程序。而有机增层板通常制程能力仅能做出大于10μm的线路，但由于结构较厚，一般厚度大于200μm，机械强度高，易于夹持以进行组装程序(Assembly Process)。因此本发明提出高密度薄膜基板(封装单元10或20)与低密度的有机增层板(线路基板50或增层膜60)互相接合的方法，使本案的三维封装结构兼具高密度扇出(Fan-out)布线能力又易于夹持，便于进行组装程序。
图3A至图3H所制成之封装单元30为一高密度薄膜基板且为一完整封装元件，封装单元30可进一步应用于其他产品，举例来说，封装单元30可执行一覆晶接合至一线路基板(未图示) 上。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (20)

1.一种制造三维集成电路的方法，其特征在于，包括：
提供一基板，所述基板为一耐温高之强固材料，其材料融化温度或材料玻璃转化温度大于400℃；
于该基板上形成至少一金属层以及至少一介电层；
于该金属层上形成若干个电性连接点；
切割以产生若干个封装单元，每一封装单元贴附在一切割后基板上；
反转每一封装单元并将每一反转的封装单元接合至一线路基板之一表面上以形成一整合线路板，其中该整合线路板包括一高密度接点区域以及一低密度接点区域，该高密度接点区域包括各每一反转的封装单元之一外表面的区域，该低密度接点区域包括各每一反转的封装单元未覆盖的区域；
移除各每一反转的封装单元之切割后基板；
执行一覆晶接合以将一芯片连接至这些反转的封装单元之其中一者；以及
对该线路基板执行植球以将至少一植球焊垫形成于该线路基板之另一表面上。
2.根据权利要求1所述的制造三维集成电路的方法，其特征在于，于该金属层上形成这些电性连接点的步骤之后进一步包括：
于这些电性连接点上形成一胶膜。
3.根据权利要求1所述的制造三维集成电路的方法，其特征在于，该金属层包括一表面金属层以及至少一内部金属层。
4.根据权利要求1所述的制造三维集成电路的方法，其特征在于，该介电层与该基板之间具有一预先控制的附着力。
5.根据权利要求4所述的制造三维集成电路的方法，其特征在于，移除各每一反转的封装单元之切割后基板的步骤中，是藉由减弱该预先控制的附着力来移除该切割后基板。
6.根据权利要求1所述的制造三维集成电路的方法，其特征在于，该封装单元的厚度小于100微米。
7.根据权利要求1所述的制造三维集成电路的方法，其特征在于，该线路基板为一印刷电路板、一有机基板或一高密度内连线基板。
8.根据权利要求1所述的制造三维集成电路的方法，其特征在于，该高密度接点区域用于接合最小图形尺寸为小于50微米的接点或元件，该低密度接点区域用于接合最小图形尺寸为大于50微米的接点或元件。
9.一种制造三维集成电路的方法，其特征在于，包括：
提供一第一载板，所述第一载板为一耐温高之强固材料，其材料融化温度或材料玻璃转化温度大于400℃；
于该第一载板上形成至少一金属层以及至少一介电层；
于该金属层上形成若干个电性连接点以产生一封装单元；
反转该封装单元，并将该反转的封装单元接合至一第二载板之一表面上；
移除该第一载板，并将一增层膜贴附至该反转的封装单元上，以使该反转的封装单元嵌入于该增层膜中，且在该增层膜上执行钻孔制程并形成焊垫；以及
移除该第二载板，其中该增层膜及嵌入于该增层膜中之该反转的封装单元形成一整合线路板，该整合线路板包括一高密度接点区域以及一低密度接点区域，该高密度接点区域包括该反转的封装单元之一外表面的区域，该低密度接点区域包括该反转的封装单元之该外表面以外的区域。
10.根据权利要求9所述的制造三维集成电路的方法，其特征在于，于该金属层上形成这些电性连接点以产生该封装单元的步骤之后进一步包括：
于这些电性连接点上形成一胶膜。
11.根据权利要求9所述的制造三维集成电路的方法，其特征在于，该金属层包括一表面金属层以及至少一内部金属层。
12.根据权利要求9所述的制造三维集成电路的方法，其特征在于，该介电层与该第一载板之间具有一预先控制的附着力。
13.根据权利要求12所述的制造三维集成电路的方法，其特征在于，移除该第一载板的步骤中，是藉由减弱该预先控制的附着力来移除该第一载板。
14.根据权利要求9所述的制造三维集成电路的方法，其特征在于，该封装单元的厚度小于100微米。
15.根据权利要求9所述的制造三维集成电路的方法，其特征在于，该高密度接点区域用于接合最小图形尺寸为小于50微米的接点或元件，该低密度接点区域用于接合最小图形尺寸为大于50微米的接点或元件。
16.一种制造三维集成电路的方法，其特征在于，包括：
于一第一载板上形成若干个封装单元，每一封装单元包括至少一金属层以及至少一介电层，其中所述第一载板为一耐温高之强固材料，其材料融化温度或材料玻璃转化温度大于400℃；
执行一覆晶接合以将若干个上芯片连接至这些封装单元；
对这些上芯片进行一晶圆模封以形成一模封后上晶圆；
执行一覆晶接合以将该模封后上晶圆连接至一第二载板之一表面上；
移除该第一载板；
于该模封后上晶圆上形成若干个凸块；
将该模封后上晶圆转移至一胶膜上；以及
切割以分离这些封装单元。
17.根据权利要求16所述的制造三维集成电路的方法，其特征在于，该金属层包括一表面金属层以及至少一内部金属层。
18.根据权利要求16所述的制造三维集成电路的方法，其特征在于，该介电层与该第一载板之间具有一预先控制的附着力。
19.根据权利要求18所述的制造三维集成电路的方法，其特征在于，移除每一封装单元之切割后基板的步骤中，是藉由减弱该预先控制的附着力来移除该第一载板。
20.根据权利要求16所述的制造三维集成电路的方法，其特征在于，该封装单元的厚度小于100微米。
CN201510710791.1A 2014-10-29 2015-10-28 制造三维集成电路的方法 Active CN105575889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462069971P 2014-10-29 2014-10-29
US62/069,971 2014-10-29

Publications (2)

Publication Number Publication Date
CN105575889A CN105575889A (zh) 2016-05-11
CN105575889B true CN105575889B (zh) 2020-04-03

Family

ID=55853469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510710791.1A Active CN105575889B (zh) 2014-10-29 2015-10-28 制造三维集成电路的方法

Country Status (3)

Country Link
US (1) US20160126110A1 (zh)
CN (1) CN105575889B (zh)
TW (1) TWI566305B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
CN106373938B (zh) * 2016-11-18 2019-02-26 江阴长电先进封装有限公司 一种混合密度封装基板的结构及其封装方法
CN106373939B (zh) * 2016-11-18 2019-04-19 江阴长电先进封装有限公司 一种封装基板的结构及其封装方法
US11523513B2 (en) * 2019-10-11 2022-12-06 Schlumberger Technology Corporation Passive component adapter for downhole application
US11533809B2 (en) 2019-10-11 2022-12-20 Schlumberger Technology Corporation Three dimensional printed resistor for downhole applications
CN111834232B (zh) * 2020-06-12 2021-04-09 珠海越亚半导体股份有限公司 一种无特征层结构的转接载板及其制造方法
US20220051963A1 (en) * 2020-08-13 2022-02-17 Marvell Asia Pte Ltd Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120445A (zh) * 2005-12-14 2008-02-06 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US20070075717A1 (en) * 2005-09-14 2007-04-05 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
US20110212257A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
US20110193235A1 (en) * 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
JP5503567B2 (ja) * 2011-01-26 2014-05-28 株式会社日立製作所 半導体装置および半導体装置実装体
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
JP5357241B2 (ja) * 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2013138177A (ja) * 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法
JP5878362B2 (ja) * 2011-12-22 2016-03-08 新光電気工業株式会社 半導体装置、半導体パッケージ及び半導体装置の製造方法
TWI474444B (zh) * 2011-12-28 2015-02-21 Princo Corp 超薄多層基板之封裝方法
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
TWI433621B (zh) * 2011-12-28 2014-04-01 Princo Corp 超薄多層基板之封裝方法
US9006004B2 (en) * 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation
US8741691B2 (en) * 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
US9583365B2 (en) * 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
JP2014063974A (ja) * 2012-08-27 2014-04-10 Ps4 Luxco S A R L チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
JP6058349B2 (ja) * 2012-10-24 2017-01-11 ルネサスエレクトロニクス株式会社 電子装置及び半導体装置
KR101411813B1 (ko) * 2012-11-09 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6029958B2 (ja) * 2012-12-04 2016-11-24 新光電気工業株式会社 配線基板の製造方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP6232249B2 (ja) * 2013-02-27 2017-11-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015119038A (ja) * 2013-12-18 2015-06-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6335513B2 (ja) * 2014-01-10 2018-05-30 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP6242231B2 (ja) * 2014-02-12 2017-12-06 新光電気工業株式会社 半導体装置及びその製造方法
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120445A (zh) * 2005-12-14 2008-02-06 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法

Also Published As

Publication number Publication date
US20160126110A1 (en) 2016-05-05
CN105575889A (zh) 2016-05-11
TW201628100A (zh) 2016-08-01
TWI566305B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN105575889B (zh) 制造三维集成电路的方法
US20220223563A1 (en) Semiconductor package with high routing density patch
US10867897B2 (en) PoP device
EP3275017B1 (en) Ic package having bridge module for die-to-die interconnection and manufacturing method
TWI496270B (zh) 半導體封裝件及其製法
TWI662667B (zh) 封裝結構及其製造方法
US10734328B2 (en) Semiconductor package and manufacturing method thereof
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
TW202025439A (zh) 晶圓級堆疊晶片封裝及製造其之方法
TW201528460A (zh) 半導體封裝結構以及其製造方法
CN107808880B (zh) 半导体装置的制造方法
US9905440B1 (en) Method of manufacturing an electronic device and electronic device manufactured thereby
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
JP2013021058A (ja) 半導体装置の製造方法
TWI715970B (zh) 低翹曲扇出型封裝結構
TWI776693B (zh) 封裝結構及其形成方法
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
US9875930B2 (en) Method of packaging a circuit
KR101374146B1 (ko) 반도체 패키지 제조 방법
US11362057B2 (en) Chip package structure and manufacturing method thereof
US6821813B2 (en) Process for bonding solder bumps to a substrate
US9466553B2 (en) Package structure and method for manufacturing package structure
KR20130042938A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 적층형 반도체 패키지 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant