TW407295B - Three dimension device - Google Patents

Three dimension device Download PDF

Info

Publication number
TW407295B
TW407295B TW088103006A TW88103006A TW407295B TW 407295 B TW407295 B TW 407295B TW 088103006 A TW088103006 A TW 088103006A TW 88103006 A TW88103006 A TW 88103006A TW 407295 B TW407295 B TW 407295B
Authority
TW
Taiwan
Prior art keywords
layer
light
layers
dimensional
substrate
Prior art date
Application number
TW088103006A
Other languages
English (en)
Inventor
Satoshi Inoue
Tatsuya Shimoda
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW407295B publication Critical patent/TW407295B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Non-Volatile Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

A7 B7 407295 五、發明說明（1 ) (技術領域） 本發明係關於一種三維裝置者。 (請先閱讀背面之注意事項再填寫本頁) (習知技術） 習知之三維I C等之三維裝置，係如下述地被製造， 首先，在S i基板上經多數製程形成包含場效晶體F E T 之第1層。然後在第1層上形成同樣之第2層。以下，同 樣地形成第3層以後者。 然而，在習知上之三維裝置中，由於在相同基板上依 次重疊所形成。因此，形成上層係必須在下層不會有不良 影響下’製造時受到各種限制（例如，下層不會變質之溫 度的上限等）。 又’疊層不同層所成之三維裝置時，擬以適合各層的 裝置參數（例如，閘極線寬度，閘極絕緣膜之膜厚，設計 定則’製造時之溫度等之製造條件）形成，非常困難。 經濟部智慧財產局員工消費合作社印製 又’在習知的三維裝置中’由於在構成裝置之基板上 形成各層，因此’使用基板係必須兼備作爲裝置之基板的 適合性’及作爲形成各層時之基板的適合性，故，僅可使 用特定之基板，而有所不方便。 由此些理由’三維I C等的三維裝置之實用化尙未實 現。 本發明之目的係在於提供一種可擴張薄膜裝置層之形 成條件的自由度，可容易地製造高性能之三維裝置。 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公笼） 407295 A7 B7 五、發明說明g ) (發明之槪要） 此種目的係介經下述（1 )至（2 0 )之本發明可達 (請先閱讀背面之注意事項再填寫本頁) 成。 (1)一種三維裝置’屬於將配置於二維方向之所定 領域的由複數薄膜裝置層疊層在其厚度方向而成的三維裝 置，其特徵爲：介經轉印法疊層上述各薄膜裝置層中之至 少一層者。 (2 ) —種三維裝置，屬於基體上，在向二維方向擴 展之所定領域內將構成電路之複數薄膜裝置層疊層在其厚 度方向俾構成三維方向之電路的三維裝置，其特徵爲：介 經轉印法疊層上述各薄膜裝置層中之至少一層者。 (3)上述（1)或（2)所述的三維裝置，其中， 上述轉印法係在基礎基板上經由分離層形成薄膜裝置層之 後，將照射光照射在上述分離層，在上述分離層之層內及 /或介面產生剝離，並將上述基礎基板上之薄膜裝置層轉 印至三維裝置之基板側者。 經濟部智慧財產局員工消費合作社印製 (4 )上述（3 )所述的三維裝置，其中，上述分離 層之剝離係介經構成分離層之物質的原子間或分子間之結 合力消失或減少所產生者。 (5) 上述（3)所述的三維裝置，其中，上述分離 層之剝離，係介經由構成分離層之物質發生氣體所產生者 〇 (6) 上述（3 )至（5)中任一項所述的三維裝置 ，其中，上述照射光係雷射光者。 -5- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 經濟部智慧財產局員工消費合作社印製 407295_B7____ 五、發明說明（3 ) (7)上述（3)至（6)中任一項所述的三維裝置 ’其中’上述分離層係由非晶質矽、陶瓷、金屬或有機高 分子材料所構成者。 ( 8 )上述（1 )至（7 )中任一項所述的三維裝置 ’其中，在上述薄膜裝置層形成連接電極，介經該連接電 極’電氣式地連接鄰接之上述薄膜裝置層彼此間者。 (9 )上述（8 )所述的三維裝置，其中，上述連接 電極係存在於上述薄膜裝置層之兩面者。 (10)上述（8)或（9)所述的三維裝置，其中 ’介經各向異性導電膜接合鄰接的上述薄膜裝置層彼此間 者。 (1 1 )上述（1 )至（7 )中任一項所述的三維裝 置，其中，在上述各薄膜裝置層中所對應之兩層中，在其 中一方之層形成發光部，而在另一方之層形成受光來自上 述發光部之光的受光部，介經此等發光部及受光部，在上 述兩層間可實行依光之通信者。 (1 2 )上述（1 )至（1 1 )中任一項所述的三維 裝置，其中，上述轉印被疊層的薄膜裝置層，係與其他之 薄膜裝置層中之至少一層同時地製造者。 (1 3 )上述（1 )項至（1 2 )中任一項所述的三 維裝置，其中，上述各薄膜裝置層中之至少一層，係具有 複數之薄膜電晶體者。 (1 4 )上述（1 )至（1 3 )中任一項所述的三維 裝置，其中’上述各薄膜裝置層中之至少一'層’係構成記 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - -------------^--------^0--II---. (請先閱讀背面之注意事項再填寫本頁) 407295
五、發明說明（4 ) 憶格陣列者。 (1 5 )上述（1 )至（;l 4 )中任〜項所述的三維 裝置’其中’上述各薄膜裝置層中之至少〜層，係構成一 個記億體者。 (1 6 )上述（1 )至（1 3 )中任〜項所述的三維 裝置’其中’上述各薄膜裝置層中之至少〜層，係構成記 憶格陣列者’其他之薄膜裝置中之至少一層係構成邏輯電 路者。 (1 7)上述（1 6)所述的三維裝置，其中，上述 邏輯電路，構成可驅動上述記憶格陣列者。 (1 8)上述（1 6)或（1 7 )所述的三維裝置， 其中，上述邏輯電路與記憶格陣列，係由不同設計規則所 形成者。 (1 9)上述（1 6)或（1 7)所述的三維裝置， 其中，上述邏輯電路與記憶格陣列，係由不同設計參數所 形成者。 (20)上述（16)或（17)所述的三維裝置， 其中，上述邏輯電路與記憶格陣列’係由不同製造處理所 形成者。 (實施發明所用的最佳形態） 以下，依照表示於所附圖式之適當實施例詳述本發明 的三維裝置。 在本發明中，係使用下述之「薄膜構造之轉印方法（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --— II---i I 11 ^ - I I I---It---— I! $ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 407295 A7 __ B7 五、發明說明（5 ) (請先閱讀背面之注意事項再填寫本頁) 轉印技術）」來疊層複數之層，俾製造三維裝置（例如， 三維I C等）。亦即，本發明之三維裝置，係使用下述之 「薄膜構造轉印方法」將複數層疊層在其厚度所成的三維 裝置。首先，說明上述「薄膜構造之轉印方法」。 第1圖至第8圖係分別模式地表示本發明的薄膜構造 之轉印方法之實施例之製程的剖面圖。以下，依照此等圖 式，依次說明薄膜構造之轉印方法（剝離方法）的製程。 (1 )如第1圖所示，在基板1之一面（分離層形成 面1 1 )，形成分離層（光吸收層）2。 基板1係將照射光7從基板1側照射時，具有該照射 光7可透射的透光性者較理想。 此時，照射光7之透射率係1 0 %以上較理想，5 0 %以上者更理想。該透射率過低時，照射光7之衰減變大 ，擬剝離分離層2需要更大光量。 經濟部智慧財產局員工消費合作社印製 又，基板1係以高可靠性材料所構成較理想，特別是 ，以耐熱性上優異之材料所構成較理想。其理由爲，例如 形成下述之被轉印層4或中間層3時，藉由該種類或形成 方法有處理溫度變高（例如約3 5 0〜1 0 0 0 °C )，惟 此時若基板1在耐熱性上優異，則被轉印層4等形成在基 板1上時，其溫度條件等之成膜條件之設定寬度較廣。 因此，基板1係將形成被轉印層4時之最高溫度爲 T max時，畸變點爲3 0 〇 t以上者較理想’ 5 0 0 t以 上者更理想。作爲此種者，有例如石英玻璃’鹼玻璃，康 林7 0 5 9，日本電氣玻璃0A — 2等耐熱性玻璃。 -8- 本紙張尺度適用中國國家標準（CNS)A·!規格（21CU297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（？) 又，形成下述之分離層2，中間層3及連接電極4時 之處理溫度較低時，則對於基板1，也可以使用低融點之 價廉的玻璃材料或合成樹脂。 又，基板1之厚度係並未被限定，惟一般係約0 . 1 〜5 . 0 m m較理想，而約〇 . 5〜1 . 5 m m更理想。 基板1之厚度過薄時則導致降低強度。而過厚時，基板1 之透射係數較低時，則容易產生照射光7之衰減。又，基 板1之照射光7透射係數較高時，則其厚度超過上述上限 値者也可以。又，爲了均勻地可照射照射光7，基板1之 分離層形成部分之厚度係均勻較理想。 又，基板1之分離層形成面1 1，或照射光入射面 1 2 ，係並不被限定於如圖示之平面，也可以爲曲面。 在本發明中，並不是介經蝕刻等除去基板1 ，而是爲 個剝離位於基板1與被轉印層4之間的分離層2而脫離基 板1 ’作業容易，例如使用較厚之基板等，有關於基板1 之選擇的寬度也較寬廣。 以下’對於分離層2加以說明。 分離層2係吸收下述之照射光7，在其層內及/或界 面2 a或2 b生剝離（以下，稱爲「層內剝離」，「界面 剝離」）之性質者。較理想爲，介經照射光7之照射，使 其構成分離層2之物質的原子間或分子間的結合力消失或 減少，亦即，產生磨損而成爲層內剝離及/或界面剝離者 0 又’介經照射光7之照射，從分離層2被放出氣體， 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公f ) 9 I-----* — — — — — — — ^ ---— — — — — — I (請先閲讀背面之沒意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 407295 A7 B7 五、發明說明《) 也有分離效果被發現之情形。亦即，含有分離層2之成分 成爲氣體而被放出之情形，及分離層2吸收光而一瞬間成 爲氣體，使該蒸汽被放出，有助於分離之情形。 作爲此種分離層2之組成，有例如以下所述者。 ① .非晶質矽（a - S i ) 在該非晶質矽中，含有氫氣Η也可以。此時，Η之含 有量係約2原子％以上較理想，而約2至2 0原子％更理 想。如此，氫氣Η含有所定量時，之後藉由照射光7之照 射使氫氣被放出，在分離層1 2 0發生內壓，該內壓減爲 剝離上下之薄膜的力量。 非晶質矽中的氫Η之含有量，係介經適當地設定例如 C V D之氣體組成，氣體壓，氣體環境氣氛，氣體流量， 選擇，基板溫度，投入動力等之條件可調整。 在本實施形態中，除了藉由該處理條件在分離層 1 2 0中含有氫氣之外，如上所述，還在形成非晶質砂層 之後的任何時間，作爲剝離促進用離子可離子植入氫離子 。由此，不受非晶質矽之處理條件，可將一定量以上之氫 氣含有在非晶質矽層內。 ② .有氧化矽或矽酸化合物，氧化鈦或鈦酸化合物， 氧化锆或锆酸化合物，氧化鑭或鑭酸化合物等各種氧化物 陶瓷，介質（強介質）或是半導體。 作爲氧化矽，有S 1 0、S i 0 2、s i 3 〇 2，作爲 矽酸化合物，有例如K 2 S i 0 3、L i 2 S i 〇 3 , CaSi〇3、 ZrSi〇4、 Na2Si〇3 等。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 ------------^--------訂---------線 · (請先閲讀背面之注意事項再填寫本頁) A7 A7
五、發明說明（8 ) 作爲氧化鈦，有Ti〇、Ti2〇3、TiO:，作爲 鈦酸化合物，有例如B a T i Ο 4、B a T i Ο 3、 B a 2 T i 9 0 2 〇 , BaTi5〇ii、CaTi〇3、 SrTi〇3、 PbTi〇3、MgTi〇3、 ZrTi〇2 、S η T l 0 4 , A 1 2 T i 0 〇 , FeTiOa。 作爲氧化，鉻有Z r ◦ 2 ;而作爲锆酸化合物，有例如
BaZr〇3、ZrSi〇4、PbZr〇3、MgZj*〇3 、K 2 Z r 〇 3。 ③ .PZT、 PLZT、 PLLZT、 PBZ丁等之 陶瓷或介質（強介質） ④ ·氮化矽，氮化鋁，氮化鈦等之氮化物陶瓷 ⑤ .有機高分子材料 作爲有機高分子材料，係具有—CH —、一 CO〜 、 一 CONH —、 一 NH —、 一 COO —、一 N = N —、 _ C H = N -等之結合（介經照射光7之照射，此等結合· 被切斷）者，特別是，具有很多此等結合者，則任何者均 可以。又，有機高分子材料係在構成式中具有芳香族碳化 氫（1或2以上之苯環或其稠環）者也可以。 作爲此等有機高分子材料之具體例，係例如聚乙烯， 聚丙烯之聚烯，聚亞醯胺，聚醯胺，聚酯，聚甲基丙烯酸 酯（Ρ Μ Μ A )_，聚苯撐硫化物（p P S )，聚醚磺（ PES)，環氧樹脂等。 ⑤.金屬 作爲金屬，有例如A 1 ，L i ，T 1 ，Μ η，I η， ί請先閱讀背面之注意事項再填寫本頁} --------< — — — III — 經濟部智慧財產局員工消費合作社印*1^ 本紙張尺度適用中國國家標準（CNS)AJ規格（210 X 297公釐） -11 - A7 407295 ___B7____ 五、發明說明P )
Sn，Sm或含有這些中之至少一種的合金。 又，分離層2之厚度係依剝離目的或分離層2之組成 ，層構成，形成方法等諸條件而不相同，惟一般係約 1 nm至2 0 較理想，而約1 〇 nm至2 更理想 ，又約4 0 nm至1 //m最理想。 若分離層2之膜厚過薄時，則成膜之均勻性受損，在 剝離時產生不均勻，又，若膜厚過厚時，則爲了確保分離 層2之良好剝離性，需增大照射光7光量，同時在後續之 除去分離層2時，在其作業上費時。又，分離層2之膜厚 係儘量形成均勻較理想。 分離層2之形成方法，係並不被特別限定，隨著膜組 成或膜厚等之諸條件被適當地選擇。例如有C V D (包括 ?40(：70，低壓（：¥0，£011-（：70)，蒸鍍，分 子線蒸鍍（Μ Β )，濺散，離子植入，Ρ V D等之各種氣 相成膜法，電鍍，浸漬鍍，無電解鍍等之各種鍍法，L Β 法，旋轉塗布，噴霧塗佈，輥塗布等之塗布法，各種印刷 法’轉印法，墨水噴射法，粉末噴射法等，也可組合這些 中之以上所形成者。 例如，分離層2之組成爲非晶質矽（a — S i )時， 則C V D，特別是，由低壓C V D或電漿c V D形成膜較 理想。 又’分離層2以依溶膠-凝膠法的陶瓷所構成時，或 以有機高分子材料構成時，則依塗布法，特別是，依旋轉 塗布形成成膜較理想。 (請先閱讀背面之注意事項再填寫本頁) 衣-----— II訂·！I 線 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 407295 A7 _____B7___ 五、發明說明（i〇 ) 又，形成分離層2係以二製程以上之製程（例如層2 形成製程與熱處理製程）實行也可以。 這些分離層2係以2以上之層所構成也可以。此時， 上述2以上之層的組成或特性，係相同心柯以，或不相同 也可以。 (2 )如第2圖所示，在分離層2上面形成中間層3 〇 該中間層3係以各種形成目的所形成，例如，有發揮 作爲將製造或使用時將下述之被轉印層4物理性或化學性 地保護之保護層，絕緣層，導電層，照射光7之遮光層， 阻止對於被轉印層4或來自被轉印層4之成分之遷移用的 障層，反射層的功能內之至少一種者。 作爲該中間層3之組成，係隨著其形成目的適當地被 設定，例如，形成在依非晶質矽之分離層2與依薄膜電晶 體TFT之被轉印層4之間的中間層3時，有S i 〇2等之 氧化矽，而形成在分離層2與依P Z T之被轉印層4之間 的中間層3時，有例如P t ’ A u ’ K 1 ，T a ，Μ 〇 ’ A 1 ，C r ，Τ i或如以此等爲主之合金的金屬。 此等中間層3之厚度係隨著其形成目的或可發揮之功 能程度適當地決定，惟一般係約1 0 n m〜5 " m較理想' ，而約4 0 n m至1 // m更理想。 又，中間層3之形成方法，也有與上述分離層2所列 舉之形成方法相同方法。又，形成中間層3係以2製程以 上之製程實行也可以。 i纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-13- (請先閱讀背面之注意事項再填寫本頁) 杈---- 訂---------線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印*'1^ 407295 at _ B7__ 五、發明說明（11 ) 又，這些中間層3係將相同或不相同之組成者形成兩 層以上也可以。又，在本發明中，未形成中間層3，而在 分離層2上直接形成被轉印層4也可以。 (3 )如第3圖所示，在中間層3上面形成被轉印層 (被剝離物）4。 該被轉印層4係被轉印至下述之轉印體6之屏，介經 與在上述分離層2所列舉之形成方法同樣之方法可形成。 被轉印層4之形成目的，種類，形態，構造，組成， 物理性或化學性特性等，並未特別加以限制，惟考慮轉印 之目的或有用性，爲薄膜，特別是功能性或功能生薄膜或 薄膜裝置較理想。 作爲功能性薄膜及薄膜裝置，例如有薄膜電晶體 TET，薄膜二極體，其他之薄膜半導體裝置，電極（例 如：I TO，如氧化錫膜的透明電極），或使用於太陽電 池或感像器等之光電變換元件，交換元件，記憶體，壓電 元件等之主動器，微型鏡（壓電薄膜陶瓷），磁性記錄媒 體’光磁性記錄媒體，光記錄媒體，磁性記錄薄膜磁頭， 線圈’感應器’薄膜高透磁材料及組合這些的微磁性裝置 ’濾波器’反射膜，分色鏡，偏光元件等之光學薄膜，半 導體薄膜’超傳導薄膜（例如Y B C〇薄膜），磁性薄膜 ’金屬多層薄膜’金屬陶瓷多層薄膜，金屬半導體多層薄 膜’陶瓷半導體多層薄膜，有機薄膜及其他物質之多層薄 膜等。 其中’特別是’適用於薄膜裝置，微磁性裝置，微三 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）-14 - (請先閱讀背面之注意事項再填寫本頁) 表------訂1!1!線 經濟部智慧財產局員工消費合作社印製 407295 a7 ___B7____ 五、發明說明C2 ) 維構造物之構成，主動器，微型鏡等之有用性較高而較理 想。 此等功能性薄膜或薄膜裝置係與其形成方法之關係， 一般，經較高之處理溫度所形成。因此，此時，如上所述 ，作爲基板1，係成爲需可耐於其處理溫度的高可靠性者 0 又，被轉印層4係單層或複數層之疊層也可以。又， 如上述薄膜電晶體等，施以所定之圖案者也可以。被轉印 層4之形成（疊層），圖案係介經隨著此之所定方法來實 行。此等被轉印層4係一般經複數製程所形成。 依薄膜電晶體之被轉印層之形成，係例如依照日本特 公平2 — 5〇 6 3 0 號公報或文獻：^1.〇11511111^6〖31:1111 ernational Symposium Digest of Technical Papers SID 1983 " B/W and Color LC Video Display Addressed by Poly Si TFTs”所述之方法可實行。 又，被轉印層4之厚度也並未特別加以限定，隨著其 形成目的，功能，組成，特性等諸條件而被適當設定。被 轉印層4爲薄膜電晶體時，其合計厚度係較理想爲約 0·5〜200em，更理想爲約1.0〜lOvm。又 ，其他之薄膜時，較理想之合計厚度係在更廣範圍也可以 ，例如可作成約5 0 n m〜1 〇 0 0 " m。 又，被轉印層4係並不被限定於如上述之薄膜’例如 ，塗布膜或薄片之厚膜也可以。 (4 )如第4圖所示，在被轉印層（被剝離物）4上 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) -15- ------II----^ - — — — In — I----II (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 407295 A7 B7 五、發明說明（13 ) 形成黏接層5 .經由黏接層5黏接（接合）轉印層6。 作爲構成黏接層5之黏接劑的最佳例子，係有反應硬 化型黏接劑，熱硬化型黏接劑，紫外線硬化型黏接劑等之 光硬化型黏接劑，厭氣硬化型黏接劑等之各種硬化型黏接 劑。作爲黏接劑之組成’係例如環氧系，丙稀酸醋系，砂 酮系等’任何一種者均可以。此種黏接層5之形成係例如 介經塗布法所實施。 使用上述硬化型黏接劑時，例如在被轉印層4上塗布 硬化型黏接劑，並在其上面接合下述之轉印體6之後，介 經對應於硬化型黏接劑之特性的硬化方法使上述硬化型黏 接劑硬化，俾黏接，固定被轉印層4與轉印體6。 使用光硬化型黏接劑時，將透光性之轉印體6配置在 未硬化之黏接層5上之後，從轉印體6照射硬化用之光而 將黏接劑予以硬化較理想。又，若基板1具有透光性者， 從基板1與轉印體6之兩側照射硬化用之光而將黏接劑予 以硬化，則硬化成爲確實較理想。 又，與圖示不相同，在轉印體6側形成黏接層5，而 在其上面黏接被轉印層4也可以。又，在被轉印層4與黏 接層5之間，設置如上述之中間層也可以。又，例如轉印 體6本體具有黏接功能時等，省略黏接層5之形成。 作爲轉印體6 ，係並未特別限定，惟有基板（板材） ，等別有透明基板。又，即使此等基板係平板，或是彎曲 板也可以。 又，轉印體6係比上述基板1 ，耐熱性，耐蝕性等特 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -16 - 11 1-----I 111^.iltr·! — — —--線 (請先閱讀背面之注意事項再填寫本頁) 407295 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明04 ) 性較差者也可以。其理由係在本發明，由於在基板1側形 成被轉印層4，之後’將被轉印層4轉印在轉印體6。因 此’被要求在轉印體6之特性，特別是耐熱性，係並不依 存在形成被轉印層4時的溫度條件等。 因此，將形成被轉印層4時之最高溫度作爲τ max時 ，作爲轉印體6之構成材料’可使用玻璃轉變點τ g或軟 化點爲T max以下者。例如’轉印體6係玻璃變點τ g或 軟化點較理想爲8 0 0 °C以下，更理想爲5 〇 〇 t以下， 而最理想爲3 2 0 °C以下之材料所構成。 又’作爲轉印體6之機械性特性，具有某一程度之剛 性（強度）較理想，惟具有可撓性，彈性者也可以。 作爲此種轉印體6之構成材料’有各種合成樹脂或各 種玻璃材料’特別是’各種合成樹脂或一般之（低融點之 )價廉的玻璃材較理想。 作爲合成樹脂’熱可塑性樹脂，熱硬化性樹脂之任可 一種樹脂均可以’例如可使用聚乙燦，聚丁嫌，乙烁一丁 ‘)¾共聚體，乙稀-醋酸乙稀共聚體（EVA)等之聚烧炉 ，環狀聚烯烴，改性聚烯烴，聚化乙烯，聚偏二氯乙烯， 聚苯乙烯，聚醯胺，聚醯亞胺，聚醯胺—醯亞胺，聚碳酸 酯，聚（4 一甲基戊烯-1)，離子鍵聚合物，丙烯酸系 樹脂’聚甲基丙烯酸甲酯（PMMA)，丙燃腈一丁二稀 一苯乙嫌共聚體（AB S樹脂）’丙烯腈一苯乙烯共聚體 (AS樹脂），丁一烯一苯乙烯共聚體，聚氧化亞甲基’ 聚乙嫌醇（PVA)，乙嫌一乙燦_共聚體（EVOH) 本纸張尺厪遇用肀國國家標準（CNS)A4規格（210 x 297公餐 -17- -----— — — — — — — —^.· I ! ί I 訂.！ I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印4,,4 A7 B7 五、發明說明（15 ) ’聚對一酞酸乙二酯（PET)，聚對苯二甲酸丁二醇醋 (PBT)，聚環己烷對酞酸酯酸酯（PCT)等之聚醋 ，聚醚，聚醚酮（PEK)，聚醚醚酮（PEEK)，聚 醚醯亞胺，聚縮醛（POM)，聚苯醚，改性聚苯醚，聚 砸，聚苯硫醚（PPS)，聚醚碼（PES)，聚芳酯， 芳香族聚酯（液晶聚合物），聚四氟乙烯，聚偏二氟乙烯 ，其他氟系樹脂，苯乙烯系，聚烯烴系，聚氯化乙烯系， 聚尿烷系，聚酯系，聚醯胺系，聚丁二烯系，轉聚戊二烯 系’氟橡膠系，氯化聚乙烯系等之各種熱可塑性彈性體， 環氧樹脂，酚樹脂，脲醛樹脂，三聚氮胺樹脂，不飽和聚 酯’矽酮樹脂，聚尿烷等，或是以此爲主的共聚體，摻合 體’聚合物-合金等，可使用組合此等中之一種或兩種以 上（例如作爲兩層以上之疊層體）。 作爲玻璃材料，係例如有矽酸玻璃（石英玻璃），矽 酸鹼玻璃’鈉石灰玻璃，鉀石英玻璃，鉛（鹼）玻璃，鋇 玻璃，硼矽酸玻璃等。此中，矽酸玻璃以外者，係與矽酸 玻璃相比較融點較低’又’成形，加工也較容易，而且價 廉而較理想。 作爲轉印體6使用以合成樹脂所構成者時，可享受一 體地成形大型轉印體6 ’同時，具有彎曲面或凹凸者等之 複雜形狀也可容易地製造。又，材料費用，製造費用也低 廉的各種優點。因此’合成樹脂之使用係在製造大型又價 廉的裝置（例如’液晶顯不裝置）上較有利。 又轉印體6係例如液晶格，爲構成其本體獨立之裝置 '-h--------訂---------線·- (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297^i^- 407295 A7 __ B7___ 五、發明說明（16 ) 者’或例如濾色器，電極層，介質層，絕緣層’半導體元 件’構成裝置之一部分者也可以。 (請先閱讀背面之注意事項再填寫本頁) 又，轉印體6係金屬，陶瓷，石材’木材’紙等物質 也可以，或是構成某一物品之任意面上（時鐘之鐘面上’ 空調機之表面上，印刷基板上等），或牆壁，柱，樑，天 花板’窗玻璃等構造物之表面上也可以。 (5 )如第5圖所示，從基板1之背面側（照射光入 射面1 2側）來照射照射光7。該照射光7係透射基板1 之後’從界面2 a側照射在分離層2。由此，如第6圖或 第7圖所示，由於在分離層2產生層內剝離及/或界面剝 離’而結合力被減少或消滅，因此，將基板1與轉印體6 予以互相遠離，則被轉印層4從基板1脫離後，被轉印至 轉印體6。 線 經濟部智慧財產局員工消費合作社印制么 又’第6圖係表示在分離層2產生層內剝離之情形； 第7圖係表示在分離層2產生界面2 a之界面剝離之情形 。產生分離層2之層內剝離及/或界面剝離的原理，係推 想依在分離層2之構成材料產生磨耗，又，依包含於分離 層2的氣體之放出’或是依產生在剛照射後之熔融，蒸散 等之相變化者。 在此，所謂磨耗係指吸收照射光之固定材料（分離層 2之構成材料）被光化學地或熱地被激勵，而切斷其表面 或內部之原子或分子之結合並被放出之情形，主要出現作 爲分離層2之構成材料的全部或一部分產生熔融，蒸散（ 氣化）等之相變化的現象。又，藉由上述相變人成爲微小 19 本紙張又沒^適用中國國家標準（C]\TS)A4規格（2】0 X 297公釐） A7 407295 _____B7___ 五、發明說明O7 ) 之發泡狀態，而也使結合力降低之情事。 分離層2產生層內剝離，或是產生界面剝離，或產生 該雙方，係受到分離層2之組成，或其他各種要因之影響 ，作爲其要因之一要因，有照射光7之種類，波長，強度 ，到達深度等條件。 作爲照射光7，係在分離層2可產生層內剝離及/或 界面剝離者之任何一種均可。例如有X線，紫外線，可視 光’紅外線（熱線），雷射光，毫波，微波，電子線，放 射線（α線，0線，7線）等。其中，在容易產生分離層 2之剝離（磨耗）上，雷射光較理想。 作爲發生該雷射光的雷射裝置，有各種氣體雷射，固 體雷射（半導體雷射）等，惟激元雷射，N d — YAG雷 射’ Ar雷射，C〇2雷射，C0雷射，He_Ne雷射等 適當地被使用，其中以激元雷射特別理想。 激元雷射係在短波長域輸出高能量，故在極短時間內 在分離層2可產生磨耗，如此在鄰接或近旁之中間層3， 被轉印體4或基板1等幾乎不會產生溫度上昇，亦即，不 會產劣化，損傷，可剝離分離層2。 又’在分離層2產生磨耗時，有照射光之波長依存性 之情形’被照射的雷射光之波長，係約1 〇 〇 n m至 3 5 0 nm較理想。 又，在分離層2 ’產生例如氣體放出，氣化，昇華等 相變化而給與分離特性時，所照射之雷射光之波長係約 350至1200nm較理想。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） -20- ------------ ^-------I ^ -------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印ΐΛ A7 407295 ___B7__ 五、發明說明C18 ) 又’所照射的雷射光之能量密度，特別是，激元雷射 時的能量密度，係約1 0至5 0 〇 〇 m J / c rri較理想， 而以約1 0 0至5 0 0 m J / c ηί更理想。又，照射時間 係約1至1 Ο Ο Ο n s e c較理想，而以約1 〇至1 〇 〇 n s e c更理想。能量密度較低或照射時間較短時，則無 法產生充分磨耗等，又，能量密度較高或照射時間較久時 ，則介經透射分離層2之照射光對於被轉印層4有不良影 響。 在此種雷射光所代表之照射光7係照射成其強度成爲 均勻較理想。 照射光7之照射方向係對於分離層2不限定於垂直方 向’而對於分離層2形成傾斜所定角度之方向也可以。 又，分離層2之面積比照射光一次之照射面積較多時 ’也可對於分離層2之全領域，分複數次來照射照射光。 又’在相同剖位也可照射二次以上。 又，將不相同之種類類或不相同之波長（波長域）的 照射光（雷射光）照射兩次以上在相同領域或不相同領域 也可以。 (6 )如第8圖所示，介經例如洗淨，蝕刻，灰化， 硏磨等之方法或組合此等之方法來除去附著於中間層3之 分離層2。 在如第6圖所示的分離層2之層內剝離時，也可同樣 地除去附著於基板1的分離層2。 又，在基板1爲如石英玻璃之高價格材料或稀少材料 (請先閱讀背面之注意事項再填寫本頁) 表------訂-！-線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^2T- A7 407295 ____B7___ 五、發明說明（19 ) 所構成時等，基板1係較理想可供於再利用。亦即，對於 欲再利用之基板1，可適用本發明，具高有用性。 (請先閱讀背面之注意事項再填寫本頁) 經由如上之各製程，即完全被轉印層4對於轉印體6 之轉印。之後，也可實行鄰接於被轉印層4之中間層3之 除去，或是也可實行其他任意層之形成等。 在本發明中’並不是直接地剝離被剝離物之被轉印層 4本體，而是在接合於被轉印層4之分離層2施以剝離， 故不管被剝離物（被轉印層4 )之特性，條件等，可容易 且確實地’而且均勻地剝離（轉印），不會有隨著剝離操 作對於被剝離物（被轉印層4 )之損傷，可維持被轉印層 4之高可靠性。 又’在圖不之實施例中，從基板1側來照射照射光7 ’惟例如被轉印層4介經照射光7之照射不受不良影響者 時’則照射光7之照射方向係不被限定於上述，而從與基 板1相反側來照射照射光也可以。 經濟部智慧財產局員工消.費合作社印製 又’對於分離層2之面方向局部地，亦即以所定之圖 案來照射照射光’以上述圖案來轉印被轉印層4之構成也 可以（第1項方法）。在此時’在上述（5 )之製程時， 對於基板1之照射光入射面丨2，施以對應於上述圖案之 光罩來照射照射光，或是介經精密地控制照射光7之照射 位置等之方法可實行。 又’並不是將分離層2形成在基板1之分離層形成面 11全面’也可以所定圖案形成分離層2 (第2項方法） 。此時’介經光罩等將分離層2事先形成在所定圖案，或 本纸張尺度·中西國家標準（CNSM4規格mo X 297公复)—~ 經泫部智慧財產局員工消費合作社印製 407295 a? _____ B7 五、發明說明) 是可將分離層2形成在分離層形成面1 1之全面後’介經 齡刻等施以圖案或修整之方法。 依照如上之第1方法或第2方法，也可將被轉印層4 之轉印’與其圖案或修整同時地實行。 又’介經與上述之方法同樣之方法，重複實行兩次以 上轉印也可以。此時，若轉印次數爲偶數次時，則可將形 成在最後之轉印體的被轉印層之表背位置關係成爲與在基 板1最初形成被轉印層之狀態相同。 又’將大型之透明基板（例如，有效領域爲9 0 0 mmx 1 6 0 0mm)作爲轉印體6，而將形成於小型基 板1 (例如’有效領域爲4 5 m m X 4 0 m m )之小單位 的被轉印層4 (薄膜電晶體）複數次（例如，約8 0 0次 )較理想地依次轉印至鄰接位置，俾在大型透明基板之整 體有效領域形成被轉印層4，而在最後也可製造與上述大 型透明基板相同尺寸的液晶顯示裝置。 又，準備複數形成於基板1上之被轉印層4，將各被 轉印層4依次轉印（重疊）在轉印體6上，俾形成被轉印 層4之疊層體也可以。此時，被疊層之被轉印層4係相同 也可以，或是不相同也可以。 以上爲在本發明所使用的薄膜構造之轉印方法。 又’說明使用上述的薄膜構造之轉印方法（轉印技術 )的本發明之二維裝置（多層構造之裝置）之第1實施例 及其製造方法。 第9圖係模式地表示三維裝置之第1實施例子的剖面 本纸張尺度適用中國國家標準（CN’S)A4規格（210 X 297公t ) - 23 - - ----- - - - - -- ^ ·1111111 ^ — — — — — — — 1— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 407295 a? 一 _B7___ 五、發明說明0 ) 圖：第10圖至第15圖係分別模式地表示圖示於第9圖 的三維裝置之製造方法之製程的剖面圖。又’對於與上述 的薄膜構造之轉印方法之共通點係省略說明。 如第9圖所示，三維裝置1 0係具有：作爲基體之基 板（轉印側基板）2 1，及第1被轉印層（第1薄膜裝置 層）41，及第2被轉印層（第2薄膜裝置層）42。被 轉印層4 1及4 2係分別擴張向二維方向（對於基板2 1 平行之方向），構成所定之電路。 此時，在基板2 1之第9圖中上側’介經黏接層5黏 接（接合）有被轉印層4 1。 又，在該被轉印層4 1之第9圖中上側’經由導電性 黏接層2 2黏接（接合）有被轉印層4 2。 被轉印層4 1係在該第9圖中上側分別具有連接電極 (連接用端子）41 1及412。又’被轉印層42係在 該第9圖中下側分別具有連接電極4 2 1及4 2 2。該被 轉印層4 1之連接電極4 1 1與被轉印層4 2之連接電極 4 2 1係經由導電性黏接層2 2予以電氣式地連接’或是 ，被轉印層4 1之連接電極4 1 2與被轉印層4 2之連接 電極4 2 2係經由導電性黏接層2 2予以電氣式連接。 作爲導電性黏接層2 2，係各向異性導電膜（A C F ·· Anisotropic Conductive Film )較理想。介經以各向異性 導電膜予以黏接，由於僅以厚度方向（第9圖中’上下方 向）確保導通，因此，可防止第9圖中橫方向之短路’亦 即，可防止連接電極4 1 1與連接電極4 1 2 ’連接電極 本纸張尺度適用中國國家標準（CNS>A4規格<210 X 297公釐） -24- I— —I— II ^ · I I I----^ 11111111 (請先閱讀背面之注意事項再填寫本頁) A7 407295 B7__ 五、發明說明P ) 4 1 1與連接電極4 2 2，連接電極4 2 1與連接電極 ’連接電極421與連接電極412之間的短路。 又’介經以各向異性導電膜施以黏接，可使連接電極 4 1 1與連接電極4 2 1，連接電極4 1 2與連接電極 4 2 2容易對位而分別電氣式地連接，並可黏接（接合） 被轉印層4 1與被轉印層4 2。 又，該三維裝置1 〇之基板（轉印側基板）2 1 ，係 相當於第4圖至第8圖中之轉印體6。 又’作爲三維裝置1 〇之被轉印層4 1及4 2，例如 例示作爲上述之被轉印層4的各種者。 具體而言，被轉印層4 1及4 2係可作爲DRAM， SRAM，EPROM，ROM等記憶體，CPU等邏輯 電路，光察覺器，磁性察覺器等之察覺器等。又，被轉印 層4 1及4 2係當然並不被限定於上述者。 又，被轉印層4 1與被轉印層4 2係相同也可以，或 不相同也可以。 被轉印層4 1與被轉印層4 2作爲相同時，例如，可 將被轉印層4 1及被轉印層4 2之雙方作爲記憶體（記憶 體格陣列）。由此，實現大容量的記憶體（大規模記億體 )。 又，除了上述之外，例如也可將被轉印層4 1及被轉 印層4 2之雙方作爲邏輯電路。由此可實現大規模之邏輯 電路。 又，作爲被轉印層4 1與被轉印層4 2不相同時，例 - -- - --------^i I I I! —訂！ I--線 _ (請先閱讀背面之注意事項再填寫本頁) 經^部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS)A4規格（2〗〇x 297公釐） -25- A7 407295 ___B7___ 五、發明說明¢3 )
如可將被轉印層4 1及被轉印層4 2中之一方作爲記憶體 ’而將另一方作爲邏輯。亦即，三維裝置1 0係戊爲混載 (一體化）記憶體與邏輯的系統I C (例如’系統L S I )0 此種情形時，依照本發明，以不相同之設計定則（最 小線寬）可形成被轉印層4 1與被轉印層4 2。又’以不 相同之設計參數可形成被轉印層4 1與被轉印層4 2。又 ，以不相同之製程可形成被轉印層4 1與被轉印層4 2。 習知在被疊層之層彼此間，無法或很難變更此些條件。 上述系統I C的記憶體或記億格陣列之最小線寬’係 例如作爲約0 · 3 5 # m ( # m定則）’而邏輯之最小線 寬，係例如作爲0 · 5 " m ( " m定則）’（記億體或記 億格陣列之最小線寬係比邏輯之最小線寬小）。又’與此 相反地，將記億體或記憶格陣列之最小線寬形成比邏輯之 最小線寬大也可以。 上述三維裝置1 0係介經上述的薄膜構造之轉印方法 ，例如，如下述地製造。 (A 1 )如第1 0圖所示地，在基板（原基板）1之 單面，形成分離層2。又’如第1 1圖所示地，在基板（ 原基板）1之單面，形成分離層2。 (A 2 )如第1 0圖及第1 1圖所不地’在各基板1 之分離層2之上面，分別形成中間層（底子層）3。 (A3 )如第1 〇圖所示’在中間層3之上面’形成 第1被轉印層（第1薄膜裝置層）41 ·又，如第11圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公g ) <請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 26 407295 at Β7 五、發明說明p ) 所示，在中間層3之上面，形成第2被轉印層2薄膜裝置 )4 2。 (請先閱讀背面之注意事項再填寫本頁) 將被轉印層4 1之k部分（在第1 0圖中以一點鏈線 所圍繞之部分）的放大剖面圖表示於第10圖中。 如第1 0圖所示地，被轉印層4 1係例如具有形成在 中間層3 (例如，S i 0 2膜）上的薄膜電晶體（T F T ) 6 0。 該薄膜電晶體6 0係由在聚矽層導入η型或p型雜質 所形成的源極層（η +或層）6 1及汲極層（η+或ρ 層）62，及通道層63，及閘極絕緣膜64，及閘極電 極6 5，及層間絕緣膜6 6，及例如鋁所構成的電極6 7 與6 8，及保護膜6 9所構成。 在該薄膜電晶體6 0之保護膜6 9之第1 0圖中下側 ，形成有連接電極4 1 1。該連接電極4 1 1係經由形成 在保護膜6 9的接觸孔，電氣式地連接於電極6 8。 又，將被轉印層4 2之k部分（在第1 1圖中以一點 鏈線所圍繞之部分）的放大剖面圖表示在第1 1圖中。 經濟部智慧財產局員工消費合作社印製 如第1 1圖所示地，被轉印層4 2係例如具有形成在 中間層3 (例如，S i 0 :膜）上的薄膜電晶體（T F T ) 6 0° 該薄膜電晶體6 0係由在聚矽層導入η型或p型雜質 所形成的源極層（η +或ρ+層）6 1及汲極層（η+或ρ 層）6 2，及通道層6 3，及閘極絕緣膜6 4，及閘極電 極6 5，及層間絕緣膜6 6 ’及例如銘所構成的電極6 7 本纸張尺度適用中國國家標準（CN’S)A4規格（210 X 297公釐） -27 - 407295 A7 B7 五、發明說明（25 ) 與68，及保護膜69所構成。 (請先閱讀背面之注意事項再填寫本頁) 在該薄膜電晶體6 0之保護膜6 9之第1 1圖中上側 ，形成有連接電極4 2 1。該連接電極4 2 1係經由形成 在保護膜6 9的接觸孔，電氣式地連接於電極6 7。 又，由於電極4 1 2近旁之被轉印層4 1及電極 4 2 2近旁之被轉印層4 2之構成係與上述大約同樣’故 省略說明。 在本發明中，將被轉印層4 1同時地形成多數在未予 圖示之一枚基板（例如，玻璃製基板），並切出該些也可 以。同樣地，將被轉印層4 2同時地形成多數在未予圖示 之一枚基板（例如，玻璃製基板），並切出該些也可以。 此時，例如將被轉印層4 1 ，4 2所形成的基板分別 設定在探針裝置，而在各被轉印層4 1，4 2之連接電極 或未予圖示之端子接觸觸針，實施各被轉印層4 1 ，4 2 的電氣式特性檢查。如此，在被判定爲不良之被轉印層 4 1 ，4 2以印表機或唱針等作標記。 經濟部智慧財產局員工消費合作社印製 之後，分別切片各被轉印層4 1 ，4 2。此時，介經 有無作標記，將各該被轉印層4 1 ，4 2，選別或不良品 與良品。又，經切片之後，實施各該被轉印層4 1 ，4 2 之電氣式特性檢查也可以。 又，在本發明係同時地製造被轉印層4 1與被轉印層 4 2也可以，特別是，在相同之基板（原基板）1上，同 時地製造也可以。由此，可減少製程數。 (A 4 )如第1 2圖所示，經由黏接（接合）形成在 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 407295 A? B7 五、發明說明（26 ) 上述基板1上的被轉印層4 1，及基板（轉印側基板） 2 1。 (A 5 )如第1 2圖所示，從基板1之背面側（照射 光入射面1 2側）來照射照射光7。如上所述，該照射光 7係透射基板1之後，照射在分離層2，由此，在分離層 2產生層內剝離及/或界面剝離，而使結合力減少或消滅 〇 如此，隔離基板1與基板2 1。由此，如第1 3圖所 示，被轉印層4 1從基板1脫離，而轉印至基板2 1。 (A 6 )如第1 3圖所示，例如介經洗淨，蝕刻，灰 化，硏磨等方法或組合此等之方法除去被轉印層4 1之中 間層3或分離層2。又，視需要，連接電極4 1 1 ， 4 1 2能露出之程度地，留下上述中間層2也可以。 又，分離層2之層內剝離等，也同樣地除去附著於基 板1的分離層2。 又，在基板1爲如石英玻璃之高價格材料或稀少材料 所構成時等，基板1係較理想可供於再利用。亦即，對於 欲再利用之基板1 ，可適用本發明，具高有用性。 經由如上之各製程，即完成被轉印層4 1對於基板 2 1之轉印。之後’也可實行其他之任意層的形成等。 (A 7 )如第1 4圖所示’相對向對應之連接電極彼 此間，亦即，相對向連接電極4 1 1與連接電極4 2 1， 且相對向連接電極4 1 2與連接電極4 2 2地施以定位之 狀態下，經由導電性黏接層2 2黏接（接合）形成於上述 --I---------裝·-------訂---------I (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） •73 A7 407295 ______B7___ 五、發明說明（27 ) 基板1上之被轉印層4 2，及轉印於上述基板2 1之被轉 印層4 1。 作爲該導電性黏接層2 2，係如上所述，各向異性導 電膜較理想，惟本發明係並不被限定於此者》 以各向異性導電膜黏接時，係在被轉印層4 1與被轉 印層4 2之間塡充（配置）所定之導電性黏接劑，而將該 導電性黏接劑向第1 4圖中縱方向加壓下使之硬化。由此 ’經由導電性黏接層2 2黏接被轉印層4 1與被轉印層 4 2，同時，該導電性黏接層2 2中之未予圖示之導電粒 子連接（接觸）於第1 4圖中縱向，經由上述導電粒子分 別雷氣式地來連接連接電極4 1 1與連接電極4 2 1 ，連 接電極4 1 2與連接電極4 2 2。 (A 8 )如第1 4圖所示，從基板1之背面側（照射 光入射面1 2側）來照射照射光7。如上所述，該照射光 7係透射基板1之後，照射在分離層2，由此，在分離層 2產生層內剝離及/或界面剝離，而使結合力減少或消滅 〇 如此，隔離基板1與基板2 1。由此，如第1 5圖所 示，被轉印層4 1從基板1脫離，而轉印至基板2 1。 又，將被轉印層4 1 ，4 2及導電性黏接層2 2之k 部分（在第1 5圖中以一點鏈線所圍繞之部分）的放大剖 面圖表示於第15圖中。 (A 9 )如第1 5圖所示，例如介經洗淨，蝕刻，灰 化，硏磨等方法或組合此等之方法除去被轉印層4 1之中 ------------裝--------訂·--------1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -0Ό - 407295 五、發明說明（28 ) A7 B7
經濟部智慧財產局員工消費合作社印4,1^ 間 層 3 或 分 離 層 2 〇 又 視 需 要 y 留 下 上述 中 間 層 2 也 可 以 0 又 ， 分 離 層 2 之 層 內 剝 離 等 ， 也 同 樣 地 除 去 附 著 於 基 板 1 的 分 離 層 2 0 又 在 基 板 1 爲 如 石 英 玻 璃 之 商 價 格材料 或 稀 少 材料 所 構 成 時 等 基 板 1 係 較 理 想 可 供 於 再 利 用 0 亦 即 » 對 於 欲 再 利 用 之 基 板 1 9 可 適 用 本 發 明 具 筒 有 用 性 〇 經 由 如 上 之 各 製 程 即 完 成 被 轉 印 層 4 2 對 於 被 轉 印 層 4 1 上 之 轉 印 亦 即 ， 完 成 被 轉 印 層 4 2 與 被 轉 印 層 4 1 之 疊 層 〇 之 後 > 也 可 行 其 他 之 任 思 層 的 形 成 等 〇 如 上 所 述 地 ， 由 於 本 發 明 之 二 維 裝 置 1 0 係 > 介 經轉 印 ( 轉 印 法 ) 薄 層 裝 置 層 施 以 疊 層 所形 成 0 因 此 可 容 易 地 製 造 二 維 裝 置 ( 例 如 > 二 維 元 I C ) 1 0 0 特 別 是 y 由 於分別 單 獨 地 製 造 各 薄 膜 裝 置 5 因 此 不 必 考 慮 如 習 知 地 對 於 下 層 ( 下 側 之 薄 膜 裝 置 層 ) 之 不 良 影 響 製 造 條 件 較 廣 0 又 在 本 發 明 之 三 維 裝 置 1 0 係 疊 層 複 數 薄 膜 裝 置 層 ， 故 可 提 闻 積 體 度 〇 亦 即 ， 較 緩 和 之 設 計 定 則 也 可 將 I C ( 例 如 L S I ) 形 成 在 較 狹 窄 之 面 積 0 例 如 在 二 維 裝 置 1 0 具 有 記 憶 體 時 ( 例如 J 被 轉 印 層 4 1 及 4 2 之 雙 方 爲 記 憶 體 時 ) 則 可 得 到 記 憶 體 之 大 容 量 化 〇 又 在 三 維 裝 置 1 0 具 有 i眾 趣 輯 電 路 時 ( 例 如 ， 被 轉 印 層 4 1 及 4 2 之 雙 方 爲 邏 輯 電 路 時 ) ， 可 得 到 邏 輯 電 路 之大規模化。 i .· 裝--------訂---------線 1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度埤用中國國家標準（CNS)A4規格（2】0 X 297公釐） A7
五、發明說明（29 ) 407295 又’在本發明，由於可將各薄膜裝置層一旦形成在不 相同之基板上，因此’可用任意之裝置定則（例如，閘極 線寬’閘極絕緣膜之膜厚’設計定則’製造時之溫度等製 造條件）形成各薄膜裝置層）。因此，可將各薄膜裝置層 分別以最適當之裝置參數所形成，由此，提供一種高可靠 性及高性能的三維裝置1 〇。 例如’三維裝置1 〇爲混載（一體化）記憶體與邏輯 電路的系統I C (例如，系統L S I )時，當製造其系統 I c時’由於可分別對應之處理形成記憶體與邏輯電路， 因此，容易製造，生產性高，又量產性上有利。 又’由於在各薄膜裝置層之一端，形成連接電極（連 接用端子）’因此，可將鄰接之薄膜裝置層彼此間容易且 確實地電氣式地連接，由此，可得到三維裝置1 〇之三維 化（可構成三維方向之電路）。 又，由於僅選別良品之薄膜裝置層並可疊層於每一層 ，因此，與在相同基板上依次形成各層（直接形成各層） 而製造三維裝置之情形相比較，良品率較高。 又，不選定基板（轉印側基板）2 1 ，也可轉印至各 種基板2 1。亦即，對於以無法直接形成或不適用於形成 薄膜裝置之材料，容易成形之材料，廉價之材料等所構成 者等，也可介經轉印來形成該裝置。換言之，由於在基板 21具自由度，例如在可撓性之基板上形成1C，因此， 可容易地製造IC卡等。 又，作爲基板（原基板）1 ，由於可使用價格較低且 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 I . 經濟部智慧財產局員工消費合作社印制私 經濟部智慧財產局員工消費合作社印制^ ^07295 a? B7 五、發明說明（30 ) 大面積之玻璃製基板，因此可減低成本。 又’在上述實施例中，被轉印層（薄膜裝置層）4 1 及4 2之轉印次數係分別一次’惟在本創作中，可疊層被 轉印層4 1與被轉印層4 2，而被轉印層4 1之轉印次數 係兩次以上也可以，或是被轉印層4 2之轉印次數係兩次 以上也可以。 例如，將被轉印層之轉印次數作爲兩次時，可將基板 1上之被轉印層在基板1及基板2 1以外之未予圖示的第 3基板上，然後，將該第3之基板上之被轉印層轉印在基 板2 1上。又，在上述第3基板，形成有上述之分離層2 等。 若被轉印層之轉印次數爲偶數次時，則可將形成在最 後轉印體之基板（轉印側基板）2 1的被轉印層之表，背 之位置關係，形成與在基板（原基板）1最初形成被轉印 層之狀態相同。 又，在本發明中，在基板（轉印則基板）2 1上直接 形成被轉印層4 1 ，介經上述之轉印方法，在該被轉印層 4 1上轉印被轉印層4 2，來製造三維裝置1 0也可以。 又，在本發明中，疊層三層以上被轉印層（薄膜裝置 層）也可以。介經增加被轉印層薄膜裝置層）之層數，可 提高積體度。 例如，將三維裝置1 0之被轉印層（薄膜裝置層）之 層數作爲三層，電氣式地連接鄰接之被轉印層彼此間時， 如第1 6圖所示，在位於第1被轉印層（第1薄膜裝置層 本纸張尺度適用申國國家標準（CNS)A4規格（2〗0 X 297公釐） — —— — — — — — — — —— · I I I I I I —-*-1τ— — — — — — — — · (請先閱讀背面之注意事項再填寫本頁) ^33-^ 407295 A7 B7 五、發明說明（31 ) )4 1與第2被轉印層（第2薄膜裝置層）4 2之間的第 (請先閱讀背面之注意事項再填寫本頁) 3被轉印層（第3薄膜裝置層）43之兩端形成連接電極 (連接用端子）。亦即，在被轉印層4 3之一端（第16 圖中下側），形成連接電極431及432，而在另一端 (第16圖中上側）形成連接電極433及434。 又，經由導電性黏接層2 2電氣式地連接被轉印層 4 1之連接電極4 1 1與被轉印層4 3之連接電極4 3 1 ，經由導電性黏接層2 2電氣式地連接被轉印層4 1之連 接電極4 1 2與被轉印層4 3之連接電極4 3 2。同樣地 ，經由導電性黏接層2 3電氣式地連接被轉印層4 3之連 接電極4 3 3與被轉印層4 2之連接電極4 2 1 ，經由導 電性黏接層2 3電氣式地連接被轉印層4 3之連接電極 4 3 4與被轉印層4 2之連接電極4 2 2。 作爲導電性黏接層2 3，係與導電性黏接層2 2同樣 之理由，使用各向異性導電膜較理想。 經濟部智慧財產局員工消費合作社印製 又，在本發明中，直接電氣式連接連接電極4 3 1與 連接電極4 3 3，連接電極4 3 2與連接電極4 3 4也可 以。在此時’經由導電性黏接層2 2，連接電極4 3 1， 4 3 3及導電性黏接層2 3電氣式地連接連接電極4 1 1 與連接電極4 2 1 ，又，經由導電性黏接層2 2，連接電 極4 3 2 ’ 4 3 4及導電性黏接層2 3電氣式地連接連接 電極4 1 2與連接電極4 2 2。 被轉印層4 1 ，4 2及4 3之疊層係如上所述，介經 薄膜構造之轉印法來實行。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 407295 A7 • _B7__ 五、發明說明（32 ) 又，疊層三層以上被轉印層（薄膜裝置層）時，各層 均相同也可以，或是各層均不相同也可以，又，僅一部分 之層相同也可以。 以下，說明三維裝置之製造方法的第2實施例。 第1 7圖係模式地表示三維裝置之構成例的剖面圖。 又’對於與上述之第1實施例之共通點，則省略說明，而 說明主要之不同點。 表示於第1 7圖之三維裝置1 0也與上述之第1實施 例同樣地，介經薄膜構造之轉印方法來製造。 但是，在該三維裝置1 0係在上述製程（A7 )中， 接觸第1被轉印層（第1薄膜裝置層）4 1之連接電極 4 1 1與第2被轉印層（第2薄膜裝置層）4 2之連接電 極4 2 1 ，並電氣式地連接這些，接觸於被轉印層4 1之 連接電極4 1 2與被轉印層4 2之連接電極4 2 2，並電 氣式地連接這些，同時，經由黏接層2 4黏接（接合）被 轉印層4 1與被轉印層4 2。 -----------I 裝 11!11訂---------I (請先閱讀背面之注意事項再填寫本頁) 第 該 在 第 之 述 上 與 到 得 可 也 例 施 之 樣 同 例 施 經濟部智慧財產局員工消費合作社印製 果 效 黏間例 之此施 2 彼實 4 極 2 層電第 印接及 轉連例 被之施 與應實 1 對 1 4 接第 層連之 印地述 轉式上 被氣於 , 電定 中及限 明，被 發法不 本方並 在}係 > 合 ， 又接法 C 方 接的 4 2 極 4 電極 接電 連接 觸連 接與 別 2 分 1 I 4 如極 例電 接 連 極些 電這 接熱 連加 與並 溶 旦 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4〇7295 A7 B7 五、發明說明（33 ) 融接觸面，介經予以固化，固裝所對應之連接電極彼此間 即可以。由此，電氣式地連接所對應之連接電極彼此間’ 同時，接合被轉印層4 1與被轉印層4 2。 又，在連接電極4 1 1與連接電極4 2 1之間’及連 接電極4 1 2與連接電極4 2 2之間，分別配置焊劑（導 電性硬焊材），加熱此等焊劑，一旦熔融’固化也可以。 由此，經由焊劑電氣式地連接所對應之連接電極彼此間’ 同時，經由焊劑黏接（接合）被轉印層4 1與被轉印層 4 2。 以下，說明三維裝置的第3實施例。 第1 8圖係模式地表示本發明之三維裝置之第3實施 例的剖面圖。又，對於與上述之第1實施例之共通點，省 略說明，而說明主要之不同點。 表示於第1 8圖之三維裝置1 〇也與上述之第1實施 例同樣地，介經薄膜構造之轉印方法來製造。 在該三維裝置10的第1被轉印層（第1薄膜裝置層 )4 1之一端（第1 8圖中上側），形成有發光部（發光 元件）413及受光部（受光元件）414。 又，第2被轉印層（第2薄膜裝置層）42之〜端（ 第1 8圖中下側），形成有發光部（發光元件）4 2 3及 受光部（受光元件）4 2 4。 在該三維元件1 0，係在上述製程（A 7 )中，對應 之發光部與受光部相對向，亦即，發光部4 1 3與受光部 4 2 4相對向，且發光部4 2 3與受光部4 1 4相對向地 氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注咅心事項再填寫本頁) 裝--------訂·--------線 經濟部智慧財產局員工消費合作社印製 A7 407295 B7____ 五、發明說明（34 ) {請先閱讀背面之注意事項再填寫本頁) 定位狀態下，實質上經由透明（對於來質發光部4 1 3及 4 2 3之光具有光透射性）之黏接層2 5來黏接（接合） 被轉印層4 1與被轉印層4 2。 作爲該三維裝置1 0之發光部4 1 3及4 2 3 ’例如 ’可使用有機E L元件。 第1 9圖係表示有機E L元件之構成例的剖面圖。 如同圖所示，有機E L元件3 0係以隔間壁（觸排） 3 4，及形成於該隔間壁3 9之內側的透明電極3 1及發 光層（有機EL) 32，及金屬電極33所構成。 此時，在透明電極3 1上形成有發光層3 2 ’而在隔 間壁3 4及發光層3 2上形成有金屬電極3 3。 透明電極3 1係例如以I T 0等所構成。 又，發光層3 2係例如’主要爲將形成發光層3 2之 共設系高分子有機化合物的前驅體’及爲了變化發光層 3 2之發光特性的螢光色素等溶解或分散於所定溶媒（極 性溶媒）的有機E L元件用組成物（發光層3 2用之組成 物）予以加熱處理，並將該有機E L元件用組成物中之上 述前驅體予以高分子化的薄膜（固體薄膜）所構成。 經濟部智慧財產局員工消費合作社印製 又，金屬電極3 3係例如以A 1 - L i等所構成。 又，隔間壁3 4係例如以樹脂黑抗蝕劑等所構成。 在被轉印層4 1及4 2，分別形成有驅動該有機E L 元件3 0之未予圖示的驅動部（驅動電路）。 在該有機EL元件3 0，係當所定電壓從上述驅動電 路施加於透明電極3 1與金屬電極3 3之間時，則電子及 本紙張尺度埤用中國國家標準（CNS)A4規格（210 X 297公爱） A7 407295 B7___ 五、發明說明（35 ) (電洞）注入在發光層3 2，而這些是依藉由所施加 之電壓所產生之電場移動發光層3 2中被再結合。依該再 結合時所放出的能量產生激子（Exciton )，而該激子恢復 成基底狀態時則放出能量（螢光或磷光）。亦即，會發光 。又，將該現象稱爲E L發光。 又，作爲該三維裝置1 0之受光部4 1 4及4 2 4， 例如，可使用P I N光二極體。 第2 0圖係表示P I N光二極體之構成例的剖面圖。 如同圖所示，P I N光二極體5 0係由：受光部窗電 極51 ，及p型a_SiC層（p型半導體層）52，及 1型3-81層（半導體層）53，及11型3-81(：層 (η型半導體層）5 4，及兼受光部上部電極與電線（電 氣配線）的A 1 — S i - C u層5 5所構成。 此等受光部窗電極51 ，p型a — S i C層52，i 型 a — S 1 層 53，η 型 a — S i C 層 54 及 Al— Si -C u層5 5係從第2 0圖中下側以該順序被疊層。又， 上述受光部窗電極5 1係例如以I T ◦等所構成。 如上所述，有機E L元件3 0係介經電氣式地連接於 該有機E L元件3 0之未予圖示的驅動電路被驅動而發光 。亦即，有機E L元件3 0係傳送（發送）光信號（光） 〇 來自該有機E L元件3 0之光，係透射黏接層2 5後 從受光窗電極5 1入射。亦即’在P I N光二極體50被 受光。 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ---------I--κ·—--I---訂·--------線 -I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -38 - A7 407295 B7 五、發明說明（36 ) 從P I N光二極體5 0輸出對應於受光光量之大小的 (請先閱讀背面之注意事項再填寫本頁) 電流，亦即輸出電氣信號（信號）（光信號被變換成電氣 信號而被輸出）。 依據來自該P I N光二極體5 0之信號’電氣式地連 接於該P I N光二極體5 0之未予圖示的電路施以動作。 又，如第1 8圖所示’來自發光部4 1 3之光係透射 黏接層2 5之後在受光部4 2 4被受光’又’來自發光部 4 2 3之光係透射黏接層2 5之後在受光部4 1 4被受光 =亦即，介經發光部4 1 3及4 2 3，受光部4 1 4及 4 2 4，在被轉印層4 1與被轉印層4 2之間實施依光（ 光信號）之通信。 在該第3實施例也可得到與上述之第1實施例同樣之 效果。 如此，在該第3實施例中，層間之信號傳送係井是電 氣（電氣信號），而是構成以光（光信號）所實行’故容 易製造，特別是可更提高積體度。 又，在本發明中，發光部4 1 3及4 2 3係並不被限 定於有機E L元件，例如，以無機E L元件，發光二極體 經濟部智慧財產局員工消費合作社印製 (LED)，半導體雷射（雷射二極體）等所構成也可以 〇 又，在本發明中，受光部4 1 4及4 4係並不被限定 於P I N二極體，例如，以p I n光二極體，突崩光二極 體等之各種光二極體，光電晶體，光燈光（有機光發光， 無機光發光等）等所構成也可以。 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公餐） 經濟部智慧財產局員工消費合作社印製 407295 A7 一 B7 五、發明說明（37 ) 又’在本發明中，黏接（接合）被轉印層（薄膜裝置 層）4 1與被轉印層（薄膜裝置層）4 2之方法，係並不 被限定於上述之方法。亦即，在被轉印層4 1與被轉印層 4 2之間，可實施依光（光信號）之通信，而可黏接（接 合）被轉印層4 1與被轉印層4 2即可以。 例如，局部地黏接（接合）被轉印層4 1與被轉印層 42也可以。此時，以發光部413，423，受光部 4 1 4及4 2 4以外之部分施以黏接（接合）時’則以不 透明之黏接層黏接被轉印層4 1與被轉印層4 2也可以。 又，在被轉印層4 1與被轉印層4 2之間設置間隔件 (例如，柱），經由該間隔件黏接（接合）被轉印層4 1 與被轉印層4 2也可以。在此時，在被轉印層4 1之發光 部413與受光部414，及被轉印層42之受光部 4 2 4與伋光部4 2 3之間形成有空間。 又，分別接觸被轉印層4 1之發光部4 1 3與受光部 414，及被轉印層42之受光部424及發光部423 也可以。 又，在本發明中，將三維裝置的被轉印層（薄膜裝置 層）之層數作爲三層以上時，未鄰接之層間中，構成可依 光（光信號）之通信的構成也構成。 又，在本發明中，發光部係以發光特性（例如，發光 之光的峰値波長）之不同的複數發光元件所構成，而受光 部係以受光來自對應之上述發光元件之光的複數受光元件 所構成也可以。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -40 - I I ----I I--I I 裝—---訂---------線 I (請先閱讀背面之注意事項再填寫本頁) A7 407295 B7 五、發明說明（38 ) 此時，可同時地通信複數之資訊（信號）。亦即，成 爲可依多通道之光通信的資訊傳送。 又，在本發明中，設置發光特性（例如，發光之光的 峰値波長）之不同的複數發光部。並設置受光來自對應之 上述發光部之光的複數受光部也可以。 又，在本發明中，在至少一個所定之被轉印層（薄膜 裝置層）內，形成可依如上述被轉印層（薄膜裝置層）間 之光（光信號）的通信之構成也可以。 又，在各該上述之第1〜第3實施例中，視需要，與 外部（例如，外部裝置或搭載基板等）電氣式地連接所用 之端子（連接端子），設在任意位置均可以。 例如，在基板2 1上設置上述連接端子，欲電氣式地 連接該連接端子與被轉印層薄膜裝置層4 1 ，則在被轉印 層41之第9圖，第16圖，第17圖，第18圖中下側 之端部，形成未予圖示之連接電極（連接用端子）。之後 ，黏接（接合）基板2 1與被轉印層4 1 ，使該連接電極 與上述連接端子電氣式地連接。該基板2 1與被轉印層 4 1之黏接（接合）係例如形成如上述之被轉印層4 1與 被轉印層4 2之黏接（接合）即可以。 以下，說明本發明的三維裝置之第4實施例。 第2 1圖係模式地表示本發明的三維裝置之第4實施 例的圖式。又，對於上述之第1至第3實施例之共通點， 省略說明，而說明主要之不同點。 表示於第21圖之第4實施例的三維裝置係記憶體 (請先閱讀背面之注意事項再填寫本頁) 裝------訂·--------線 ！ 經;"部智慧財產局員工消費合作社印製 度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 407295 A7 B7______ 五、發明說明（39 ) 1 c (記憶裝置。該記憶體I C 1 〇 a係具有基板（轉印 側基板（2 1 )，及疊層於該基板2 1上的記憶格陣列 7 1 ’及記憶格陣列，及記憶格陣列7 3。 各記憶格陣列7 1，7 2及7 3係分別介經上述之薄 膜構造之薄膜構造之轉印法，以該順序從第2 1圖中下側 被疊層。亦即，各記憶格列7 1 ，7 2及7 3係分別爲被 轉印層（薄膜裝置層）。 此時，基板2 1與記憶格陣列7 1 ，記憶格陣列7 1 與記憶格陣列7 2，記億格陣列7 2與記憶格陣列7 3， 係分別以上述之第1至第3實施例中之任一方法施以黏接 (接合）也可以。 亦即，與上述之第1或第2實施例同樣地，電氣式地 連接所定之層彼此間也可以，又，與上述之第3實施例同 樣地，形成在所定層間可實行依光（光信號）之通信也可 以。 記憶格陣列7 1 ’ 7 2及7 3係下述之記憶格分別行 列狀地排列者。又，在本實施例中，連接電極7 1 ，7 2 及7 3係分別以S R A Μ所構成。 第2 2圖係表示上述S R A Μ之記憶格（1格）之構 成例的電路圖。 如第2 2圖所示’該S R A Μ之記憶格8 0係 CMOS型SRAM的記憶格，以nMOS薄膜電晶體（ TFT) 81 ’ 及 nMOS 薄膜電晶體（TFT) 82， 及pMOS薄膜電晶體（TFT) 83，及nMOS薄膜 本纸張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印制私 ， A7 ----- B7 電 晶 體 ( Τ F Τ ) 8 4 9 及 P Μ 0 S 薄 膜 電 晶 體 ( Τ F T ) 8 5 > 及 η Μ 0 S 薄 膜 電 晶 體 8 6 ， 及 此 等 之 連 接 線 所 構 成 〇 η Μ 0 S 薄 膜 電 晶 體 8 1 之 閘 極 係 被 連 接 於 字 線 8 9 而 π Μ 〇 S 薄 膜 電 晶 體 8 2 之 源 極 或 汲 極 係 被 連 接 於 Α-Ατ- 罘 2 位 元 線 ( 資 料 線 ) 8 8 〇 在 該 記 憶 格 陣 列 8 0 係 以 Ρ Μ 〇 S 薄 膜 電 晶 體 8 3 與 η Μ 0 S 薄 膜 電 晶 體 8 4 構 成 第 1 反 相 電 路 ( Ν 〇 Τ 電 路 ) 而 以 Ρ Μ 0 S 薄 膜 電 晶 體 8 5 與 η Μ 0 S 薄 膜 電 晶 體 8 6 > 構 成 第 2 反 相 電 路 ( Ν 〇 Τ 電 路 ) 0 又 ， 以 此 等 A-Ar- 弟 1 反相 電 路 及 第 2 反 相 電 路 構 成 正 反 電 路 〇 又 ， 在本 發 明 中 ， 記 億 格 陣 列 7 1 ϊ 7 2 及 7 3 係並 不 被 限 定 於 S R A Μ 之 記 億 格 陣 列 ， 其 他 > 例 如 D R A Μ 等 各 種 R A Μ ， E Ρ R 0 Μ y Ε 2 Ρ ： R < D Μ ，t 巧爍記憶4 各 罩 型 R 〇 Μ 等 各 種 記 億 格 之 記 憶 格 陣 列 也 可 以 0 在 該 記 憶 格 I C 1 0 a ( 第 4 施 例 ) 也 可得 到 與 上 述 之 第 1 至 第 3 實 施 例 同 樣 之 效 果 〇 特 別 是 在 該 記 憶 格 I C 1 0 a 中 ) 由 於 疊 層 有 複 數 記 憶 格 陣 列 ) 因 此 y 可 得 到 大 容 量 之 記 億 格 I C ( 大 規 模 記 億 格 I C ) 〇 換 言 之 ， 欲 製 造 相 同 容 量 ( 相 同 規 模 ) 之 記 憶 格 I C 時 1 由 於 在 狹 窄 面 積 可 形 成 該 記 憶 格 I C 因 此 ， 可 得 到 記 憶 格 I C 之 小 型 化 〇 又 J 在 本 發 明 中 9 記 憶 格 陣 列 之 層 數 亦即 記 憶 格 陣 列的被轉印層薄膜裝置層之層數，係不被限定於三胃，目 4〇7295 五、發明說明（4〇 ) κ--------訂·--------線 I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度用中國國家標準（CNS)A4規格（210 X 297公釐） -43 - 經濟部智慧財產局員工消費合作社印製 407295 A7 ---------B7_ _ 五、發明說明（41 ) 是兩層或四層以上也可以。 以下，說明本發明的三維裝置之第5實施例。 第2 3圖係模式地表示三維裝置之第5實施例的斜視 ® °又’對於與圖示於第2 1圖之上述的第4實施例之共 #點’省略說明，而說明主要之不同點。 表示於第2 3圖之第5實施例的三維裝置係記憶格 1 C °記憶格陣I C 1 0 a係具有基板（轉印側基板） 2 1 ’及，疊層於該基板2 1上的記億體7 4，及記憶格 陣列7 2，及記憶格陣列7 3。 記憶體7 4，記憶格陣列7 2及7 3係分別介經上述 之薄膜構造之轉印法，從第2 3圖中下側以該順序被疊層 。亦即’記憶體7 4 ’記憶格陣列7 2及7 3係分別爲被 轉印層薄膜裝置層。 記憶體7 4係主要由：記憶格陣列7 1 ，及控制資料 之輸入輸出的輸入輸出控制電路（I / 0 ) 7 4 1 ，及指 定目的之記憶格之行位址（行方向之位置）的行解碼器 7 4 2，及指定目的之記憶格之列位址（列方向之位置） 的列解碼器7 4 3所構成。 .在該記憶格I C 1 0 a係以記憶格陣列7 1 ，7 2及 7 3，構成一個記憶格陣列。 此等記憶格陣列7 1 ’ 7 2及7 3，係均介經輸入輸 出控制電路7 4 1 ’行解碼器7 4 2及列解碼器7 4 3被 驅動。因此，在記億體1 c 1 0 a係以記憶體7 4，記億 格陣列7 2及7 3構成一個記憶體。 本紙張尺度適用中國國家標準（CNS)A4規格（MO Χ Μ7 ) -44 - — — — — — — — — —---^. I I I I I I —11·-----I I I (請先閱讀背面之注意事項再填寫本頁) 407295 A7 _ _ B7 五、發明說明（42 ) 在該記憶體I c 1 〇 a (第5實施例）也可得到與上 述之第4實施例同樣之效果。 又，在本發明中，記憶格陣列之層數，亦即構成記億 格陣列的被轉印層（薄膜裝置層）之層數係不被限定於兩 層’也可以爲一層或三層以上。換言之，構成記憶格陣列 之被轉印層（薄膜裝置層），及構成記憶體之被轉印層（ 薄膜裝置層）的合計層數，有兩層以上就可以。 以下，說明本發明的三維裝置之第6實施例。 第2 4圖係模式地表示本發明的三維裝置之第6實施 例的斜視圖，對於與表示於第2 1圖之上述之第4實施例 之共通點，省略說明，兩說明主要之不同點。 表示於第2 4圖之第6實施例的三維裝置係記憶格 1 C。記憶格陣I C 1 〇 a係具有基板（轉印側基板） 2 1 ，及，疊層於該基板2 1上的記億體7 4，及記憶體 7 5，及記憶體7 6。 各記憶體7 4，7 5及7 6係分別介經上述之薄膜構 造之轉印法，從第2 4圖中下側以該順序被疊層。亦即’ 各記憶體7 4，記億體7 5及7 6係分別爲被轉印層薄膜 裝置層。 記憶體7 4係主要由：記憶格陣列7 1 ，及控制資料 之輸入輸出的輸入輸出控制電路（I/O) 741 ’及指 定目的之記憶格之行位址（行方向之位置）的行解碼器 7 4 2，及指定目的之記億格之列位址（列方向之位置） 的列解碼器7 4 3所構成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· I II I I 訂· I I I I----線 經濟部智慧財產局員工消費合作社印製 -45 - A7 407295 _____ __B7_ " "" ------ 五、發明說明（43 ) 該記憶格陣列7 1係介經輸入輸出控制電路7 4 1， 行解碼器7 4 2及列解碼器7 4 3被驅動。 又，記億體7 5係與上述記憶體7 4同樣地，主要由 :記憶格陣列7 2，及輸入輸出控制電路7 5 1，及行解 碼器752，及列解碼器753所構成。 該記憶格陣列7 2係介經輸入輸出控制電路7 5 1 , 行解碼器7 5 2及列解碼器7 5 3被驅動。 又，記憶體7 6係與上述記憶體7 4同樣地，主要由 :記憶格陣列7 3，及輸入輸出控制電路7 6 1，及行解 碼器762，及列解碼器763所構成。 該記憶格陣列7 3係介經輸入輸出控制電路7 6 1， 行解碼器7 6 2及列解碼器7 6 3被驅動。 在該記憶體I C 1 0 a (第6實施例）也可得到與上 述之第4實施例同樣之效果。 又，在本發明中，記憶體之層數，亦即構成記憶體的 被轉印層（薄膜裝置層）之層數係不被限定於三層，也可 以爲兩層或四層以上。換言之，構成記憶格陣列之被轉印 層（薄膜裝置層），及構成記憶體之被轉印層（薄膜裝置 層）的合計層數，有兩層以上就可以。 以下，說明本發明的三維裝置之第7實施例。 第2 5圖係模式地表示本發明的三維裝置之第7實施 例的圖式。對於與表示於第2 1圖至第2 3圖之上述之第 4至第6實施例之共通點，省略說明，兩說明主要之不同 點0 f請先閱讀背面之注意事項再填寫本頁) 裝--------訂-----I! ·線 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 -46 - A7 407295 _____B7_____ 五、發明說明（44 ) 表示於第2 5圖之第7實施例的三維裝置係系統I C (系統LSI)。系統1C(系統LSI)l〇b係具有 基板（轉印側基板）2 1 ，及疊層於該基板2 1上的邏輯 電路77，及記憶體74。 邏輯電路7 7及記憶體7 4係分別介經上述之薄膜構 造之薄膜構造之轉印法，從第2 5圖中下側以該順序被疊 層。亦即，邏輯電路7 7及記億體7 4係分別爲被轉印層 (薄膜裝置層）。 邏輯電路7 7係例如以C P U等所構成。 記憶體7 4係介經該邏輯電路7 7被驅動控制。 在該系統I c 1 0 b (第7實施例）也可得到上述之 第4至第6實施例同樣之效果。 特別是，在該系統I C 1 0 b中，以對應於各該之設 計參數’設計定則（最小線寬），製程可形成邏輯電路 7 7與記憶體7 4。亦即，用不同之設計參數，不同之設 計定則不同之製程可形成邏輯電路7 7與記憶體7 4。 又，在本發明中，邏輯電路之層數，亦即構成邏輯電 路被轉印層（薄膜裝置層）之層數係不被限定於一層，也 可以爲兩層以上。 又’在本發明中，記億體之層數，亦即記憶體的被轉 印層（.薄膜裝置層）之層數係不被限定於一層，也可以爲 兩層以上。 以下’說明本發明的三維裝置之第8實施例。 第2 6圖係模式地表示本發明的三維裝置之第8實施 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印制^ 本纸張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 經濟部智慧財產局員工消費合作社印製 ^07295 A7 B7 五、發明說明（45 ) 例的斜視圖，對於與表示於第2 5圖之上述之第7實施例 之共通點，省略說明，兩說明主要之不同點。 表示於第2 6圖之第8實施例的三維裝置係系統I C (系統L S I )。系統I C (系統L S I ) 1 0 b係具有 基板（轉印側基板）2 1 ，及疊層於該基板2 1上的邏輯 電路7 7，及記憶格陣列7 1。 邏輯電路7 7及記億格陣列7 1係分別介經上述之薄 膜構造之薄膜構造之轉印法，以該順序從第2 6圖中下側 被疊層。亦即，邏輯電路7 7及記億格陣列7 1係分別爲 被轉印層（薄膜裝置層）。 記憶格陣列7 1係介經邏輯電路7 7被驅動控制。 亦即，邏輯電路7 7係對於記憶格陣列7 1 ，具有控 制料之輸入輸出之未予圖示的輸入輸出電路（I/O)， 及指定目的之記憶格之行位址（行方向之位址）的未予圖 示的行解碼器，及指定目的之記憶格之列位址（列方向之 位址）之未予圖示的列解碼器。 邏輯電路7 7係例如以C P U等所構成。 在該系統I C 1 〇 b (第8實施例）也可得到上述之 第7實施例同樣之效果。 又，在本發明中，邏輯電路之層數，亦即構成邏輯電 路被轉印層（薄膜裝置層）之層數係不被限定於一層，也 可以爲兩層以上。 又’在本發明中’記憶格陣列之層數，亦即記億格陣 列的被轉印層（薄膜裝置層）之層數係不被限定於一層， 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) i 裝— II訂- ------線 A7 4〇^295 五、發明說明（46 ) 也可以爲兩層以上。 以下，說明本發明的三維裝置之第9實施例。 第2 7圖係模式地表示本發明的三維裝置之第9實施 例J的斜·視圖’對於與表示於第2 1圖至第2 3圖之上述之 第4至第6實施例之共通點，省略說明，兩說明主要之不 同點。 表示於第27圖之第9實施例的三維裝置係IC( LSI) 。IC (LSI) l〇c係具有基板（轉印側基 板）2 1 ’及疊層於該基板2 1上的邏輯電路77，及邏 輯電路7 8。 邏輯電路7 7及7 8係分別介經上述之薄膜構造之薄 膜構造之轉印法，以該順序從第2 7圖中下側被疊層。亦 即’邏輯電路7 7及7 8係分別爲被轉印層（薄膜裝置層 )° . 各邏輯電路7 7及7 8係分別例如以c P U等所構成
C 各邏輯電路7 7及7 8係分別例如以c P U等所構成
C 在該I C 1 〇 C (第9實施例）也可得到上述之第4 至第6實施例同樣之效果。 特別是’在該I C 1 0 c ’由於疊層複數之邏輯電路 ，因此可得到大規模之邏輯電路，亦即可得到大規模之 IC (LSI)。換9之’欲製造相同規模之Ic時，由 於在狹窄面積可形成該I C，因此可得到I c之小型化。 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) Γ7^'= --— <請先閱讀背面之注意事項再填寫本頁) -- 裝·-------訂·---- 绫 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印制衣 ^〇72QS αί _B7______ 五、發明說明（47 ) 又，在本發明中，邏輯電路之層數，亦即構成邏輯電 路的被轉印層（薄膜裝置層）之層數係不被限定於兩層， 也可以爲三層以上。 在上述之第4至第9實施例中，在本發明，又形成有 一或二以上之其他的被轉印層（薄膜裝置層）也可以。 此時，上述其他之被轉印層（薄膜裝置層）之位置係 並不特別限定。 又，作爲上述其他之被轉印層（薄膜裝置層），例如 有光察覺器，磁性察覺器等各種察覺器等。 以上，依據圖示之實施例說明本發明的三維裝置，惟 本發明係並不被限定於此者。 例如，在本發明中，欲將記憶格陣列之被轉印層（薄 膜裝置層）之層數作成三層以上時，如第1實施例或第2 實施例地電氣式地連接所定之被轉印層間（被轉印層彼此 間）（以下，稱爲「電氣式地連接」，而在其他之被轉印 層間，如第3實施例等。可依光（光信號）之通信以下， 稱爲「光學式地連接」）的構成也可以。 又，在本發明中，對於所定之被轉印層間，電氣式地 連接其一部分，而光學式地連接其他部分也可以。 又，在本發明中，各被轉印層（薄膜裝置層）中之一 層或兩層以上，構成記憶體或記憶格陣列時，在層內形有 複數種類之記憶體或記憶格陣列也可以。 又，在本發明中，各被轉印層（薄膜裝置層）中之兩 層以上，構成記憶體或記憶格陣列時’疊層複數種類之記 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -50 - ------— — — — — — ^ --------訂----I--|_ 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 40729|7 五、發明說明（48 ) 憶體或記憶格陣列也可以。 又’在本發明中’將構成三維裝置之複數被轉印層（ 薄膜裝置層）中之至少一層介經上述的薄膜構造之轉印方 法（轉印技術）予以轉印也可以。 又’本發明之轉印方向係並不被限定於上述之方法。 (產業上之利用可能性） 如上所述’依照本發明的三維裝置，由於介經轉印方 法來疊層薄膜裝置層，因此，可容易地製造三維裝置（例 如三維I c )。 特別是’由於可分別單獨地形成各薄膜裝置層，因此 ’不必考慮如以往之對於下層（下側之薄膜裝置層）之不 良影響，而製造條件之自由度轉化。 又，在本發明中，由於疊層複數薄膜裝置層，因此， 可提高積餅度， 又，在本發明中，由於可將各薄膜裝置層層形成在不 同之基板上，因此，可用各該最適當之裝置參數最適當之 設計定則，最適當之製程形成各薄膜裝置層，由此，可提 供一種高性能之裝置。 又，在本發明中，由於僅選別良品之薄膜裝置層後可 疊層每一層，因此，與在相同基板上依次形成（直接形成 的層）各層來製造三維裝置時相比較’可得到高良品率。 (圖式之簡單說明） ------------'裝-----I--訂·------1·線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） :5| : 經濟部智慧財產局員工消費合作社印4'1取 4072½ ——_ B7 五、發明說明f9 ) 第1圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 弟2圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第3圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第4圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第5圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第6圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第7圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第8圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第9圖係模式地表示本發明之三維裝置之第1實施例 的剖面圖。 第1 0圖係模式地表示圖示於第9圖的三維裝置之製 造方法之製程的剖面圖。 第1 1圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 2圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝·-------訂· ！!!線 A7 B7 經濟部智慧財產局員工消費合作社印製 的施 } 斜斜 例實 格的的 成 4 1 例例 構第 彳施施 之之 格實實 體置憶 5 6 極 裝 記 第 第 二維 之之之 光三 Μ 置置 Ν的 Α 裝裝 1 明 R 維維 pass 三 之本 的的的 月 一一:一 月月月 0> I FT ftx 發表 發發發 本地 本本本 示 式 示。示 示 表 模 表圖表 表 係係 係路係 係 圖 圖 圖電圖 圖 ο 1 。 2 的 3 4 2 〇 2 式 2 例 2 2 第圖第圖第成第。第。 面的 構圖圖 剖例 之視視 407295 五、發明說明（50 ) 第1 3圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 4圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 5圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 6圖係模式地表示本發明的三維裝置之其他構成 例的剖面圖。 第1 7圖係模式地表示本發明的三維裝置之其他構成 例的剖面圖。 第1 8圖係模式地表示本發明的三維裝置之其他構成 例的剖面圖。 第1 9圖係表示本發明之有機e l元件之構成例的剖 面圖。 本紙張尺度適用辛國國家標準（CNS)A4規格（210 X 297公釐） ----------- 1 I — I 訂·--------線 (外先閱讀背面之注意事項再填寫本頁) 407295 A7 B7 五、發明說明（51 ) 第2 5圖係表示本發明的三維裝置之第7實施例的斜 圖 視 斜 的 例 施 實 8 第 之 置 裝 士二 雜 三 的 明 發 本 示 表 係 圖 6 2 第 圖 視 裝 維 三 的 明 發 本 示 表 係 圖 7 2 第 9 第 之 斜 的 例 施 圖 視 ) 形入 界 3 明 層光 ：，4 說，離射，b 層 ~ 之板分照離 2 間 1 號基：：分，中 4 記 ·. 1 2 : a · · 、 (1112234 面面 成射 面 (請先閱讀背面之注意事項再填寫本頁) 裝---- -I6J·11111 r-H 4 2 IX 4 2 2 4 τ—t 2 4 經濟部智慧財產局員工消費合作社印制衣 3 2 4 3 IX 4 4 2 4 4 1± 4 4 2 4 - t—H 3 4 , , » 壯衣 層體光維 接印射三 黏轉照： 5 6 7 1 層 極 極， ， 極 印電電部部電 轉接接光光接 被連連發受連 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -54 - 407295五、發明說明（52 ) 1 0 a :記億體I C， 1 0 b :系統 I C， C : πυ IX 12
C 2 2 4 2 5 2 〇 3 2 3 3 3 4 3 基 2 黏透有透發金隔 板 3 層 接 黏 性 層 接 ’ 黏 層之 接明 件 元 L E 機 極 ，極’ 電層電壁 明光屬間 (請先閱讀背面之注意事項再填寫本頁) ο 5 τ—Η 5 2 5 3 5 4 5 澧 ， 極極 二電 光窗 J, β. h 咅 I 光型型型 P 受 pin 3 3
S
S
S
層 ， 層 C 層 C 裝--------訂·--------線 經濟部智慧財產局員工消費合作社印製 層 U C I • 1 S I IX A 5 5 ο 1 6 6 2 6 澧 SMn 晶 ，， 電層層 膜極極 薄源汲 層 道 通 3 6 4 6 5 6 膜 ， 緣極 絕電 極極 閘閘 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 407295 五、發明說明（53 ) 6 6 :層間絕緣膜， 6 7 、6 8 電 極 ， 6 9 :保 護 膜 1 7 1 〜7 3 ; 記 憶 格 陣 列， 7 4 :記 憶 體 7 4 1 ： 輸 入 輸 出 控 制 電路 7 4 2 : 行 解 碼 器 ? 7 4 3 : 列 解 碼 器 5 7 5 :記憶體， 路路 電電 策芾 控控， ， 出出器器 輸輸碼碼， 入入解解體入解解 經濟部智慧財產局員工消費合作社印製 膜 膜 薄 薄 CO ， CO ， ο 體 ◦線 Μ 晶 Μ 元 ， η 電 η 位 格·· ··膜 · : 輸輸行列憶輸行列 8 憶 25 薄 68 ........ 記 ...... 7 記 0〇 8 S 8 8 IX CO 00 0〇 · . IX OAW οο ， : ， ， ， ， 55 5 566667013Μ47 777777777888 Ρ 8 8 路 電 ’ 制 路 控，’電 出器器輯 輸碼碼邏 體 晶 澧 SMn 晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -56 - A7 407295 _B7 五、發明說明（54 ) 8 9 :字線。 (增先閱讀背面之注意事項再填寫本頁) 裝--------訂·--------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^57-^

Claims (1)

  1. 407295_g5_ 六、申請專利範圍 1 . 一種三維裝置，屬於將配置於二維方向之所定領 域的由複數薄膜裝置層疊層在其厚度方向而成的三維裝置 (請V閱讀背Λ之注患事項再本頁) ，其特徵爲：介經轉印法疊層上述各薄膜裝置層中之至少 一層者。 2 · —種三維裝置，屬於基體上，在向二維方向擴展 之所定領域內將構成電路之複數薄膜裝置層疊層在其厚度 方向俾構成三維方向之電路的三維裝置，其特徵爲：介經 轉印法疊層上述各薄膜裝置層中之至少一層者。 3 .如申請專利範圍第1項或第2項所述的三維裝置 ，其中，上述轉印法係在基礎基板上經由分離層形成薄膜 裝置層之後，將照射光照射在上述分離層，在上述分離層 之層內及/或介面產生剝離，並將上述基礎基板上之薄膜 裝置層轉印至三維裝置之基板側者。 4 ·如申請專利範圍第3項所述的三維裝置，其中， 上述分離層之剝離係介經構成分離層之物質的原子間或分 子間之結合力消失或減少所產生者。 經濟部智慧財產局員工消費合作社印製 5 .如申請專利範圍第3項所述的三維裝置，其中， 上述分離層之剝離，係介經由構成分離層之物質發生氣體 所產生者。 6 .如申請專利範圍第3項所述的三維裝置，其中， 上述照射光係雷射光者。 7 ·如申請專利範圍第3項所述的三維裝置，其中， 上述分離層係由非晶質矽、陶瓷、金屬或有機高分子材料 所構成者。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -58- A8 B8 C8 D8 第2項所述的三維裝 六、申請專利範圍 8 ·如申請專利範圍第1項或第2項所述的三維裝置 ，其中’在上述薄膜裝置層形成連接電極，介經該連接電 極’電氣式地連接鄰接之上述薄膜裝置層彼此間者。 9 .如申請專利範圍第8項所述的三維裝置，其中， 上述連接電極係存在於上述薄膜裝置層之兩面者。 1 0 ·如申請專利範圍第8項所述的三維裝置，其中 ’介經各向異性導電膜接合鄰接的上述薄膜裝置層彼此間 者。 1¾ 1 1 .如申請專利範圍第1 置’其中’在上述各薄膜裝置層對應之兩層中，在其 中一方之層形成發光部’而在另一方之層形成受光來自上 (請七閱讀背而·ν..ίν'-事項再4寫木頁) 經濟部智慧財產局員工消費合作社印製 述發光部 述兩層間 12 置，其中 膜裝置層 13 置，其中 之薄膜電 14 置，其中 格陣列者 之光的 可實行 •如申 ，上述 中之至 .如申 ，上述 晶體者 .如申 ，上述 受光部 依光之 請專利 轉印被 少·一層 請專利 各薄膜 〇 請專利 各薄膜 ，介經 通信者 範圍第 疊層的 同時地 範圍第 裝置層 此等發光部及受光部，在上 〇 1項或第2項所述的三維裝 薄膜裝置層，係與其他之薄 製造者。 1項或第2項所述的三維裝 中之至少一層，係具有複數 範圍第1項或第2項所述的三維裝 裝置層中之至少一層，係構成記憶 1 5 .如申請專利範圍第1項或第2項所述的三維裝 置’其中，上述各薄膜裝置層中之至少一層，係構成一個 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -59- A 8 , B8 407295 £88 六、申請專利範圍 記憶體者。 1 6 .如申請專利範圍第1項或第2項所述的三維裝 置，其中，上述各薄膜裝置層中之至少一層’係構成1己憶 格陣列者，其他之薄膜裝置中之至少一層係構成邏輯電路 者。 1 7 .如申請專利範圍第1 6項所述的三維裝置’其 中，上述邏輯電路，構成可驅動上述記億格陣列者° 1 8 ·如申請專利範圍第1 6項所述的三維裝置’其 中，上述邏輯電路與記憶格陣列，係由不同設計規則所形 成者。 1 9 .如申請專利範圍第1 6項所述的三維裝置’其 中，上述邏輯電路與記億格陣列，係由不同設計參數所形 成者。 2 0 .如申請專利範圍第1 6項所述的三維裝置，其 中，上述邏輯電路與記憶格陣列，係由不同製造處理所形 成者。 (請七閱讀背面之注意事項再填寫太頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）_ 60 -
TW088103006A 1998-03-02 1999-02-26 Three dimension device TW407295B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04988398A JP4085459B2 (ja) 1998-03-02 1998-03-02 ３次元デバイスの製造方法

Publications (1)

Publication Number Publication Date
TW407295B true TW407295B (en) 2000-10-01

Family

ID=12843449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103006A TW407295B (en) 1998-03-02 1999-02-26 Three dimension device

Country Status (7)

Country Link
US (1) US6846703B2 (zh)
EP (2) EP1017100A4 (zh)
JP (1) JP4085459B2 (zh)
KR (1) KR100529842B1 (zh)
CN (1) CN1238898C (zh)
TW (1) TW407295B (zh)
WO (1) WO1999045593A1 (zh)

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6576505B2 (en) * 1999-11-25 2003-06-10 Imec, Vzw Method for transferring and stacking of semiconductor devices
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP3915868B2 (ja) * 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
KR100537552B1 (ko) * 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법
EP2323164B1 (en) 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
US20030120858A1 (en) 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
KR100823047B1 (ko) * 2000-10-02 2008-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 자기발광 장치 및 그 구동 방법
US6591394B2 (en) 2000-12-22 2003-07-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method for storing data bits and ECC bits therein
JP2002353419A (ja) 2000-12-27 2002-12-06 Seiko Epson Corp 強誘電体メモリ装置
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
EP2565924B1 (en) 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003114646A (ja) * 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
FR2829292B1 (fr) * 2001-08-31 2004-09-10 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot
US6504742B1 (en) * 2001-10-31 2003-01-07 Hewlett-Packard Company 3-D memory device for large storage capacity
WO2003041167A1 (fr) * 2001-11-05 2003-05-15 Mitsumasa Koyanagi Dispositif semi-conducteur comprenant un film en materiau a constante dielectrique faible et procede de fabrication associe
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8404376B2 (en) * 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US7993773B2 (en) 2002-08-09 2011-08-09 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US7427538B2 (en) * 2002-08-16 2008-09-23 Intel Corporation Semiconductor on insulator apparatus and method
WO2004017410A1 (ja) * 2002-08-19 2004-02-26 Seiko Epson Corporation 強誘電体メモリおよびその製造方法
JP4693411B2 (ja) 2002-10-30 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6881975B2 (en) 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4731809B2 (ja) * 2002-12-17 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256807A3 (en) * 2003-01-08 2017-05-17 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and its fabricating method
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004241632A (ja) * 2003-02-06 2004-08-26 Seiko Epson Corp 強誘電体メモリおよびその製造方法
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP2004349540A (ja) 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US7494896B2 (en) * 2003-06-12 2009-02-24 International Business Machines Corporation Method of forming magnetic random access memory (MRAM) devices on thermally-sensitive substrates using laser transfer
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4963160B2 (ja) * 2003-12-19 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
KR100527556B1 (ko) * 2004-01-29 2005-11-09 주식회사 하이닉스반도체 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
EP1569263B1 (de) * 2004-02-27 2011-11-23 OSRAM Opto Semiconductors GmbH Verfahren zum Verbinden zweier Wafer
JP4238998B2 (ja) 2004-03-18 2009-03-18 セイコーエプソン株式会社 電気デバイス
JP2005275315A (ja) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd 表示装置、その駆動方法及びそれを用いた電子機器
JP4465715B2 (ja) * 2004-04-16 2010-05-19 セイコーエプソン株式会社 薄膜デバイス、集積回路、電気光学装置、電子機器
GB0413749D0 (en) 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
JP4411598B2 (ja) * 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
JP2006120726A (ja) 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US7502040B2 (en) * 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US20060139265A1 (en) * 2004-12-28 2006-06-29 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US20060158399A1 (en) 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP4712592B2 (ja) * 2005-03-31 2011-06-29 株式会社半導体エネルギー研究所 記憶素子、半導体装置およびその駆動方法
JP4650066B2 (ja) * 2005-04-01 2011-03-16 セイコーエプソン株式会社 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
US8633919B2 (en) * 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
EP2264690A1 (en) * 2005-05-02 2010-12-22 Semiconductor Energy Laboratory Co, Ltd. Display device and gray scale driving method with subframes thereof
WO2006132382A2 (en) * 2005-06-07 2006-12-14 Fujifilm Corporation Method of manufacturing a film
WO2007015055A1 (en) * 2005-08-03 2007-02-08 Ingenia Technology Limited Memory access
JP2007180492A (ja) * 2005-12-01 2007-07-12 National Institute Of Information & Communication Technology 薄層デバイスの作成方法
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
DE602006003994D1 (de) * 2006-02-03 2009-01-15 Siemens Ag Verfahren zur Glättung von Wechselstrom aus einer Reihe von Energieerzeugungseinheiten sowie Windkraftanlage mit mehreren Windmühlen mit variabler Rotationsgeschwindigkeit
KR100763912B1 (ko) * 2006-04-17 2007-10-05 삼성전자주식회사 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이
TWI419397B (zh) * 2006-05-12 2013-12-11 Infinite Power Solutions Inc 位於半導體或半導體裝置上的薄膜式電池及其製造方法
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7539046B2 (en) * 2007-01-31 2009-05-26 Northern Lights Semiconductor Corp. Integrated circuit with magnetic memory
US7715227B2 (en) * 2007-10-02 2010-05-11 Freescale Semiconductor, Inc. Programmable ROM using two bonded strata
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101519061B1 (ko) * 2008-01-21 2015-05-11 삼성전자주식회사 하나의 고전압 레벨 쉬프터를 공유하는 로우 디코더를 갖는플래쉬 메모리 장치
KR101435522B1 (ko) * 2008-01-23 2014-09-02 삼성전자 주식회사 바이오 칩
JP4948473B2 (ja) * 2008-04-21 2012-06-06 三洋電機株式会社 太陽電池モジュール
KR101046060B1 (ko) * 2008-07-29 2011-07-01 주식회사 동부하이텍 이미지센서 제조방법
WO2010015878A2 (en) * 2008-08-06 2010-02-11 S.O.I. Tec Silicon On Insulator Technologies Process for modifying a substrate
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
JP5528000B2 (ja) * 2009-04-06 2014-06-25 キヤノン株式会社 半導体装置の製造方法
JP5426417B2 (ja) * 2010-02-03 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
KR102130257B1 (ko) * 2010-11-05 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
TWI564890B (zh) 2011-01-26 2017-01-01 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
FR2980280B1 (fr) * 2011-09-20 2013-10-11 Soitec Silicon On Insulator Procede de separation d'une couche dans une structure composite
WO2013058222A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP6105266B2 (ja) * 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
WO2013172220A1 (en) 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Pixel circuit, display device, and electronic device
US9948346B2 (en) * 2012-11-01 2018-04-17 Mediatek Inc. Communication system with up-converter and digital baseband processing circuit implemented in one die separated from another die having down-converter, and related communication method thereof
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
KR101461075B1 (ko) * 2013-05-21 2014-11-19 광주과학기술원 전사 인쇄용 기판, 전사 인쇄용 기판 제조 방법 및 전사 인쇄 방법
JP5852609B2 (ja) * 2013-06-10 2016-02-03 長野計器株式会社 センサ
TWI561368B (en) * 2014-02-19 2016-12-11 Xyzprinting Inc Three dimensional printing apparatus
JP6695678B2 (ja) * 2015-10-15 2020-05-20 マクセルホールディングス株式会社 グラビアオフセット印刷用凹版およびその製造方法
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
JP6558420B2 (ja) * 2017-09-27 2019-08-14 セイコーエプソン株式会社 電気光学装置及び電子機器
CN110226229A (zh) * 2018-01-02 2019-09-10 孙润光 一种显示器件结构
US10978428B2 (en) 2019-05-07 2021-04-13 SK Hynix Inc. Manufacturing method of semiconductor device
US11588093B2 (en) * 2019-07-29 2023-02-21 Microsoft Technology Licensing, Llc Fabrication method for semiconductor nanowires coupled to a superconductor
JP2022127597A (ja) * 2021-02-19 2022-08-31 株式会社半導体エネルギー研究所 電子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
JPS5617083A (en) 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS6199362A (ja) 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置
JPS62145760A (ja) 1985-12-20 1987-06-29 Hitachi Ltd 半導体素子
US4888631A (en) * 1986-01-17 1989-12-19 Sharp Kabushiki Kaisha Semiconductor dynamic memory device
KR900008647B1 (ko) 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
JPS62219954A (ja) 1986-03-20 1987-09-28 Fujitsu Ltd 三次元ｉｃの製造方法
JPH02285678A (ja) * 1989-04-27 1990-11-22 Ricoh Co Ltd 半導体装置
JPH0344067A (ja) * 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
JP3227930B2 (ja) 1993-09-09 2001-11-12 ソニー株式会社 複合半導体装置及びその製造方法
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
CA2138218C (en) * 1993-12-16 2000-10-10 Shinji Tanaka Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board
JP3770631B2 (ja) 1994-10-24 2006-04-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JPH10335577A (ja) 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法

Also Published As

Publication number Publication date
JPH11251518A (ja) 1999-09-17
US6846703B2 (en) 2005-01-25
CN1238898C (zh) 2006-01-25
EP1017100A1 (en) 2000-07-05
EP1603163A3 (en) 2006-10-18
EP1603163A2 (en) 2005-12-07
US20030057423A1 (en) 2003-03-27
KR20010012160A (ko) 2001-02-15
JP4085459B2 (ja) 2008-05-14
WO1999045593A1 (en) 1999-09-10
EP1017100A4 (en) 2004-12-08
CN1256792A (zh) 2000-06-14
KR100529842B1 (ko) 2005-11-22

Similar Documents

Publication Publication Date Title
TW407295B (en) Three dimension device
TW426869B (en) Manufacturing method for three dimensional device
TW412774B (en) The stripping and reprinting methods of the thin film device
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP4619462B2 (ja) 薄膜素子の転写方法
TW382820B (en) Transfer method of thin film device, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display and electronic equipment
TW586231B (en) Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
TWI230445B (en) Circuit board and its manufacturing method, transfer chip, transfer source substrate, optoelectronic apparatus, and electronic machine
KR100500520B1 (ko) 전사 방법 및 액티브 매트릭스 기판 제조 방법
TWI236135B (en) Method of manufacturing optoelectronic apparatus, optoelectronic apparatus, transferring chip, transferring source substrate, and electronic machine
TWI235421B (en) Method for manufacturing semiconductor, integrated circuit, electro-optic device and electronic instrument
JP2002217391A (ja) 積層体の製造方法及び半導体装置
CN100521160C (zh) 转移方法和有源矩阵基板的制造方法
JPH10125930A (ja) 剥離方法
JP4061846B2 (ja) 積層体の製造方法及び半導体装置の製造方法
JP3809710B2 (ja) 薄膜素子の転写方法
JP4619644B2 (ja) 薄膜素子の転写方法
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP4619645B2 (ja) 薄膜素子の転写方法
JP3809833B2 (ja) 薄膜素子の転写方法
JP5196212B2 (ja) 薄膜デバイスの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees