JP4731809B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4731809B2 JP4731809B2 JP2003419731A JP2003419731A JP4731809B2 JP 4731809 B2 JP4731809 B2 JP 4731809B2 JP 2003419731 A JP2003419731 A JP 2003419731A JP 2003419731 A JP2003419731 A JP 2003419731A JP 4731809 B2 JP4731809 B2 JP 4731809B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- peeled
- substrate
- adhesive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 75
- 239000000853 adhesive Substances 0.000 claims description 29
- 230000001070 adhesive effect Effects 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 13
- 239000002985 plastic film Substances 0.000 claims description 11
- 229920006255 plastic film Polymers 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 3
- 229920006332 epoxy adhesive Polymers 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 149
- 239000011521 glass Substances 0.000 description 8
- 238000010030 laminating Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
また、前記第1の膜、前記第2の膜は、薄膜トランジスタ、容量手段、抵抗手段、メモリー素子、薄膜ダイオードまたは光電変換素子のうち少なくともひとつを有している。
また、前記表示部にEL素子または液晶を用いていもよい。
また、前記第1の膜と前記第2の膜が互いに接触する面において、前期第1の導電物層と前記第2の導電物層はそれぞれ同一パターンを少なくとも有していてもよい。本発明では、積層する膜は第1の膜と第2の膜に限られず、複数の膜を積層して形成することもできる。
また、前記第1の膜を、前記第1の基板より剥離する工程と、前記第3の基板上に前記第1の膜を固着する工程との間に、前記剥離層を除去しても良い。
また、前記第2の基板と前記第2の膜の間に、剥離層を形成しても良い。
また、前記第2の膜を、前記第2の基板より剥離する工程と、前記第1の膜上に前記第2の膜を積層する工程との間に、前記剥離層を除去しても良い。
また、前記第3の基板は、平面または曲面を有していても良い。
また前記第1の膜と前記第2の膜が互いに接触する面において、前記第1の導電物層と前記第2の導電物層はそれぞれ同一パターンを少なくとも有していても良い。
また、前記第1の膜を、前記第1の基板より剥離する工程と、前記第4の基板上に前記第1の膜を固着する工程との間に、前記剥離層を除去しても良い。
また、前記第2の基板と前記第2の膜の間に、剥離層を形成しても良い。
また、前記第2の膜を、前記第2の基板より剥離する工程と、前記第1の膜上に前記第2の膜を積層する工程との間に、前記剥離層を除去しても良い。
また、前記第4の基板は、平面または曲面を有していても良い。
1002 被剥離膜B
1003 接続部A
1004 接続部B
1005 プラスチック基板
Claims (4)
- 第1の工程から第7の工程を有する半導体装置の作製方法であって、
前記第1の工程は、第1の剥離層と、第2の剥離層と、第1のフォトマスクを用いてパターニングし形成された第1の導電物層を含む第1の被剥離膜とを第1の基板上に順に形成する工程を有し、
前記第2の工程は、第1の接着剤により、前記第1の被剥離膜上に第2の基板を固着し、前記第2の基板側に前記第1の被剥離膜が残った状態で、前記第1の基板を前記第1の剥離層と前記第2の剥離層との境界面から前記第1の被剥離膜を剥離する工程を有し、
前記第3の工程は、転写基板上に第2の接着剤を塗布し、前記転写基板上に前記第2の接着剤を介して前記第2の工程中の剥離工程で残った前記第2の剥離層及び前記第1の被剥離膜を固着し、前記第1の接着剤を取り除き、前記第2の基板を前記第1の被剥離膜から剥離して、前記第1の被剥離膜を露出する工程を有し、
前記第4の工程は、第3の剥離層と、第4の剥離層と、第2のフォトマスクを用いてパターニングし形成された第2の導電物層を含む第2の被剥離膜とを第3の基板上に順に形成する工程を有し、
前記第5の工程は、第3の接着剤により、前記第2の被剥離膜上に第4の基板を固着し、前記第4の基板側に前記第2の被剥離膜が残った状態で、前記第3の基板を前記第3の剥離層と前記第4の剥離層との境界面から前記第2の被剥離膜を剥離する工程を有し、
前記第6の工程は、前記第2の被剥離膜に接している前記第4の剥離層を取り除き、前記第2の被剥離膜を露出する工程を有し、
前記第7の工程は、前記第1の被剥離膜と前記第2の被剥離膜との間に異方導電性接着剤をはさみ固着する工程を有し、
前記第1のフォトマスクと前記第2のフォトマスクとが有するパターンは、同一パターンであり、
前記第1の被剥離膜と前記第2の被剥離膜が互いに接触する面において、前記第1の導電物層と前記第2の導電物層が重なるように積層していることを特徴とする半導体装置の作製方法。 - 請求項1において、
前記第7の工程後に、前記第3の接着剤を取り除き、前記第4の基板を前記第2の被剥離膜から剥離して前記第2の被剥離膜を露出させ、第5の接着剤により、プラスチックフィルムを用いて封止基板を露出させた前記第2の被剥離膜に固着する工程を有することを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記第1の接着剤及び前記第3の接着剤は、水溶性接着剤であること特徴とする半導体装置の作製方法。 - 請求項1乃至請求項3のいずれか一において、
前記第2の接着剤はエポキシ接着剤であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419731A JP4731809B2 (ja) | 2002-12-17 | 2003-12-17 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365566 | 2002-12-17 | ||
JP2002365566 | 2002-12-17 | ||
JP2003419731A JP4731809B2 (ja) | 2002-12-17 | 2003-12-17 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004214645A JP2004214645A (ja) | 2004-07-29 |
JP2004214645A5 JP2004214645A5 (ja) | 2007-02-08 |
JP4731809B2 true JP4731809B2 (ja) | 2011-07-27 |
Family
ID=32828730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419731A Expired - Fee Related JP4731809B2 (ja) | 2002-12-17 | 2003-12-17 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4731809B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7872356B2 (en) | 2007-05-16 | 2011-01-18 | Qualcomm Incorporated | Die stacking system and method |
US8232598B2 (en) * | 2007-09-20 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP5665020B2 (ja) | 2009-12-22 | 2015-02-04 | 国立大学法人九州工業大学 | 配線用電子部品の製造方法 |
WO2012029638A1 (en) | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714982A (ja) * | 1993-06-21 | 1995-01-17 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JP4085459B2 (ja) * | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
-
2003
- 2003-12-17 JP JP2003419731A patent/JP4731809B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004214645A (ja) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7554169B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101013482B1 (ko) | 반도체 장치 및 그의 제작방법 | |
US7948768B2 (en) | Tape circuit substrate with reduced size of base film | |
CN105789225B (zh) | 阵列基板母板及其制作方法、显示装置及其制作方法 | |
EP3640925B1 (en) | Method for manufacturing flexible array substrate | |
EP3404732A1 (en) | Electronic device and manufacturing method thereof | |
US20220384492A1 (en) | Array substrate, manufacturing method therefor, light-emitting substrate, and display device | |
TW200403817A (en) | Semiconductor device and the manufacturing method thereof, photoelectric device, liquid crystal display, and electronic machine | |
TW201902313A (zh) | 電子裝置與其製造方法 | |
US10209542B1 (en) | System and method of embedding driver IC (EmDIC) in LCD display substrate | |
JP2001154218A (ja) | 表示装置およびその製造方法 | |
KR20200115757A (ko) | 회로기판 및 이의 제조방법 | |
JP4731809B2 (ja) | 半導体装置の作製方法 | |
TW200923871A (en) | Integrated display module | |
JP2005252226A (ja) | 表示パネル用のリードパッド構造とその製造方法およびリードパッドアレイ構造 | |
CN114171665B (zh) | 显示面板及其制备方法 | |
US11810924B2 (en) | Display substrate, method for manufacturing display substrate, and display device | |
US11817463B2 (en) | Driving backplane and method for manufacturing the same, and display device | |
WO2021018037A1 (zh) | 薄膜晶体管及其制备方法、生物识别器件、显示装置 | |
JP2009003020A (ja) | 表示素子およびその製造方法 | |
WO2018045613A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
WO2020018256A1 (en) | Stretchable electronics and monolithic integration method for fabricating the same | |
CN110970537A (zh) | Led、驱动电路基板、显示面板及制作方法、显示装置 | |
US20230352497A1 (en) | Methods of Forming Bent Display Panels | |
WO2019237741A1 (zh) | 电子装置的制备方法、电子装置及其制备工具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4731809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |