JP4731809B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4731809B2
JP4731809B2 JP2003419731A JP2003419731A JP4731809B2 JP 4731809 B2 JP4731809 B2 JP 4731809B2 JP 2003419731 A JP2003419731 A JP 2003419731A JP 2003419731 A JP2003419731 A JP 2003419731A JP 4731809 B2 JP4731809 B2 JP 4731809B2
Authority
JP
Japan
Prior art keywords
film
peeled
substrate
adhesive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003419731A
Other languages
English (en)
Other versions
JP2004214645A (ja
JP2004214645A5 (ja
Inventor
彩 安西
純矢 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003419731A priority Critical patent/JP4731809B2/ja
Publication of JP2004214645A publication Critical patent/JP2004214645A/ja
Publication of JP2004214645A5 publication Critical patent/JP2004214645A5/ja
Application granted granted Critical
Publication of JP4731809B2 publication Critical patent/JP4731809B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、複数の被剥離膜間のコンタクト方法、特に様々な素子を含む被剥離膜間のコンタクト方法に関する。加えて本発明は、剥離された膜を基材に貼り付け、固着させた半導体集積回路、或いは薄膜トランジスタ(以下、TFTと称する。)を有する半導体装置に関する。
尚、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を示し、PDP、EL、液晶等を用いた表示装置、半導体回路及び電子機器は全て半導体装置とする。
近年、絶縁性基板上に半導体薄膜を用い、半導体集積回路やTFT等を構成する技術において、耐久性向上や軽量化の観点から、前記絶縁性基板にフレキシブルなプラスチックフィルム等に代表される可塑性を有する基材を用いる技術が試みられている。
しかし、現在一般的に絶縁性基板として用いられているガラス或いは石英等と比較して、プラスチックフィルムはその耐熱性が低く、TFTを形成する工程中の処理温度に制限が生じてしまう。そのため、プラスチックフィルム基板上に直接TFTを形成し、高い特性を得るのは困難である。
そこで最近では、一旦、ガラス或いは石英等に形成したTFTを基板と分離し、プラスチックフィルム等に固着する技術が提案されている(例えば、特許文献1。)。
尚、本明細書中において被剥離膜とは、一旦、ガラス或いは石英等上に形成した半導体集積回路、或いはTFT等を含む膜を示す。
特開平8−288522号公報
被剥離膜をプラスチックフィルム等に固着する技術を用い、さらに、一旦別々に形成された複数の被剥離膜をプラスチックフィルム等に順に積層することで、全体のレイアウト面積の縮小、軽量化、薄型化等を実現することができる。しかし、積層する際、被剥離膜と被剥離膜を接続するためのコンタクトホールを形成することが困難である。
本発明は上記の問題を鑑みてなされたものであり、複数の被剥離膜を積層する際のコンタクト方法を提供することを課題とする。
複数の被剥離膜を別々に形成し、積層する半導体装置において、連続して積層される、異なる2つの被剥離膜が互いに接触する面はそれぞれ、導電性材料からなる、同一パターンを少なくとも有し、この異なる2つの被剥離膜を接続することで、確実且つ自由度の高いコンタクトが可能となる。
本発明の半導体装置は、第1の基板上に形成された、絶縁物層と、導電物層と、半導体層を有する被剥離膜を前記第1の基板より剥離させた後、第2の基板上に固着し、複数の前記被剥離膜を前記第2の基板上に積層し、連続して積層される、異なる2つの前記剥離された膜が互いに接触する面はそれぞれ、導電性材料でなる、同一パターンを少なくとも有することを特徴としている。
本発明によると、前記剥離された膜は、薄膜トランジスタ、容量手段、抵抗手段、メモリー素子、薄膜ダイオードまたは光電変換素子のいずれか少なくともひとつを有してもよい。
本発明によると、前記複数の剥離された膜の内に、マトリクス状に配置された複数の画素から構成された表示部を有する被剥離膜が含まれてもよい。
本発明によると、前記表示部にEL素子または液晶を用いてもよい。
本発明の半導体装置は、基板上に連続して積層される第1の膜と第2の膜を有し、前記第1の膜と前記第2の膜はそれぞれ、少なくとも一層の絶縁物層と、導電物層と、半導体層を有しており、前記第1の膜と前記第2の膜とが互いに接触する面は、前記導電物層で形成されており、同一パターンを少なくとも有することを特徴としている。
また、前記第1の膜、前記第2の膜は、薄膜トランジスタ、容量手段、抵抗手段、メモリー素子、薄膜ダイオードまたは光電変換素子のうち少なくともひとつを有している。
本発明によると、前記第1の膜または前記第2の膜は、マトリクス状に配置された複数の画素から構成された表示部を有していても良い。
また、前記表示部にEL素子または液晶を用いていもよい。
本発明の半導体装置の作製方法は、第1の基板上に、第1の絶縁物層と、第1の導電物層と、第1の半導体層を有する第1の膜を形成し、第2の基板上に、第2の絶縁物層と、第2の導電物層と、第2の半導体層を有する第2の膜を形成し、前記第1の膜を前記第1の基板から剥離して、第3の基板に固着し、前記第2の膜を前記第2の基板から剥離して、前記第3の基板に固着された前記第1の膜上に積層し、前記第1の膜の導電物層と前記第2の膜の導電物層を接触させて、前記第1の膜と前記第2の膜を積層することを特徴としている。つまり、前記第1の膜と前記第2の膜を積層する際に、前記第1の導電物層と前記第2の導電物層の接触により、前記第1の膜と前記第2の膜が接続される。
また、前記第1の膜と前記第2の膜が互いに接触する面において、前期第1の導電物層と前記第2の導電物層はそれぞれ同一パターンを少なくとも有していてもよい。本発明では、積層する膜は第1の膜と第2の膜に限られず、複数の膜を積層して形成することもできる。
本発明によると、前記第1の基板と前記第1の膜の間に、剥離層を形成してもよい。
また、前記第1の膜を、前記第1の基板より剥離する工程と、前記第3の基板上に前記第1の膜を固着する工程との間に、前記剥離層を除去しても良い。
また、前記第2の基板と前記第2の膜の間に、剥離層を形成しても良い。
また、前記第2の膜を、前記第2の基板より剥離する工程と、前記第1の膜上に前記第2の膜を積層する工程との間に、前記剥離層を除去しても良い。
また、前記第3の基板は、平面または曲面を有していても良い。
本発明の半導体装置の作製方法は、第1の基板上に、第1の絶縁物層と、第1の導電物層と、第1の半導体層を有する第1の膜を形成し、第2の基板上に、第2の絶縁物層と、第2の導電物層と、第2の半導体層を有する第2の膜を形成し、第3の基板を前記第1の膜に固着し、前記第1の膜を前記第1の基板から剥離し、前記剥離された第1の膜を第4の基板に固着し、前記第1の膜を前記第3の基板から剥離し、第5の基板に前記第2の膜を固着し、前記第2の膜を前記第2の基板から剥離し、前記剥離された第2の膜を、前記第4の基板に固着された前記第1の膜に積層し、前記第1の膜の導電物層と前記第2の膜の導電物層を接触させて、前記第1の膜と前記第2の膜を積層することを特徴としている。つまり、前記第1の膜と前記第2の膜を積層する際に、前記第1の導電物層と前記第2の導電物層の接触により、前記第1の膜と前記第2の膜が接続される。
また前記第1の膜と前記第2の膜が互いに接触する面において、前記第1の導電物層と前記第2の導電物層はそれぞれ同一パターンを少なくとも有していても良い。
本発明によると、前記第1の基板と前記第1の膜の間に、剥離層を形成してもよい。
また、前記第1の膜を、前記第1の基板より剥離する工程と、前記第4の基板上に前記第1の膜を固着する工程との間に、前記剥離層を除去しても良い。
また、前記第2の基板と前記第2の膜の間に、剥離層を形成しても良い。
また、前記第2の膜を、前記第2の基板より剥離する工程と、前記第1の膜上に前記第2の膜を積層する工程との間に、前記剥離層を除去しても良い。
また、前記第4の基板は、平面または曲面を有していても良い。
一旦別々に形成された複数の被剥離膜をプラスチックフィルム等に順に積層することで、全体のレイアウト面積、モジュールの縮小、軽量化、薄型化、表示装置の狭額縁化等を実現できる。さらに、接続される面の層をそれぞれ導電性材料で形成し、同一パターンを少なくとも有するフォトマスクを用いパターニングすることで、確実かつ、自由度の高いコンタクトが可能となる。また、前記接続される面の層を配線層として利用することができる。
図1を用い、本実施形態を説明する。
予めガラス等の基板上にそれぞれ形成された被剥離膜A1001及び被剥離膜B1002を、プラスチックフィルム等を用いた基板1003上に、被剥離膜B1002、被剥離膜A1001の順に固着し、積層する。被剥離膜B1002を形成する際、被剥離膜A1001との接触面となる最上層には導電性膜を成膜し、フォトマスクBを用いパターニングし、接続部B1005を形成する。
また、被剥離膜A1001を形成する際、被剥離膜B1002との接触面となる最下層には導電性膜を成膜し、フォトマスクAを用いパターニングし、接続部A1004を形成する。前記フォトマスクAと前記フォトマスクBは同じパターンを少なくとも有し、積層された際同じパターンごとにコンタクトされる。接続部Aと接続部Bは、それぞれ全く同じパターンであってもよいし、少なくとも一部同一パターンを有していてもよい。
また、被剥離膜を固着する際、被剥離膜と被剥離膜の間にフィルム状あるいはペースト状の異方導電性接着剤をはさみ、被剥離膜同士を固着する。前記異方導電性接着剤は、絶縁接着材料と導電性充填材の混合物から成り、Z軸方向のみの導電性を有する。
図1xからx´の断面図の例を図2の2001に、図1のyからy´の断面図の例を図2の2002に示す。
例としてEL表示装置の画素部を含む膜を被剥離膜A2001とし、駆動回路部を含む膜を被剥離膜B2002とする。転写基板2003はプラスチックフィルム等を用いた基板である。被剥離膜A2001の最下層には接続部A2004が形成され、その上の層にはTFT2005、配線が形成される。前記TFT2005のソース電極、ドレイン電極どちらか一方と接続された画素電極2008のエッジには隔壁2007が形成され、画素電極2008の開口部にはEL層2009、さらにその上には対向電極2010が形成される。
被剥離膜B2002の最上層には接続部B2013が形成され、その下には配線2012、TFT2011が形成される。被剥離膜B2002、被剥離膜Aの順にプラスチック基板2003上に固着し、積層する。接続部A2004と接続部B2013は少なくとも同パターンを有するように形成されているため、同パターン毎にコンタクトされ、配線2006と配線2012が導通する。なお、接続部Aと接続部Bは、それぞれ全く同じパターンであってもよいし、少なくとも一部同一パターンを有していてもよい。
また、前記最上層及び前記最下層とは、基板2003に積層する際、基板2003側から見た最上層、最下層であり、被剥離膜を形成する際、最上層、最下層である必要は無く、必要に応じて保護膜層や、剥離層等を形成し、固着工程において取り除いてもよい。
より詳しく、固着、積層工程について、図6〜図8を用いて説明する。
まず第1の工程、図6(A)において、ガラス等を用いた第1の基板6001上に第1の剥離層6002、第2の剥離層6003、被剥離膜B2002を形成する。次に第2の工程、図6(B)において、水溶性接着剤等を用いた第1の接着剤6005により、ガラス等を用いた第2の基板6004を固着し、第2の基板6004側に被剥離膜Bが残った状態で、第1の基板6001を被剥離膜Bから剥離する。このとき、第1の剥離層6002と第2の剥離層6003との境界面で剥離される。
次に第3の工程、図6(C)において、基板2003上にエポキシ接着剤等を用いた第2の接着剤6006を塗布し、固着する。その後、水等を用い第1の接着剤6005を取り除き、第2の基板6004を被剥離膜Bから剥離する。
次に第4の工程、図7(A)において、ガラス等を用いた第3の基板7001上に第3の剥離層7002、第4の剥離層7003、被剥離膜A2001を形成する。次に第5の工程、図7(B)において、水溶性接着剤等を用いた第3の接着剤7005により、第4の基板7004を固着し、第4の基板7004側に被剥離膜Aが残った状態で、第3の基板7001を被剥離膜Aから剥離する。このとき、第3の剥離層7002と第4の剥離層7003との境界面で剥離される。
次に第6の工程、図7(C)において、第4の剥離層7003をCMP(Chemical Mechanical Polishing)により取り除く。次に第7の工程、図8(A)において、被剥離膜A2001と被剥離膜B2002との間に異方導電性接着剤8001をはさみ固着する。
その後、第3の接着剤7005を取り除き、第4の基板7004を被剥離膜A2001から剥離し、第4の接着剤8003により、プラスチックフィルム等を用いた封止基板8002を固着してもよい。
また、CMPにより剥離層を取り除くとしたが、それ以外の機械的手法でもよいし、エッチング等の科学的手法を用いてもよい。
また、被剥離膜同士の固着方法として、本実施形態においては、異方導電性接着剤を用いる場合について説明したが、被剥離膜の最上層あるいは最下層の端部に接着剤を付け、固着させてもよい。この際、接続部が低抵抗で接続されるよう、前記接着剤の厚みを調整する必要がある。また、対向基板を用いて被剥離膜を封止し、その際用いる接着剤にて被剥離膜同士を固着させてもよいし、圧着して固着させてもよい。
また、本実施形態においては、2つの被剥離膜を積層する場合について説明したが、3枚以上積層する場合においても、連続して積層される、異なる2つの被剥離膜が互いに接触する面にはそれぞれ、導電性材料からなる、同一パターンを少なくとも形成し、コンタクトすればよい。なお、この導電性材料からなるパターンは、それぞれ全く同じであってもよいし、少なくとも一部が同じであってもよい。
また、例としてEL表示装置としたが、それ以外の発光装置でもよいし、液晶表示装置に適用してもよい。
図3に、本実施形態のコンタクト方法を用いた表示装置について説明する。
被剥離膜C3003はコントローラ部であり、電源部3009及び信号生成部3010を有する。被剥離膜B3002は駆動回路部であり、第1の水平走査線駆動回路3005、第2の水平走査線駆動回路3006、第1の垂直走査線駆動回路3007及び第2の垂直走査線駆動回路3008を有する。被剥離膜A3001は画素部であり、複数のマトリクス状に並べられた画素3004を有する。
コントローラ部内の電源部3009では、バッテリーやコンセントより供給された電源からそれぞれ所望の電圧の電源を生成し、駆動回路部及び信号生成部3010等へ供給する。また、信号生成部3010には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、クロック信号等を生成し、駆動回路部へ供給する。
駆動回路部内の第1の水平走査線駆動回路3005及び第2の水平走査線駆動回路3006では、入力された電源及び信号等を用い、水平走査線を1行目から最終行まで、順に選択するパルスを生成し、画素部へ供給する。また、第1の垂直走査線駆動回路3007及び第2の垂直走査線駆動回路3008では、入力された電源、信号等を用い、映像信号を変換し、画素部へ供給する。
画素部においては、入力された選択パルス、映像信号を用い、各画素へ映像信号を入力し、映像を表示する。
また、被剥離膜A3001の最下層及び被剥離膜B3002の最上層は、導電性材料から成る同パターンが形成される。また、被剥離膜B3002の最下層及び被剥離膜C3003の最上層は、導電性材料から成る同パターンが少なくとも形成される。
プラスチック基板3011上に、被剥離膜C3003、被剥離膜B3002、被剥離膜A3001の順に転写され、積層される際、前記導電性材料から成る同パターンの接続部により、被剥離膜A、被剥離膜B及び被剥離膜B、被剥離膜Cをそれぞれコンタクトすることができる。
また、前記駆動回路部は前記画素部と同等の面積が使用できるため、自由度の高いレイアウトが可能となる。
図5(A)に従来の表示装置の例を、図5(B)に本発明を用いた表示装置の例を示す。
一般的な表示装置はコントローラ部、駆動回路部、表示部等を有する。図5(A)の従来の表示装置はガラス基板5005上に成膜された垂直走査線駆動回路5002、水平走査線駆動回路5003等の駆動回路部及び表示部5004と、ICチップ等から成るコントローラ部5001を有する。
また、図5(B)に示す、本発明を用いた表示装置は、プラスチック基板5105上に、コントローラ部を含む被剥離膜C5104と、駆動回路部を含む被剥離膜B5103及び表示部5101を含む被剥離膜A5102を有する。前記従来の表示装置と比較して、本発明を用いた表示装置は、駆動回路部及びコントローラ部を表示部と積層して配置できるため、表示装置全体の縮小化、狭額縁化に有効である。また、プラスチック基板等を用いるため、薄型化、軽量化、耐久性向上にも有効である。
また、透過型液晶表示装置に本発明を用いる場合、EL素子等の発光素子を用いたバックライト部を含む被剥離膜を、表示部を含む被剥離膜の下に設けてもよい。
また、本発明の表示装置は様々な電子機器の表示部に用いることができる。特に薄型、軽量が要求されるモバイル機器には本発明の表示装置を用いることが望ましい。
具体的に前記電子機器として、携帯情報端末(携帯電話機、モバイルコンピュータ、携帯型ゲーム機または電子書籍等)、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図4に示す。
図4(A)表示ディスプレイであり、筐体4001、音声出力部4002、表示部4003等を含む。本発明の表示装置は表示部4003に用いることができる。表示装置は、パソコン用、TV放送受信用、広告表示用など全ての情報表示装置が含まれる。
図4(B)はモバイルコンピュータであり、本体4101、スタイラス4102、表示部4103、操作ボタン4104、外部インターフェイス4105等を含む。本発明の表示装置は表示部4103に用いることができる。
図4(C)はゲーム機であり、本体4201、表示部4202、操作ボタン4203等を含む。本発明の表示装置は表示部4202に用いることができる。
図(D)は携帯電話機であり、本体4301、音声出力部4302、音声入力部4303、表示部4304、操作スイッチ4305、アンテナ4306等を含む。本発明の表示装置は表示部4304に用いることができる。
以上のように、本発明の表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。特に、薄型、軽量、モジュールの縮小、狭額縁が可能となるため、図4(A)、(B)、(C)、(D)のような表示装置に用いるとよい。
本発明の1実施形態を示す図。 本発明の1実施形態を示す図。 本発明を適用した表示装置の構成例を示す図。 本発明が適用可能な電子機器の例を示す図。 従来の表示装置と本発明を適用した表示装置を比較した図。 本発明の実施形態の工程を示す図。 本発明の実施形態の工程を示す図。 本発明の実施形態の工程を示す図。
符号の説明
1001 被剥離膜A
1002 被剥離膜B
1003 接続部A
1004 接続部B
1005 プラスチック基板

Claims (4)

  1. 第1の工程から第7の工程を有する半導体装置の作製方法であって、
    前記第1の工程は、第1の剥離層と、第2の剥離層と、第1のフォトマスクを用いてパターニングし形成された第1の導電物層を含む第1の被剥離膜とを第1の基板上に順に形成する工程を有し、
    前記第2の工程は、第1の接着剤により、前記第1の被剥離膜上に第2の基板を固着し、前記第2の基板側に前記第1の被剥離膜が残った状態で、前記第1の基板を前記第1の剥離層と前記第2の剥離層との境界面から前記第1の被剥離膜を剥離する工程を有し、
    前記第3の工程は、転写基板上に第2の接着剤を塗布し、前記転写基板上に前記第2の接着剤を介して前記第2の工程中の剥離工程で残った前記第2の剥離層及び前記第1の被剥離膜を固着し、前記第1の接着剤を取り除き、前記第2の基板を前記第1の被剥離膜から剥離して、前記第1の被剥離膜を露出する工程を有し、
    前記第4の工程は、第3の剥離層と、第4の剥離層と、第2のフォトマスクを用いてパターニングし形成された第2の導電物層を含む第2の被剥離膜とを第3の基板上に順に形成する工程を有し、
    前記第5の工程は、第3の接着剤により、前記第2の被剥離膜上に第4の基板を固着し、前記第4の基板側に前記第2の被剥離膜が残った状態で、前記第3の基板を前記第3の剥離層と前記第4の剥離層との境界面から前記第2の被剥離膜を剥離する工程を有し、
    前記第6の工程は、前記第2の被剥離膜に接している前記第4の剥離層を取り除き、前記第2の被剥離膜を露出する工程を有し、
    前記第7の工程は、前記第1の被剥離膜と前記第2の被剥離膜との間に異方導電性接着剤をはさみ固着する工程を有し、
    前記第1のフォトマスクと前記第2のフォトマスクとが有するパターンは、同一パターンであり、
    前記第1の被剥離膜と前記第2の被剥離膜が互いに接触する面において、前記第1の導電物層と前記第2の導電物層が重なるように積層していることを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記第7の工程後に、前記第3の接着剤を取り除き、前記第4の基板を前記第2の被剥離膜から剥離して前記第2の被剥離膜を露出させ、第5の接着剤により、プラスチックフィルムを用いて封止基板を露出させた前記第2の被剥離膜に固着する工程を有することを特徴とする半導体装置の作製方法。
  3. 請求項1又は請求項2において、
    前記第1の接着剤及び前記第3の接着剤は、水溶性接着剤であること特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一において、
    前記第2の接着剤はエポキシ接着剤であることを特徴とする半導体装置の作製方法。
JP2003419731A 2002-12-17 2003-12-17 半導体装置の作製方法 Expired - Fee Related JP4731809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003419731A JP4731809B2 (ja) 2002-12-17 2003-12-17 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002365566 2002-12-17
JP2002365566 2002-12-17
JP2003419731A JP4731809B2 (ja) 2002-12-17 2003-12-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004214645A JP2004214645A (ja) 2004-07-29
JP2004214645A5 JP2004214645A5 (ja) 2007-02-08
JP4731809B2 true JP4731809B2 (ja) 2011-07-27

Family

ID=32828730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003419731A Expired - Fee Related JP4731809B2 (ja) 2002-12-17 2003-12-17 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4731809B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5665020B2 (ja) 2009-12-22 2015-02-04 国立大学法人九州工業大学 配線用電子部品の製造方法
WO2012029638A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714982A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 3次元デバイスの製造方法

Also Published As

Publication number Publication date
JP2004214645A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
US7554169B2 (en) Semiconductor device and method of manufacturing the same
KR101013482B1 (ko) 반도체 장치 및 그의 제작방법
US7948768B2 (en) Tape circuit substrate with reduced size of base film
CN105789225B (zh) 阵列基板母板及其制作方法、显示装置及其制作方法
EP3640925B1 (en) Method for manufacturing flexible array substrate
EP3404732A1 (en) Electronic device and manufacturing method thereof
US20220384492A1 (en) Array substrate, manufacturing method therefor, light-emitting substrate, and display device
TW200403817A (en) Semiconductor device and the manufacturing method thereof, photoelectric device, liquid crystal display, and electronic machine
TW201902313A (zh) 電子裝置與其製造方法
US10209542B1 (en) System and method of embedding driver IC (EmDIC) in LCD display substrate
JP2001154218A (ja) 表示装置およびその製造方法
KR20200115757A (ko) 회로기판 및 이의 제조방법
JP4731809B2 (ja) 半導体装置の作製方法
TW200923871A (en) Integrated display module
JP2005252226A (ja) 表示パネル用のリードパッド構造とその製造方法およびリードパッドアレイ構造
CN114171665B (zh) 显示面板及其制备方法
US11810924B2 (en) Display substrate, method for manufacturing display substrate, and display device
US11817463B2 (en) Driving backplane and method for manufacturing the same, and display device
WO2021018037A1 (zh) 薄膜晶体管及其制备方法、生物识别器件、显示装置
JP2009003020A (ja) 表示素子およびその製造方法
WO2018045613A1 (zh) 薄膜晶体管阵列基板及其制造方法
WO2020018256A1 (en) Stretchable electronics and monolithic integration method for fabricating the same
CN110970537A (zh) Led、驱动电路基板、显示面板及制作方法、显示装置
US20230352497A1 (en) Methods of Forming Bent Display Panels
WO2019237741A1 (zh) 电子装置的制备方法、电子装置及其制备工具

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4731809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees