CN110970537A - Led、驱动电路基板、显示面板及制作方法、显示装置 - Google Patents

Led、驱动电路基板、显示面板及制作方法、显示装置 Download PDF

Info

Publication number
CN110970537A
CN110970537A CN201911316311.8A CN201911316311A CN110970537A CN 110970537 A CN110970537 A CN 110970537A CN 201911316311 A CN201911316311 A CN 201911316311A CN 110970537 A CN110970537 A CN 110970537A
Authority
CN
China
Prior art keywords
substrate
led
driving circuit
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911316311.8A
Other languages
English (en)
Inventor
李树磊
康昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911316311.8A priority Critical patent/CN110970537A/zh
Publication of CN110970537A publication Critical patent/CN110970537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8534—Bonding interfaces of the connector
    • H01L2224/85345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

本发明提供了一种LED、驱动电路基板、显示面板及制作方法、显示装置，属于显示技术领域。其中，LED基板包括：第一衬底基板；位于所述第一衬底基板上的透光粘性层；位于所述透光粘性层上阵列排布的多个LED芯片，所述LED芯片的电极位于远离所述第一衬底基板的一侧；覆盖所述LED芯片的第一绝缘层；位于所述第一绝缘层远离所述第一衬底基板一侧的第一导电图形，所述第一导电图形通过贯穿所述第一绝缘层的过孔与所述LED芯片的电极一一对应连接，所述第一导电图形的尺寸大于所述电极的尺寸。通过本发明的技术方案，能够降低LED显示面板的绑定精度要求和生产成本。

Description

LED、驱动电路基板、显示面板及制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种LED、驱动电路基板、显示面板及制作方法、显示装置。
背景技术
Micro LED(微发光二极管)具备无需背光源、能够自发光的特性，具有结构简易、使用寿命非常长、亮度高、低功耗、超高解析度等优点，具有良好的应用前景。然而Micro-LED在量产方面仍面临诸多难题，比如LED显示面板的绑定精度要求较高，使得LED显示面板的生产成本居高不下。
发明内容
本发明要解决的技术问题是提供一种LED、驱动电路基板、显示面板及制作方法、显示装置，能够降低LED显示面板的绑定精度要求和生产成本。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种LED基板，包括：
第一衬底基板；
位于所述第一衬底基板上的透光粘性层；
位于所述透光粘性层上阵列排布的多个LED芯片，所述LED芯片的电极位于远离所述第一衬底基板的一侧；
覆盖所述LED芯片的第一绝缘层；
位于所述第一绝缘层远离所述第一衬底基板一侧的第一导电图形，所述第一导电图形通过贯穿所述第一绝缘层的过孔与所述LED芯片的电极一一对应连接，所述第一导电图形的尺寸大于所述电极的尺寸。
可选地，
所述第一导电图形为矩形，所述第一导电图形的边长为10-100um。
可选地，还包括：
位于所述第一衬底基板与透光粘性层之间的反光层；或
位于所述第一衬底基板远离所述LED芯片一侧的反光层。
本发明的实施例还提供了一种LED基板的制作方法，包括：
在第一衬底基板上形成透光粘性层；
将多个LED芯片转移至所述透光粘性层上，在所述透光粘性层上形成阵列排布的多个LED芯片，所述LED芯片的电极位于远离所述第一衬底基板的一侧；
形成覆盖所述LED芯片的第一绝缘层，对所述第一绝缘层进行构图，形成暴露出所述LED芯片的电极的过孔；
在所述绝缘层上形成第一导电图形，所述第一导电图形通过所述过孔与所述LED芯片的电极一一对应连接，所述第一导电图形的尺寸大于所述电极的尺寸。
可选地，还包括：
在第一衬底基板上形成透光粘性层之前，在所述第一衬底基板上形成反光层；或
在所述第一衬底基板远离所述LED芯片的一侧形成反光层。
本发明的实施例还提供了一种驱动电路基板，包括：
第二衬底基板；
位于所述第二衬底基板上的驱动电路层，所述驱动电路层包括用以输出电信号的驱动电极；
覆盖所述驱动电路层的第二绝缘层；
位于所述第二绝缘层远离所述第二衬底基板一侧的第二导电图形，所述第二导电图形通过贯穿所述第二绝缘层的过孔与所述驱动电极一一对应连接，所述第二导电图形的尺寸大于所述驱动电极的尺寸且所述第二导电图形之间的间距大于阈值。
可选地，所述阈值为10～50um。
本发明的实施例还提供了一种驱动电路基板的制作方法，包括：
在第二衬底基板上形成驱动电路层，所述驱动电路层包括用以输出电信号的驱动电极；
形成覆盖所述驱动电路层的第二绝缘层，对所述第二绝缘层进行构图，形成暴露出所述驱动电极的过孔；
在所述第二绝缘层上形成第二导电图形，所述第二导电图形通过贯穿所述第二绝缘层的过孔与所述驱动电极一一对应连接，所述第二导电图形的尺寸大于所述驱动电极的尺寸且所述第二导电图形之间的间距大于阈值。
本发明的实施例还提供了一种LED显示面板的制作方法，包括：
提供一载板，在所述载板上利用如上所述的LED基板的制作方法制作LED基板；
利用如上所述的驱动电路基板的制作方法制作驱动电路基板，在所述驱动电路基板的第二导电图形上涂覆各向同性导电胶，所述各向同性导电胶在所述第二衬底基板上的正投影位于所述第二导电图形在所述第二衬底基板上的正投影内；
将利用所述载板承载的所述LED基板与所述驱动电路基板进行对位，控制所述LED基板的第一导电图形与所述驱动电路基板的第二导电图形上的各向同性导电胶接触，完成所述LED基板与所述驱动电路基板的贴合固定。
本发明的实施例还提供了一种LED显示面板，包括：
如上所述的LED基板；
如上所述的驱动电路基板，所述LED基板的第一导电图形通过各向同性导电胶与所述驱动电路基板的第二导电图形一一对应连接。
本发明的实施例还提供了一种显示装置，包括如上所述的LED显示面板。
本发明的实施例具有以下有益效果：
上述方案中，LED基板包括与LED芯片的电极一一对应连接的第一导电图形，第一导电图形的尺寸大于LED芯片的电极的尺寸；驱动电路基板包括与驱动电极一一对应连接的第二导电图形，第二导电图形的尺寸大于驱动电路基板的驱动电极的尺寸，这样在驱动电路基板与LED基板对盒时，绑定第一导电图形和第二导电图形即可实现LED芯片的电极与驱动电路基板的驱动电极的电连接，由于第一导电图形和第二导电图形的尺寸较大，因此可以降低LED显示面板的绑定精度要求，进而降低LED显示面板的生产成本。
附图说明
图1为LED芯片的尺寸示意图；
图2-图4为相关技术对LED芯片进行绑定的示意图；
图5-图13为本发明实施例制作LED基板的示意图；
图14为本发明实施例LED显示面板的示意图。
附图标记
1、11 载板
2 第一衬底基板
3 透光粘性层
4 LED芯片
5 LED芯片的电极
6 保护层
7 平坦层
8 过孔
9 导电层
10 第一导电图形
12 第二衬底基板
13 缓冲层
14 栅绝缘层
15 层间绝缘层
16 平坦层
17 有源层
18 栅极
19 驱动电极
20 第二导电图形
21、23 各向同性导电胶
22 驱动电极
24 各向异性导电胶
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
图1为LED芯片的尺寸示意图，如图1所示，LED芯片的两个电极之间的间距非常小，为8um左右。
在使用各向同性的导电胶、锡膏、银浆等各向同性导电材料对Micro-LED进行Bonding(绑定)时，存在以下问题：1.各向同性导电胶、锡膏和银浆等材料通过丝网印刷、针头涂布等方式进行图案化目前只能达到＞100um的精度，无法满足Micro-LED对Bonding材料涂布的精度要求；2.如图2和图3所示，各向同性导电胶23在Micro-LED转印贴合的过程中易发生形变，易发生短路不良。
如图4所示，目前Micro-LED转印使用的Bonding胶为各向异性导电胶24，该导电胶纵向导电、横向不导通，在使用过程中可以避免高精度涂布工艺难点。目前市场上各向异性Bonding胶材只有ACP一种满足Micro-LED转移要求，其价格昂贵，使用成本较高。
针对上述问题，本发明实施例提供一种LED、驱动电路基板、显示面板及制作方法、显示装置，能够降低LED显示面板的绑定精度要求和生产成本。
本发明的实施例提供一种LED基板，包括：
第一衬底基板；
位于所述第一衬底基板上的透光粘性层；
位于所述透光粘性层上阵列排布的多个LED芯片，所述LED芯片的电极位于远离所述第一衬底基板的一侧；
覆盖所述LED芯片的第一绝缘层；
位于所述第一绝缘层远离所述第一衬底基板一侧的第一导电图形，所述第一导电图形通过贯穿所述第一绝缘层的过孔与所述LED芯片的电极一一对应连接，所述第一导电图形的尺寸大于所述电极的尺寸。
本实施例中，LED基板包括与LED芯片的电极一一对应连接的第一导电图形，第一导电图形的尺寸大于LED芯片的电极的尺寸；这样在驱动电路基板与LED基板对盒时，绑定第一导电图形即可实现LED芯片的电极与驱动电路基板的驱动电极的电连接，由于第一导电图形尺寸较大，因此可以降低LED显示面板的绑定精度要求，进而降低LED显示面板的生产成本。
由于对LED显示面板的绑定精度要求降低，因此可以使用各向同性导电胶进行绑定，解决了使用各向同性导电胶进行绑定时涂布精度达不到Bonding精度要求、使用各向异性导电胶成本较高的问题。
第一导电图形的形状可以与LED芯片的电极的形状一致，LED芯片的电极的形状一般为矩形，因此，所述第一导电图形也可以设计为矩形。如图1所示，LED芯片的电极的边长一般为10um，所述第一导电图形的边长需要大于LED芯片的电极的边长，可以为10-100um。
为了实现底发射显示，LED基板还可以包括：
位于所述第一衬底基板与透光粘性层之间的反光层；或
位于所述第一衬底基板远离所述LED芯片一侧的反光层。
其中，反光层可以采用反光性能较好的金属。
本发明的实施例还提供了一种LED基板的制作方法，包括：
在第一衬底基板上形成透光粘性层；
将多个LED芯片转移至所述透光粘性层上，在所述透光粘性层上形成阵列排布的多个LED芯片，所述LED芯片的电极位于远离所述第一衬底基板的一侧；
形成覆盖所述LED芯片的第一绝缘层，对所述第一绝缘层进行构图，形成暴露出所述LED芯片的电极的过孔；
在所述绝缘层上形成第一导电图形，所述第一导电图形通过所述过孔与所述LED芯片的电极一一对应连接，所述第一导电图形的尺寸大于所述电极的尺寸。
本实施例中，LED基板包括与LED芯片的电极一一对应连接的第一导电图形，第一导电图形的尺寸大于LED芯片的电极的尺寸；这样在驱动电路基板与LED基板对盒时，绑定第一导电图形即可实现LED芯片的电极与驱动电路基板的驱动电极的电连接，由于第一导电图形尺寸较大，因此可以降低LED显示面板的绑定精度要求，进而降低LED显示面板的生产成本。
由于对LED显示面板的绑定精度要求降低，因此可以使用各向同性导电胶进行绑定，解决了使用各向同性导电胶进行绑定时涂布精度达不到Bonding精度要求、使用各向异性导电胶成本较高的问题。
第一导电图形的形状可以与LED芯片的电极的形状一致，LED芯片的电极的形状一般为矩形，因此，所述第一导电图形也可以设计为矩形。如图1所示，LED芯片的电极的边长一般为10um，所述第一导电图形的边长需要大于LED芯片的电极的边长，可以为10-100um。
为了实现底发射显示，LED基板的制作方法还包括：
在第一衬底基板上形成透光粘性层之前，在所述第一衬底基板上形成反光层；或
在所述第一衬底基板远离所述LED芯片的一侧形成反光层。
其中，反光层可以采用反光性能较好的金属。
本发明的实施例还提供了一种驱动电路基板，包括：
第二衬底基板；
位于所述第二衬底基板上的驱动电路层，所述驱动电路层包括用以输出电信号的驱动电极；
覆盖所述驱动电路层的第二绝缘层；
位于所述第二绝缘层远离所述第二衬底基板一侧的第二导电图形，所述第二导电图形通过贯穿所述第二绝缘层的过孔与所述驱动电极一一对应连接，所述第二导电图形的尺寸大于所述驱动电极的尺寸且所述第二导电图形之间的间距大于阈值。
本实施例中，驱动电路基板包括与驱动电极一一对应连接的第二导电图形，第二导电图形的尺寸大于驱动电路基板的驱动电极的尺寸，这样在驱动电路基板与LED基板对盒时，绑定第二导电图形即可实现LED芯片的电极与驱动电路基板的驱动电极的电连接，由于第二导电图形的尺寸较大，因此可以降低LED显示面板的绑定精度要求，进而降低LED显示面板的生产成本。
为了避免绑定时胶材变形造成短路，相邻第二导电图形之间的距离需要设计的比较大，具体地，所述阈值可以为10～50um。
本发明的实施例还提供了一种驱动电路基板的制作方法，包括：
在第二衬底基板上形成驱动电路层，所述驱动电路层包括用以输出电信号的驱动电极；
形成覆盖所述驱动电路层的第二绝缘层，对所述第二绝缘层进行构图，形成暴露出所述驱动电极的过孔；
在所述第二绝缘层上形成第二导电图形，所述第二导电图形通过贯穿所述第二绝缘层的过孔与所述驱动电极一一对应连接，所述第二导电图形的尺寸大于所述驱动电极的尺寸且所述第二导电图形之间的间距大于阈值。
本实施例中，驱动电路基板包括与驱动电极一一对应连接的第二导电图形，第二导电图形的尺寸大于驱动电路基板的驱动电极的尺寸，这样在驱动电路基板与LED基板对盒时，绑定第二导电图形即可实现LED芯片的电极与驱动电路基板的驱动电极的电连接，由于第二导电图形的尺寸较大，因此可以降低LED显示面板的绑定精度要求，进而降低LED显示面板的生产成本。
为了避免绑定时胶材变形造成短路，相邻第二导电图形之间的距离需要设计的比较大，具体地，所述阈值可以为10～50um。
本发明的实施例还提供了一种LED显示面板的制作方法，包括：
提供一载板，在所述载板上利用如上所述的LED基板的制作方法制作LED基板；
利用如上所述的驱动电路基板的制作方法制作驱动电路基板，在所述驱动电路基板的第二导电图形上涂覆各向同性导电胶，所述各向同性导电胶在所述第二衬底基板上的正投影位于所述第二导电图形在所述第二衬底基板上的正投影内；
将利用所述载板承载的所述LED基板与所述驱动电路基板进行对位，控制所述LED基板的第一导电图形与所述驱动电路基板的第二导电图形上的各向同性导电胶接触，完成所述LED基板与所述驱动电路基板的贴合固定。
本实施例中，LED基板包括与LED芯片的电极一一对应连接的第一导电图形，第一导电图形的尺寸大于LED芯片的电极的尺寸；驱动电路基板包括与驱动电极一一对应连接的第二导电图形，第二导电图形的尺寸大于驱动电路基板的驱动电极的尺寸，这样在驱动电路基板与LED基板对盒时，绑定第一导电图形和第二导电图形即可实现LED芯片的电极与驱动电路基板的驱动电极的电连接，由于第一导电图形和第二导电图形的尺寸较大，因此可以降低LED显示面板的绑定精度要求，进而降低LED显示面板的生产成本。
由于对LED显示面板的绑定精度要求降低，因此可以使用各向同性导电胶进行绑定，解决了使用各向同性导电胶进行绑定时涂布精度达不到Bonding精度要求、使用各向异性导电胶成本较高的问题。
本发明的实施例还提供了一种LED显示面板，包括：
如上所述的LED基板；
如上所述的驱动电路基板，所述LED基板的第一导电图形通过各向同性导电胶与所述驱动电路基板的第二导电图形一一对应连接。
本实施例中，LED基板包括与LED芯片的电极一一对应连接的第一导电图形，第一导电图形的尺寸大于LED芯片的电极的尺寸；驱动电路基板包括与驱动电极一一对应连接的第二导电图形，第二导电图形的尺寸大于驱动电路基板的驱动电极的尺寸，这样在驱动电路基板与LED基板对盒时，绑定第一导电图形和第二导电图形即可实现LED芯片的电极与驱动电路基板的驱动电极的电连接，由于第一导电图形和第二导电图形的尺寸较大，因此可以降低LED显示面板的绑定精度要求，进而降低LED显示面板的生产成本。
由于对LED显示面板的绑定精度要求降低，因此可以使用各向同性导电胶进行绑定，解决了使用各向同性导电胶进行绑定时涂布精度达不到Bonding精度要求、使用各向异性导电胶成本较高的问题。
下面结合附图对本发明的技术方案进行进一步介绍，本实施例的LED基板的制作方法包括以下步骤：
步骤1、如图5所示，提供载板1，在载板1上形成对位标记和第一衬底基板2，其中，载板1可以采用石英基板或玻璃基板，第一衬底基板2可以采用柔性衬底，在完成LED芯片的转移Bonding后，第一衬底基板2可以与载板1剥离，实现柔性显示；
本实施例以制作顶发射显示结构对本发明的技术方案进行介绍，但本发明的技术方案同样适用于底发射显示中，如果需要制作底发射显示结构，可以在第一衬底基板2朝向载板1或者背向载板1的一侧形成一层反光层。
步骤2、如图6所示，可以采用旋涂的方式在第一衬底基板2上形成透光粘性层3，透光粘性层3用以固定LED芯片；
步骤3、如图7和图8所示，将LED芯片4转移到透光粘性层3上，其中，LED芯片4的电极5朝向远离载板的方向放置，LED芯片4的非Bonding面与透光粘性层3进行贴合固定；
步骤4、如图9和图10所示，可以使用化学气相沉积(CVD)的方法在第一衬底基板2上沉积一层绝缘的保护层6，之后旋涂一层平坦层7对LED芯片4表面进行平坦，然后通过曝光-显影-刻蚀等操作对平坦层7和保护层6进行构图，形成暴露出电极5的过孔8；
步骤5、如图11所示，可以使用溅射方式在第一衬底基板2上形成一层导电层9，导电层9通过过孔8与电极5电连接，导电层9可以采用导电性能良好的金属；
步骤6、如图12和图13所示，通过曝光-显影-刻蚀等操作将导电层9图形化，形成第一导电图形10，第一导电图形10通过过孔与电极5电连接，且第一导电图形10的尺寸大于电极5的尺寸，可以实现Bonding Pad(块)区域的放大。
经过上述步骤1-6即可制作得到如图12所示的本实施例的LED基板。
驱动电路基板可以采用顶栅型TFT结构，也可以采用底栅型TFT结构。如图14所示，驱动电路基板采用顶栅型TFT结构，驱动电路基板的有源层可以采用LTPS，同样可使用金属氧化物半导体或者a-si。
如图14所示，驱动电路基板包括位于载板11上的第二衬底基板12，第二衬底基板12可以采用柔性衬底；驱动电路基板还包括位于第二衬底基板12上的缓冲层13、栅绝缘层14、层间绝缘层15、平坦层16、有源层17、栅极18、驱动电极19、驱动电极22，其中，驱动电极19可以为薄膜晶体管的漏极、驱动电极22可以与驱动电路基板的公共电极线连接，驱动电极19、驱动电极22用以向LED芯片的电极提供电信号，驱动LED芯片发光。本实施例中，驱动电路基板还包括位于平坦层16上的第二导电图形20，第二导电图形20与驱动电极19和22电连接，且第二导电图形20的尺寸大于驱动电极19和22的尺寸，这样可以实现Bonding Pad区域的放大，相邻第二导电图形20之间的间隔为10～50um，为相邻第二导电图形20之间预留足够大的间隙，这样可以避免Bonding时胶材变形，相邻第二导电图形20之间发生短路。
在制作LED显示面板时，在驱动电路基板的第二导电图形20上涂布各向同性导电胶21，将LED基板与驱动电路基板进行对位，第一导电图形10与第二导电图形20通过各向同性导电胶21贴合固定，完成LED基板与驱动电路基板的Bonding操作。
本实施例中，LED芯片的非Bonding面与整面的透光粘性层3贴合完成转印，避免了常规方法中对LED显示面板绑定的高精度要求和对绑定材料的高要求。本实施例通过第一导电图形和第二导电图形放大了绑定时的连接区域，LED基板与驱动电路基板进行Bonding时无需高精度对位，绑定精度要求降低，因此可以使用各向同性导电胶进行绑定，节省了Bonding成本，进而降低LED显示面板的生产成本。
本发明的实施例还提供了一种显示装置，包括如上所述的LED显示面板。
该显示装置包括但不限于：射频单元、网络模块、音频输出单元、输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。本领域技术人员可以理解，上述显示装置的结构并不构成对显示装置的限定，显示装置可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。在本发明实施例中，显示装置包括但不限于显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种LED基板，其特征在于，包括：
第一衬底基板；
位于所述第一衬底基板上的透光粘性层；
位于所述透光粘性层上阵列排布的多个LED芯片，所述LED芯片的电极位于远离所述第一衬底基板的一侧；
覆盖所述LED芯片的第一绝缘层；
位于所述第一绝缘层远离所述第一衬底基板一侧的第一导电图形，所述第一导电图形通过贯穿所述第一绝缘层的过孔与所述LED芯片的电极一一对应连接，所述第一导电图形的尺寸大于所述电极的尺寸。
2.根据权利要求1所述的LED基板，其特征在于，
所述第一导电图形为矩形，所述第一导电图形的边长为10-100um。
3.根据权利要求1所述的LED基板，其特征在于，还包括：
位于所述第一衬底基板与透光粘性层之间的反光层；或
位于所述第一衬底基板远离所述LED芯片一侧的反光层。
4.一种LED基板的制作方法，其特征在于，包括：
在第一衬底基板上形成透光粘性层；
将多个LED芯片转移至所述透光粘性层上，在所述透光粘性层上形成阵列排布的多个LED芯片，所述LED芯片的电极位于远离所述第一衬底基板的一侧；
形成覆盖所述LED芯片的第一绝缘层，对所述第一绝缘层进行构图，形成暴露出所述LED芯片的电极的过孔；
在所述绝缘层上形成第一导电图形，所述第一导电图形通过所述过孔与所述LED芯片的电极一一对应连接，所述第一导电图形的尺寸大于所述电极的尺寸。
5.根据权利要求4所述的LED基板的制作方法，其特征在于，还包括：
在第一衬底基板上形成透光粘性层之前，在所述第一衬底基板上形成反光层；或
在所述第一衬底基板远离所述LED芯片的一侧形成反光层。
6.一种驱动电路基板，其特征在于，包括：
第二衬底基板；
位于所述第二衬底基板上的驱动电路层，所述驱动电路层包括用以输出电信号的驱动电极；
覆盖所述驱动电路层的第二绝缘层；
位于所述第二绝缘层远离所述第二衬底基板一侧的第二导电图形，所述第二导电图形通过贯穿所述第二绝缘层的过孔与所述驱动电极一一对应连接，所述第二导电图形的尺寸大于所述驱动电极的尺寸且所述第二导电图形之间的间距大于阈值。
7.根据权利要求6所述的驱动电路基板，其特征在于，所述阈值为10～50um。
8.一种驱动电路基板的制作方法，其特征在于，包括：
在第二衬底基板上形成驱动电路层，所述驱动电路层包括用以输出电信号的驱动电极；
形成覆盖所述驱动电路层的第二绝缘层，对所述第二绝缘层进行构图，形成暴露出所述驱动电极的过孔；
在所述第二绝缘层上形成第二导电图形，所述第二导电图形通过贯穿所述第二绝缘层的过孔与所述驱动电极一一对应连接，所述第二导电图形的尺寸大于所述驱动电极的尺寸且所述第二导电图形之间的间距大于阈值。
9.一种LED显示面板的制作方法，其特征在于，包括：
提供一载板，在所述载板上利用如权利要求4或5所述的LED基板的制作方法制作LED基板；
利用如权利要求8所述的驱动电路基板的制作方法制作驱动电路基板，在所述驱动电路基板的第二导电图形上涂覆各向同性导电胶，所述各向同性导电胶在所述第二衬底基板上的正投影位于所述第二导电图形在所述第二衬底基板上的正投影内；
将利用所述载板承载的所述LED基板与所述驱动电路基板进行对位，控制所述LED基板的第一导电图形与所述驱动电路基板的第二导电图形上的各向同性导电胶接触，完成所述LED基板与所述驱动电路基板的贴合固定。
10.一种LED显示面板，其特征在于，包括：
如权利要求1-3中任一项所述的LED基板；
如权利要求6或7所述的驱动电路基板，所述LED基板的第一导电图形通过各向同性导电胶与所述驱动电路基板的第二导电图形一一对应连接。
11.一种显示装置，其特征在于，包括如权利要求10所述的LED显示面板。
CN201911316311.8A 2019-12-19 2019-12-19 Led、驱动电路基板、显示面板及制作方法、显示装置 Pending CN110970537A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911316311.8A CN110970537A (zh) 2019-12-19 2019-12-19 Led、驱动电路基板、显示面板及制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911316311.8A CN110970537A (zh) 2019-12-19 2019-12-19 Led、驱动电路基板、显示面板及制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN110970537A true CN110970537A (zh) 2020-04-07

Family

ID=70035134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911316311.8A Pending CN110970537A (zh) 2019-12-19 2019-12-19 Led、驱动电路基板、显示面板及制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN110970537A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243762A1 (zh) * 2020-06-05 2021-12-09 武汉华星光电技术有限公司 微型发光二极管显示装置及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2421059A2 (en) * 2010-08-20 2012-02-22 Chi Mei Lighting Technology Corp. Light-emitting diode structure and method for manufacturing the same
EP2667424A1 (en) * 2012-05-25 2013-11-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN104124318A (zh) * 2013-04-24 2014-10-29 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN209169166U (zh) * 2018-10-25 2019-07-26 江苏罗化新材料有限公司 Csp封装结构
CN110190085A (zh) * 2019-06-05 2019-08-30 京东方科技集团股份有限公司 发光二极管驱动背板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2421059A2 (en) * 2010-08-20 2012-02-22 Chi Mei Lighting Technology Corp. Light-emitting diode structure and method for manufacturing the same
EP2667424A1 (en) * 2012-05-25 2013-11-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN104124318A (zh) * 2013-04-24 2014-10-29 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN209169166U (zh) * 2018-10-25 2019-07-26 江苏罗化新材料有限公司 Csp封装结构
CN110190085A (zh) * 2019-06-05 2019-08-30 京东方科技集团股份有限公司 发光二极管驱动背板及其制备方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243762A1 (zh) * 2020-06-05 2021-12-09 武汉华星光电技术有限公司 微型发光二极管显示装置及其制造方法

Similar Documents

Publication Publication Date Title
CN107342370B (zh) 显示面板及显示装置
CN109887948B (zh) 阵列基板及其制作方法、显示装置
TWI276246B (en) Liquid crystal display mounted with IC tag and method for manufacturing the same
CN111025793A (zh) 一种显示面板及显示装置
CN110471219B (zh) Led基板及显示装置
KR20180070783A (ko) 표시 장치 및 이의 제조 방법
WO2021227717A1 (zh) 发光基板及其制造方法、显示装置
CN109920814B (zh) 显示基板及制造方法、显示装置
CN110277365B (zh) 电子装置与拼接电子系统
CN110046610B (zh) 一种指纹识别显示装置及其制备方法、显示设备
CN109872637B (zh) 一种显示面板及其制作方法、显示装置
CN107170783B (zh) 显示面板和显示装置
CN110531883A (zh) 显示装置
KR20150146349A (ko) 터치 스크린 및 그 제조 방법
WO2021087726A1 (zh) 一种阵列基板及其制作方法、显示装置
US20240063360A1 (en) Drive circuit substrate, led display panel and method of forming the same, and display device
CN113793859A (zh) 面板和拼接屏
CN113161373A (zh) 一种驱动背板、其制作方法及发光基板
CN110911453A (zh) 显示装置及其制造方法
CN110970537A (zh) Led、驱动电路基板、显示面板及制作方法、显示装置
CN112447761B (zh) 阵列基板、led显示面板及其制作方法、显示装置
KR20110079980A (ko) 전자종이 패널 및 이의 제조 방법
CN213424992U (zh) 一种显示面板和显示装置
TW200906209A (en) System for displaying image and fabrication method thereof
CN110634923A (zh) 一种双面amoled显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200407

RJ01 Rejection of invention patent application after publication