CN109887948B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109887948B
CN109887948B CN201910176899.5A CN201910176899A CN109887948B CN 109887948 B CN109887948 B CN 109887948B CN 201910176899 A CN201910176899 A CN 201910176899A CN 109887948 B CN109887948 B CN 109887948B
Authority
CN
China
Prior art keywords
via hole
display unit
substrate
insulating layer
trapezoidal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910176899.5A
Other languages
English (en)
Other versions
CN109887948A (zh
Inventor
刘冬妮
玄明花
肖丽
赵德涛
陈亮
陈昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910176899.5A priority Critical patent/CN109887948B/zh
Publication of CN109887948A publication Critical patent/CN109887948A/zh
Priority to US16/701,706 priority patent/US11177294B2/en
Application granted granted Critical
Publication of CN109887948B publication Critical patent/CN109887948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。其中，所述阵列基板的衬底基板的第一侧表面上设置有显示单元，第二侧表面上设置有驱动电路，所述第一侧表面与所述第二侧表面为所述衬底基板相背的两个表面，所述驱动电路通过至少一个过孔结构内的信号连接结构与所述显示单元电连接，所述过孔结构的至少部分的纵截面为梯形，且所述梯形靠近所述显示单元的一侧的底边长度大于所述梯形远离所述显示单元的一侧的底边长度。通过本发明的技术方案，能够改善显示装置的显示效果。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示装置。
背景技术
显示市场目前正在蓬勃发展，并且随着消费者对笔记本电脑、智能手机、电视、平板电脑、智能手表和健身腕带等各类显示产品的需求的持续提升，将来会涌现出更多的新显示产品。
目前大多的显示产品都是有边框的，其通常将接线端子(例如驱动电路绑定区)设置在显示面板的显示区的外围。而全屏无边框的显示产品，可以使用户获得更好的观看体验，必将引爆新的消费市场。基于此，如何实现全屏无边框的显示产品，是本领域技术人员亟待解决的技术问题。全面屏技术逐渐成为手机等手持设备的主流技术，为了实现真正的无边框显示产品，提出通过背板正反面工艺和微LED转印方式结合实现无边框显示的技术，即在显示基板的正面设计薄膜晶体管等显示膜层，在显示基板的背面设置驱动电路绑定区，对显示基板的衬底基板进行打孔，再在孔中填入金属实现正面和背面信号的连接。
目前孔中填入金属的方式有2种，一种为溅射方式，即在制作通孔后，通过溅射方式在通孔中形成连接显示基板正面和背面的信号连接结构，但由于衬底基板较厚，通孔的坡度角小，深度大，导致信号连接结构容易出现断路，进而出现连接异常，影响显示产品的显示效果；另一种为电镀方式，即在制作通孔后，通过电镀方式在通孔中形成连接显示基板正面和背面的信号连接结构，但电镀形成信号连接结构后，信号连接结构的表面凹凸不平，为进行后续的IC(驱动电路)bonding(绑定)工艺，需对信号连接结构表面进行平坦化，即采用CMP(化学机械抛光)工艺去除较厚的金属，但金属与衬底基板的粘附力较差，在进行CMP工艺时，金属容易脱落，进而出现连接异常，影响显示产品的显示效果。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够改善显示装置的显示效果。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，所述阵列基板的衬底基板的第一侧表面上设置有显示单元，第二侧表面上设置有驱动电路，所述第一侧表面与所述第二侧表面为所述衬底基板相背的两个表面，所述驱动电路通过至少一个过孔结构内的信号连接结构与所述显示单元电连接，所述过孔结构的至少部分的纵截面为梯形，且所述梯形靠近所述显示单元的一侧的底边长度大于所述梯形远离所述显示单元的一侧的底边长度。
可选地，所述驱动电路通过多个所述过孔结构中的信号连接结构与所述显示单元电连接。
可选地，所述衬底基板与所述显示单元之间依次设置有第一绝缘层和第二绝缘层，所述第二绝缘层的刻蚀速率大于所述第一绝缘层的刻蚀速率；所述第一绝缘层包括第一过孔，所述第一过孔的纵截面为第一梯形，所述第二绝缘层包括第二过孔，所述第二过孔的纵截面为第二梯形，所述第一过孔与所述第二过孔贯通组成所述过孔结构，所述第一梯形靠近所述显示单元的一侧的底边长度小于所述第一梯形远离所述显示单元的一侧的底边长度，所述第二梯形靠近所述显示单元的一侧的底边长度大于所述第二梯形远离所述显示单元的一侧的底边长度。
可选地，所述衬底基板与所述显示单元之间设置有负性感光材料层，所述负性感光材料层包括第三过孔，所述第三过孔组成所述过孔结构，所述第三过孔的纵截面为第三梯形，所述第三梯形靠近所述显示单元的一侧的底边长度大于所述第三梯形远离所述显示单元的一侧的底边长度。
可选地，所述阵列基板还包括：
位于所述过孔结构内的信号连接结构，所述信号连接结构分别与所述显示单元的信号输入端和所述驱动电路的信号输出端连接。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板的衬底基板的第一侧表面上设置有显示单元，第二侧表面上设置有驱动电路，所述第一侧表面与所述第二侧表面为所述衬底基板相背的两个表面，所述方法包括：
在所述阵列基板上形成用于连接所述驱动电路和所述显示单元的至少一个过孔结构，所述过孔结构的至少部分的纵截面为梯形，且所述梯形靠近所述显示单元的一侧的底边长度大于所述梯形远离所述显示单元的一侧的底边长度。
可选地，形成所述过孔结构包括：
在所述衬底基板上依次形成第一绝缘层和第二绝缘层，所述第二绝缘层的刻蚀速率大于所述第一绝缘层的刻蚀速率；
对所述第一绝缘层和所述第二绝缘层进行刻蚀，形成贯穿所述第一绝缘层的第一过孔和贯穿所述第二绝缘层的第二过孔，所述第一过孔的纵截面为第一梯形，所述第二过孔的纵截面为第二梯形，所述第一过孔与所述第二过孔贯通组成所述过孔结构，所述第一梯形靠近所述显示单元的一侧的底边长度小于所述第一梯形远离所述显示单元的一侧的底边长度，所述第二梯形靠近所述显示单元的一侧的底边长度大于所述第二梯形远离所述显示单元的一侧的底边长度。
可选地，形成所述过孔结构包括：
在所述衬底基板上形成负性感光材料层；
对所述负性感光材料层进行曝光，显影后形成贯穿所述负性感光材料层的第三过孔，所述第三过孔组成所述过孔结构，所述第三过孔的纵截面为第三梯形，所述第三梯形靠近所述显示单元的一侧的底边长度大于所述第三梯形远离所述显示单元的一侧的底边长度。
可选地，形成所述过孔结构之后，所述方法还包括：
通过电镀工艺在所述过孔结构内形成导电图形；
通过化学机械抛光方法对所述导电图形进行抛光形成信号连接结构，所述信号连接结构用于分别与所述显示单元的信号输入端和所述驱动电路的信号输出端连接。
可选地，所述衬底基板为柔性基板，所述制作方法具体包括：
提供一刚性载板；
在所述刚性载板上形成所述柔性基板；
在所述柔性基板上依次形成第一绝缘层和第二绝缘层，所述第二绝缘层的刻蚀速率大于所述第一绝缘层的刻蚀速率；
在所述第二绝缘层上形成电镀种子层和显示单元，所述电镀种子层与所述显示单元的信号输入端连接；
形成覆盖所述显示单元的保护膜；
将所述柔性基板从所述刚性载板上剥离；
从所述柔性基板背离所述显示单元的一侧对所述柔性基板、所述第一绝缘层和所述第二绝缘层进行刻蚀，形成贯穿所述柔性基板的基板过孔、贯穿所述第一绝缘层的第一过孔和贯穿所述第二绝缘层的第二过孔，所述第一过孔和所述第二过孔在所述柔性基板上的正投影落入所述基板过孔内，所述第一过孔的纵截面为第一梯形，所述第二过孔的纵截面为第二梯形，所述第一过孔与所述第二过孔贯通组成所述过孔结构，所述过孔结构暴露出所述电镀种子层，所述第一梯形靠近所述显示单元的一侧的底边长度小于所述第一梯形远离所述显示单元的一侧的底边长度，所述第二梯形靠近所述显示单元的一侧的底边长度大于所述第二梯形远离所述显示单元的一侧的底边长度；
通过电镀工艺在所述基板过孔、所述第一过孔和所述第二过孔内形成导电图形，所述导电图形与所述电镀种子层接触；
通过化学机械抛光工艺对所述导电图形突出于所述柔性基板的表面进行抛光磨平，形成信号连接结构；
在所述柔性基板背离所述显示单元的一侧绑定与所述信号连接结构连接的驱动电路，所述信号连接结构与所述驱动电路的信号输出端连接；
去除所述保护膜；
在所述显示单元背离所述柔性基板的一侧进行微发光二极管的转印。
可选地，所述衬底基板为柔性基板，所述制作方法具体包括：
提供一刚性载板；
在所述刚性载板上形成所述柔性基板；
在所述柔性基板上形成负性感光材料层；
在所述负性感光材料层上形成电镀种子层和显示单元，所述电镀种子层与所述显示单元的信号输入端连接；
形成覆盖所述显示单元的保护膜；
将所述柔性基板从所述刚性载板上剥离；
从所述柔性基板背离所述显示单元的一侧对所述柔性基板、所述负性感光材料层进行刻蚀，形成贯穿所述柔性基板的基板过孔、贯穿所述负性感光材料层的第三过孔，所述第三过孔在所述柔性基板上的正投影落入所述基板过孔内，所述第三过孔的纵截面为第三梯形，所述第三过孔暴露出所述电镀种子层，所述第三梯形靠近所述显示单元的一侧的底边长度大于所述第三梯形远离所述显示单元的一侧的底边长度；
通过电镀工艺在所述第三过孔和所述基板过孔内形成导电图形，所述导电图形与所述电镀种子层接触；
通过化学机械抛光工艺对所述导电图形突出于所述柔性基板的表面进行抛光磨平，形成信号连接结构；
在所述柔性基板背离所述显示单元的一侧绑定与所述信号连接结构连接的驱动电路，所述信号连接结构与所述驱动电路的信号输出端连接；
去除所述保护膜；
在所述显示单元背离所述柔性基板的一侧进行微发光二极管的转印。
本发明的实施例具有以下有益效果：
上述方案中，驱动电路通过至少一个过孔结构与显示单元电连接，过孔结构的至少部分的纵截面为梯形，且梯形靠近显示单元的一侧的底边长度大于梯形远离显示单元的一侧的底边长度，这样通过电镀工艺在过孔结构内形成用于连接显示单元的信号输入端和驱动电路的信号输出端的导电图形后，导电图形能够嵌合在过孔结构中，能够增加导电图形与阵列基板的粘附力，后续在利用化学机械抛光工艺对导电图形进行抛光磨平形成信号连接结构时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
附图说明
图1为信号连接结构出现断路的示意图；
图2为采用电镀方式形成信号连接结构的表面凹凸不平的示意图；
图3为本发明实施例一在刚性载板上形成柔性基底、第一绝缘层和第二绝缘层的示意图；
图4为本发明实施例一形成电镀种子层、显示单元和保护膜后的示意图；
图5为本发明实施例一形成基板过孔、第一过孔和第二过孔后的示意图；
图6为本发明实施例一利用电镀工艺形成导电图形的示意图；
图7为本发明实施例一对导电图形进行CMP工艺形成信号连接结构的示意图；
图8为本发明实施例一绑定驱动电路后的示意图；
图9为本发明实施例一进行MicroLED转印后的示意图；
图10为本发明实施例二在刚性载板上形成柔性基底和负性感光材料层的示意图；
图11为本发明实施例二形成电镀种子层、显示单元和保护膜后的示意图；
图12为本发明实施例二形成基板过孔和第三过孔后的示意图；
图13为本发明实施例二利用电镀工艺形成导电图形的示意图；
图14为本发明实施例二对导电图形进行CMP工艺形成信号连接结构的示意图；
图15为本发明实施例二绑定驱动电路后的示意图；
图16为本发明实施例二进行MicroLED转印后的示意图。
附图标记
1 柔性基底
2 显示单元
3 保护膜
4 信号连接结构
5 刚性载板
6 第一绝缘层
7 第二绝缘层
8 电镀种子层
91 过孔A
92 过孔B
10 导电图形
11 驱动电路
12 微发光二极管
13 负性感光材料层
141 过孔C
142 过孔D
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
目前大多的显示产品都是有边框的，其通常将接线端子(例如驱动电路绑定区)设置在显示面板的显示区的外围。而全屏无边框的显示产品，可以使用户获得更好的观看体验，必将引爆新的消费市场。基于此，如何实现全屏无边框的显示产品，是本领域技术人员亟待解决的技术问题。全面屏技术逐渐成为手机等手持设备的主流技术，为了实现真正的无边框显示产品，提出通过背板正反面工艺和微LED转印方式结合实现无边框显示的技术，即在阵列基板的正面设计薄膜晶体管等显示膜层，在阵列基板的背面设置驱动电路绑定区，对阵列基板的衬底基板进行打孔，再在孔中填入金属实现正面和背面信号的连接。
目前孔中填入金属的方式有2种，一种为溅射方式，即在制作通孔后，通过溅射方式在通孔中形成连接阵列基板正面和背面的信号连接结构，但由于衬底基板较厚，通孔的坡度角小，深度大，如图1所示，导致信号连接结构4容易出现断路，进而出现连接异常，影响显示产品的显示效果；另一种为电镀方式，即在制作通孔后，如图2所示，通过电镀方式在通孔中形成连接阵列基板正面和背面的信号连接结构4，但电镀形成信号连接结构4后，信号连接结构4的表面凹凸不平，为进行后续的IC bonding工艺，需对信号连接结构4表面进行平坦化，即采用CMP(化学机械抛光)工艺去除较厚的金属，但金属与衬底基板的粘附力较差，在进行CMP工艺时，金属容易脱落，进而出现连接异常，影响显示产品的显示效果。
本发明的实施例针对上述问题，提供一种阵列基板及其制作方法、显示装置，能够改善显示装置的显示效果。
本发明的实施例提供一种阵列基板，所述阵列基板的衬底基板的第一侧表面上设置有显示单元，第二侧表面上设置有驱动电路，所述第一侧表面与所述第二侧表面为所述衬底基板相背的两个表面，驱动电路通过至少一个过孔结构内的信号连接结构与显示单元电连接，过孔结构的至少部分的纵截面为梯形，且梯形靠近显示单元的一侧的底边长度大于梯形远离显示单元的一侧的底边长度。
本实施例中，驱动电路通过至少一个过孔结构与显示单元电连接，过孔结构的至少部分的纵截面为梯形，且梯形靠近显示单元的一侧的底边长度大于梯形远离显示单元的一侧的底边长度，这样通过电镀工艺在过孔结构内形成用于连接显示单元的信号输入端和驱动电路的信号输出端的导电图形后，导电图形能够嵌合在过孔结构中，能够增加导电图形与阵列基板的粘附力，后续在利用化学机械抛光工艺对导电图形进行抛光磨平形成信号连接结构时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
其中，可以是过孔结构的全部均满足纵截面为梯形，且梯形靠近显示单元的一侧的底边长度大于梯形远离显示单元的一侧的底边长度；也可以是过孔结构的一部分满足纵截面为梯形，且梯形靠近显示单元的一侧的底边长度大于梯形远离显示单元的一侧的底边长度，这样后续形成在该部分内的信号连接结构能够起到锚定结构的作用，使得信号连接结构不易从阵列基板上脱落，避免出现连接异常，保证显示装置的显示效果。
为了进一步增强导电图形与阵列基板的粘附力，可以在驱动电路与显示单元的连接处设计多个过孔结构，即驱动电路通过多个过孔结构中的信号连接结构与显示单元电连接，这样通过电镀工艺在过孔结构内形成导电图形后，导电图形嵌合在多个过孔结构中，能够增加导电图形与阵列基板的粘附力，后续在利用化学机械抛光工艺对导电图形进行抛光磨平形成信号连接结构时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
一具体实施例中，衬底基板与显示单元之间依次设置有第一绝缘层和第二绝缘层，第二绝缘层的刻蚀速率大于第一绝缘层的刻蚀速率；第一绝缘层包括第一过孔，第一过孔的纵截面为第一梯形，第二绝缘层包括第二过孔，第二过孔的纵截面为第二梯形，第一过孔与第二过孔贯通组成过孔结构，第一梯形靠近显示单元的一侧的底边长度小于第一梯形远离显示单元的一侧的底边长度，第二梯形靠近显示单元的一侧的底边长度大于第二梯形远离显示单元的一侧的底边长度。
本实施例的阵列基板中，在通过电镀工艺形成导电图形后，导电图形填充在第一过孔、第二过孔和基板过孔内，由于第二过孔的纵截面为第二梯形，且第二梯形靠近显示单元的一侧的底边长度大于第二梯形远离显示单元的一侧的底边长度，因此导电图形位于第二过孔内的部分靠近显示单元一侧的尺寸大于远离显示单元一侧的尺寸，能够增强导电图形与阵列基板的粘附力，这样在衬底基板远离显示单元的一侧对导电图形进行化学机械抛光时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
另一具体实施例中，衬底基板与显示单元之间设置有负性感光材料层，负性感光材料层包括第三过孔，第三过孔组成过孔结构，第三过孔的纵截面为第三梯形，第三梯形靠近显示单元的一侧的底边长度大于第三梯形远离显示单元的一侧的底边长度。
本实施例的阵列基板中，在通过电镀工艺形成导电图形后，导电图形填充在第三过孔和基板过孔内，由于第三过孔的纵截面为第三梯形，且第三梯形靠近显示单元的一侧的底边长度大于第三梯形远离显示单元的一侧的底边长度，因此导电图形位于第三过孔内的部分靠近显示单元一侧的尺寸大于远离显示单元一侧的尺寸，能够增强导电图形与阵列基板的粘附力，这样在衬底基板远离显示单元的一侧对导电图形进行化学机械抛光时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
进一步地，阵列基板还包括：
位于过孔结构内的信号连接结构，信号连接结构分别与显示单元的信号输入端和驱动电路的信号输出端连接。
信号连接结构能够实现显示单元与驱动电路的连接，由于显示单元和驱动电路位于衬底基板的不同侧表面上，因此能够实现真正的无边框显示产品。
本发明实施例还提供了一种显示装置，包括如上的阵列基板。显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，显示装置还包括柔性电路板、印刷电路板和背板。
本发明实施例还提供了一种阵列基板的制作方法，阵列基板的衬底基板的第一侧表面上设置有显示单元，第二侧表面上设置有驱动电路，第一侧表面与第二侧表面为衬底基板相背的两个表面，方法包括：
在阵列基板上形成用于连接驱动电路和显示单元的至少一个过孔结构，过孔结构的至少部分的纵截面为梯形，且梯形靠近显示单元的一侧的底边长度大于梯形远离显示单元的一侧的底边长度。
本实施例中，驱动电路通过至少一个过孔结构与显示单元电连接，过孔结构的至少部分的纵截面为梯形，且梯形靠近显示单元的一侧的底边长度大于梯形远离显示单元的一侧的底边长度，这样通过电镀工艺在过孔结构内形成用于连接显示单元的信号输入端和驱动电路的信号输出端的导电图形后，导电图形能够嵌合在过孔结构中，能够增加导电图形与阵列基板的粘附力，后续在利用化学机械抛光工艺对导电图形进行抛光磨平形成信号连接结构时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
一具体实施例中，形成过孔结构包括：
在衬底基板上依次形成第一绝缘层和第二绝缘层，第二绝缘层的刻蚀速率大于第一绝缘层的刻蚀速率；
对第一绝缘层和第二绝缘层进行刻蚀，形成贯穿第一绝缘层的第一过孔和贯穿第二绝缘层的第二过孔，第一过孔的纵截面为第一梯形，第二过孔的纵截面为第二梯形，第一过孔与第二过孔贯通组成过孔结构，第一梯形靠近显示单元的一侧的底边长度小于第一梯形远离显示单元的一侧的底边长度，第二梯形靠近显示单元的一侧的底边长度大于第二梯形远离显示单元的一侧的底边长度。
本实施例的阵列基板中，在通过电镀工艺形成导电图形后，导电图形填充在第一过孔、第二过孔和基板过孔内，由于第二过孔的纵截面为第二梯形，且第二梯形靠近显示单元的一侧的底边长度大于第二梯形远离显示单元的一侧的底边长度，因此导电图形位于第二过孔内的部分靠近显示单元一侧的尺寸大于远离显示单元一侧的尺寸，能够增强导电图形与阵列基板的粘附力，这样在衬底基板远离显示单元的一侧对导电图形进行化学机械抛光时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
另一具体实施例中，形成过孔结构包括：
在衬底基板上形成负性感光材料层；
对负性感光材料层进行曝光，显影后形成贯穿负性感光材料层的第三过孔，第三过孔组成过孔结构，第三过孔的纵截面为第三梯形，第三梯形靠近显示单元的一侧的底边长度大于第三梯形远离显示单元的一侧的底边长度。
本实施例的阵列基板中，在通过电镀工艺形成导电图形后，导电图形填充在第三过孔和基板过孔内，由于第三过孔的纵截面为第三梯形，且第三梯形靠近显示单元的一侧的底边长度大于第三梯形远离显示单元的一侧的底边长度，因此导电图形位于第三过孔内的部分靠近显示单元一侧的尺寸大于远离显示单元一侧的尺寸，能够增强导电图形与阵列基板的粘附力，这样在衬底基板远离显示单元的一侧对导电图形进行化学机械抛光时，导电图形不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
一具体示例中，形成过孔结构之后，方法还包括：
通过电镀工艺在过孔结构内形成导电图形；
通过化学机械抛光方法对导电图形进行抛光形成信号连接结构，信号连接结构用于分别与显示单元的信号输入端和驱动电路的信号输出端连接。
当然，对导电图形进行抛光的方法并不局限于采用化学机械抛光方法，还可以采用其他方法。
下面结合附图以及具体的实施例对本发明的技术方案进行进一步介绍。
实施例一
本实施例中，衬底基板为柔性基板，阵列基板的制作方法具体包括以下步骤：
步骤1、如图3所示，提供一刚性载板5，在刚性载板5上形成柔性基板1，并在柔性基板1上依次形成第一绝缘层6和第二绝缘层7；
其中，刚性载板5可以采用玻璃基板或石英基板；具体地，可以在刚性载板上涂布一层聚酰亚胺形成柔性基板1。
第二绝缘层7的刻蚀速率需要大于第一绝缘层6的刻蚀速率，不限制第一绝缘层和第二绝缘层采用的材料，只要满足绝缘且第二绝缘层7的刻蚀速率大于第一绝缘层6的刻蚀速率即可，具体地，第一绝缘层6可以采用有机树脂，第二绝缘层7可以采用氧化硅(SiOx)或氮化硅(SiNx)。
步骤2、如图4所示，在第二绝缘层7上形成电镀种子层8和显示单元2，电镀种子层8与显示单元2的信号输入端连接，并形成覆盖显示单元2的保护膜3；
其中，电镀种子层8用于后续进行电镀工艺，采用导电材料制成；显示单元2包括薄膜晶体管、阳极、发光层和阴极等膜层，能够在电信号的驱动下实现显示，显示单元2的信号输入端与电镀种子层8连接，通过电镀种子层8输入的电信号能够驱动显示单元2进行显示。
保护层3耐高温，能够在后续的制程中对显示单元2进行保护。
步骤3、如图5所示，将柔性基板1从刚性载板5上剥离，从柔性基板1背离显示单元2的一侧对柔性基板1、第一绝缘层6和第二绝缘层7进行刻蚀，形成过孔A91和过孔B92；
其中，过孔A91和过孔B92分别由贯穿柔性基板1的基板过孔、贯穿第一绝缘层6的第一过孔A和贯穿第二绝缘层7的第二过孔B组成，第一过孔A和第二过孔B在柔性基板1上的正投影落入基板过孔内，第一过孔A的纵截面为第一梯形，第二过孔B的纵截面为第二梯形，过孔A91和过孔B92暴露出电镀种子层8。
由于第二绝缘层7的刻蚀速度大于第一绝缘层6的刻蚀速度，因此，第一梯形靠近显示单元的一侧的底边长度小于第一梯形远离显示单元的一侧的底边长度，第二梯形靠近显示单元的一侧的底边长度大于第二梯形远离显示单元的一侧的底边长度，即用以连接驱动电路和显示单元的过孔结构的一部分—第二过孔B的纵截面为梯形，且该梯形靠近显示单元的一侧的底边长度大于该梯形远离显示单元的一侧的底边长度。
步骤4、如图6所示，通过电镀工艺在过孔A91和过孔B92内形成导电图形10，导电图形10与电镀种子层8接触；
步骤5、如图7所示，通过化学机械抛光工艺对导电图形10突出于柔性基板1的表面进行抛光磨平，形成信号连接结构4；
由于导电图形10位于第二过孔B内的部分靠近显示单元2一侧的尺寸大于远离显示单元2一侧的尺寸，因此，导电图形10位于第二过孔B内的部分起到锚定结构的作用，能够增强导电图形10与阵列基板的粘附力，这样在对导电图形10进行化学机械抛光时，导电图形10不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
步骤6、如图8所示，在柔性基板1背离显示单元2的一侧完成驱动电路11的绑定，信号连接结构4与驱动电路11的信号输出端连接；
步骤7、如图9所示，去除保护膜3，在显示单元2背离柔性基板1的一侧进行微发光二极管12的转印。
经过上述步骤即可得到本实施例的微发光二极管阵列基板，如图9所示，本实施例中，驱动电路11位于柔性基板1远离显示单元2的一侧，微发光二极管12和显示单元2位于柔性基板1的另一侧，显示单元2的信号输入端通过电镀种子层8以及信号连接结构4与驱动电路11的信号输出端连接，由于信号连接结构4的位于第二过孔内的部分靠近显示单元2的一侧的尺寸大于远离显示单元2的一侧的尺寸，因此，能够将信号连接结构11牢固地固定在阵列基板上，保证显示装置的显示效果。
实施例二
本实施例中，衬底基板为柔性基板，阵列基板的制作方法具体包括以下步骤：
步骤1、如图10所示，提供一刚性载板5，在刚性载板5上形成柔性基板1，并在柔性基板1上形成负性感光材料层13；
其中，刚性载板5可以采用玻璃基板或石英基板；具体地，可以在刚性载板上涂布一层聚酰亚胺形成柔性基板1。
步骤2、如图11所示，在负性感光材料层13上形成电镀种子层8和显示单元2，电镀种子层8与显示单元2的信号输入端连接，并形成覆盖显示单元2的保护膜3；
其中，电镀种子层8用于后续进行电镀工艺，采用导电材料制成；显示单元2包括薄膜晶体管、阳极、发光层和阴极等膜层，能够在电信号的驱动下实现显示，显示单元2的信号输入端与电镀种子层8连接，通过电镀种子层8输入的电信号能够驱动显示单元2进行显示。
保护层3耐高温，能够在后续的制程中对显示单元2进行保护。
步骤3、如图12所示，将柔性基板1从刚性载板5上剥离，从柔性基板1背离显示单元2的一侧对柔性基板1、负性感光材料层13进行刻蚀，形成过孔C141和过孔D142；
其中，过孔C141和过孔D142分别由贯穿柔性基板的基板过孔、贯穿负性感光材料层的第三过孔C组成，第三过孔C在柔性基板上的正投影落入基板过孔内，第三过孔C的纵截面为第三梯形，过孔C141和过孔D142暴露出电镀种子层8。
由于负性感光材料层13的感光特性，第三梯形靠近显示单元的一侧的底边长度大于第三梯形远离显示单元的一侧的底边长度，即用以连接驱动电路和显示单元的过孔结构的一部分—第三过孔C的纵截面为梯形，且该梯形靠近显示单元的一侧的底边长度大于该梯形远离显示单元的一侧的底边长度。
步骤4、如图13所示，通过电镀工艺在过孔C141和过孔D142内形成导电图形10，导电图形10与电镀种子层8接触；
步骤5、如图14所示，通过化学机械抛光工艺对导电图形10突出于柔性基板1的表面进行抛光磨平，形成信号连接结构4；
由于导电图形10位于第三过孔C内的部分靠近显示单元2一侧的尺寸大于远离显示单元2一侧的尺寸，因此，导电图形10位于第三过孔C内的部分起到锚定结构的作用，能够增强导电图形10与阵列基板的粘附力，这样在对导电图形10进行化学机械抛光时，导电图形10不易从阵列基板上脱落，从而降低化学机械抛光工艺时的导电图形脱落不良，避免出现连接异常，保证显示装置的显示效果。
步骤6、如图15所示，在柔性基板1背离显示单元2的一侧完成驱动电路11的绑定，信号连接结构4与驱动电路11的信号输出端连接；
步骤7、如图16所示，去除保护膜3，在显示单元2背离柔性基板1的一侧进行微发光二极管12的转印。
经过上述步骤即可得到本实施例的微发光二极管阵列基板，如图16所示，本实施例中，驱动电路11位于柔性基板1远离显示单元2的一侧，微发光二极管12和显示单元2位于柔性基板1的另一侧，显示单元2的信号输入端通过电镀种子层8以及信号连接结构4与驱动电路11的信号输出端连接，由于信号连接结构4的位于第三过孔内的部分靠近显示单元2的一侧的尺寸大于远离显示单元2的一侧的尺寸，因此，能够将信号连接结构11牢固地固定在阵列基板上，保证显示装置的显示效果。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，所述阵列基板的衬底基板的第一侧表面上设置有显示单元，第二侧表面上设置有驱动电路，所述第一侧表面与所述第二侧表面为所述衬底基板相背的两个表面，其特征在于，所述衬底基板与所述显示单元之间设置有至少一层绝缘层，所述驱动电路通过至少一个过孔结构内的信号连接结构与所述显示单元电连接，且所述至少一个过孔结构同时贯穿所述衬底基板和所述至少一层绝缘层，所述过孔结构位于所述至少一层绝缘层的至少部分的纵截面为梯形，且所述梯形靠近所述显示单元的一侧的底边长度大于所述梯形远离所述显示单元的一侧的底边长度，所述衬底基板与所述显示单元之间依次设置有第一绝缘层和第二绝缘层，所述第二绝缘层的刻蚀速率大于所述第一绝缘层的刻蚀速率；所述第一绝缘层包括第一过孔，所述第一过孔的纵截面为第一梯形，所述第二绝缘层包括第二过孔，所述第二过孔的纵截面为第二梯形，所述第一过孔与所述第二过孔贯通组成所述过孔结构，所述第一梯形靠近所述显示单元的一侧的底边长度小于所述第一梯形远离所述显示单元的一侧的底边长度，所述第二梯形靠近所述显示单元的一侧的底边长度大于所述第二梯形远离所述显示单元的一侧的底边长度。
2.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路通过多个所述过孔结构中的信号连接结构与所述显示单元电连接。
3.根据权利要求1所述的阵列基板，其特征在于，所述衬底基板与所述显示单元之间设置有负性感光材料层，所述负性感光材料层包括第三过孔，所述第三过孔组成所述过孔结构，所述第三过孔的纵截面为第三梯形，所述第三梯形靠近所述显示单元的一侧的底边长度大于所述第三梯形远离所述显示单元的一侧的底边长度。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
位于所述过孔结构内的信号连接结构，所述信号连接结构分别与所述显示单元的信号输入端和所述驱动电路的信号输出端连接。
5.一种显示装置，其特征在于，包括如权利要求1-4中任一项所述的阵列基板。
6.一种阵列基板的制作方法，所述阵列基板的衬底基板的第一侧表面上设置有显示单元，第二侧表面上设置有驱动电路，所述第一侧表面与所述第二侧表面为所述衬底基板相背的两个表面，其特征在于，所述衬底基板与所述显示单元之间设置有至少一层绝缘层，所述方法包括：
在所述阵列基板上形成用于连接所述驱动电路和所述显示单元的至少一个过孔结构，且所述至少一个过孔结构同时贯穿所述衬底基板和所述至少一层绝缘层，所述过孔结构位于所述至少一层绝缘层的至少部分的纵截面为梯形，且所述梯形靠近所述显示单元的一侧的底边长度大于所述梯形远离所述显示单元的一侧的底边长度；
形成所述过孔结构包括：
在所述衬底基板上依次形成第一绝缘层和第二绝缘层，所述第二绝缘层的刻蚀速率大于所述第一绝缘层的刻蚀速率；
对所述第一绝缘层和所述第二绝缘层进行刻蚀，形成贯穿所述第一绝缘层的第一过孔和贯穿所述第二绝缘层的第二过孔，所述第一过孔的纵截面为第一梯形，所述第二过孔的纵截面为第二梯形，所述第一过孔与所述第二过孔贯通组成所述过孔结构，所述第一梯形靠近所述显示单元的一侧的底边长度小于所述第一梯形远离所述显示单元的一侧的底边长度，所述第二梯形靠近所述显示单元的一侧的底边长度大于所述第二梯形远离所述显示单元的一侧的底边长度。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，形成所述过孔结构包括：
在所述衬底基板上形成负性感光材料层；
对所述负性感光材料层进行曝光，显影后形成贯穿所述负性感光材料层的第三过孔，所述第三过孔组成所述过孔结构，所述第三过孔的纵截面为第三梯形，所述第三梯形靠近所述显示单元的一侧的底边长度大于所述第三梯形远离所述显示单元的一侧的底边长度。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，形成所述过孔结构之后，所述方法还包括：
通过电镀工艺在所述过孔结构内形成导电图形；
通过化学机械抛光方法对所述导电图形进行抛光形成信号连接结构，所述信号连接结构用于分别与所述显示单元的信号输入端和所述驱动电路的信号输出端连接。
9.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述衬底基板为柔性基板，所述制作方法具体包括：
提供一刚性载板；
在所述刚性载板上形成所述柔性基板；
在所述柔性基板上依次形成第一绝缘层和第二绝缘层，所述第二绝缘层的刻蚀速率大于所述第一绝缘层的刻蚀速率；
在所述第二绝缘层上形成电镀种子层和显示单元，所述电镀种子层与所述显示单元的信号输入端连接；
形成覆盖所述显示单元的保护膜；
将所述柔性基板从所述刚性载板上剥离；
从所述柔性基板背离所述显示单元的一侧对所述柔性基板、所述第一绝缘层和所述第二绝缘层进行刻蚀，形成贯穿所述柔性基板的基板过孔、贯穿所述第一绝缘层的第一过孔和贯穿所述第二绝缘层的第二过孔，所述第一过孔和所述第二过孔在所述柔性基板上的正投影落入所述基板过孔内，所述第一过孔的纵截面为第一梯形，所述第二过孔的纵截面为第二梯形，所述第一过孔与所述第二过孔贯通组成所述过孔结构，所述过孔结构暴露出所述电镀种子层，所述第一梯形靠近所述显示单元的一侧的底边长度小于所述第一梯形远离所述显示单元的一侧的底边长度，所述第二梯形靠近所述显示单元的一侧的底边长度大于所述第二梯形远离所述显示单元的一侧的底边长度；
通过电镀工艺在所述基板过孔、所述第一过孔和所述第二过孔内形成导电图形，所述导电图形与所述电镀种子层接触；
通过化学机械抛光工艺对所述导电图形突出于所述柔性基板的表面进行抛光磨平，形成信号连接结构；
在所述柔性基板背离所述显示单元的一侧绑定与所述信号连接结构连接的驱动电路，所述信号连接结构与所述驱动电路的信号输出端连接；
去除所述保护膜；
在所述显示单元背离所述柔性基板的一侧进行微发光二极管的转印。
10.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述衬底基板为柔性基板，所述制作方法具体包括：
提供一刚性载板；
在所述刚性载板上形成所述柔性基板；
在所述柔性基板上形成负性感光材料层；
在所述负性感光材料层上形成电镀种子层和显示单元，所述电镀种子层与所述显示单元的信号输入端连接；
形成覆盖所述显示单元的保护膜；
将所述柔性基板从所述刚性载板上剥离；
从所述柔性基板背离所述显示单元的一侧对所述柔性基板、所述负性感光材料层进行刻蚀，形成贯穿所述柔性基板的基板过孔、贯穿所述负性感光材料层的第三过孔，所述第三过孔在所述柔性基板上的正投影落入所述基板过孔内，所述第三过孔的纵截面为第三梯形，所述第三过孔暴露出所述电镀种子层，所述第三梯形靠近所述显示单元的一侧的底边长度大于所述第三梯形远离所述显示单元的一侧的底边长度；
通过电镀工艺在所述第三过孔和所述基板过孔内形成导电图形，所述导电图形与所述电镀种子层接触；
通过化学机械抛光工艺对所述导电图形突出于所述柔性基板的表面进行抛光磨平，形成信号连接结构；
在所述柔性基板背离所述显示单元的一侧绑定与所述信号连接结构连接的驱动电路，所述信号连接结构与所述驱动电路的信号输出端连接；
去除所述保护膜；
在所述显示单元背离所述柔性基板的一侧进行微发光二极管的转印。
CN201910176899.5A 2019-03-08 2019-03-08 阵列基板及其制作方法、显示装置 Active CN109887948B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910176899.5A CN109887948B (zh) 2019-03-08 2019-03-08 阵列基板及其制作方法、显示装置
US16/701,706 US11177294B2 (en) 2019-03-08 2019-12-03 Array substrate with via hole structures, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910176899.5A CN109887948B (zh) 2019-03-08 2019-03-08 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109887948A CN109887948A (zh) 2019-06-14
CN109887948B true CN109887948B (zh) 2021-11-09

Family

ID=66931454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910176899.5A Active CN109887948B (zh) 2019-03-08 2019-03-08 阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US11177294B2 (zh)
CN (1) CN109887948B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137186B (zh) * 2019-05-30 2021-12-28 京东方科技集团股份有限公司 柔性显示基板及其制造方法
CN113632232B (zh) * 2020-01-22 2024-10-15 京东方科技集团股份有限公司 驱动背板及其制备方法、显示面板、显示装置
KR20210117380A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN113809095A (zh) * 2020-05-27 2021-12-17 京东方科技集团股份有限公司 阵列基板及其制备方法
CN112366180A (zh) * 2020-11-09 2021-02-12 浙江清华柔性电子技术研究院 Led封装方法及led封装装置
CN112652697A (zh) * 2021-01-14 2021-04-13 上海大学 一种柔性Micro LED基板结构及其制备方法
CN113410359B (zh) * 2021-06-17 2022-07-26 厦门三安光电有限公司 一种发光二极管芯片、发光装置及显示装置
CN116096168A (zh) 2021-11-02 2023-05-09 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
US20240222141A1 (en) * 2021-11-26 2024-07-04 Beijing Boe Technology Development Co., Ltd. Methods for forming via hole and filling via hole in flexible substrate
TWI823665B (zh) * 2022-11-04 2023-11-21 友達光電股份有限公司 顯示組件、包含其之顯示裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
CN107039377A (zh) * 2017-06-16 2017-08-11 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN109817659A (zh) * 2019-02-15 2019-05-28 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
TWI247182B (en) * 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
US9454025B2 (en) * 2012-08-31 2016-09-27 Apple Inc. Displays with reduced driver circuit ledges
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102325643B1 (ko) * 2015-01-07 2021-11-12 삼성디스플레이 주식회사 표시 장치
CN111477591B (zh) * 2015-01-29 2023-12-29 索尼半导体解决方案公司 显示装置
US10672685B2 (en) * 2017-06-30 2020-06-02 Innolux Corporation Display device
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
CN107039377A (zh) * 2017-06-16 2017-08-11 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN109817659A (zh) * 2019-02-15 2019-05-28 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN109887948A (zh) 2019-06-14
US11177294B2 (en) 2021-11-16
US20200286921A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
CN109887948B (zh) 阵列基板及其制作方法、显示装置
CN109817659B (zh) 显示基板及其制作方法、显示装置
CN108205214B (zh) 显示设备及其制造方法
US20200118989A1 (en) Light emitting device package structure and manufacturing method thereof
US11798958B2 (en) Driving backplane, manufacturing method thereof, and display apparatus
US7939831B2 (en) Semiconductor device and method of manufacturing the same
CN107037647B (zh) 一种显示面板、显示装置及显示面板的制作方法
US20220254972A1 (en) Driving substrate, manufacturtion method thereof and display device
CN111025793A (zh) 一种显示面板及显示装置
CN1717147B (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
CN111448511A (zh) 显示基板边缘图案化和金属化
US7422974B2 (en) Method of manufacturing electronic component mounting body, electronic component mounting body, and electro-optical device
CN110277365A (zh) 电子装置与拼接电子系统
CN109460165A (zh) 触控基板及制作方法、显示面板及制作方法、基板组件
CN109449186B (zh) Oled显示基板母板及其制作方法、和oled显示装置
CN109709731B (zh) 一种阵列基板及显示装置
CN114171665B (zh) 显示面板及其制备方法
CN110277422B (zh) 电子装置及其制备方法
CN115708219A (zh) Led芯片的巨量转移方法、显示面板和显示装置
CN110970537A (zh) Led、驱动电路基板、显示面板及制作方法、显示装置
JP4731809B2 (ja) 半導体装置の作製方法
KR20070007432A (ko) 구동 집적회로, 구동 집적회로의 제조 방법 및 이를 갖는표시장치
US20240186477A1 (en) Light-emitting baseplate and display apparatus
CN111081693B (zh) 发光组件封装结构及其制造方法
US20240332458A1 (en) Display panel, display device, and manufacturing method of display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant