CN111477591B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111477591B
CN111477591B CN202010372050.8A CN202010372050A CN111477591B CN 111477591 B CN111477591 B CN 111477591B CN 202010372050 A CN202010372050 A CN 202010372050A CN 111477591 B CN111477591 B CN 111477591B
Authority
CN
China
Prior art keywords
light emitting
emitting device
driving device
layer
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010372050.8A
Other languages
English (en)
Other versions
CN111477591A (zh
Inventor
长谷川利昭
青柳健一
荒木信达
城野毅
大坪胜则
萩本贤哉
水间保宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202010372050.8A priority Critical patent/CN111477591B/zh
Publication of CN111477591A publication Critical patent/CN111477591A/zh
Application granted granted Critical
Publication of CN111477591B publication Critical patent/CN111477591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

一种显示装置，在基板上设置有第一布线层和包括多个像素的元件部。元件部在每个像素中具有发光元件部和驱动元件，发光元件部包括一个或多个发光元件并且具有发光表面，并且驱动元件用于驱动发光元件部，驱动元件经由第一布线层电耦接至发光元件部。发光元件部的发光表面的端部布置在与驱动元件的上端等高的位置处，或者布置在比该上端高的位置处。

Description

显示装置
本申请是PCT申请号为PCT/JP2015/085171、申请日为2015年12月16日、发明名称为“显示装置”的PCT申请的中国国家阶段申请的分案申请，该中国国家阶段申请进入国家阶段日为2017年7月20日、国家申请号为201580074094.X。
技术领域
本公开涉及一种其中发光器件和驱动器件一起安装在像素中的显示装置。
背景技术
近年来，已经研发出显示装置，其中发光器件和驱动这样的发光器件的驱动集成电路(IC)一起安装在单个像素中(例如，参见PTL 1)。在这样的显示装置中，各种类型的半导体器件(诸如发光器件和驱动IC)在临时基板上形成并包封，并随后利用转印技术、硅通孔(TSV)技术、或任何其它等同技术进行器件间耦接。如此形成的器件基板被安装在印刷电路板(诸如内插器)上。
引用列表
专利文献
专利文献1：日本未审查专利公开第2002-182580号
发明内容
在如上所述的显示装置中，特别是随着小型化的发展，发光器件与驱动IC之间的间隔可变窄，并且从发光器件发射的光的一部分更可能被驱动IC渐晕(阻挡)。因此，视角可变窄，从而导致显示性能下降的问题。
因此，期望提供一种显示装置，使得可以实现小型化同时抑制在包括发光器件和驱动器件的器件结构中的显示性能下降。
提供了根据本公开的一个实施方式的显示装置，该显示装置在基板上并具有第一布线层和器件部。器件部具有多个像素。器件部在像素中的每个像素内包括发光器件部和驱动器件。发光器件部包括发光器件和发光表面。驱动器件驱动发光器件部，并且通过第一布线层电耦接至发光器件部。发光器件部的发光表面的端部布置在与驱动器件的上端等高的位置处或布置在比该上端高的位置处。
在根据本公开的一个实施方式的显示装置中，第一布线层和具有多个像素的器件部设置在基板上，并且器件部在像素中的每个像素内包括包含一个或多个发光器件的发光器件部、和驱动发光器件部的驱动器件。通过使发光器件部的发光表面的端部布置在与驱动器件的上端等高的位置处或布置在比该上端高的位置处的方式，从发光器件部发射的光不太可能在驱动器件的上端处渐晕。
根据本公开的一个实施方式的显示装置，第一布线层和具有多个像素的器件部设置在基板上，并且器件部在像素中的每个像素内包括包含一个或多个发光器件的发光器件部、和驱动发光器件部并通过第一布线层电耦接至发光器件部的驱动器件。发光器件部的发光表面的端部布置在与驱动器件的上端等高的位置处或布置在比该上端高的位置处，这使得可以抑制从发光器件部发射的光的渐晕和所导致的视角变窄。因此，可以实现小型化同时抑制在包括发光器件和驱动器件的器件结构中的显示性能下降。
应当注意，前述技术内容仅仅是本公开的实例。根据本公开实施方式的效果不限制于在下文中描述的效果。本公开可具有与上述效果不同的效果，或者可以另外具有除上述效果之外的其他效果。
附图说明
图1是示出根据本公开的第一实施方式的显示装置的外形配置的示意图。
图2是示出图1中所示器件部的配置实例的示意图。
图3是图1和图2中所示的器件部的安装实例的截面图。
图4A是按照工艺的顺序示出形成图2中所示的器件部的方法的示意图。
图4B是示出在图4A中所示的工艺之后的工艺的示意图。
图4C是示出在图4B中所示的工艺之后的工艺的示意图。
图4D是示出在图4C中所示的工艺之后的工艺的示意图。
图4E是示出在图4D中所示的工艺之后的工艺的示意图。
图4F是示出在图4E中所示的工艺之后的工艺的示意图。
图5是用于描述根据比较实例1的器件部的工作的示意图。
图6是用于描述图2中所示的器件部的工作的示意图。
图7是示出根据本公开的第二实施方式的器件部的配置的示意图。
图8A是按照工艺的顺序示出形成图7中所示的器件部的方法的示意图。
图8B是示出在图8A中所示的工艺之后的工艺的示意图。
图8C是示出在图8B中所示的工艺之后的工艺的示意图。
图8D是示出在图8C中所示的工艺之后的工艺的示意图。
图8E是示出在图8D中所示的工艺之后的工艺的示意图。
图8F是示出在图8E中所示的工艺之后的工艺的示意图。
图9是示出根据本公开的第三实施方式的器件部的配置的示意图。
图10是示出图9中所示的高折射率层的设计参数的示意图。
图11A是按照工艺的顺序示出形成图9中所示的器件部的方法的示意图。
图11B是示出在图11A中所示的工艺之后的工艺的示意图。
图11C是示出在图11B中所示的工艺之后的工艺的示意图。
图11D是示出在图11C中所示的工艺之后的工艺的示意图。
图11E是示出在图11D中所示的工艺之后的工艺的示意图。
图11F是示出在图11E中所示的工艺之后的工艺的示意图。
图12A是示出根据本公开的第四实施方式的器件部的配置的示意图。
图12B是放大图12A的一部分的示意图。
图13A是按照工艺的顺序示出形成图12A中所示的器件部的方法的示意图。
图13B是示出在图13A中所示的工艺之后的工艺的示意图。
图13C是示出在图13B中所示的工艺之后的工艺的示意图。
图13D是示出在图13C中所示的工艺之后的工艺的示意图。
图13E是示出在图13D中所示的工艺之后的工艺的示意图。
图13F是示出在图13E中所示的工艺之后的工艺的示意图。
图13G是示出在图13F中所示的工艺之后的工艺的示意图。
图13H是示出在图13G中所示的工艺之后的工艺的示意图。
图13I是示出在图13H中所示的工艺之后的工艺的示意图。
图13J是示出在图13I中所示的工艺之后的工艺的示意图。
图13K是示出在图13J中所示的工艺之后的工艺的示意图。
图14是示出根据本公开的第五实施方式的器件部的配置的示意图。
图15A是按照工艺的顺序示出形成图14中所示的器件部的方法的示意图。
图15B是示出在图15A中所示的工艺之后的工艺的示意图。
图15C是示出在图15B中所示的工艺之后的工艺的示意图。
图15D是示出在图15C中所示的工艺之后的工艺的示意图。
图15E是示出在图15D中所示的工艺之后的工艺的示意图。
图16是用于描述根据比较实例1的器件部的工作的示意图。
图17是用于描述图14中所示的器件部的工作的示意图。
图18是示出根据本公开的第六实施方式的器件部的配置的示意图。
图19A是按照工艺的顺序示出形成根据比较实例2的器件部的方法的示意图。
图19B是示出在图19A中所示的工艺之后的工艺的示意图。
图19C是示出在图19B中所示的工艺之后的工艺的示意图。
图20A是按照工艺的顺序示出形成图18中所示的器件部的方法的示意图。
图20B是示出在图20A中所示的工艺之后的工艺的示意图。
图20C是示出在图20B中所示的工艺之后的工艺的示意图。
图20D是示出在图20C中所示的工艺之后的工艺的示意图。
图20E是示出在图20D中所示的工艺之后的工艺的示意图。
图20F是示出在图20E中所示的工艺之后的工艺的示意图。
图20G是示出在图20F中所示的工艺之后的工艺的示意图。
图21是示出根据本公开的第七实施方式的器件部的配置的示意图。
图22A是按照工艺的顺序示出形成图21中所示的器件部的方法的示意图。
图22B是示出在图22A中所示的工艺之后的工艺的示意图。
图23是示出根据变形例1的器件部的配置的示意图。
图24是示出根据本公开的第八实施方式的器件部的配置的示意图。
图25是示出图24中所示的器件部的关键部分配置的平面示意图。
图26是示出根据本公开的第九实施方式的器件部的配置的示意图。
图27A是按照工艺的顺序示出形成图26中所示的器件部的方法的示意图。
图27B是示出在图27A中所示的工艺之后的工艺的示意图。
图27C是示出在图27B中所示的工艺之后的工艺的示意图。
图27D是示出在图27C中所示的工艺之后的工艺的示意图。
图28是示出根据变形例2-1的器件部的配置的示意图。
图29是示出根据变形例2-2的器件部的配置的示意图。
图30是示出根据变形例2-3的器件部的配置的示意图。
具体实施方式
在下文中参考附图详细描述本公开的一些实施方式。应当注意，描述按照以下顺序给出。
1.第一实施方式(其中绝缘膜形成在发光器件下方、并且发光表面设置在比驱动器件高的位置处的显示装置的实例，)
2.第二实施方式(其中驱动器件形成在凹部中、并且发光表面设置在比驱动器件高的位置处的显示装置的实例)
3.第三实施方式(其中设置覆盖发光器件的高折射率层、并且发光表面设置在比驱动器件高的位置处的显示装置的实例)
4.第四实施方式(发光器件被形成以埋入在驱动器件中的情况的实例)
5.第五实施方式(驱动器件具有锥形形状的情况的实例)
6.第六实施方式(驱动器件具有梯形的截面形状的情况的实例)
7.第七实施方式(发光器件与驱动器件之间的连接布线线路也用作遮光层的情况的实例)
8.变形例1(发光器件与驱动器件之间的连接布线线路的另一个实例)
9.第八实施方式(叠加在驱动器件上的籽晶层也用作遮光层的情况的实例)
10.第九实施方式(遮光树脂层形成以埋入在发光器件与驱动器件之间的情况的实例)
11.变形例2-1至2-3(遮光层的其他实例)
[1.第一实施方式]
[配置]
图1示出根据本公开的第一实施方式的显示装置(显示装置1)的总体配置。图2示意性地示出器件部10A的配置的实例。应当注意，图2示出在脱离之前(在形成再布线层15之前)器件部10A形成在临时基板(第二基板110)上而非第一基板10上而使粘合层(脱离层120)介于其间的状态。图3是其中器件部10A安装在第一基板10上的配置实例的截面图。
显示装置1是发光装置，其中包括一个或多个发光器件11R、11G和11B(在不需要彼此具体区分的情况下被称为发光器件11a)的发光器件部11、和驱动发光器件部11的驱动器件12一起安装在单个像素中。包括发光器件11a和驱动器件12的器件部10A安装在第一基板10上而使再布线层15和结14介于其间。在显示装置1中，器件部10A可以形成在例如未示出的临时基板上，并且然后使用转印技术(transcription technique)、TSV技术、或任何其他等同技术形成再布线层15，以形成器件间布线线路连接。
例如，第一基板10可以包括印刷电路板，诸如内插器。器件部10A从临时基板脱离，并且在使用TSV技术、或任何其他等同技术形成再布线层15之后安装在第一基板10上。第一基板10对应于本公开的一个实施方式中的“基板”的具体实例。
例如，发光器件部11包括分别发射红色(R)、绿色(G)、和蓝色(B)的彩色光束的发光器件11R、11G、和11B。这些发光器件11R、11G、和11B中的每一个可由例如发光二极管(LED)配置，并且在器件部10A的内部并排布置。发光器件11R、11G、和11B可以形成为范围为例如从几微米到几百微米的宽度，并以窄且小的间隔布置。
驱动器件12是驱动IC，并且可以包括含有例如IC芯片的硅(Si)层(Si层12a)和使用例如生产线后端(BEOL)技术形成的多层布线层(布线层12b)，如图3所示。驱动器件12与发光器件部11并排布置在器件部10A的内部。驱动器件12与发光器件11a之间的间隔也是窄且小的。
在器件部10A中，发光器件部11和驱动器件12被密封层13密封。密封层13由例如无机绝缘膜(诸如氧化硅膜和氮化硅膜)构成，并且可以是单层膜，或者可以是层压膜。此外，发光器件11a和驱动器件12经由粘合层14A和14B与底层(诸如绝缘膜15s、透明绝缘膜130、和布线层16)接合。
结14用于焊接再布线层15和第一基板10。结14可以由含有例如锡(Sn)、铜(Cu)、银(Ag)、或任何其他金属元素的合金制成。
再布线层15是多层布线层，其包括例如用于发光器件部11中的发光器件11a中的每一个与驱动器件12之间的电耦接的布线线路、用于发光器件11a与结14之间的电耦接的布线线路、用于驱动器件12与结14之间的电耦接的布线线路、或任何其它布线线路。在形成器件部10A之后，再布线层15通过诸如脱离工艺的工艺形成为与器件部10A相邻。再布线层15对应于本公开的一个实施方式中的“第一布线层”的具体实例。
在本实施方式中，如图2所示，在如上所述的器件部10A中，发光器件部11的发光表面的端部e1布置在与驱动器件12的上端e2等高的位置处，或设置在比上端e2高的位置处。这里，配置发光器件部11的发光器件11a的顶表面(例如，发光二极管芯片的顶表面)用作发光表面S1，并且发光表面S1的端部e1布置在比驱动器件12的上端e2高的位置处(端部e1的高度p1>端部e2的高度p2)。
更具体地，在发光器件部11中，绝缘膜15s(第一绝缘膜)形成在发光器件11a下方。换句话说，绝缘膜15s形成在发光器件11a的第二基板110(第一基板10)的侧面上。绝缘膜15s的厚度和发光器件11a的厚度的总和大于或等于驱动器件12的厚度。例如，绝缘膜15s由透明树脂(诸如硅树脂、丙烯酸树脂、聚酰亚胺树脂、和环氧树脂)制成。可替换地，例如，绝缘膜15s可以由无机透明材料(诸如氧化硅膜、氮化硅膜、或氮氧化硅膜)制成。设置绝缘膜15s的厚度使得能够调节发光表面S1的高度p1。
[制造方法]
例如，可以以下面的方式形成显示装置1的器件部10A。图4A至图4F分别是按照工艺的顺序示出形成器件部10A的方法的示意图。
首先，如图4A所示，脱离层120和透明绝缘膜130(第二绝缘膜)按此顺序形成在第二基板110上。然后，如图4B所示，例如，通过使用光刻技术的蚀刻，在透明绝缘膜130上的选择性区域处形成绝缘膜15s。此时，执行处理以确保绝缘膜15s的侧表面具有锥形形状15a。接下来，如图4C所示，形成布线层16。绝缘膜15s的锥形形状15a使得可以抑制布线层16的断开。应当注意，为了简单起见，在图2中省略布线层16。
然后，如图4D所示，在绝缘膜15s上的区域处形成粘合层14A，并且在透明绝缘膜130上的选择性区域处形成粘合层14B。接下来，如图4E所示，发光器件11a和驱动器件12分别接合(转印)在粘合层14A和14B上。最后，如图4F所示，密封层13形成以覆盖发光器件部11(发光器件11a)和驱动器件12。以这种方式，形成器件部10A。以下工艺没有具体示出；然而，第二基板110和对置基板接合在一起而使器件部10A介于其间，并且然后使用脱离层120使第二基板110从透明绝缘膜130脱离。再布线层15和结14形成在器件部10A的透明绝缘膜130的侧面上，并被焊接在第一基板10上。上述工艺使得可以制造图1所示的显示装置1。
[工作与效果]
在本实施方式的显示装置1中，基于从外部输入的图像信号，从未示出的驱动电路向每个像素供应图像电压。这使得像素是显示驱动的，从而允许显示图像。
这里，在显示装置1的器件部10A中，包括发光器件11a的发光器件部11和驱动发光器件部11的驱动器件12一起布置在单个像素中。因此，发光器件11a与驱动器件12之间的间隔相对窄。具体地，随着小型化的发展，发光器件11a和驱动器件12布置在从几微米到几百微米的近距离范围内。
图5示出根据比较实例1的器件部10A的结构。应当注意，在该比较实例中，图5示出器件部10A形成在第二基板110上而使脱离层120介于其间的状态。在器件部10A中，发光器件105布置在透明绝缘膜130上而使粘合层104A介于其间，并且驱动器件106布置为使粘合层104B介于其间。这里，在尺寸上发光器件105通常小于驱动器件106。因此，在比较实例1的器件部10A中，发光表面s100布置在比驱动器件106的上端e102低的位置处。在这种情况下，从发光表面S100发射的光的一部分(在范围X1中的光)在驱动器件106的上端e102处渐晕(vignette)(阻挡)。结果，在器件部10A安装在印刷电路板或任何其他布线板上的情况下，从发光器件105发射的光的一部分被驱动器件106阻挡，导致视角变窄。
相反，在本实施方式中，发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处，如图6所示。更具体地，绝缘膜15s设置在发光器件11a的基板侧上。因此，从发光器件部11(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这使得可以实现小型化同时抑制在包括发光器件和驱动器件的器件结构中的显示性能的下降。
在下文中，对根据本公开的其他实施方式的器件部中的任一个提供描述。应当注意，与上述第一实施方式中的部件基本上相同的任何部件用相同的参考标号表示，并且适当地省略相关的描述。
[第二实施方式]
[配置]
图7示意性地示出根据本公开的第二实施方式的器件部(器件部10B)的配置。应当注意，图7示出器件部10B形成在第二基板110上而使脱离层120介于其间的状态。在本实施方式的器件部10B中，与上述第一实施方式的器件部10A一样，发光器件部11(发光器件11a)和驱动器件12一起安装在单个像素中。进一步，尽管图7中未示出，但是器件部10B安装在第一基板10上而使再布线层15以及结14介于其间。此外，同样在器件部10B中，发光器件部11包括发光器件11a，并且发光器件11a和驱动器件12被密封层13覆盖。
进一步，同样在本实施方式中，发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或布置在比上端e2高的位置处。在图7所示的实例中，发光表面S1的端部e1的高度p1大于驱动器件12的上端e2的高度p2。
然而，本实施方式与上述第一实施方式的不同之处在于，驱动器件12布置在比发光器件11a低的位置处。更具体地说，在本实施方式中，在透明绝缘膜130的选择性区域处形成开口(或凹部)，并且驱动器件12接合至该开口部而使粘合层14B介于其间。发光器件11a接合至透明绝缘膜130上的选择性区域而使粘合层14A介于其间。
[形成器件部10B的方法]
例如，可以以下列方式形成器件部10B。图8A至图8F各自是按照工艺的顺序示出形成器件部10B的方法的示意图。
首先，如图8A所示，脱离层120和透明绝缘膜130按此顺序形成在第二基板110上。然后，如图8B所示，通过使用例如光刻技术的蚀刻，在透明绝缘膜130上的选择性区域处形成开口H1。此时，执行处理以确保开口H1的侧表面具有锥形形状H1a。接下来，如图8C所示，形成布线层17。开口H1的锥形形状H1a使得可以抑制布线层17的断开。应当注意，为了简单起见，在图7中省略布线层17。
然后，如图8D所示，在透明绝缘膜130上的选择性区域处形成粘合层14A，并且在开口H1内部形成粘合层14B。接下来，如图8E所示，发光器件11a和驱动器件12分别接合在粘合层14A和14B上。最后，如图8F所示，密封层13形成以覆盖发光器件部11(发光器件11a)和驱动器件12。以这种方式，形成器件部10B。以下工艺没有具体示出；然而，第二基板110和对置基板接合在一起而使器件部10B介于其间，并且此后使用脱离层120使第二基板110从透明绝缘膜130脱离。再布线层15和结14形成在器件部10B的透明绝缘膜130的侧面上，并被焊接在第一基板10上，从而使得可以制造如图1所示的显示装置。
[效果]
同样在本实施方式中，在其中发光器件部11和驱动器件12一起安装在单个像素中的器件部10B中，发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。更具体地，在透明绝缘膜130的选择性区域处形成开口(或凹部)，并且在该开口部处设置驱动器件12。因此，从发光器件部11(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这使得可以实现与上述第一实施方式中的效果类似的效果。
[第三实施方式]
[配置]
图9示意性地示出根据本公开的第三实施方式的器件部(器件部10C)的配置。应当注意，图9示出器件部10C形成在第二基板110上而使脱离层120介于其间的状态。在本实施方式的器件部10C中，与上述第一实施方式的器件部10A一样，发光器件部(发光器件部20)和驱动器件12一起安装在单个像素中。进一步，虽然在图9中未示出，但是器件部10C安装在第一基板10上而使再布线层15以及结14介于其间。此外，同样在器件部10C中，发光器件部20包括发光器件11a，并且发光器件部20和驱动器件12被密封层13覆盖。
此外，同样在本实施方式中，发光器件部11的发光表面(发光表面S2)的端部(端部e3)布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。
然而，本实施方式与上述第一实施方式的不同之处在于，发光器件部20包括发光器件11a和覆盖发光器件11a的高折射率层18。此外，高折射率层18的顶表面形成发光表面S2，并且发光表面S2的端部e3布置在大于或等于驱动器件12的上端e2的高度的高度处。
高折射率层18形成以覆盖发光器件11a的顶表面和侧表面。高折射率层18由折射率高于密封层13的折射率的材料制成。高折射率层18的构成材料的实例可以包括含有硫(S)和磷(P)中的一种或两种的树脂，诸如丙烯酸树脂、环氧树脂、以及聚酰亚胺树脂；和含有例如TiO2纳米颗粒的树脂。
图10是用于描述高折射率层18的设计参数的示意图。从高折射率层18的发光表面S2的端部e3发射的光的发射角β的最大值可以优选为90度。换句话说，优选的是，光以入射角α进入密封层13与高折射率层18之间的界面，并且以发射角β(β＝90度)发射以便沿与驱动器件12的顶表面平行的方向行进。
例如，高折射率层18的材料和厚度可优选设定为满足下面给出的条件表达式(A)。在该表达式中，n0是密封层13的折射率；n1是高折射率层18的折射率；L1是高折射率层18面向发光器件11a的侧表面的厚度；并且H1是高折射率层18面向发光器件11a的发光表面(顶表面)的厚度。进一步，作为约束条件，建立L1<L2和HLED<HIC的幅度关系。其中，L2是驱动器件12与发光器件11a之间的间隔，HLED是发光器件11a的厚度，并且HIC是驱动器件12的厚度。
n0/n1<L1/(H12+L12)1/2…(A)
[形成器件部10C的方法]
例如，可以以下列方式形成器件部10C。图11A至图11F各自是按照工艺的顺序示出形成器件部10C的方法的示意图。
首先，如图11A所示，脱离层120和透明绝缘膜130按此顺序形成在第二基板110上。然后，如图11B所示，在透明绝缘膜130上形成布线层19的图案。接下来，如图11C所示，在透明绝缘膜130上的选择性区域处形成粘合层14A和14B中的每一个。应当注意，为了简单起见，在图10中省略了布线层19。
然后，如图11D所示，发光器件11a和驱动器件12分别接合在粘合层14A和14B上。接下来，如图11E所示，高折射率层18形成以覆盖发光器件11a。以这种方式，形成发光器件部20和驱动器件12。最后，如图11F所示，密封层13形成以覆盖发光器件部20(发光器件11a和高折射率层18)和驱动器件12。以这种方式，形成器件部10C。以下工艺没有具体示出；然而，第二基板110和对置基板接合在一起而使器件部10C介于其间，并且然后使用脱离层120将第二基板110从透明绝缘膜130脱离。再布线层15和结14形成在器件部10C的透明绝缘膜130的侧面上，并且被焊接在第一基板10上，从而使得可以制造如图1所示的显示装置。
[效果]
同样在本实施方式中，在其中发光器件部20和驱动器件12一起安装在单个像素中的器件部10C中，发光器件部20的发光表面S2的端部e3布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。更具体地，在发光器件部20中，高折射率层18形成以覆盖发光器件11a，并且高折射率层18的顶表面(发光表面S2)的端部e3布置在大于或等于驱动器件12的上端e2的高度处。因此，从发光器件部20发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这使得可以实现与上述第一实施方式中的效果类似的效果。
[第四实施方式]
[配置]
图12A示意性地示出根据本公开的第四实施方式的器件部(器件部10D)的配置。图12B是放大器件部10D的一部分的示意图。在本实施方式的器件部10D中，与上述第一实施方式的器件部10A一样，发光器件部11(发光器件11a)和驱动器件(驱动器件21)一起安装在单个像素中。进一步，器件部10D安装在第一基板10上而使再布线层15以及结14介于其间。
进一步，同样在本实施方式中，如图12B所示，发光器件部11的发光表面S1的端部e1布置在与驱动器件21的上端e2等高的位置处，或者布置在比上端e2高的位置处。
然而，本实施方式的器件部10D与上述第一实施方式的不同之处在于，发光器件11a形成以埋入到驱动器件21的一部分中。更具体地，驱动器件21在选择性区域处具有凹部H2(第二凹部)，并且发光器件11a形成在凹部H2的内部。
进一步，作为发光器件11a的底层，在凹部H2的底表面上形成SiN膜22(第三绝缘膜)。调节SiN膜22的厚度，使得能够调节发光表面S1的高度。
[形成器件部10D的方法]
例如，可以以下列方式形成器件部10D。图13A至图13K各自是按照工艺的顺序示出形成器件部10D的方法的示意图。
首先，如图13A所示，形成由诸如硅芯片的材料制成的驱动器件21。然后，如图13B所示，在驱动器件21上形成凹部H2。接下来，如图13C所示，SiN膜22形成以在凹部H2的底表面上具有预定的厚度。随后，如图13D所示，发光器件11a被转印以形成布线层23。应当注意，为了简单起见，在图12A中省略了布线层23。接下来，如图13E所示，形成层间绝缘膜140以覆盖驱动器件21和发光器件11a，并且然后层间绝缘膜140被平坦化，如图13F所示。以这种方式，形成器件部10D，其中发光器件11a被埋入到驱动器件21中。
接下来，如图13G所示，对置基板141接合在驱动器件21的层间绝缘膜140的侧面上而使粘合层介于其间。然后，如图13H所示，将驱动器件21的Si基板减薄。随后，如图13I所示，使用TSV技术形成通孔H3。之后，如图13J所示，形成布线层21a1以埋入通孔H3。最后，如图13K所示，在布线层21a1上形成焊接(结14)。以这种方式，形成图12A所示的器件结构。
[效果]
同样在本实施方式中，在其中发光器件部11和驱动器件12一起安装在单个像素中的器件部10D中，发光器件部11的发光表面S1的端部e1布置在与驱动器件21的上端e2等高的位置处，或者布置在比上端e2高的位置处。更具体地，发光器件11a埋入到形成在驱动器件21上的凹部H2中，并且发光表面S1的高度可通过SiN膜22的厚度调节。因此，从发光器件部11(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这使得可以实现与上述第一实施方式中的效果类似的效果。
[第五实施方式]
[配置]
图14示意性地示出根据本公开的第五实施方式的器件部(器件部10E)的配置。应当注意，图14示出器件部10E形成在第二基板110上而使脱离层120介于其间的状态。在本实施方式的器件部10E中，与上述第一实施方式的器件部10A一样，发光器件部(发光器件11a)和驱动器件(驱动器件31)一起安装在单个像素中。进一步，虽然在图14中未示出，但是器件部10E安装在第一基板10上而使再布线层15以及结14介于其间。此外，同样在器件部10E中，发光器件11a和驱动器件31被密封层13覆盖。
然而，在本实施方式的器件部10E中，与上述第一实施方式不同的是，驱动器件31具有锥形形状31c。进一步，驱动器件31被遮光膜32和抗反射膜33覆盖。在驱动器件31中，使用BEOL技术形成的布线层31a和包括硅芯片的Si层31b被层压，并且这两层中的Si层31b具有锥形形状31c。
[形成器件部10E的方法]
例如，可以以下列方式形成如上所述的器件部10E。图15A至图15E各自是按照工艺的顺序示出形成器件部10E的方法的示意图。
首先，如图15A所示，在包括布线层31a和Si层31b的驱动器件31上以预定图案形成光致抗蚀剂膜150。应当注意，在布线层31a中预先形成保护环层153(遮光膜和抗反射膜的层压膜)。然后，如图15B所示，通过蚀刻来处理Si层31b。该处理形成锥形形状31c。随后，如图15C所示，形成遮光膜32和抗反射膜33以覆盖所形成的锥形形状。
然后，如图15D所示，在抗反射膜33上以预定图案形成光致抗蚀剂膜151。接下来，如图15E所示，通过使用光致抗蚀剂膜151的蚀刻来去除遮光膜32和抗反射膜33中的每一个的一部分以及布线层31a的一部分。如图14所示，这允许形成驱动器件31以及遮光膜32和抗反射膜33。以下工艺没有具体示出；然而，密封层13形成以覆盖发光器件11a和驱动器件31。以这种方式，形成器件部10E。随后，第二基板110和对置基板接合在一起而使器件部10E介于其间，并且然后使用脱离层120将第二基板110从透明绝缘膜130脱离。之后，再布线层15和结14形成在器件部10E的透明绝缘膜130的侧面上，并且被焊接在第一基板10上。上述工艺使得可以制造如图1所示的显示装置。
[效果]
图16示出根据比较实例1的器件部101A的结构。应当注意，在该比较实例中，图16示出器件部101A形成在第二基板101上而使脱离层102介于其间的状态。在器件部101A中，发光器件105布置在透明绝缘膜103上而使粘合层104A介于其间，并且驱动器件106布置为使粘合层104B介于其间。如前所述，在比较实例1的器件部101A中，发光表面s100布置在比驱动器件106的上端e102低的位置处。因此，在比较实例1中，视角可由于上述光的渐晕而变窄。此外，从发光器件105泄漏的光L101可进入驱动器件106(X2)，这可以对部件(诸如配置IC的晶体管)的特性产生影响。因此，在器件部101A安装在印刷电路板或任何其它布线板上的情况下，来自发光器件105的泄漏光的一部分可进入驱动器件106，导致晶体管特性劣化。进一步，在驱动器件106的侧表面发生光反射的情况下，这种光反射可导致显示质量在某些情况下下降。
相反，如图17所示，在本实施方式中，驱动器件31具有锥形形状31c。因此，从发光器件11a发射的光不太可能被驱动器件31阻挡，这允许抑制视角变窄。进一步，器件部10E具有覆盖驱动器件31的遮光膜32和抗反射膜33，这使得可以抑制光进入驱动器件31中以及抑制光在驱动器件31的侧表面上反射。这使得可以实现与上述第一实施方式中的效果类似的效果，并且抑制驱动器件31中的特性劣化以及由于光反射导致的显示质量下降。
应当注意，在上述第五实施方式中，锥形形状31c的使用允许抑制光的渐晕；然而，可以进一步以这样一种方式采用上述第一至第三实施方式中的任一个，使得发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。因此，从发光器件部11(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这使得可以实现小型化同时抑制在包括发光器件和驱动器件的器件结构中的显示性能下降。
[第六实施方式]
[配置]
图18示意性地示出根据本公开的第六实施方式的器件部(器件部10F)的配置。应当注意，图18示出器件部10F形成在第二基板110上而使脱离层120介于其间的状态。与上述第一实施方式的器件部10A一样，在本实施方式的器件部10F中，发光器件部(发光器件11a)和驱动器件(驱动器件34)一起安装在单个像素中。进一步，尽管图中未示出，但是器件部10F安装在第一基板10上而使再布线层15以及结14介于其间。另外，同样在器件部10F中，发光器件11a和驱动器件34被密封层13覆盖。
进一步，与上述第五实施方式一样，在本实施方式的器件部10F中，驱动器件34具有锥形形状。此外，驱动器件34被遮光膜35覆盖。在驱动器件34中，使用BEOL技术形成的布线层34a和包括硅芯片的Si层34b被层压。布线层34a和Si层34b中的每一个具有锥形形状，并且驱动器件34的截面形状是梯形的。如上所述，布线层34a和Si层34b都可以具有锥形形状。可替换地，不设置抗反射膜33，并且可以仅设置遮光膜35来覆盖驱动器件34。然而，与上述第五实施方式一样，优选形成抗反射膜33，因为其变得可以抑制显示质量下降。
[效果]
与上述第五实施方式一样，同样在本实施方式中，驱动器件34具有锥形形状。因此，从发光器件11a发射的光不太可能被驱动器件34阻挡，这允许抑制视角变窄。进一步，器件部10F具有覆盖驱动器件34的遮光膜35，这使得可以抑制光进入驱动器件34中。这使得可以实现与上述第一实施方式中的效果类似的效果，并且抑制驱动器件31中的特性劣化。应当注意，与第五实施方式一样，可以进一步设置抗反射膜。
应当注意，在上述第六实施方式中，锥形形状的使用允许抑制光的渐晕；然而，可以进一步以这样一种方式采用上述第一至第三实施方式中的任一个，使得发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。因此，从发光器件部11(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这使得可以实现小型化同时抑制在包括发光器件和驱动器件的器件结构中的显示性能下降。
[形成锥形形状的其他方法]
例如，也可以以下列方式形成上述各个第五和第六实施方式中的器件部10E和10F的锥形形状。图19A至图19C各自是按照工艺的顺序示出形成根据比较实例2的器件部的方法的示意图。图20A至图20G各自是按照工艺的顺序示出形成锥形形状的方法的示意图。应当注意，这里通过引用图14所示的器件部10E为例来提供描述。
首先，在比较实例2中，使用BEOL技术形成的布线层1011的Si层1012和Si层1012的一部分通过使用光致抗蚀剂膜1015的蚀刻(例如，干蚀刻)被选择性地去除，如图19A和图19B所示。这种方法形成锥形形状。然后，如图19C所示，去除光致抗蚀剂膜1015。应当注意，遮光膜(Ti)1014形成在Si层1012上而使透明绝缘膜1013介于其间。比较实例2中的这种Si处理使用干处理，并且因此处理后的Si的侧表面的覆盖可能较差，这具有改善遮光性质的空间。
因此，可以为Si层34b形成锥形形状，如图20A至图20G所示。换句话说，在开始时，使用由例如SiN制成的掩模152来执行使用例如基于碱的蚀刻剂的湿处理，如图20A和图20B所示。然后，如图20C所示，执行使用例如基于酸的蚀刻剂的湿处理以去除掩模152。接下来，如图20D和图20E所示，执行使用例如基于酸的蚀刻剂的湿处理以选择性地去除Si层34b的上侧(檐部)。随后，如图20F和图20G所示，按顺序形成透明绝缘膜36和遮光膜35以覆盖Si层34b。以这种方式，与上述比较实例2相比，Si层34b具有锥形形状，导致遮光膜35的更好的覆盖性质。这使得可以实现足够的遮光性质。
[第七实施方式]
[配置]
图21示意性地示出根据本公开的第七实施方式的器件部(器件部10G)的配置。应当注意，图21示出器件部10G形成在第二基板110上而使脱离层120介于其间的状态。在本实施方式的器件部10G中，与上述第一实施方式的器件部10A一样，发光器件部(发光器件11a)和驱动器件12一起安装在单个像素中。进一步，虽然在图21中未示出，但是器件部10G安装在第一基板10上而使再布线层15以及结14介于其间。此外，同样在器件部10G中，发光器件11a和驱动器件12被密封层13覆盖。
然而，在本实施方式的器件部10G中，与上述第一实施方式不同的是，用于在发光器件11a与驱动器件12之间电耦接的布线线路(连接布线线路37)被埋入密封层13中。在这种情况下，在再布线层15中不形成用于在发光器件11a与驱动器件12之间电耦接的布线线路。
[形成器件部10G的方法]
例如，可以以下列方式形成如上所述的器件部10G。图22A和图22B各自是按照工艺的顺序示出形成器件部10G的方法的示意图。
首先，如图22A所示，密封层13形成以覆盖发光器件11a和驱动器件12，并且然后在密封层13中形成连接孔H4。随后，如图22B所示，形成连接布线线路37以埋入连接孔H4。最后，通过去除所形成的连接布线线路37的前表面侧的一部分，可以形成图21所示的器件部10G。
以下工艺没有具体示出；然而，第二基板110和对置基板接合在一起而使器件部10G介于其间，并且然后使用脱离层120将第二基板110从透明绝缘膜130脱离。之后，再布线层15和结14形成在器件部10G的透明绝缘膜130的侧面上，并且被焊接在第一基板10上。上述工艺使得可以制造如图1所示的显示装置。
[效果]
在本实施方式中，用于在发光器件11a与驱动器件12之间电耦接的连接布线线路37被埋入在密封层13中，从而用作遮光膜(也作为遮光膜)，因而允许抑制光进入驱动器件12中。这使得可以实现与上述第五实施方式中的效果类似的效果。
应当注意，在上述第七实施方式中，可以进一步以这样一种方式采用上述第一至第三实施方式中的任一个，使得发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。因此，从发光器件部11(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这种配置使得可以实现与上述第一实施方式中的效果类似的效果。
[变形例1]
图23示意性地示出根据上述第七实施方式的变形例的器件部(器件部10G1)的配置。在本变形例的器件部10G1中，使用基于TSV技术的连接布线线路37和通孔37a来确保发光器件11a与驱动器件12之间的电耦接。以这种方式，也可以使用TSV技术进行布线连接。
[第八实施方式]
[配置]
图24示意性地示出根据本公开的第八实施方式的器件部(器件部10H)的配置。图25示出器件部10G的关键部分的平面配置。在本实施方式的器件部10H中，与上述第一实施方式的器件部10A一样，发光器件部(发光器件11a)和驱动器件12一起安装在单个像素中。进一步，器件部10H安装在第一基板10(图24中未示出)上而使再布线层15以及结14介于其间。
然而，在本实施方式的器件部10H中，与上述第一实施方式不同，籽晶层38以叠加在驱动器件12上的状态形成，并且被配置为插入在发光器件11a与驱动器件12之间，以便也用作遮光层。籽晶层38是用于例如通过电镀处理而形成金属布线线路(诸如铜(Cu)布线线路)的底层。通常，在电镀形成后要去除的籽晶层的一部分(对应于籽晶层38的部分)，通过用被用作遮光层的材料(诸如光致抗蚀剂)来覆盖而保持原样。进一步，在籽晶层38的外周部分处，使用其它布线线路来形成支撑柱38a。籽晶层38和支撑柱38a形成以作为整体围绕驱动器件12的侧表面和顶表面。
[效果]
在本实施方式中，籽晶层38和支撑柱38a形成以围绕驱动器件12。因此，籽晶层38和支撑柱38a用作遮光膜(也作为遮光膜)，这便允许抑制光进入驱动器件12中。这使得可以实现与上述第五实施方式中的效果类似的效果。
应当注意，在上述第八实施方式中，可以进一步以这样一种方式采用上述第一至第三实施方式中的任一个，使得发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。因此，从发光器件部(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这种配置使得可以实现与上述第一实施方式中的效果类似的效果。
[第九实施方式]
[配置]
图26示意性地示出根据本公开的第九实施方式的器件部(器件部10I)的配置。在本实施方式的器件部10I中，与上述第一实施方式的器件部10A一样，发光器件部(发光器件11a)和驱动器件12一起安装在单个像素中。进一步，器件部10I安装在第一基板10(图26中未示出)上而使再布线层15以及结14介于其间。另外，图26还示出耦接至发光器件11a的电极的引出布线线路142。
然而，与上述第一实施方式不同的是，本实施方式的器件部10I具有形成以埋入在发光器件11a与驱动器件12之间的遮光树脂层39。例如，遮光树脂层39由用于黑色矩阵(black matrix)的感光树脂制成。优选地，遮光树脂层39可以进一步形成以埋入在发光器件11a之间。这是因为可以实现具有遮光层和平坦化层的两个功能的结构。
[形成器件部10I的方法]
例如，可以以下列方式形成如上所述的器件部10I。图27A至图27D各自是按照工艺的顺序示出形成器件部10I的方法的示意图。应该注意的是，图27A至图27D中的每一个示出作为发光器件11a的三个发光器件11R、11G、和11B。
首先，如图27A所示，发光器件11a(发光器件11R、11G、和11B)和驱动器件12被接合(转印成形)在透明绝缘膜130上。然后，如图27B所示，遮光树脂层39形成在第二基板110的整个表面上。例如，可以使用负型光致抗蚀剂作为遮光树脂层39。接下来，例如，如图27C所示，通过从第二基板110的背面执行诸如曝光和显影的处理，遮光树脂层39保留在发光器件11a与驱动器件12之间以及像素之间。应当注意，正型光致抗蚀剂可以用作遮光树脂层39，并且可以从前侧执行曝光。以这种方式，可以形成如图26所示的器件部10I。
[效果]
在本实施方式中，遮光树脂层39形成以埋入发光器件11a与驱动器件12之间的间隔，这允许抑制从发光器件11a发射的光进入驱动器件12中。这使得可以实现与上述第五实施方式中的效果类似的效果。此外，遮光树脂层39形成在器件之间，以便还作为平坦化层，从而允许抑制在随后的工艺中出现气隙(空隙)。
应当注意，在上述第九实施方式中，可以进一步以这样一种方式采用上述第一至第三实施方式中的任一个，使得发光器件部11的发光表面S1的端部e1布置在与驱动器件12的上端e2等高的位置处，或者布置在比上端e2高的位置处。因此，从发光器件部(发光器件11a)发射的光不太可能被驱动器件12阻挡，这允许抑制视角变窄。这种配置使得可以实现与上述第一实施方式中的效果类似的效果。
[变形例2-1至2-3]
此外，在上述第九实施方式中，可以进一步采用以下结构。换句话说，与图28所示的变形例2-1一样，由例如铝(Al)制成的遮光层40，可以在第二基板110与脱离层120之间的层中的叠加在引出布线线路142上的区域处被图案化。进一步。与图29所示的变形例2-2一样，在发光器件11a上，可以在籽晶层41的下方形成碳CVD膜，以用于Cu布线层42的电镀形成，并且这样的碳CVD膜也可以被配置以作为遮光层。另外，与图30所示的变形例2-3一样，也可以采用从发光器件11R、11G、和11B的侧表面而不是其顶表面取出引出布线线路150a的配置。
到此为止参考实施方式和变形例描述了本公开；然而，本公开不限于这些实施方式和变形例，而是可以进行各种修改。例如，在上述实施方式和变形例中，以发光器件部包括R、G、和B的三个发光二极管芯片为例提供了描述。但是，发光器件部可以进一步包括任何其他颜色的发光二极管芯片，或者可以包括其他颜色的发光二极管芯片而不是R、G、和B的发光二极管芯片中的任一个。
应当注意，本公开还可以如下配置。
(1)一种显示装置，在基板上设置有第一布线层和具有多个像素的器件部，器件部在像素中的每个像素内包括：
发光器件部，包括发光器件和发光表面；以及
驱动器件，驱动发光器件部并通过第一布线层电耦接至发光器件，
其中发光器件部的发光表面的端部布置在与驱动器件的上端等高的位置处或布置在比上端高的位置处。
(2)根据(1)的显示装置，其中发光器件部在发光器件的基板侧上设置有第一绝缘膜，其中第一绝缘膜的厚度和发光器件的厚度的总和大于或等于驱动器件的厚度。
(3)根据(1)或(2)的显示装置，进一步包括在选择性区域处具有第一凹部的第二绝缘膜，第二绝缘膜设置在基板与发光器件部以及驱动器件之间，驱动器件被形成以允许驱动器件的一部分埋入在第二绝缘膜的第一凹部中。
(4)根据(1)至(3)中的任一项的显示装置，进一步包括覆盖驱动器件和发光器件部的密封层，发光器件部包括折射率比密封层的折射率高的高折射率层，高折射率层覆盖发光器件并具有发光表面。
(5)根据(4)的发光装置，其中从高折射率层的发光表面的端部发射的光的发射角的最大值为90度。
(6)根据(5)的显示装置，其中高折射率层的折射率和厚度满足以下条件表达式(A)：
n0/n1<L1/(H12+L12)1/2…(A)
其中
n0为密封层的折射率，
n1为高折射率层的折射率，
L1为高折射率层面向发光器件的侧表面的厚度，以及
H1为高折射率层面向发光器件的发光表面的厚度。
(7)根据(1)的显示装置，其中发光器件被形成以埋入在驱动器件的一部分中。
(8)根据(7)的显示装置，其中
驱动器件在选择性区域处具有第二凹部，以及
发光器件形成在第二凹部的内部。
(9)根据(8)的显示装置，在第二凹部的底表面上进一步包括用于调节发光表面的高度的第三绝缘膜。
(10)根据(1)至(9)中任一项的显示装置，其中驱动器件具有锥形形状。
(11)根据(10)的显示装置，其中驱动器件的截面形状为梯形。
(12)根据(1)至(11)中任一项的显示装置，进一步包括形成以覆盖驱动器件的表面的遮光膜。
(13)根据(1)至(12)中的任一项的显示装置，进一步包括形成以覆盖驱动器件的表面的抗反射膜。
(14)根据(1)至(13)中任一项的显示装置，进一步包括用于在发光器件与驱动器件之间电耦接的连接布线线路，连接布线线路插入在发光器件与驱动器件之间以兼用作遮光层。
(15)根据(14)的显示装置，其中连接布线线路由硅通孔形成。
(16)根据(1)至(15)中任一项的显示装置，进一步包括叠加在驱动器件上并用于通过电镀形成金属布线线路的籽晶层，籽晶层插入在发光器件与驱动器件之间以兼用作遮光层。
(17)根据(1)至(16)中任一项的显示装置，进一步包括形成以埋入在发光器件与驱动器件之间的遮光树脂层。
(18)根据(17)的显示装置，其中遮光树脂层埋入在像素之间并且埋入在发光器件与驱动器件之间以兼用作平坦化层。
本申请基于2015年1月29日向日本专利局提交的日本专利申请第2015-015843号并要求其优先权的权益，此专利申请的全部内容通过引用结合于此。
本领域技术人员应理解，根据设计要求和其他因素，可以发生各种修改、组合、子组合、和改变，只要它们落入在所附权利要求或其等同物的范围内。

Claims (10)

1.一种显示装置，在基板上设置有第一布线层和具有多个像素的器件部，所述器件部在所述像素中的每个像素内包括：
发光器件部，包括发光器件和发光表面；以及
驱动器件，驱动所述发光器件部并通过所述第一布线层电耦接至所述发光器件部，
其中，所述发光器件部通过与所述发光器件部的最靠近所述第一布线层的大部分表面直接接触的单个绝缘膜耦接至所述第一布线层，
其中，所述第一布线层布置在低于所述驱动器件的位置处，并且
其中，所述发光器件部的所述发光表面的端部布置在与所述驱动器件的上端等高的位置处或布置在比所述上端高的位置处。
2.根据权利要求1所述的显示装置，其中，所述发光器件部在所述发光器件的基板侧上设置有第一绝缘膜，其中，所述第一绝缘膜的厚度和所述发光器件的厚度的总和大于或等于所述驱动器件的厚度。
3.根据权利要求1所述的显示装置，进一步包括在选择性区域处具有第一凹部的第二绝缘膜，所述第二绝缘膜设置在所述基板与所述发光器件部以及所述驱动器件之间，所述驱动器件被形成以允许所述驱动器件的一部分埋入在所述第二绝缘膜的所述第一凹部中。
4.根据权利要求1所述的显示装置，进一步包括覆盖所述驱动器件和所述发光器件部的密封层，所述发光器件部包括折射率比所述密封层的折射率高的高折射率层，所述高折射率层覆盖所述发光器件并具有发光表面。
5.根据权利要求4所述的显示装置，其中从所述高折射率层的所述发光表面的端部发射的光的发射角的最大值为90度。
6.根据权利要求5所述的显示装置，其中，所述高折射率层的折射率和厚度满足以下条件表达式(A)：
n0/n1<L1/(H12+L12)1/2…(A)
其中
n0为所述密封层的折射率，
n1为所述高折射率层的折射率，
L1为所述高折射率层的面向所述发光器件的侧表面的厚度，以及
H1为所述高折射率层的面向所述发光器件的所述发光表面的厚度。
7.根据权利要求1所述的显示装置，其中，所述发光器件被形成以埋入在所述驱动器件的一部分中。
8.根据权利要求7所述的显示装置，其中，
所述驱动器件在选择性区域处具有第二凹部，以及
所述发光器件形成在所述第二凹部的内部。
9.根据权利要求8所述的显示装置，在所述第二凹部的底表面上进一步包括用于调节所述发光表面的高度的第三绝缘膜。
10.根据权利要求1所述的显示装置，其中，所述驱动器件具有锥形形状。
CN202010372050.8A 2015-01-29 2015-12-16 显示装置 Active CN111477591B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010372050.8A CN111477591B (zh) 2015-01-29 2015-12-16 显示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015015843 2015-01-29
JP2015-015843 2015-01-29
CN202010372050.8A CN111477591B (zh) 2015-01-29 2015-12-16 显示装置
CN201580074094.XA CN107210016B (zh) 2015-01-29 2015-12-16 显示装置
PCT/JP2015/085171 WO2016121258A1 (ja) 2015-01-29 2015-12-16 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580074094.XA Division CN107210016B (zh) 2015-01-29 2015-12-16 显示装置

Publications (2)

Publication Number Publication Date
CN111477591A CN111477591A (zh) 2020-07-31
CN111477591B true CN111477591B (zh) 2023-12-29

Family

ID=56542891

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202010372090.2A Active CN111477592B (zh) 2015-01-29 2015-12-16 显示装置
CN202010372050.8A Active CN111477591B (zh) 2015-01-29 2015-12-16 显示装置
CN201580074094.XA Active CN107210016B (zh) 2015-01-29 2015-12-16 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010372090.2A Active CN111477592B (zh) 2015-01-29 2015-12-16 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580074094.XA Active CN107210016B (zh) 2015-01-29 2015-12-16 显示装置

Country Status (4)

Country Link
US (1) US10998300B2 (zh)
JP (1) JP6761351B2 (zh)
CN (3) CN111477592B (zh)
WO (1) WO2016121258A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998300B2 (en) * 2015-01-29 2021-05-04 Sony Semiconductor Solutions Corporation Display unit
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
CN106057830A (zh) * 2016-08-19 2016-10-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板制备方法
TWI745515B (zh) * 2017-12-22 2021-11-11 啟耀光電股份有限公司 電子裝置與其製造方法
US10839740B2 (en) 2018-04-18 2020-11-17 Innolux Corporation Panel and tiled device thereof
TWI660524B (zh) * 2018-07-17 2019-05-21 友達光電股份有限公司 發光裝置及其製造方法
CN109887948B (zh) * 2019-03-08 2021-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11075328B2 (en) * 2019-06-05 2021-07-27 Mikro Mesa Technology Co., Ltd. Method of forming conductive area at top surface of light-emitting diode
US20200388735A1 (en) * 2019-06-05 2020-12-10 Mikro Mesa Technology Co., Ltd. Electrical contact structure for light emitting diode
FR3104819A1 (fr) * 2019-12-12 2021-06-18 Valeo Vision Source lumineuse a elements semiconducteurs electroluminescents
CN111933630A (zh) * 2020-07-28 2020-11-13 华为技术有限公司 Led芯片封装模块、显示屏及其制作方法
CN212648273U (zh) 2020-07-29 2021-03-02 隆达电子股份有限公司 发光二极管装置
CN117810213A (zh) * 2020-09-09 2024-04-02 华为技术有限公司 一种显示屏及其制作方法、显示终端
CN114242909B (zh) * 2020-09-09 2023-12-12 华为技术有限公司 一种显示屏及其制作方法、显示终端
KR20220064004A (ko) * 2020-11-11 2022-05-18 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
US20220231209A1 (en) * 2021-01-19 2022-07-21 Innostar Service Inc. Led display
US20220254763A1 (en) * 2021-02-09 2022-08-11 Innolux Corporation Electronic device
EP4040481A1 (en) * 2021-02-09 2022-08-10 InnoLux Corporation Electronic device
JPWO2023002728A1 (zh) * 2021-07-21 2023-01-26

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831699A (en) * 1996-04-29 1998-11-03 Motorola, Inc. Display with inactive portions and active portions, and having drivers in the inactive portions
JP2000004049A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 発光素子および発光装置並びに発光素子の製造方法
JP2005266616A (ja) * 2004-03-19 2005-09-29 Hideki Matsumura 光学的表示装置及びその製造方法
CN103810981A (zh) * 2014-01-26 2014-05-21 京东方科技集团股份有限公司 阵列基板和显示面板
DE102013203350A1 (de) * 2013-02-28 2014-08-28 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zu seiner Herstellung
CN111477592A (zh) * 2015-01-29 2020-07-31 索尼半导体解决方案公司 显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083689A (ja) * 2000-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 発光装置
US6528824B2 (en) * 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4538951B2 (ja) 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
US7034775B2 (en) * 2001-03-26 2006-04-25 Seiko Epson Corporation Display device and method for manufacturing the same
JP3659407B2 (ja) * 2001-08-03 2005-06-15 ソニー株式会社 発光装置
US7342256B2 (en) * 2004-07-16 2008-03-11 Semiconductor Energy Laboratory Co., Ltd. Display device mounted with read function and electric appliance
JP5364227B2 (ja) * 2004-07-16 2013-12-11 株式会社半導体エネルギー研究所 読み取り機能付き表示装置及びそれを用いた電子機器
US20090051278A1 (en) * 2007-08-21 2009-02-26 Fujifilm Corporation Organic electroluminescent display device having scattering member
JP2009070814A (ja) * 2007-08-21 2009-04-02 Fujifilm Corp 散乱部材を有する有機エレクトロルミネッセンス表示装置
JP5176750B2 (ja) * 2008-07-24 2013-04-03 ソニー株式会社 発光素子組立体、面状光源装置、及び、液晶表示装置組立体
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
JP2013221991A (ja) * 2012-04-13 2013-10-28 Panasonic Corp 表示パネル
US9443835B2 (en) * 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831699A (en) * 1996-04-29 1998-11-03 Motorola, Inc. Display with inactive portions and active portions, and having drivers in the inactive portions
JP2000004049A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 発光素子および発光装置並びに発光素子の製造方法
JP2005266616A (ja) * 2004-03-19 2005-09-29 Hideki Matsumura 光学的表示装置及びその製造方法
DE102013203350A1 (de) * 2013-02-28 2014-08-28 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zu seiner Herstellung
CN103810981A (zh) * 2014-01-26 2014-05-21 京东方科技集团股份有限公司 阵列基板和显示面板
CN111477592A (zh) * 2015-01-29 2020-07-31 索尼半导体解决方案公司 显示装置

Also Published As

Publication number Publication date
JP6761351B2 (ja) 2020-09-23
WO2016121258A1 (ja) 2016-08-04
US10998300B2 (en) 2021-05-04
US20180277528A1 (en) 2018-09-27
CN111477592A (zh) 2020-07-31
CN107210016A (zh) 2017-09-26
CN111477591A (zh) 2020-07-31
CN107210016B (zh) 2020-05-29
JPWO2016121258A1 (ja) 2017-11-09
CN111477592B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
CN111477591B (zh) 显示装置
US11081527B2 (en) Solid-state image pickup device and manufacturing method thereof
US10607974B2 (en) Micro LED display and manufacturing method thereof
US8766408B2 (en) Semiconductor device and manufacturing method thereof
US8500344B2 (en) Compact camera module and method for fabricating the same
US20180019277A1 (en) Image pickup unit and method of manufacturing the same
US10109663B2 (en) Chip package and method for forming the same
JP5078725B2 (ja) 半導体装置
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US20200343284A1 (en) Image sensor packaging method, image sensor packaging structure, and lens module
CN109390373B (zh) 封装结构及其封装方法
US8975739B2 (en) Package structure and method for manufacturing thereof
CN110010016B (zh) 显示面板
WO2022052681A1 (zh) 显示基板及其制造方法和显示装置
TWI826320B (zh) 減少oled顯示面板拼接單元之拼接間距之方法
JP7420725B2 (ja) 発光装置および表示装置
WO2023119815A1 (ja) カバーガラスおよび表示装置
US20210343911A1 (en) Display device
TWI746237B (zh) 透光顯示模組的製造方法
EP3503190A1 (en) Cmos image sensor encapsulation structure and method for manufacturing the same
CN116529885A (zh) 发光基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant