CN109390373B - 封装结构及其封装方法 - Google Patents

封装结构及其封装方法 Download PDF

Info

Publication number
CN109390373B
CN109390373B CN201710669837.9A CN201710669837A CN109390373B CN 109390373 B CN109390373 B CN 109390373B CN 201710669837 A CN201710669837 A CN 201710669837A CN 109390373 B CN109390373 B CN 109390373B
Authority
CN
China
Prior art keywords
layer
bonding
silicon
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710669837.9A
Other languages
English (en)
Other versions
CN109390373A (zh
Inventor
孔杰
居宇涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Shiya Technology Co ltd
Original Assignee
Shanghai Shiou Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Shiou Photoelectric Technology Co ltd filed Critical Shanghai Shiou Photoelectric Technology Co ltd
Priority to CN201710669837.9A priority Critical patent/CN109390373B/zh
Publication of CN109390373A publication Critical patent/CN109390373A/zh
Application granted granted Critical
Publication of CN109390373B publication Critical patent/CN109390373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装结构及其封装方法，方法包括：提供具有键合面的线路基板；提供载体晶圆，包括衬底、位于衬底上的介质层和位于介质层内的第一互连金属层，介质层顶部表面为正面，与正面相对的衬底底部表面为背面；沿背面指向正面的方向刻蚀衬底和部分厚度介质层，在衬底和介质层内形成露出第一互连金属层的硅穿孔；在背面形成与第一互连金属层电连接的焊盘；形成焊盘后在正面形成OLED结构；形成OLED结构后，通过低温键合结构实现焊盘和线路基板的键合，低温键合结构适于工艺温度小于或等于120℃的键合工艺。本发明在形成硅穿孔和焊盘之后形成OLED结构，并采用低温键合结构实现晶圆和线路基板的键合，避免高温制程损伤OLED器件，使TSV封装工艺可以适用于硅基OLED。

Description

封装结构及其封装方法
技术领域
本发明涉及显示技术领域，尤其涉及一种封装结构及其封装方法。
背景技术
随着多媒体技术的发展，对平板显示设备性能的要求越来越高，目前，等离子显示器、场发射显示器和有机电致发光显示器为主要的显示技术。其中，有机电致发光显示器是基于有机发光二极管(Organic Light Emitting Diode，OLED)制得的显示设备，其具有反应速度快、对比度高、视角广等优点。此外，OLED面板具有自发光的特性，无需使用背光板，从而可以节约背光模块的成本，且相比传统液晶面板更为轻薄，因此OLED在显示器等领域具有巨大的应用前景。
硅基OLED是采用硅片作为驱动电路基板、并在硅片上制作OLED作为发光单元的显示屏的技术，硅基OLED利用了集成电路的制造工艺，可以制作出最小3μm至4μm的像素。
传统的硅基OLED封装引线主要是金属引线封装(Wire Bonding)和ACF压合两种方式，这两种方式都需要在芯片周边流出较大的封装引脚，而且线路基板(PCB板)的尺寸还要大于芯片，芯片本身也难以进行减薄以降低总体厚度。因此为了适应芯片尺寸和厚度的不断减小，硅基OLED的硅穿孔(Through Silicon Via，TSV)封装工艺应运而生，TSV封装工艺是一种从芯片背面引出封装引脚并连接到PCB板上的封装方式，从而减小芯片面积，同时通过背面减薄工艺还可以降低产品整体厚度。
但是，现有技术TSV封装工艺容易导致硅基OLED的性能下降。
发明内容
本发明解决的问题是提供一种封装结构及其封装方法，从而实现硅基OLED的TSV封装，提高硅基OLED的性能。
为解决上述问题，本发明提供一种封装方法，包括：提供线路基板，所述线路基板具有键合面；提供载体晶圆，所述载体晶圆包括衬底、位于所述衬底上的介质层、以及位于所述介质层内的第一互连金属层，所述介质层顶部表面为正面，与所述正面相对的衬底底部表面为背面；沿所述背面指向所述正面的方向刻蚀所述衬底和部分厚度的介质层，在所述衬底和介质层内形成露出所述第一互连金属层的硅穿孔；形成所述硅穿孔后，在所述背面形成与所述第一互连金属层电连接的焊盘；形成所述焊盘后，在所述正面形成OLED结构；形成所述OLED结构后，将所述焊盘和所述键合面相对设置，并通过低温键合结构实现所述焊盘和所述线路基板的键合，所述低温键合结构适于工艺温度小于或等于120℃的键合工艺。
相应的，本发明还提供一种封装结构，包括：线路基板，所述线路基板具有键合面；载体晶圆，倒置键合于所述线路基板上，所述载体晶圆包括衬底、位于所述衬底上的介质层、以及位于所述介质层内的第一互连金属层，所述衬底朝向所述线路基板，且所述衬底朝向所述线路基板的表面为背面，与所述背面相对的介质层顶部表面为正面；硅穿孔，沿所述背面指向所述正面的方向贯穿所述衬底和部分厚度的介质层，并露出所述第一互连金属层；位于所述背面的焊盘，所述焊盘与所述第一互连金属层实现电连接；OLED结构，位于所述正面上；低温键合结构，位于所述焊盘与所述键合面之间，所述低温键合结构适于工艺温度小于或等于120℃的键合工艺。
与现有技术相比，本发明的技术方案具有以下优点：
在形成硅穿孔和焊盘之后形成OLED结构，以避免形成所述硅穿孔和焊盘工艺过程中的高温制程对所述OLED结构产生损伤，此外，采用低温键合结构代替常用的植锡球作为晶圆和线路基板(PCB板)的键合材料，所述低温键合结构适于工艺温度小于或等于120℃的键合工艺，从而避免高温键合制程损伤OLED结构；因此本发明使得TSV封装工艺可以适用于硅基OLED，且提高硅基OLED的性能。
可选方案中，形成硅穿孔的过程中，在正面形成第一载片；形成与第一互连金属层电连接的焊盘后，在正面形成OLED结构之前，在所述背面形成第二载片，形成所述第二载片后去除所述第一载片；实现盖板和所述平坦层的键合后，去除所述第二载片；本发明先后在所述正面和背面形成第一载片和第二载片，以保持对所述载体晶圆的支撑，从而避免所述载体晶圆发生变形。
附图说明
图1至图16是本发明封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，TSV封装工艺容易导致硅基OLED的性能下降。分析其性能下降的原因在于：
目前，通常是在载体晶圆上形成OLED结构后进行TSV封装工艺，传统TSV封装工艺包含大量工艺温度较高的制程，例如光刻、刻蚀、RDL(Re-Defining Layer)、植球、回流和焊接等制程，而OLED的耐温性较差，难以承受高温制程，因此限制了TSV封装工艺在硅基OLED上的应用。
为了解决所述技术问题，本发明在形成硅穿孔和焊盘之后形成OLED结构，且采用低温键合结构代替常用的植锡球作为晶圆和线路基板(PCB板)的键合材料，所述低温键合结构适于工艺温度小于或等于120℃的键合工艺，从而避免高温制程损伤OLED结构，进而实现硅基OLED的TSV封装，提高硅基OLED的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图16是本发明封装方法一实施例中各步骤对应的结构示意图。
参考图1，提供线路基板(PCB板)100，所述线路基板100具有键合面101。
所述线路基板100为电子元器件之间的电连接提供工艺平台。
本实施例中，所述键合面101用于实现后续所述线路基板100与载体晶圆的键合。
所述线路基板100与现有技术相同，因此对所述线路基板100的具体描述，本实施例在此不再赘述。
参考图2，提供载体晶圆200，所述载体晶圆200包括衬底210、位于所述衬底210上的介质层220、以及位于所述介质层220内的第一互连金属层225，所述介质层220顶部表面为正面201，与所述正面201相对的衬底200底部表面为背面202。
所述载体晶圆200用于为后续形成OLED结构提供工艺平台，且还用于作为所形成OLED结构的驱动电路基板。
具体地，后续从所述载体晶圆200的背面202引出焊盘并焊接至所述线路基板100(如图1所示)的键合面101(如图1所示)上。
本实施例中，所述衬底210的材料为硅。另一些实施例中，所述衬底的材料还可以为玻璃、锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述衬底还能够为绝缘体上的硅基底或者绝缘体上的锗基底。
所述介质层220为后续形成OLED结构提供工艺平台，还用于对相邻器件之间起到隔离作用。本实施例中，后续在所述正面201形成OLED结构。
本实施例中，所述介质层220的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅、氮氧化硅或碳氮氧化硅等绝缘材料。
所述第一互连金属层225为后续实现所述载体晶圆200和所述线路基板100的电连接提供工艺基础。
本实施例中，所述第一互连金属层225的材料为铜。在其他实施例中，所第一互连金属层的材料还可以为铝。
需要说明的是，所述载体晶圆200还可以包括：位于所述衬底210上的栅极结构(未标示)、位于所述栅极结构两侧衬底210内的源漏掺杂区(未标示)；位于所述介质层220内且与所述源漏掺杂区电连接的接触孔插塞(CT)(未标示)。其中，所述接触孔插塞与所述第一互连金属层225实现电连接。
结合参考图3至图5，沿所述背面202指向所述正面201的方向刻蚀所述衬底210和部分厚度的介质层220，在所述衬底210和介质层220内形成露出所述第一互连金属层225的硅穿孔250(如图5所示)。
所述硅穿孔250为后续形成焊盘提供空间位置。
因此，本实施例中，后续采用硅穿孔(Through Silicon Via，TSV)封装技术实现所述载体晶圆200与所述线路基板100(如图1所示)的键合。
以下结合附图，对形成所述硅穿孔250的工艺步骤做详细说明。
参考图3，在所述正面201形成第一载片230。
所述第一载片230用于在后续的工艺过程中，对所述载体晶圆200起到支撑作用，从而避免所述载体晶圆200发生变形。
本实施例中，所述第一载片230为玻璃。在其他实施例中，所述第一载片还可以为硅片。其中，当所述第一载片为硅片时，所述第一载片可以为光片(Bare Wafer)。
需要说明的是，所述第一载片230的厚度不宜过小，也不宜过大。如果所述第一载片230的厚度过小，则所述第一载片230的机械强度较小，难以对所述载体晶圆200起到支撑作用；如果所述第一载片230的厚度过大，则容易增加机台的负担。为此，本实施例中，所述第一载片230的厚度为400μm至1000μm。
本实施例中，所述第一载片230通过第一粘合层235贴合于所述正面201上，所述第一粘合层235有利于提高所述第一载片230和所述载体晶元200的键合强度。其中，所述第一粘合层235的材料可以为UV(紫外光)胶或热固胶。
还需要说明的是，本实施例中，后续还去除所述第一载片230，因此所述第一载片230通过UV胶或热固胶实现与所述载体晶元200的临时键合。
参考图4，形成所述第一载片230后，对所述背面202进行减薄工艺。
通过对所述背面202进行减薄工艺，减小所述衬底200的厚度，从而改善所述载体晶圆200的散热效果，且有利于后续的封装工艺。
参考图5，在所述减薄工艺后，在所述背面202形成具有图形开口(未标示)的第一图形层300，所述图形开口在所述第一互连金属层225上的投影位于所述第一互连金属层225内；以所述第一图形层300为掩膜，刻蚀所述衬底210和部分厚度的介质层220，形成露出所述第一互连金属层225的硅穿孔250。
本实施例中，刻蚀形成所述硅穿孔250的所采用的工艺为等离子干法刻蚀工艺。具体地，先采用第一刻蚀工艺刻蚀所述衬底210，再采用第二刻蚀工艺刻蚀部分厚度的所述介质层220，直至露出所述第一互连金属层225。
本实施例中，所述衬底210的材料为硅，相应的，刻蚀所述衬底210的参数包括：刻蚀气体为碳氟系气体，稀释气体为Ar、He和N2中的一种气体或多种混合气体；所述介质层220的材料为氧化硅，相应的，刻蚀所述介质层220的参数包括：刻蚀气体为C4F8或CF4、以及O2，稀释气体为Ar。
本实施例中，通过使所述硅穿孔250在所述第一互连金属层225上的投影位于所述第一互连金属层225内，从而使后续在所述硅穿孔250中形成的第二互连金属层能够与所述第一互连金属层225实现良好的电连接效果。
本实施例中，在形成所述硅穿孔250后，去除所述第一图形层300。
具体地，所述第一图形层300的材料为光刻胶，相应的，采用灰化工艺或湿法去胶工艺，去除所述第一图形层300。
结合参考图6至图9，形成所述硅穿孔250后，在所述背面202形成与所述第一互连金属层225电连接的焊盘280(如图9所示)。
所述焊盘280用于实现后续所述载体晶圆200与所述线路基板100(如图1所示)的键合。
具体地，参考图6，在所述硅穿孔250的底部和侧壁形成第一绝缘层240，所述第一绝缘层240还覆盖所述背面202。
所述第一绝缘层240用于保护所述背面202，避免所述衬底210在后续刻蚀工艺中受到刻蚀损伤。
本实施例中，所述第一绝缘层240的材料为氧化硅，形成所述第一绝缘层240的工艺为化学气相沉积工艺。在另一些实施例中，所述第一绝缘层的材料还可以为氮化硅或氮氧化硅。在其他实施例中，所述第一绝缘层还可以为通过涂布工艺形成的聚酰亚胺(Polyimide)层。
参考图7，刻蚀所述硅穿孔250底部的第一绝缘层240，露出所述硅穿孔250底部的第一互连金属层225。
通过露出所述硅穿孔250底部的第一互连金属层225，从而为后续形成与所述第一互连金属层225电连接的焊盘提供工艺基础。
本实施例中，刻蚀所述硅穿孔250底部的第一绝缘层240所采用的工艺为光刻和刻蚀相结合的工艺。
在其他实施例中，还可以采用激光钻孔工艺或刀轮切割工艺，刻蚀所述硅穿孔底部的第一绝缘层。
参考图8，刻蚀所述硅穿孔250底部的第一绝缘层240后，形成覆盖所述第一互连金属层225以及部分第一绝缘层240的第二互连金属层260，所述第二互连金属层260内形成有露出部分所述背面202的第一绝缘层240的开口265。
经后续工艺后，部分所述第二互连金属层260用于作为焊盘，所述开口265用于实现相邻所述第二互连金属层260的绝缘。
本实施例中，所述第二互连金属层260的材料为铜。在其他一些实施例中，所述第二互连金属层的材料还可以为铝。
具体地，形成所述第二互连金属层260的步骤包括：形成覆盖所述第一互连金属层225和第一绝缘层240的粘附层(图未示)；形成覆盖所述粘附层的扩散阻挡层(图未示)；在所述扩散阻挡层上形成铜的籽晶层(Cu Seed)；在所述背面202的部分铜的籽晶层上形成第二图形层(图未示)；形成所述第二图形层后，进行铜电镀工艺，形成第二互连金属层260；形成所述第二互连金属层260后，去除所述第二图形层；去除所述第二图形层后，刻蚀去除所述第二互连金属层260露出的粘附层和扩散阻挡层，形成贯穿所述第二互连金属层260、粘附层和扩散阻挡层并露出所述第一绝缘层240的开口265。
所述扩散阻挡层用于在所述铜电镀工艺过程中，防止铜材料渗入至所述介质层220中，从而避免对器件电路性能产生不良影响；所述粘附层用于提高铜材料的粘附性，从而提高所述第二互连金属层260的形成质量。
本实施例中，所述粘附层的材料为Ti，所述扩散阻挡层的材料为TiN，形成所述扩散阻挡层和粘附层的工艺可以为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在其他实施例中，所述粘附层的材料还可以为Ta，所述扩散阻挡层的材料还可以为TaN。
通过形成铜的籽晶层，从而提高电镀过程中铜材料的覆盖能力。此外，在所述铜电镀工艺过程中，仅在形成有籽晶层的区域形成铜材料，因此仅在所述第二图形层露出的铜的籽晶层上形成所述第二互连金属层260。
在另一些实施例中，还可以在形成铜的籽晶层后，在所述硅穿孔内的铜的籽晶层上、以及所述背面的部分铜的籽晶层上形成第三图形层；以所述第三图形层为掩膜，刻蚀去除所述第三图形层露出的铜的籽晶层；刻蚀去除所述第三图形层露出的铜的籽晶层后，进行铜电镀工艺，形成第二互连金属层。相应的，在所述铜电镀工艺过程中，仅在形成有籽晶层的区域形成铜材料，即仅在所述第二图形层所对应区域的铜的籽晶层上形成所述第二互连金属层。
在其他一些实施例中，形成所述第二互连金属层的步骤包括：采用物理气相沉积工艺，依次形成覆盖所述第一互连金属层和第一绝缘层的粘附层、覆盖所述粘附层的扩散阻挡层、以及覆盖所述扩散阻挡层的金属材料层；在所述金属材料层上形成第四图形层，所述第四图形层覆盖所述硅穿孔内的金属材料层、以及所述背面的部分金属材料层；以所述第四图形层为掩膜，依次刻蚀所述金属材料层、扩散阻挡层和粘附层，刻蚀后剩余的金属材料层作为所述第二互连金属层。
参考图9，形成覆盖部分所述第二互连金属层260的第二绝缘层270，所述第二绝缘层270还填充于所述开口265(如图8所示)内，所述第二绝缘层270露出所述背面202的部分第二互连金属层260，且露出的第二互连金属层260作为焊盘280。
所述焊盘280用于后续实现所述载体晶圆200与所述线路基板100(如图1所示)的电连接。
所述第二绝缘层270用于定义所述焊盘280的位置，且还用于保护所述第二互连金属层260，防止所述第二互连金属层260因暴露在外而发生氧化，所述第二绝缘层270还可用于对相邻焊盘280进行绝缘。所述第二绝缘层270的材料为绝缘材料。
本实施例中，所述第二绝缘层270的材料为聚酰亚胺(Polyimide)，通过成膜工艺和图形化工艺的结合形成所述第二绝缘层270。
具体地，通过涂布工艺形成第二绝缘膜，所述第二绝缘膜覆盖所述第二互连金属层260，所述第二绝缘膜还填充于所述开口265内；图形化所述第二绝缘膜，去除所述开口265两侧的部分所述第二绝缘膜，剩余第二绝缘膜作为所述第二绝缘层270。
其中，聚酰亚胺为感光材料，因此在成膜工艺后，能够通过曝光显影的方式以实现对所述第二绝缘膜的图形化，避免了额外光刻胶层的形成和刻蚀工艺的进行，有利于降低工艺成本，减少工艺时间。
在其他实施例中，所述第二绝缘层的材料还可以为氧化硅、氮化硅或氮氧化硅，形成所述第二绝缘层的工艺为化学气相沉积工艺。
本实施例中，形成所述第二绝缘层270后，所述第二绝缘层270露出部分所述第二互连金属层260，且露出的第二互连金属层260作为焊盘280。其中，由于所述第二互连金属层260与所述第一互连金属层225实现电连接，相应的，所述焊盘280与所述第一互连金属层225实现电连接。
结合参考图10和图11，需要说明的是，形成与所述第一互连金属层225电连接的焊盘280后，还包括步骤：在所述背面202形成第二载片290；形成所述第二载片290后，去除所述第一载片230(如图10所示)。
后续步骤包括在所述正面201形成OLED结构，所述第二载片290用于在形成所述OLED结构的工艺过程中，对所述载体晶圆200起到支撑作用，从而避免所述载体晶圆200发生变形。
本实施例中，所述第二载片290为玻璃。在其他实施例中，所述第二载片还可以为硅片。其中，当所述第二载片为硅片时，所述第二载片可以为光片(Bare Wafer)。
本实施例中，所述第二载片290通过第二粘合层295贴合于所述背面202，所述第二粘合层295有利于提高所述第二载片290和所述载体晶元200的键合强度。其中，所述第二粘合层295的材料可以为UV胶或热固胶。
需要说明的是，后续还去除所述第二载片290，因此所述第二载片290通过UV胶或热固胶实现与所述载体晶元200的临时键合。
还需要说明的是，所述第二载片290的厚度不宜过小，也不宜过大。如果所述第二载片290的厚度过小，则所述第二载片290的机械强度较小，难以对所述载体晶圆200起到支撑作用；如果所述第二载片290的厚度过大，则容易增加机台的负担。为此，本实施例中，所述第二载片290的厚度为400μm至1000μm。
本实施例中，所述第一载片230通过所述第一粘合层235(如图10所示)实现与所述载体晶元200的临时键合，因此形成所述第二载片290后，采用解键合的方式，去除所述第一载片230。
相应的，在所述解键合的过程后，还通过清洗工艺去除所述第一粘合层235。
参考图12，形成所述第二载片290后，在所述正面201形成OLED结构(未标示)。
本实施例中，所述OLED结构为硅基OLED结构。
其中，所述硅基OLED结构指的是采用所述载体晶圆200作为驱动电路基板、并在所述载体晶圆200上制作OLED作为发光单元的显示屏的技术。
所述硅基OLED结构采用白光OLED层加彩色滤光片的方式来实现彩色显示，且所述彩色滤光片为RGB滤光片，因此所述彩色滤光片包括：红色滤光片310、绿色滤光片320和蓝色滤光片330。
所述硅基OLED结构与现有技术相同，因此对所述硅基OLED结构的具体描述，本实施例在此不再赘述。
需要说明的是，在形成所述硅穿孔250和焊盘280之后形成所述OLED结构，从而可以避免形成所述形成硅穿孔250和焊盘280的工艺过程中的高温制程对所述OLED结构产生损伤，有利于提高所述硅基OLED的性能。
继续参考图12，并结合参考图13和图14，还需要说明的是，在所述正面201形成OLED结构后，还包括步骤：在所述OLED结构表面形成平坦层340(如图12所示)；提供盖板350(如图13所示)；将所述盖板350和所述平坦层340相对设置，实现所述盖板350和所述平坦层340的键合；实现所述盖板350和所述平坦层340的键合后，去除所述第二载片290。
本实施例中，在所述彩色滤光片上形成所述平坦层340。
由于工艺的限制，难以保证所述红色滤光片310、绿色滤光片320和蓝色滤光片330的顶部能够齐平，即难以保证所述彩色滤光片的表面平整程度，从而容易降低后续所述OLED结构与所述盖板350的键合效果；所以，通过形成所述平坦层340，从而在所述键合的过程中，改善所述OLED结构和所述盖板350的键合效果。
具体地，形成所述平坦层340的步骤包括：在所述OLED结构表面进行成膜处理，形成平坦材料层；对所述平坦材料层进行平坦化处理，形成所述平坦层340。
本实施例中，采用化学机械研磨工艺对所述平坦材料层进行平坦化处理。
本实施例中，所述盖板350为玻璃，所述盖板350用于作为显示屏的盖板玻璃。
具体地，所述盖板350通第三粘合层355(如图14所示)贴合于所述平坦层340上，所述第三粘合层355有利于提高所述盖板350和所述OLED结构的键合强度。其中，所述第三粘合层355的材料可以为UV胶或热固胶。
所述盖板350用于作为显示屏的盖板玻璃，即后续不再去除所述盖板350，相应的，所述盖板350和所述平坦层340通过第三粘合层355实现永久键合。
本实施例中，所述第二载片290(如图13所示)通过所述第二粘合层295(如图13所示)实现与所述载体晶元200的临时键合，因此形成所述盖板350后，采用解键合的方式，去除所述第二载片290。
相应的，在所述解键合的过程后，还通过清洗工艺去除所述第二粘合层295。
结合参考图15和图16，形成所述OLED结构(未标示)后，将所述焊盘280(如图14所示)和所述键合面101(如图16所示)相对设置，并通过低温键合结构410(如图15所示)实现所述焊盘280和所述线路基板100的键合，所述低温键合结构410适于工艺温度小于或等于120℃的键合工艺。
所述低温键合结构410用于作为实现所述焊盘280和所述线路基板100键合的键合材料。
所述低温键合结构410适于工艺温度小于或等于120℃的键合工艺，相比传统植锡球、回流等高温(＞250℃)工艺，通过采用低温键合结构410实现键合的方式，可以避免高温键合制程对所述OLED结构造成损伤，有利于提高硅基OLED的性能。
本实施例中，通过所述低温键合结构410实现所述焊盘280和所述线路基板100的键合的步骤中，在所述焊盘280上形成所述低温键合结构410。
在其他实施例中，还可以在所述键合面上形成所述低温键合结构。
本实施例中，所述低温键合结构410为纳米银浆焊球。纳米银浆材料可在较低温度下发生固化(小于或等于100℃)，也就是说，可以在100℃或者更低的温度下进行烧结，因此可以有效避免对所述OLED结构造成损伤。
此外，由于纳米银浆材料含有银颗粒，因此所述低温键合结构410具有导电性，从而实现所述载体晶圆200与所述线路基板100的电连接。
本实施例中，形成所述纳米银浆焊球的工艺为丝印工艺。
通过采用丝印工艺的方式形成所述纳米银浆焊球，从而有利于提高所述纳米银浆焊球的形成效率。
在其他实施例中，还可以采用点胶工艺形成所述纳米银浆焊球。
相应的，将所述焊盘280(如图14所示)和所述键合面101(如图16所示)相对设置之前，还包括步骤：在所述键合面101(如图16所示)上形成基板焊盘150(如图16所示)，所述基板焊盘150与所述低温键合结构410一一对应。
其中，所述基板焊盘150与所述低温键合结构410一一对应指的是：所述基板焊盘150的数量与所述低温键合结构410的数量相同，且所述基板焊盘150的位置与所述低温键合结构410的位置一一对应。
也就是说，通过所述低温键合结构410实现所述焊盘280和所述基板焊盘150的键合，从而实现所述焊盘280和所述线路基板100的键合。
本实施例中，实现所述焊盘280和所述线路基板100的键合所采用的工艺为烧结工艺。
需要说明的是，所述烧结工艺的工艺温度不宜过低，也不宜过高。如果所述工艺温度过低，则难以熔化所述低温键合结构410，从而难以实现所述焊盘280和所述线路基板100的键合；如果温度过高，则容易损坏所述OLED结构。为此，本实施例中，所述烧结工艺的工艺温度为70℃至120℃。
所述烧结工艺的工艺时间不宜过短，也不宜过长。如果所述工艺时间过短，则容易导致所述焊盘280和所述线路基板100的烧结不彻底；如果所述工艺时间过长，则容易造成工艺时间的浪费，且容易增加工艺风险。为此，本实施例中，所述烧结工艺的工艺时间为10分钟至60分钟。
综上，通过本发明所述技术方案，可以避免所述硅基OLED结构受到高温制程的影响，从而使得TSV封装工艺可以适用于硅基OLED，且提高硅基OLED的性能。
相应的，本发明还提供一种封装结构。
继续参考图16，并结合参考图14，示出了本发明封装结构一实施例的结构示意图。
所述封装结构包括：线路基板100，所述线路基板100具有键合面101；载体晶圆200，倒置键合于所述线路基板100上，所述载体晶圆200包括衬底210、位于所述衬底210上的介质层220、以及位于所述介质层220内的第一互连金属层225，所述衬底200朝向所述线路基板100，且所述衬底200朝向所述线路基板100的表面为背面202，与所述背面202相对的介质层220顶部表面为正面201；硅穿孔250，沿所述背面202指向所述正面201的方向贯穿所述衬底210和部分厚度的介质层220，并露出所述第一互连金属层225；位于所述背面202的焊盘280(如图14所示)，所述焊盘280与所述第一互连金属层225实现电连接；OLED结构(未标示)，位于所述正面201上；低温键合结构410，位于所述焊盘280与所述键合面101之间，所述低温键合结构410适于工艺温度小于或等于120℃的键合工艺。
所述线路基板100为电子元器件之间的电连接提供工艺平台；所述键合面101用于实现所述线路基板100与所述载体晶圆200的键合。
所述载体晶圆200用于为形成所述OLED结构提供工艺平台，且还用于作为所述OLED结构的驱动电路基板。
具体地，从所述载体晶圆200的背面202引出所述焊盘280并焊接至所述线路基板100(如图1所示)的键合面101上。
本实施例中，所述衬底210的材料为硅。另一些实施例中，所述衬底的材料还可以为玻璃、锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述衬底还能够为绝缘体上的硅基底或者绝缘体上的锗基底。
所述介质层220为形成所述OLED结构提供工艺平台，还用于对相邻器件之间起到隔离作用。本实施例中，所述OLED结构位于所述介质层220的正面201上。
本实施例中，所述介质层220的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅、氮氧化硅或碳氮氧化硅等绝缘材料。
所述第一互连金属层225为实现所述载体晶圆200和所述线路基板100的电连接提供工艺基础。
本实施例中，所述第一互连金属层225的材料为铜。在其他实施例中，所第一互连金属层的材料还可以为铝。
所述硅穿孔250为形成所述焊盘280提供空间位置。也就是说，本实施例中，采用硅穿孔(Through Silicon Via，TSV)封装技术实现所述载体晶圆200与所述线路基板100,的键合。
具体地，所述载体晶圆200与所述线路基板100通过所述焊盘280实现键合。
相应的，所述封装结构还包括：第一绝缘层240，位于所述硅穿孔250的侧壁和所述背面202；第二互连金属层260，覆盖所述硅穿孔250底部的第一互连金属层225以及部分第一绝缘层240，露出所述背面202的部分第一绝缘层240；第二绝缘层270，覆盖部分所述第二互连金属层260以及所述第二互连金属层260露出的第一绝缘层240，其中，所述第二绝缘层270露出的第二互连金属层260作为所述焊盘280。
所述第一绝缘层240用于保护所述背面202，避免所述衬底210在刻蚀工艺中受到刻蚀损伤。
本实施例中，所述第一绝缘层240的材料为氧化硅。在另一实施例中，所述第一绝缘层的材料还可以为氮化硅、氮氧化硅或聚酰亚胺。
本实施例中，所述第二互连金属层260的材料为铜。在其他实施例中，所述第二互连金属层的材料还可以为铝。
需要说明的是，所述封装结构还包括：粘附层(图未示)，位于所述第二互连金属层260和所述第一绝缘层240之间、以及所述第二互连金属层260与所述第一互连金属层225之间；扩散阻挡层(图未示)，位于所述粘附层和所述第二互连金属层260之间。
所述扩散阻挡层用于在形成所述第二互连金属层260的铜电镀工艺过程中，防止铜材料渗入至所述介质层220中，从而避免对器件电路性能产生不良影响；所述粘附层用于提高铜材料的粘附性，从而提高所述第二互连金属层260的形成质量。
本实施例中，所述粘附层的材料为Ti，所述扩散阻挡层的材料为TiN。在其他实施例中，所述粘附层的材料还可以为Ta，所述扩散阻挡层的材料还可以为TaN。
所述第二绝缘层270用于定义所述焊盘280的位置，且还用于保护所述第二互连金属层260，防止所述第二互连金属层260因暴露在外而发生氧化，所述第二绝缘层270还可用于对相邻焊盘280进行绝缘。所述第二绝缘层270的材料为绝缘材料。
本实施例中，所述第二绝缘层270的材料为聚酰亚胺。在其他实施例中，所述第二绝缘层的材料还可以为氧化硅、氮化硅或氮氧化硅。
本实施例中，所述OLED结构为硅基OLED结构。其中，所述硅基OLED结构指的是采用所述载体晶圆200作为驱动电路基板、并在所述载体晶圆200上制作OLED作为发光单元的显示屏的技术。
所述硅基OLED结构采用白光OLED层加彩色滤光片的方式来实现彩色显示，且所述彩色滤光片为RGB滤光片，因此所述彩色滤光片包括：红色滤光片310、绿色滤光片320和蓝色滤光片330。
所述硅基OLED结构与现有技术相同，因此对所述硅基OLED结构的具体描述，本实施例在此不再赘述。
需要说明的是，所述封装结构还包括：平坦层340，位于所述OLED结构表面；盖板350，倒置于所述平坦层340上。
本实施例中，所述平坦层340位于所述彩色滤光片上。
由于工艺的限制，难以保证所述红色滤光片310、绿色滤光片320和蓝色滤光片330的顶部能够齐平，即难以保证所述彩色滤光片的表面平整程度，从而容易降低所述OLED结构与所述盖板350的键合效果；所以，通过所述平坦层340，从而在所述键合的过程中，改善所述OLED结构和所述盖板350的键合效果。
本实施例中，所述盖板350为玻璃，所述盖板350用于作为显示屏的盖板玻璃。因此，所述盖板350和所述平坦层340为永久键合。
相应的，所述封装结构还包括：粘合层355，位于所述平坦层340和所述盖板350之间，所述粘合层355有利于提高所述盖板350和所述OLED结构的键合强度。其中，所述粘合层355的材料可以为UV胶或热固胶。
所述低温键合结构410用于作为实现所述焊盘280和所述线路基板100键合的键合材料。
所述低温键合结构410适于工艺温度小于或等于120℃的键合工艺，相比传统植锡球、回流等高温(＞250℃)工艺，通过采用低温键合结构410实现键合的方式，可以避免高温键合制程对所述OLED结构造成损伤，有利于提高硅基OLED的性能。
本实施例中，所述低温键合结构410为纳米银浆焊球。纳米银浆材料可在较低温度下发生固化(小于或等于100℃)，也就是说，可以在100℃或者更低的温度下进行烧结，因此可以有效避免对所述OLED结构造成损伤。
此外，由于纳米银浆材料含有银颗粒，因此所述低温键合结构410具有导电性，从而实现所述载体晶圆200与所述线路基板100的电连接。
相应的，所述封装结构还包括：基板焊盘150，位于所述键合面101和所述低温键合结构410之间，且所述基板焊盘150与所述低温键合结构410一一对应。
也就是说，通过所述低温键合结构410实现所述焊盘280和所述基板焊盘150的键合，从而实现所述焊盘280和所述线路基板100的键合。
本发明所述封装结构采用前述封装方法所形成，对所述封装结构的具体描述，请参考前述实施例的相应描述，在此不再赘述。
所述硅基OLED结构受到的高温制程影响较小，从而使得TSV封装工艺可以适用于硅基OLED，且提高硅基OLED的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种封装方法，其特征在于，包括：
提供线路基板，所述线路基板具有键合面；
提供载体晶圆，所述载体晶圆包括衬底、位于所述衬底上的介质层、以及位于所述介质层内的第一互连金属层，所述介质层顶部表面为正面，与所述正面相对的衬底底部表面为背面；
沿所述背面指向所述正面的方向刻蚀所述衬底和部分厚度的介质层，在所述衬底和介质层内形成露出所述第一互连金属层的硅穿孔；
形成所述硅穿孔后，在所述背面形成与所述第一互连金属层电连接的焊盘；
形成所述焊盘后，在所述正面形成OLED结构；
形成所述OLED结构后，将所述焊盘和所述键合面相对设置，并通过低温键合结构实现所述焊盘和所述线路基板的键合，所述低温键合结构适于工艺温度小于或等于120℃的键合工艺。
2.如权利要求1所述的封装方法，其特征在于，形成所述硅穿孔的步骤包括：
在所述正面形成第一载片；
形成所述第一载片后，对所述背面进行减薄工艺；
在所述减薄工艺后，在所述背面形成具有图形开口的第一图形层，所述图形开口在所述第一互连金属层上的投影位于所述第一互连金属层内；
以所述第一图形层为掩膜，刻蚀所述衬底和部分厚度的介质层，形成露出所述第一互连金属层的硅穿孔；
去除所述第一图形层。
3.如权利要求2所述的封装方法，其特征在于，所述第一载片为硅片或玻璃。
4.如权利要求2所述的封装方法，其特征在于，所述第一载片通过UV胶或热固胶贴合于所述正面上。
5.如权利要求2所述的封装方法，其特征在于，形成所述焊盘的步骤包括：
在所述硅穿孔底部和侧壁形成第一绝缘层，所述第一绝缘层还覆盖所述背面；
刻蚀所述硅穿孔底部的第一绝缘层，露出所述硅穿孔底部的第一互连金属层；
刻蚀所述硅穿孔底部的第一绝缘层后，形成覆盖所述第一互连金属层以及部分第一绝缘层的第二互连金属层，所述第二互连金属层内形成有露出部分所述背面的第一绝缘层的开口；
形成覆盖部分所述第二互连金属层的第二绝缘层，所述第二绝缘层还填充于所述开口内，所述第二绝缘层露出所述背面的部分第二互连金属层，且露出的第二互连金属层作为焊盘。
6.如权利要求5所述的封装方法，其特征在于，所述第一绝缘层的材料为氧化硅、氮化硅、氮氧化硅或聚酰亚胺，所述第二绝缘层的材料为氧化硅、氮化硅、氮氧化硅或聚酰亚胺。
7.如权利要求5所述的封装方法，其特征在于，刻蚀所述硅穿孔底部的第一绝缘层所采用的工艺为光刻和刻蚀相结合的工艺、激光钻孔工艺或刀轮切割工艺。
8.如权利要求5所述的封装方法，其特征在于，所述第二互连金属层的材料为铜或铝。
9.如权利要求2所述的封装方法，其特征在于，形成与所述第一互连金属层电连接的焊盘后，在所述正面形成OLED结构之前，还包括步骤：
在所述背面形成第二载片；
形成所述第二载片后，去除所述第一载片。
10.如权利要求9所述的封装方法，其特征在于，所述第二载片为硅片或玻璃。
11.如权利要求9所述的封装方法，其特征在于，所述第二载片通过UV胶或热固胶贴合于所述背面上。
12.如权利要求9所述的封装方法，其特征在于，在所述正面形成OLED结构后，实现所述焊盘和所述线路基板的键合之前，还包括步骤：在所述OLED结构表面形成平坦层；
提供盖板；
将所述盖板和所述平坦层相对设置，实现所述盖板和所述平坦层的键合；实现所述盖板和所述平坦层的键合后，去除所述第二载片。
13.如权利要求12所述的封装方法，其特征在于，形成所述平坦层的步骤包括：
在所述OLED结构表面进行成膜处理，形成平坦材料层；
对所述平坦材料层进行平坦化处理，形成所述平坦层。
14.如权利要求1所述的封装方法，其特征在于，所述低温键合结构为纳米银浆焊球。
15.如权利要求1所述的封装方法，其特征在于，通过低温键合结构实现所述焊盘和所述线路基板的键合的步骤中，在所述焊盘上形成所述低温键合结构；或者，在所述键合面上形成所述低温键合结构。
16.如权利要求15所述的封装方法，其特征在于，形成所述低温键合结构的工艺为点胶工艺或丝印工艺。
17.如权利要求1所述的封装方法，其特征在于，实现所述焊盘和所述线路基板的键合所采用的工艺为烧结工艺。
18.如权利要求17所述的封装方法，其特征在于，所述烧结工艺的参数包括：工艺温度为70℃至120℃，工艺时间为10分钟至60分钟。
19.如权利要求1所述的封装方法，其特征在于，所述OLED结构为硅基OLED结构。
20.一种封装结构，其特征在于，包括：
线路基板，所述线路基板具有键合面；
载体晶圆，倒置键合于所述线路基板上，所述载体晶圆包括衬底、位于所述衬底上的介质层、以及位于所述介质层内的第一互连金属层，所述衬底朝向所述线路基板，且所述衬底朝向所述线路基板的表面为背面，与所述背面相对的介质层顶部表面为正面；
硅穿孔，沿所述背面指向所述正面的方向贯穿所述衬底和部分厚度的介质层，并露出所述第一互连金属层；
位于所述背面的焊盘，所述焊盘与所述第一互连金属层实现电连接；
OLED结构，位于所述正面上；
低温键合结构，位于所述焊盘与所述键合面之间，所述低温键合结构适于工艺温度小于或等于120℃的键合工艺。
21.如权利要求20所述的封装结构，其特征在于，所述封装结构还包括：第一绝缘层，位于所述硅穿孔的侧壁和所述背面；
第二互连金属层，覆盖所述硅穿孔底部的第一互连金属层以及部分第一绝缘层，露出所述背面的部分第一绝缘层；
第二绝缘层，覆盖部分所述第二互连金属层以及所述第二互连金属层露出的第一绝缘层，其中，所述第二绝缘层露出的第二互连金属层作为所述焊盘。
22.如权利要求21所述的封装结构，其特征在于，所述第一绝缘层的材料为氧化硅、氮化硅、氮氧化硅或聚酰亚胺，所述第二绝缘层的材料为氧化硅、氮化硅、氮氧化硅或聚酰亚胺。
23.如权利要求20所述的封装结构，其特征在于，所述低温键合结构为纳米银浆焊球。
24.如权利要求20所述的封装结构，其特征在于，所述OLED结构为硅基OLED结构。
CN201710669837.9A 2017-08-08 2017-08-08 封装结构及其封装方法 Active CN109390373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710669837.9A CN109390373B (zh) 2017-08-08 2017-08-08 封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710669837.9A CN109390373B (zh) 2017-08-08 2017-08-08 封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN109390373A CN109390373A (zh) 2019-02-26
CN109390373B true CN109390373B (zh) 2020-09-29

Family

ID=65413116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710669837.9A Active CN109390373B (zh) 2017-08-08 2017-08-08 封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN109390373B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3915145B1 (en) 2019-08-28 2024-03-13 Yangtze Memory Technologies Co., Ltd. Semiconductor device and fabricating method thereof
US11244996B2 (en) * 2020-04-27 2022-02-08 Facebook Technologies, Llc Micro OLEDs having narrow bezel
CN113763877A (zh) * 2021-08-26 2021-12-07 南京观海微电子有限公司 一种硅基oled显示矩阵和驱动电路分开的制作方法
CN115014595A (zh) * 2022-06-21 2022-09-06 绍兴中芯集成电路制造股份有限公司 压力传感器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898713A (zh) * 2004-05-13 2007-01-17 株式会社爱发科 显示装置以及显示装置的制造方法
US20100308443A1 (en) * 2009-06-08 2010-12-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interconnect Structure with TSV Using Encapsulant for Structural Support
CN205303466U (zh) * 2016-01-15 2016-06-08 京东方科技集团股份有限公司 一种柔性显示基板、显示装置
CN106057733A (zh) * 2015-04-16 2016-10-26 英特希尔美国公司 晶圆级光电子器件封装及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898713A (zh) * 2004-05-13 2007-01-17 株式会社爱发科 显示装置以及显示装置的制造方法
US20100308443A1 (en) * 2009-06-08 2010-12-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interconnect Structure with TSV Using Encapsulant for Structural Support
CN106057733A (zh) * 2015-04-16 2016-10-26 英特希尔美国公司 晶圆级光电子器件封装及其制造方法
CN205303466U (zh) * 2016-01-15 2016-06-08 京东方科技集团股份有限公司 一种柔性显示基板、显示装置

Also Published As

Publication number Publication date
CN109390373A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN111108613B (zh) Led单元、图像显示元件及其制造方法
CN109390373B (zh) 封装结构及其封装方法
US20180145236A1 (en) Package structure for light emitting device
WO2020221120A1 (zh) 阵列基板、显示面板及微型led的转移方法
TWI747127B (zh) 晶片封裝結構及其製造方法
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
US7879711B2 (en) Stacked structures and methods of fabricating stacked structures
TWI673863B (zh) 微led顯示器及其製造方法
US9035461B2 (en) Packaged semiconductor devices and packaging methods
US10790267B2 (en) Light emitting element for pixel and LED display module
EP2390935B1 (en) Semiconductor light emitting device and method for manufacturing same
JP2018538554A (ja) 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
TW201843830A (zh) 直接接合的ｌｅｄ陣列及應用
CN105374693A (zh) 半导体封装件及其形成方法
KR102618460B1 (ko) 반도체 패키지 및 그 제조 방법
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US20110284887A1 (en) Light emitting chip package and method for forming the same
CN109300932B (zh) Led显示器及其制作方法
TW201517256A (zh) 半導體裝置與其形成方法與影像感測裝置
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
US20170104027A1 (en) Light-emitting device and manufacturing method of a display
CN114899204B (zh) 微型led器件制备方法、微型led器件以及显示装置
US20220149141A1 (en) Display device and manufacturing method thereof
JP2022530370A (ja) 発光ダイオードディスプレイパネル、それを有するディスプレイ装置及びそれを製造する方法
CN110429098B (zh) 一种显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191030

Address after: 201206 Shanghai, Pudong New Area, China (Shanghai) free trade zone, new Jinqiao Road, No. 13, building 2, floor 27

Applicant after: Shanghai Shiou Photoelectric Technology Co.,Ltd.

Address before: 201206 6 building, 45 Jinhai Road, Pudong New Area, Shanghai, 1000

Applicant before: SEEYA INFORMATION TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 201206 Shanghai, Pudong New Area, China (Shanghai) free trade zone, new Jinqiao Road, No. 13, building 2, floor 27

Patentee after: Shanghai Shiya Technology Co.,Ltd.

Address before: 201206 Shanghai, Pudong New Area, China (Shanghai) free trade zone, new Jinqiao Road, No. 13, building 2, floor 27

Patentee before: Shanghai Shiou Photoelectric Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20190226

Assignee: Vision Technology Co.,Ltd.

Assignor: Shanghai Shiya Technology Co.,Ltd.

Contract record no.: X2023310000037

Denomination of invention: Packaging structure and packaging method

Granted publication date: 20200929

License type: Exclusive License

Record date: 20230321

EE01 Entry into force of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: Vision Technology Co.,Ltd.

Assignor: Shanghai Shiya Technology Co.,Ltd.

Contract record no.: X2023310000037

Date of cancellation: 20240319

EC01 Cancellation of recordation of patent licensing contract