WO2016121258A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2016121258A1
WO2016121258A1 PCT/JP2015/085171 JP2015085171W WO2016121258A1 WO 2016121258 A1 WO2016121258 A1 WO 2016121258A1 JP 2015085171 W JP2015085171 W JP 2015085171W WO 2016121258 A1 WO2016121258 A1 WO 2016121258A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting element
layer
display device
light
Prior art date
Application number
PCT/JP2015/085171
Other languages
English (en)
French (fr)
Inventor
利昭 長谷川
青柳　健一
信達 荒木
毅 城野
勝則 大坪
賢哉 萩本
保宏 水間
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2016571817A priority Critical patent/JP6761351B2/ja
Priority to CN202010372090.2A priority patent/CN111477592B/zh
Priority to CN201580074094.XA priority patent/CN107210016B/zh
Priority to CN202010372050.8A priority patent/CN111477591B/zh
Priority to US15/544,585 priority patent/US10998300B2/en
Publication of WO2016121258A1 publication Critical patent/WO2016121258A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present disclosure relates to a display device in which a light emitting element and a driving element are mixedly mounted in a pixel.
  • Patent Document 1 a display device in which a light emitting element and a driving IC (Integrated Circuit) for driving the light emitting element are mixedly mounted in one pixel has been developed (for example, Patent Document 1).
  • various semiconductor elements such as a light emitting element and a driving IC are formed and sealed on a temporary substrate, and thereafter, the elements are connected using a transfer technique, a TSV technique, or the like.
  • the element substrate thus formed is mounted on a printed board such as an interposer.
  • the distance between the light emitting element and the driving IC is narrowed, and a part of the light emitted from the light emitting element is easily damaged (obstructed) by the driving IC.
  • the viewing angle is narrowed and the display performance is deteriorated.
  • a display device that can achieve downsizing while suppressing deterioration of display performance in an element structure including a light emitting element and a driving element.
  • a display device includes a first wiring layer and an element portion including a plurality of pixels on a substrate, and the element portion includes one or more light-emitting elements in each pixel.
  • a light-emitting element portion including a light-emitting surface; and a driving element that drives the light-emitting element portion and is electrically connected to the light-emitting element portion through the first wiring layer.
  • An end portion of the light emitting surface of the light emitting element portion is arranged at the same height as the upper end portion of the driving element or at a position higher than the upper end portion.
  • a first wiring layer and an element portion including a plurality of pixels are provided over a substrate, and the element portion includes one or more light-emitting elements in each pixel.
  • a light-emitting element portion including the drive element Since the end of the light emitting surface of the light emitting element is disposed at the same height as the upper end of the driving element or higher than the upper end, the light emitted from the light emitting element is reflected at the upper end of the driving element. It becomes difficult to get rid of.
  • the first wiring layer and the element unit including a plurality of pixels are provided on the substrate, and the element unit includes one or a plurality of light emitting elements in each pixel.
  • a light emitting element portion including an element and a drive element that drives the light emitting element portion and is electrically connected to the light emitting element portion through a first wiring layer are provided.
  • the light emitting surface of the light emitting element portion is arranged at the same height as the upper end portion of the driving element or higher than the upper end portion, so that the light emitted from the light emitting element portion is scattered and the viewing angle is narrowed. This can be suppressed. Therefore, in an element structure including a light emitting element and a driving element, it is possible to realize a reduction in size while suppressing deterioration in display performance.
  • FIG. 3 is a schematic diagram illustrating a schematic configuration of a display device according to a first embodiment of the present disclosure.
  • FIG. It is a schematic diagram showing the example of a structure of the element part shown in FIG.
  • FIG. 3 is a cross-sectional view illustrating an example of mounting the element unit illustrated in FIGS. 1 and 2.
  • FIG. 3 is a schematic diagram showing a method for forming the element portion shown in FIG. 2 in the order of steps.
  • It is a schematic diagram which shows the process following FIG. 4A.
  • FIG. 4B It is a schematic diagram which shows the process of following FIG. 4B.
  • FIG. 4D It is a schematic diagram which shows the process following FIG. 4E.
  • FIG. 10 is a schematic diagram for explaining an operation of an element unit according to Comparative Example 1.
  • FIG. It is a schematic diagram for demonstrating the effect
  • FIG. 8B It is a schematic diagram which shows the process of following FIG. 8B.
  • FIG. 8C It is a schematic diagram which shows the process of following FIG. 8D.
  • FIG. 11A It is a schematic diagram which shows the process of following FIG. 11B. It is a schematic diagram which shows the process following FIG. 11C. It is a schematic diagram which shows the process of following FIG. 11D. It is a schematic diagram which shows the process of following FIG. 11E. It is a schematic diagram showing the structure of the element part which concerns on 4th Embodiment of this indication.
  • FIG. 12A It is a schematic diagram which expanded a part of FIG. 12A. It is a schematic diagram which shows the formation method of the element part shown in FIG. 12 in order of a process. It is a schematic diagram which shows the process of following FIG. 13A. It is a schematic diagram which shows the process following FIG. 13B. It is a schematic diagram which shows the process of following FIG. 13C. It is a schematic diagram which shows the process of following FIG. 13D. It is a schematic diagram which shows the process of following FIG. 13E. It is a schematic diagram which shows the process of following FIG. 13F. It is a schematic diagram which shows the process of following FIG. 13G. It is a schematic diagram which shows the process of following FIG. 13H. It is a schematic diagram which shows the process following FIG.
  • FIG. 15 is a schematic diagram illustrating a method of forming the element portion illustrated in FIG. 14 in the order of steps. It is a schematic diagram which shows the process of following FIG. 15A. It is a schematic diagram which shows the process following FIG. 15B. It is a schematic diagram which shows the process of following FIG. 15C. It is a schematic diagram which shows the process of following FIG. 15D. 10 is a schematic diagram for explaining an operation of an element unit according to Comparative Example 1. FIG. It is a schematic diagram for demonstrating the effect
  • FIG. 19 is a schematic diagram showing a method of forming the element part shown in FIG. 18 in the order of steps. It is a schematic diagram which shows the process of following FIG. 20A. It is a schematic diagram which shows the process following FIG. 20B. It is a schematic diagram which shows the process of following FIG. 20C. It is a schematic diagram which shows the process following FIG. 20D.
  • FIG. 22 is a schematic diagram illustrating a method of forming the element portion illustrated in FIG. 21 in the order of steps. It is a schematic diagram which shows the process of following FIG. 22A.
  • 10 is a schematic diagram illustrating a configuration of an element unit according to Modification 1.
  • FIG. 25 is a schematic plan view illustrating a main configuration of the element unit illustrated in FIG. 24.
  • FIG. 27 is a schematic diagram showing a method of forming the element portion shown in FIG. 26 in the order of steps. It is a schematic diagram which shows the process of following FIG. 27A. It is a schematic diagram which shows the process following FIG. 27B. It is a schematic diagram which shows the process of following FIG. 27C.
  • FIG. 10 is a schematic diagram illustrating a configuration of an element unit according to Modification 2-1. 10 is a schematic diagram illustrating a configuration of an element unit according to Modification 2-2.
  • FIG. FIG. 10 is a schematic diagram illustrating a configuration of an element unit according to Modification 2-3.
  • First embodiment an example of a display device in which an insulating film is formed under a light emitting element and has a light emitting surface at a position higher than a driving element
  • Second embodiment an example of a display device in which a driving element is formed in a recess and has a light emitting surface at a position higher than the driving element
  • Third Embodiment Example of display device in which a high refractive index layer covering a light emitting element is provided and a light emitting surface is provided at a position higher than a driving element 4).
  • FIG. 1 illustrates an overall configuration of a display device (display device 1) according to a first embodiment of the present disclosure.
  • FIG. 2 schematically illustrates an example of the configuration of the element unit 10A.
  • the element portion 10 ⁇ / b> A is formed not on the first substrate 10 but on the temporary substrate (second substrate 110) before peeling (before forming the rewiring layer 15) via the adhesive layer (peeling layer 120).
  • the state is shown.
  • FIG. 3 is a cross-sectional view illustrating a configuration example in a state where the element unit 10 ⁇ / b> A is mounted on the first substrate 10.
  • the display device 1 includes a light-emitting element unit 11 including one or a plurality of light-emitting elements 11R, 11G, and 11B (the light-emitting element 11a is used when there is no need for distinction), and a drive element that drives the light-emitting element unit 11
  • Reference numeral 12 denotes a light emitting device mixedly mounted in one pixel.
  • the element portion 10 ⁇ / b> A including the light emitting element 11 a and the driving element 12 is mounted on the first substrate 10 via the rewiring layer 15 and the joint portion 14.
  • the element portion 10 ⁇ / b> A is formed on a temporary substrate (not shown), for example, and then a rewiring layer 15 is formed using a transfer technique, a TSV technique, and the like, and wiring connection between elements is performed.
  • the first substrate 10 is composed of a printed circuit board such as an interposer, for example. 10 A of element parts are peeled from a temporary board
  • FIG. The first substrate 10 corresponds to a specific example of “substrate” of the present disclosure.
  • the light emitting element unit 11 includes, for example, light emitting elements 11R, 11G, and 11B that emit red (R), green (G), and blue (B) color lights.
  • Each of these light emitting elements 11R, 11G, and 11B is composed of, for example, a light emitting diode (LED) chip, and is arranged in the element portion 10A.
  • the light emitting elements 11R, 11G, and 11B are formed with a width of, for example, about several ⁇ m or more and several hundreds of ⁇ m or less, and are arranged at a narrow interval.
  • the driving element 12 is a driving IC, and is formed by, for example, a silicon (Si) layer (Si layer 12a) including an IC chip and, for example, BEOL (Back-End-of-Line) technology as shown in FIG. A multilayer wiring layer (wiring layer 12b) is included.
  • the drive element 12 is arranged side by side with the light emitting element part 11 in the element part 10A. The distance between the driving element 12 and the light emitting element 11a is also narrow.
  • the light emitting element unit 11 and the driving element 12 are sealed with a sealing layer 13.
  • the sealing layer 13 is composed of, for example, an inorganic insulating film such as a silicon oxide film and a silicon nitride film, and may be a single layer film or a laminated film. An interlayer insulating film may be included. Further, the light emitting element 11a and the driving element 12 are bonded to the base layer (the insulating film 15s, the transparent insulating film 130, the wiring layer 16, or the like) by the adhesive layers 14A and 14B.
  • the joint 14 is for soldering the rewiring layer 15 and the first substrate 10 together.
  • the joint portion 14 is made of an alloy containing, for example, tin (Sn), copper (Cu), silver (Ag), and the like.
  • the rewiring layer 15 includes, for example, a wiring that electrically connects each light emitting element 11a of the light emitting element section 11 and the driving element 12, a wiring that electrically connects the light emitting element 11a and the joint section 14, and a driving element.
  • 12 is a multilayer wiring layer including wirings that electrically connect 12 and the joints 14.
  • the rewiring layer 15 is formed adjacent to the element part 10A through a peeling process after the element part 10A is formed.
  • the rewiring layer 15 corresponds to a specific example of “first wiring layer” of the present disclosure.
  • the end e1 of the light emitting surface of the light emitting element part 11 is the same as the upper end part e2 of the driving element 12, or the upper end part. It is arranged at a position higher than e2.
  • the upper surface (for example, the upper surface of the light emitting diode chip) of the light emitting element 11a constituting the light emitting element unit 11 is the light emitting surface S1
  • the end e1 of the light emitting surface S1 is the upper end e2 of the driving element 12.
  • an insulating film 15s (first insulating film) is formed under the light emitting element 11a (on the second substrate 110 (first substrate 10) side of the light emitting element 11a).
  • An insulating film 15s is formed).
  • the sum of the thickness of the insulating film 15s and the thickness of the light emitting element 11a is equal to or greater than the thickness of the driving element 12.
  • the insulating film 15s is made of a transparent resin such as silicone, acrylic, polyimide, or epoxy.
  • the insulating film 15s may be made of an inorganic transparent material such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.
  • the height p2 of the light emitting surface S1 can be adjusted by setting the thickness of the insulating film 15s.
  • the element unit 10A of the display device 1 can be formed as follows, for example. 4A to 4F are schematic views showing the method of forming the element portion 10A in the order of steps.
  • a peeling layer 120 and a transparent insulating film 130 are formed in this order on the second substrate 110.
  • an insulating film 15s is formed in a selective region on the transparent insulating film 130 by etching using, for example, a photolithography method.
  • the side surface of the insulating film 15s is processed to have a tapered shape 15a.
  • the wiring layer 16 is formed.
  • the taper shape 15a of the insulating film 15s can prevent the wiring layer 16 from being disconnected.
  • the wiring layer 16 is omitted in FIG. 2 for simplicity.
  • an adhesive layer 14A is formed in a region on the insulating film 15s, and an adhesive layer 14B is formed in a selective region on the transparent insulating film 130.
  • the light emitting element 11a and the driving element 12 are bonded (transferred) onto the adhesive layers 14A and 14B, respectively.
  • the sealing layer 13 is formed so as to cover the light emitting element portion 11 (light emitting element 11 a) and the driving element 12. In this way, the element portion 10A is formed.
  • the display device 1 shown in FIG. 1 can be manufactured by forming the rewiring layer 15 and the bonding portion 14 on the transparent insulating film 130 side of the element portion 10A and soldering on the first substrate 10. it can.
  • a video voltage is supplied to each pixel from a drive circuit (not shown) based on a video signal input from the outside. As a result, each pixel is driven to display an image.
  • the light emitting element portion 11 including the light emitting element 11a and the driving element 12 for driving the light emitting element portion 11a are mixedly arranged in one pixel. For this reason, the distance between the light emitting element 11a and the driving element 12 is relatively narrow. In particular, when the miniaturization is advanced, the light emitting element 11a and the driving element 12 are arranged in a close range of several ⁇ m to several hundred ⁇ m.
  • FIG. 5 shows the structure of the element portion 101A according to Comparative Example 1.
  • the light emitting element 105 is disposed on the transparent insulating film 103 via the adhesive layer 104A, and the driving element 106 is disposed via the adhesive layer 104B.
  • the light emitting element 105 is smaller in size than the driving element 106.
  • the light emitting surface s100 is disposed at a position lower than the upper end portion e102 of the driving element 106.
  • the end e1 of the light emitting surface S1 of the light emitting element unit 11 is the same as or higher than the upper end e2 of the drive element 12. Placed in position. Specifically, an insulating film 15s is provided on the substrate side of the light emitting element 11a. Thereby, the emitted light from the light emitting element part 11 (light emitting element 11a) is hard to be blocked
  • FIG. 7 schematically illustrates a configuration of an element unit (element unit 10B) according to the second embodiment of the present disclosure. 7 shows a state in which the element portion 10B is formed on the second substrate 110 via the release layer 120.
  • the light emitting element portion 11 (light emitting element 11a) and the drive element 12 are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment.
  • the element portion 10 ⁇ / b> B is mounted on the first substrate 10 via the rewiring layer 15 and the joint portion 14.
  • the light emitting element portion 11 includes a light emitting element 11 a, and the light emitting element 11 a and the driving element 12 are covered with the sealing layer 13.
  • the end e1 of the light emitting surface S1 of the light emitting element unit 11 is disposed at the same position as the upper end e2 of the drive element 12 or higher than the upper end e2.
  • the height p1 of the end e1 of the light emitting surface S1 is higher than the height p2 of the upper end e2 of the drive element 12.
  • the present embodiment is different from the first embodiment in that the drive element 12 is disposed at a position lower than the light emitting element 11a.
  • an opening or a recess
  • the driving element 12 is bonded to the opening via an adhesive layer 14B.
  • the light emitting element 11a is bonded to a selective region on the transparent insulating film 130 via an adhesive layer 14A.
  • the element part 10B can be formed as follows, for example. 8A to 8F are schematic views showing the method of forming the element portion 10A in the order of steps.
  • a release layer 120 and a transparent insulating film 130 are formed in this order on the second substrate 110.
  • an opening H1 is formed in a selective region on the transparent insulating film 130 by etching using, for example, a photolithography method.
  • the side surface of the opening H1 is processed so as to have a tapered shape H1a.
  • the wiring layer 17 is formed.
  • the taper shape H1a of the opening H1 can prevent the wiring layer 17 from being disconnected.
  • the wiring layer 17 is omitted in FIG. 7 for simplicity.
  • an adhesive layer 14A is formed in a selective region on the transparent insulating film 130, and an adhesive layer 14B is formed in the opening H1.
  • the light emitting element 11a and the driving element 12 are bonded to the adhesive layers 14A and 14B, respectively.
  • the sealing layer 13 is formed so as to cover the light emitting element portion 11 (light emitting element 11 a) and the driving element 12. In this way, the element portion 10B is formed.
  • the second substrate 110 is separated from the transparent insulating film 130 by the peeling layer 120.
  • a rewiring layer 15 and a joining portion 14 are formed on the transparent insulating film 130 side of the element portion 10B and soldered onto the first substrate 10 to produce a display device as shown in FIG. Can do.
  • the end e1 of the light emitting surface S1 of the light emitting element portion 11 is the upper end portion of the driving element 12. It is arranged at the same position as e2 or higher than the upper end e2. Specifically, an opening (or a recess) is formed in a selective region of the transparent insulating film 130, and the driving element 12 is provided in this opening portion. Thereby, the emitted light from the light emitting element part 11 (light emitting element 11a) becomes difficult to be interrupted by the drive element 12, and it can suppress that a viewing angle narrows. Therefore, an effect equivalent to that of the first embodiment can be obtained.
  • FIG. 9 schematically illustrates a configuration of an element unit (element unit 10C) according to the third embodiment of the present disclosure.
  • FIG. 9 shows a state in which the element portion 10 ⁇ / b> C is formed on the second substrate 110 via the release layer 120.
  • the light emitting element portion (light emitting element portion 20) and the driving element 12 are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment.
  • the element portion 10 ⁇ / b> C is mounted on the first substrate 10 via the rewiring layer 15 and the joint portion 14.
  • the light emitting element portion 20 includes the light emitting element 11 a, and the light emitting element portion 20 and the driving element 12 are covered with the sealing layer 13.
  • the end portion (end portion e3) of the light emitting surface (light emitting surface S2) of the light emitting element portion 11 is the same as or higher than the upper end portion e2 of the driving element 12. Is arranged.
  • the light emitting element portion 20 is different from the first embodiment in that the light emitting element portion 20 includes the light emitting element 11a and the high refractive index layer 18 covering the light emitting element 11a. Yes. Further, the upper surface of the high refractive index layer 18 forms a light emitting surface S2, and an end e3 of the light emitting surface S2 is disposed at a height equal to or higher than the upper end e2 of the driving element 12.
  • the high refractive index layer 18 is formed to cover the upper surface and side surfaces of the light emitting element 11a.
  • the high refractive index layer 18 is made of a material having a higher refractive index than that of the sealing layer 13.
  • the constituent material of the high refractive index layer 18 is, for example, a resin such as acrylic, epoxy, or polyimide containing at least one of sulfur (S) and phosphorus (P), or a resin containing nanoparticles such as TiO 2. Can be mentioned.
  • FIG. 10 is a schematic diagram for explaining the design parameters of the high refractive index layer 18.
  • the material and thickness of the high refractive index layer 18 are desirably set so as to satisfy the following conditional expression (A), for example.
  • n0 is the refractive index of the sealing layer 13
  • n1 is the refractive index of the high refractive index layer 18
  • L1 is the thickness of the high refractive index layer 18 facing the side surface of the light emitting element 11a
  • H1 is the light emitting surface of the light emitting element 11a ( The thickness of the high refractive index layer 18 facing the upper surface).
  • L1 ⁇ L2 and H LED> H IC magnitude relationship is established. n0 / n1 ⁇ L1 / (H1 2 + L1 2 ) 1/2 (A)
  • the element portion 10C can be formed as follows, for example. 11A to 11F are schematic views showing the method of forming the element portion 10C in the order of steps.
  • a release layer 120 and a transparent insulating film 130 are formed in this order on the second substrate 110.
  • the wiring layer 19 is patterned on the transparent insulating film 130.
  • adhesive layers 14A and 14B are formed in selective regions on the transparent insulating film 130, respectively.
  • the wiring layer 19 is omitted in FIG. 10 for simplicity.
  • the light emitting element 11a and the driving element 12 are bonded to the adhesive layers 14A and 14B, respectively.
  • the high refractive index layer 18 is formed so as to cover the light emitting element 11a.
  • the sealing layer 13 is formed so as to cover the light emitting element portion 20 (the light emitting element 11 a and the high refractive index layer 18) and the driving element 12. In this way, the element portion 10C is formed.
  • the second substrate 110 is separated from the transparent insulating film 130 by the release layer 120.
  • a rewiring layer 15 and a joining portion 14 are formed on the transparent insulating film 130 side of the element portion 10C and soldered onto the first substrate 10 to produce the display device as shown in FIG. Can do.
  • the end e3 of the light emitting surface S2 of the light emitting element portion 20 is the upper end portion of the driving element 12. It is arranged at the same position as e2 or higher than the upper end e2.
  • a high refractive index layer 18 is formed so as to cover the light emitting element 11a, and an end e3 of the upper surface (light emitting surface S2) of the high refractive index layer 18 is the driving element 12. It is arrange
  • FIG. 12A schematically illustrates the configuration of an element unit (element unit 10D) according to the fourth embodiment of the present disclosure.
  • FIG. 12B is an enlarged view of a part of the element unit 10D.
  • the light emitting element portion 11 (light emitting element 11a) and the driving element (driving element 21) are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment.
  • the element unit 10 ⁇ / b> D is mounted on the first substrate 10 via the rewiring layer 15 and the bonding unit 14.
  • the end e1 of the light emitting surface S1 of the light emitting element unit 11 is the same as the upper end e2 of the drive element 21 or higher than the upper end e2. Is arranged.
  • the element portion 10D of the present embodiment is different from the first embodiment in that the light emitting element 11a is embedded in a part of the drive element 21.
  • the drive element 21 has a recess H2 (second recess) in a selective region, and the light emitting element 11a is formed in the recess H2.
  • a SiN film 22 (third insulating film) is formed on the bottom surface of the recess H2 as a base layer of the light emitting element 11a.
  • the height of the light emitting surface S1 can be adjusted by the thickness of the SiN film 22.
  • the element portion 10D can be formed as follows, for example. 13A to 13K are schematic views showing the method of forming the element portion 10D in the order of steps.
  • a drive element 21 made of a silicon chip or the like is formed.
  • the recess H2 is formed in the drive element 21.
  • the SiN film 22 is formed on the bottom surface of the recess H2 so as to have a predetermined thickness.
  • the light emitting element 11a is transferred, and the wiring layer 23 is formed. This wiring layer 23 is omitted in FIG. 12A for simplicity. Subsequently, as illustrated in FIG.
  • an interlayer insulating film 140 is formed so as to cover the driving element 21 and the light emitting element 11a, and then the interlayer insulating film 140 is planarized as illustrated in FIG. 13F. In this way, the element portion 10D in which the light emitting element portion 11 is embedded in the drive element 21 is formed.
  • the counter substrate 141 is bonded to the side of the interlayer insulating film 140 of the driving element 21 via an adhesive layer.
  • the Si substrate of the drive element 21 is thinned.
  • a through hole H3 is formed by TSV.
  • the wiring layer 21a1 is formed so as to fill the through hole H3.
  • solder is formed on the wiring layer 21a1.
  • the end e1 of the light emitting surface S1 of the light emitting element portion 11 is the upper end portion of the driving element 21. It is arranged at the same position as e2 or higher than the upper end e2.
  • the light emitting element 11 a is embedded in a recess H ⁇ b> 2 formed in the driving element 21, and the height of the light emitting surface S ⁇ b> 1 can be adjusted by the thickness of the SiN film 22. Thereby, the emitted light from the light emitting element part 11 (light emitting element 11a) becomes difficult to be interrupted by the drive element 21, and it can suppress that a viewing angle becomes narrow. Therefore, an effect equivalent to that of the first embodiment can be obtained.
  • FIG. 14 schematically illustrates the configuration of an element unit (element unit 10E) according to the fifth embodiment of the present disclosure.
  • FIG. 14 shows a state in which the element portion 10E is formed on the second substrate 110 via the peeling layer 120.
  • the light emitting element portion (light emitting element 11a) and the driving element (driving element 31) are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment. Yes.
  • the element portion 10 ⁇ / b> E is mounted on the first substrate 10 via the rewiring layer 15 and the joint portion 14. Furthermore, also in the element part 10E, the light emitting element 11a and the drive element 31 are covered with the sealing layer 13.
  • the drive element 31 has a tapered shape 31c.
  • the drive element 31 is covered with a light shielding film 32 and an antireflection film 33.
  • a BEOL wiring layer 31a and a Si layer 31b including a silicon chip are stacked, and the Si layer 31b of these has a tapered shape 31c.
  • the element unit 10E as described above can be formed, for example, as follows. 15A to 15E are schematic views showing the method of forming the element portion 10E in the order of steps.
  • a photoresist film 150 is formed in a predetermined pattern on the drive element 31 composed of the wiring layer 31a and the Si layer 31b.
  • a guard ring layer 153 (a laminated film of a light shielding film and an antireflection film) is formed in advance on the wiring layer 31a.
  • the Si layer 31b is processed by etching.
  • the taper shape 31c is formed.
  • a light shielding film 32 and an antireflection film 33 are formed so as to cover the formed tapered shape 31c.
  • a photoresist film 151 is formed on the antireflection film 33 in a predetermined pattern.
  • a part of each of the light shielding film 32 and the antireflection film 33 and a part of the wiring layer 31a are removed by etching using the photoresist film 151.
  • the drive element 31 as shown in FIG. 14, the light shielding film 32, and the antireflection film 33 are formed.
  • the sealing layer 13 is formed so as to cover the light emitting element 11 a and the driving element 31. In this way, the element portion 10E is formed.
  • the substrate facing the second substrate 110 is bonded with the element portion 10E interposed therebetween, and then the second substrate 110 is separated from the transparent insulating film 130 by the release layer 120.
  • a rewiring layer 15 and a joining portion 14 are formed on the transparent insulating film 130 side of the element portion 10E, and soldered onto the first substrate 10, thereby producing a display device as shown in FIG. Can do.
  • FIG. 16 shows the structure of the element portion 101A according to Comparative Example 1.
  • the light emitting element 105 is disposed on the transparent insulating film 103 via the adhesive layer 104A
  • the driving element 106 is disposed via the adhesive layer 104B.
  • the light emitting surface s ⁇ b> 100 is disposed at a position lower than the upper end part e ⁇ b> 102 of the driving element 106.
  • Comparative Example 1 not only the viewing angle is narrowed due to the above-described damage, but also the light L101 leaked from the light emitting element 105 enters the driving element 106 (X2), and the characteristics of the transistors and the like constituting the IC Will be affected.
  • the driving element 106 X2
  • the characteristics of the transistors and the like constituting the IC Will be affected.
  • the element portion 101A is mounted on a printed circuit board or the like, part of the leaked light from the light emitting element 105 is incident on the driving element 106, causing deterioration in transistor characteristics.
  • the display quality may be deteriorated by the reflected light.
  • the drive element 31 has the tapered shape 31c, so that the emitted light from the light emitting element 11a is not easily blocked by the drive element 31, and the viewing angle is increased. Narrowing can be suppressed. Further, by covering the driving element 31 and having the light shielding film 32 and the antireflection film 33, it is possible to suppress light incident on the driving element 31 and light reflection on the side surface of the driving element 31. Therefore, it is possible to obtain the same effect as that of the first embodiment, and it is possible to suppress deterioration in characteristics in the driving element 31 and deterioration in display quality due to reflected light.
  • light sag can be suppressed by the tapered shape 31c, but any one of the first to third embodiments described above is adopted, and the light emitting surface of the light emitting element unit 11 is used.
  • the end e1 of S1 may be disposed at the same position as the upper end e2 of the drive element 12 or higher than the upper end e2.
  • FIG. 18 schematically illustrates a configuration of an element unit (element unit 10F) according to the sixth embodiment of the present disclosure.
  • FIG. 18 shows a state in which the element portion 10F is formed on the second substrate 110 via the peeling layer 120.
  • the light emitting element portion (light emitting element 11a) and the driving element (driving element 34) are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment. Yes.
  • the element portion 10 ⁇ / b> F is mounted on the first substrate 10 via the rewiring layer 15 and the joint portion 14. Further, also in the element portion 10 ⁇ / b> F, the light emitting element 11 a and the driving element 34 are covered with the sealing layer 13.
  • the drive element 34 has a tapered shape 34c as in the fifth embodiment.
  • the drive element 34 is covered with a light shielding film 35.
  • a BEOL wiring layer 34a and a Si layer 34b including a silicon chip are stacked.
  • the wiring layer 34a and the Si layer 31b have a tapered shape 34c, and a cross section of the driving element 34 is obtained.
  • the shape has a trapezoidal shape.
  • both the Si layer 34b and the wiring layer 34a may have a tapered shape.
  • only the light shielding film 35 may be provided so as to cover the driving element 34 and not provide the antireflection film 33.
  • the case where the antireflection film 33 is formed as in the fifth embodiment is preferable because the deterioration in display quality can be suppressed.
  • the drive element 34 since the drive element 34 has the tapered shape 34c, the light emitted from the light emitting element 11a is not easily blocked by the drive element 34, and the viewing angle is narrowed. This can be suppressed.
  • the light incident on the drive element 34 can be suppressed by covering the drive element 34 and including the light shielding film 35. Therefore, the same effect as that of the first embodiment can be obtained, and the characteristic deterioration in the drive element 31 can be suppressed.
  • an antireflection film may be further formed as in the fifth embodiment.
  • the light swaying can be suppressed by the tapered shape 34c, but any one of the first to third embodiments described above is adopted, and the light emitting surface of the light emitting element unit 11 is used.
  • the end e1 of S1 may be disposed at the same position as the upper end e2 of the drive element 12 or higher than the upper end e2.
  • the taper shapes of the element portions 10E and 10F of the fifth and sixth embodiments can be formed as follows, for example.
  • 19A to 19C are schematic views showing the method of forming the element portion according to the comparative example 2 in the order of steps.
  • 20A to 20G are schematic views showing a method for forming a tapered shape in the order of steps.
  • description will be made by taking the element portion 10E shown in FIG. 14 as an example.
  • Comparative Example 2 As shown in FIGS. 19A and 19B, a part of the Si layer 1012 out of the wiring layer 1011 made of BEOL and the Si layer 1012 is etched using the photoresist film 1015 (for example, This is selectively removed by dry etching. Thereby, the taper shape 31c is formed. Thereafter, as shown in FIG. 19C, the photoresist film 1015 is removed. A light shielding film (Ti) 1014 is formed on the Si layer 1012 via a transparent insulating film 1013. In the Si processing of Comparative Example 2, since dry processing is used, the coverage of the Si side surface after processing is poor, and there is room for improvement in light shielding properties.
  • a taper shape may be formed in the Si layer 34b. That is, first, as shown in FIGS. 20A and 20B, wet processing using, for example, an alkaline etchant is performed using a mask 152 made of, for example, SiN. Thereafter, as shown in FIG. 20C, wet processing using, for example, an acid-based etchant is performed, and the mask 152 is removed. Subsequently, as shown in FIGS. 20D and 20E, wet processing using, for example, an acid-based etchant is performed, and the upper portion (the ridge portion) of the Si layer 34b is selectively removed. Thereafter, as shown in FIGS.
  • the transparent insulating film 36 and the light shielding film 35 are formed in this order so as to cover the Si layer 34b.
  • the Si layer 34b has a tapered shape, the coverage of the light shielding film 35 is improved as compared with the comparative example 2. Sufficient light shielding properties can be obtained.
  • FIG. 21 schematically illustrates the configuration of an element unit (element unit 10G) according to the seventh embodiment of the present disclosure.
  • FIG. 21 shows a state where the element portion 10G is formed on the second substrate 110 via the release layer 120.
  • the light emitting element portion (light emitting element 11a) and the drive element 12 are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment.
  • the element portion 10 ⁇ / b> G is mounted on the first substrate 10 via the rewiring layer 15 and the joint portion 14. Further, also in the element portion 10G, the light emitting element 11a and the driving element 12 are covered with the sealing layer 13.
  • a wiring (connection wiring 37) for electrically connecting the light emitting element 11a and the driving element 12 is embedded in the sealing layer 13.
  • connection wiring 37 for electrically connecting the light emitting element 11a and the driving element 12 is embedded in the sealing layer 13.
  • no wiring for electrically connecting the light emitting element 11 a and the driving element 12 is formed in the rewiring layer 15.
  • the element portion 10G as described above can be formed, for example, as follows. 22A and 22B are schematic views showing the method of forming the element portion 10G in the order of steps.
  • the sealing layer 13 is formed so as to cover the light emitting element 11 a and the driving element 12, and then the connection hole H ⁇ b> 4 is formed in the sealing layer 13. Thereafter, as shown in FIG. 22B, the connection wiring 37 is formed so as to fill the connection hole H4. Finally, by removing a part of the surface of the formed connection wiring 37, the element portion 10G shown in FIG. 21 can be formed.
  • the second substrate 110 is separated from the transparent insulating film 130 by the peeling layer 120 after the substrate facing the second substrate 110 is bonded with the element portion 10G interposed therebetween.
  • a rewiring layer 15 and a joining portion 14 are formed on the transparent insulating film 130 side of the element portion 10G and soldered onto the first substrate 10 to produce the display device as shown in FIG. Can do.
  • connection wiring 37 that electrically connects the light emitting element 11a and the driving element 12 is embedded in the sealing layer 13, so that the connection wiring 37 functions as a light shielding film (also serves as a light shielding film). ), Light incidence on the driving element 12 can be suppressed. Therefore, an effect equivalent to that of the fifth embodiment can be obtained.
  • any one of the first to third embodiments is further adopted, and the end e1 of the light emitting surface S1 of the light emitting element unit 11 is the upper end of the driving element 12. It may be arranged at the same position as e2 or higher than the upper end e2. Thereby, the emitted light from the light emitting element part 11 (light emitting element 11a) becomes difficult to be interrupted by the drive element 12, and it can suppress that a viewing angle becomes narrow. With such a configuration, an effect equivalent to that of the first embodiment can be obtained.
  • FIG. 23 schematically illustrates the configuration of an element section (element section 10G1) according to a modification of the seventh embodiment.
  • element portion 10G1 of this modification electrical connection between the light emitting element 11a and the driving element 12 is ensured by using the connection wiring 37 and the through electrode 37a by the TSV technique. In this way, wiring connection can also be performed using the TSV technology.
  • FIG. 24 schematically illustrates a configuration of an element unit (element unit 10H) according to the eighth embodiment of the present disclosure.
  • FIG. 25 illustrates a planar configuration of a main part of the element unit 10G.
  • the light emitting element portion (light emitting element 11a) and the drive element 12 are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment.
  • the element portion 10H is mounted on the first substrate 10 (not shown in FIG. 24) via the rewiring layer 15 and the joint portion 14.
  • a seed layer 38 is formed on the drive element 12 so as to overlap with the light emitting element 11a. It is configured to intervene between the element 12 and also serve as a light shielding layer.
  • the seed layer 38 is a base layer used when metal wiring such as copper (Cu) wiring is formed by plating. Usually, a part of the seed layer (the part corresponding to the seed layer 38) to be removed after the plating is formed is covered with a photoresist or the like and used as a light shielding layer. Further, a support post 38a is formed on the outer peripheral portion of the seed layer 38 using another wiring. The seed layer 38 and the support column 38a are formed so as to surround the side surface and the upper surface of the drive element 12 as a whole.
  • the seed layer 38 and the pillars 38a are formed so as to surround the driving element 12, so that the seed layer 38 and the pillars 38a function as a light shielding layer (also serves as a light shielding layer). 12 can suppress light incidence. Therefore, an effect equivalent to that of the fifth embodiment can be obtained.
  • any one of the first to third embodiments is further adopted, and the end e1 of the light emitting surface S1 of the light emitting element unit 11 is the upper end of the driving element 12. It may be arranged at the same position as e2 or higher than the upper end e2. Thereby, the emitted light from the light emitting element portion (light emitting element 11a) is not easily blocked by the drive element 12, and the viewing angle can be prevented from being narrowed. With such a configuration, an effect equivalent to that of the first embodiment can be obtained.
  • FIG. 26 schematically illustrates a configuration of an element unit (element unit 10I) according to the ninth embodiment of the present disclosure.
  • the light emitting element portion (light emitting element 11a) and the drive element 12 are mixedly mounted in one pixel, similarly to the element portion 10A of the first embodiment.
  • the element portion 10I is mounted on the first substrate 10 (not shown in FIG. 26) via the rewiring layer 15 and the joint portion 14.
  • FIG. 26 also illustrates the lead-out wiring 142 connected to the electrode of the light emitting element 11a.
  • the element portion 10I of the present embodiment has a light shielding resin layer 39 embedded between the light emitting element 11a and the driving element 12.
  • the light shielding resin layer 39 is made of a photosensitive resin used for a black matrix, for example.
  • the light shielding resin layer 39 is preferably embedded between the light emitting elements 11a. This is because a structure having the functions of the light shielding layer and the planarization layer can be realized.
  • the element unit 10I as described above can be formed, for example, as follows.
  • 27A to 27D are schematic views showing the method of forming the element portion 10I in the order of steps.
  • 27A to 27D three light emitting elements 11R, 11G, and 11B are illustrated as the light emitting element 11a.
  • the light emitting element 11a (light emitting elements 11R, 11G, and 11B) and the driving element 12 are bonded onto the transparent insulating film 130 (transfer-formed).
  • a light shielding resin layer 39 is formed over the entire surface of the second substrate 110.
  • the light shielding resin layer 39 for example, a negative photoresist can be used.
  • the light shielding resin layer 39 remains, for example, between the light emitting element 11a and the driving element 12 and between the pixels by performing exposure and development from the back side of the second substrate 110. To do.
  • the light shielding resin layer 39 may be exposed from the surface side using a positive photoresist. In this manner, the element portion 10I as shown in FIG. 26 can be formed.
  • the light shielding resin layer 39 is formed so as to be embedded between the light emitting element 11 a and the driving element 12, whereby light incidence from the light emitting element 11 a to the driving element 12 can be suppressed. Therefore, an effect equivalent to that of the fifth embodiment can be obtained.
  • the light shielding resin layer 39 is formed between the elements, it also serves as a planarization layer, so that generation of voids can be suppressed in the subsequent manufacturing process.
  • any one of the first to third embodiments is further adopted, and the end e1 of the light emitting surface S1 of the light emitting element unit 11 is the upper end of the driving element 12. It may be arranged at the same position as e2 or higher than the upper end e2. Thereby, the emitted light from the light emitting element portion (light emitting element 11a) is not easily blocked by the drive element 12, and the viewing angle can be prevented from being narrowed. With such a configuration, an effect equivalent to that of the first embodiment can be obtained.
  • Modifications 2-1 to 2-3> the following structure may be further adopted. That is, as in Modification 2-1 shown in FIG. 28, in a layer between the second substrate 110 and the release layer 120, a region that overlaps the lead-out wiring 142 is shielded from, for example, aluminum (Al). Layer 40 may be patterned. 29, a carbon CVD film is formed under the seed layer 41 for plating the Cu wiring layer 42 on the light emitting element 11a as in the modified example 2-2 shown in FIG. You may comprise so that it may serve as well. Furthermore, as in Modification 2-3 shown in FIG. 30, the lead-out wiring 150a may be extracted from the side surface instead of being extracted from the upper surface of the light emitting elements 11R, 11G, and 11B.
  • the present disclosure has been described with reference to the embodiments and modified examples. However, the present disclosure is not limited to these embodiments and the like, and various modifications are possible.
  • the case where the light emitting element portion includes three light emitting diode chips of R, G, and B has been described as an example, but the light emitting element portion further includes light emitting diode chips of other colors.
  • the light emitting element portion instead of any of the R, G, and B light emitting diode chips, light emitting diode chips of other colors may be included.
  • the present disclosure may be configured as follows. (1) On a substrate, a first wiring layer and an element portion including a plurality of pixels are provided. The element portion is in each pixel. A light emitting element portion including one or a plurality of light emitting elements and having a light emitting surface; A driving element that drives the light emitting element part and is electrically connected to the light emitting element part via the first wiring layer; The display device is configured such that an end portion of the light emitting surface of the light emitting element portion is disposed at the same height as the upper end portion of the driving element or higher than the upper end portion.
  • a first insulating film is provided on the substrate side of the light emitting element, The display device according to (1), wherein the sum of the thickness of the first insulating film and the thickness of the light emitting element is equal to or greater than the thickness of the drive element.
  • a second insulating film having a first recess in a selective region is provided between the light emitting element portion and the driving element and the substrate; The display device according to (1) or (2), wherein the drive element is formed by being partially embedded in the first recess of the second insulating film.
  • the light emitting element section covers the light emitting element, includes the light emitting surface, and has a high refractive index layer having a higher refractive index than the sealing layer.
  • n0 Refractive index of the sealing layer
  • n1 Refractive index of the high refractive index layer
  • L1 Thickness of the high refractive index layer facing the side surface of the light emitting element
  • H1 Thickness of the high refractive index layer facing the light emitting surface of the light emitting element .
  • the drive element has a second recess in a selective region;
  • the drive element has a trapezoidal cross-sectional shape.
  • a light shielding film is formed to cover a surface of the drive element.
  • an antireflection film is formed to cover a surface of the drive element.
  • connection wiring for electrically connecting the light emitting element and the driving element;
  • the light shielding resin layer is embedded between the pixels and between the light emitting element and the driving element, and also serves as a planarization layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

　表示装置は、基板上に、第１の配線層と、複数の画素を含む素子部とを備え、素子部は、各画素内に、１または複数の発光素子を含むと共に発光面を有する発光素子部と、発光素子部を駆動すると共に、第１の配線層を介して発光素子部と電気的に接続された駆動素子とを有するものである。発光素子部の発光面の端部は、駆動素子の上端部と同じ高さか、または上端部よりも高い位置に配置されている。

Description

表示装置
　本開示は、発光素子と駆動素子とが画素内に混載して形成された表示装置に関する。
　近年、１画素内に、発光素子とこれを駆動する駆動用ＩＣ（Integrated Circuit）とが混載された表示装置が開発されている（例えば、特許文献１）。この表示装置では、発光素子や駆動用ＩＣなどの各種半導体素子は、仮基板上に形成、封止された後、転写技術やＴＳＶ技術などを用いて素子間接続がなされる。このようにして形成された素子基板が、インターポーザなどのプリント基板上に実装される。
特開２００２－１８２５８０号公報
　上記のような表示装置では、特に小型化が進むと、発光素子と駆動用ＩＣとの間隔が狭まり、発光素子から出射した光の一部が、駆動用ＩＣによってけられ（遮られ）易い。この結果、視野角が狭まり、表示性能が劣化するという問題がある。
　したがって、発光素子と駆動素子とを含む素子構造において、表示性能の劣化を抑制しつつ小型化を実現することが可能な表示装置を提供することが望ましい。
　本開示の一実施の形態の表示装置は、基板上に、第１の配線層と、複数の画素を含む素子部とを備え、素子部は、各画素内に、１または複数の発光素子を含むと共に発光面を有する発光素子部と、発光素子部を駆動すると共に、第１の配線層を介して発光素子部と電気的に接続された駆動素子とを有するものである。発光素子部の発光面の端部は、駆動素子の上端部と同じ高さか、または上端部よりも高い位置に配置されている。
　本開示の一実施の形態の表示装置では、基板上に第１の配線層と、複数の画素を含む素子部とが設けられ、素子部は、各画素内に、１または複数の発光素子を含む発光素子部と、これを駆動する駆動素子とを有する。発光素子部の発光面の端部が、駆動素子の上端部と同じ高さか、または上端部よりも高い位置に配置されることにより、発光素子部から出射した光が、駆動素子の上端部においてけられにくくなる。
　本開示の一実施の形態の表示装置によれば、基板上に第１の配線層と、複数の画素を含む素子部とが設けられ、素子部は、各画素内に、１または複数の発光素子を含む発光素子部と、これを駆動すると共に、第１の配線層を介して発光素子部と電気的に接続された駆動素子とを有する。発光素子部の発光面の端部が、駆動素子の上端部と同じ高さか、または上端部よりも高い位置に配置されることにより、発光素子部から出射した光がけられ、視野角が狭くなることを抑制できる。よって、発光素子と駆動素子とを含む素子構造において、表示性能の劣化を抑制しつつ小型化を実現することが可能となる。
　尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の第１の実施の形態に係る表示装置の概略構成を表す模式図である。 図１に示した素子部の構成例を表す模式図である。 図１および図２に示した素子部の実装例を表す断面図である。 図２に示した素子部の形成方法を工程順に示す模式図である。 図４Ａに続く工程を示す模式図である。 図４Ｂに続く工程を示す模式図である。 図４Ｃに続く工程を示す模式図である。 図４Ｄに続く工程を示す模式図である。 図４Ｅに続く工程を示す模式図である。 比較例１に係る素子部の作用を説明するための模式図である。 図２に示した素子部の作用を説明するための模式図である。 本開示の第２の実施の形態に係る素子部の構成を表す模式図である。 図７に示した素子部の形成方法を工程順に示す模式図である。 図８Ａに続く工程を示す模式図である。 図８Ｂに続く工程を示す模式図である。 図８Ｃに続く工程を示す模式図である。 図８Ｄに続く工程を示す模式図である。 図８Ｅに続く工程を示す模式図である。 本開示の第３の実施の形態に係る素子部の構成を表す模式図である。 図９に示した高屈折率層の設計パラメータを示す模式図である。 図９に示した素子部の形成方法を工程順に示す模式図である。 図１１Ａに続く工程を示す模式図である。 図１１Ｂに続く工程を示す模式図である。 図１１Ｃに続く工程を示す模式図である。 図１１Ｄに続く工程を示す模式図である。 図１１Ｅに続く工程を示す模式図である。 本開示の第４の実施の形態に係る素子部の構成を表す模式図である。 図１２Ａの一部を拡大した模式図である。 図１２に示した素子部の形成方法を工程順に示す模式図である。 図１３Ａに続く工程を示す模式図である。 図１３Ｂに続く工程を示す模式図である。 図１３Ｃに続く工程を示す模式図である。 図１３Ｄに続く工程を示す模式図である。 図１３Ｅに続く工程を示す模式図である。 図１３Ｆに続く工程を示す模式図である。 図１３Ｇに続く工程を示す模式図である。 図１３Ｈに続く工程を示す模式図である。 図１３Ｉに続く工程を示す模式図である。 図１３Ｊに続く工程を示す模式図である。 本開示の第５の実施の形態に係る素子部の構成を表す模式図である。 図１４に示した素子部の形成方法を工程順に示す模式図である。 図１５Ａに続く工程を示す模式図である。 図１５Ｂに続く工程を示す模式図である。 図１５Ｃに続く工程を示す模式図である。 図１５Ｄに続く工程を示す模式図である。 比較例１に係る素子部の作用を説明するための模式図である。 図１４に示した素子部の作用を説明するための模式図である。 本開示の第６の実施の形態に係る素子部の構成を表す模式図である。 比較例２に係る素子部の形成方法を工程順に示す模式図である。 図１９Ａに続く工程を示す模式図である。 図１９Ｂに続く工程を示す模式図である。 図１８に示した素子部の形成方法を工程順に示す模式図である。 図２０Ａに続く工程を示す模式図である。 図２０Ｂに続く工程を示す模式図である。 図２０Ｃに続く工程を示す模式図である。 図２０Ｄに続く工程を示す模式図である。 図２０Ｅに続く工程を示す模式図である。 図２０Ｆに続く工程を示す模式図である。 本開示の第７の実施の形態に係る素子部の構成を表す模式図である。 図２１に示した素子部の形成方法を工程順に示す模式図である。 図２２Ａに続く工程を示す模式図である。 変形例１に係る素子部の構成を表す模式図である。 本開示の第８の実施の形態に係る素子部の構成を表す模式図である。 図２４に示した素子部の要部構成を表す平面模式図である。 本開示の第９の実施の形態に係る素子部の構成を表す模式図である。 図２６に示した素子部の形成方法を工程順に示す模式図である。 図２７Ａに続く工程を示す模式図である。 図２７Ｂに続く工程を示す模式図である。 図２７Ｃに続く工程を示す模式図である。 変形例２－１に係る素子部の構成を表す模式図である。 変形例２－２に係る素子部の構成を表す模式図である。 変形例２－３に係る素子部の構成を表す模式図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．第１の実施の形態（発光素子の下に絶縁膜が形成され、駆動素子よりも高い位置に発光面をもつ表示装置の例）
２．第２の実施の形態（駆動素子が凹部に形成され、駆動素子よりも高い位置に発光面をもつ表示装置の例）
３．第３の実施の形態（発光素子を覆う高屈折率層が設けられ、駆動素子よりも高い位置に発光面をもつ表示装置の例）
４．第４の実施の形態（発光素子が駆動素子に埋め込み形成された場合の例）
５．第５の実施の形態（駆動素子がテーパ形状を有する場合の例）
６．第６の実施の形態（駆動素子の断面形状が台形状を有する場合の例）
７．第７の実施の形態（発光素子と駆動素子との接続配線が遮光層を兼ねる場合の例）
８．変形例１（発光素子と駆動素子との接続配線の他の例）
９．第８の実施の形態（駆動素子に重畳するシード層が遮光層を兼ねる場合の例）
１０．第９の実施の形態（発光素子と駆動素子との間に遮光樹脂層が埋め込み形成された場合の例）
１１．変形例２－１～２－３（遮光層の他の例）
＜第１の実施の形態＞
［構成］
　図１は、本開示の第１の実施の形態に係る表示装置（表示装置１）の全体構成を表すものである。　図２は、素子部１０Ａの構成の一例を模式的に表したものである。尚、図２では、第１基板１０ではなく、剥離前（再配線層１５形成前）の仮基板（第２基板１１０）に接着層（剥離層１２０）を介して、素子部１０Ａが形成された状態を図示している。図３は、素子部１０Ａを第１基板１０に実装した状態の構成例を表す断面図である。
　表示装置１は、１または複数の発光素子１１Ｒ，１１Ｇ，１１Ｂ（特に区別の必要のない場合には発光素子１１ａとする）を含む発光素子部１１と、この発光素子部１１を駆動する駆動素子１２とが、１つの画素内に混載された発光デバイスである。これらの発光素子１１ａと駆動素子１２とを含む素子部１０Ａは、再配線層１５および接合部１４を介して第１基板１０上に実装されている。表示装置１では、素子部１０Ａは、例えば図示しない仮基板上に形成された後、転写技術およびＴＳＶ技術などを用いて、再配線層１５が形成され、素子間の配線接続が行われる。
　第１基板１０は、例えばインターポーザ等のプリント基板から構成されている。素子部１０Ａは、仮基板から剥離され、ＴＳＶ等により再配線層１５が形成された後、この第１基板１０に実装される。この第１基板１０が、本開示の「基板」の一具体例に相当する。
　発光素子部１１は、例えば赤（Ｒ），緑（Ｇ），青（Ｂ）の色光を発する発光素子１１Ｒ，１１Ｇ，１１Ｂを含んで構成されている。これらの発光素子１１Ｒ，１１Ｇ，１１Ｂはそれぞれ、例えば発光ダイオード（ＬＥＤ：Light Emitting Diode）チップから構成され、素子部１０Ａ内に並んで配置されている。発光素子１１Ｒ，１１Ｇ，１１Ｂは、例えば数μｍ以上数１００μｍ以下程度の幅で形成され、狭小な間隔をおいて配置されている。
　駆動素子１２は、駆動用ＩＣであり、図３に示したように、例えばＩＣチップを含むシリコン（Ｓｉ）層（Ｓｉ層１２ａ）と、例えばＢＥＯＬ（Back-End of Line）技術により形成された多層配線層（配線層１２ｂ）を含んで構成されている。この駆動素子１２は、素子部１０Ａ内において、発光素子部１１と並んで配置されている。駆動素子１２と発光素子１１ａとの間隔も狭小である。
　素子部１０Ａでは、これらの発光素子部１１および駆動素子１２が、封止層１３により封止されている。封止層１３は、例えばシリコン酸化膜およびシリコン窒化膜などの無機絶縁膜などから構成され、単層膜であってもよいし、積層膜であってもよい。層間絶縁膜を含んでいてもよい。また、発光素子１１ａと駆動素子１２とは、接着層１４Ａ，１４Ｂにより下地層（絶縁膜１５ｓ，透明絶縁膜１３０または配線層１６など）に接着されている。
　接合部１４は、再配線層１５と第１基板１０とをはんだ付けするためのものである。接合部１４は、例えば錫（Ｓｎ）、銅（Ｃｕ）および銀（Ａｇ）などを含む合金により構成されている。
　再配線層１５は、例えば発光素子部１１の各発光素子１１ａと、駆動素子１２とを電気的に接続する配線や、発光素子１１ａと接合部１４とを電気的に接続する配線、および駆動素子１２と接合部１４とを電気的に接続する配線などを含む多層配線層である。この再配線層１５は、素子部１０Ａの形成後に、剥離工程などを経て、素子部１０Ａに隣接して形成されるものである。この再配線層１５が、本開示の「第１の配線層」の一具体例に相当する。
　本実施の形態では、図２に示したように、上記のような素子部１０Ａにおいて、発光素子部１１の発光面の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されている。ここでは、発光素子部１１を構成する発光素子１１ａの上面（例えば、発光ダイオードチップの上面）が発光面Ｓ１となっており、この発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２よりも高い位置に配置されている（端部ｅ１の高さｐ１＞上端部ｅ２の高さｐ２）。
　具体的には、発光素子部１１において、発光素子１１ａの下に、絶縁膜１５ｓ（第１の絶縁膜）が形成されている（発光素子１１ａの第２基板１１０（第１基板１０）側に絶縁膜１５ｓが形成されている）。この絶縁膜１５ｓの厚みと発光素子１１ａの厚みとの合計は、駆動素子１２の厚みと同等か、または駆動素子１２の厚みよりも大きくなっている。絶縁膜１５ｓは、例えばシリコーン、アクリル、ポリイミドまたはエポキシ等の透明樹脂から構成されている。あるいは、絶縁膜１５ｓは、例えばシリコン酸化膜、シリコン窒化膜またはシリコン酸化窒化膜などの無機透明材料から構成されていてもよい。絶縁膜１５ｓの厚みの設定により、発光面Ｓ１の高さｐ２を調整することができる。
［製造方法］
　表示装置１の素子部１０Ａは、例えば次のようにして形成することができる。図４Ａ～図４Ｆは、素子部１０Ａの形成方法を工程順に表す模式図である。
　まず、図４Ａに示したように、第２基板１１０上に、剥離層１２０および透明絶縁膜１３０（第２の絶縁膜）をこの順に形成する。この後、図４Ｂに示したように、透明絶縁膜１３０上の選択的な領域に、例えばフォトリソグラフィ法を用いたエッチングにより絶縁膜１５ｓを形成する。この際、絶縁膜１５ｓの側面が、テーパ形状１５ａを有するように加工する。続いて、図４Ｃに示したように、配線層１６を形成する。絶縁膜１５ｓのテーパ形状１５ａにより、配線層１６が断線することを抑制することができる。尚、この配線層１６は、図２では簡便化のため省略している。
　この後、図４Ｄに示したように、絶縁膜１５ｓ上の領域に接着層１４Ａを形成すると共に、透明絶縁膜１３０上の選択的な領域に接着層１４Ｂを形成する。続いて、図４Ｅに示したように、これらの接着層１４Ａ，１４Ｂ上に、発光素子１１ａと駆動素子１２とをそれぞれ貼り合わせる（転写する）。最後に、図４Ｆに示したように、発光素子部１１（発光素子１１ａ）と、駆動素子１２とを覆うように、封止層１３を形成する。このようにして、素子部１０Ａを形成する。その後は、特に図示はしないが、第２基板１１０と対向する基板を、素子部１０Ａを間にして貼り合わせた後、第２基板１１０を剥離層１２０により透明絶縁膜１３０から分離する。この素子部１０Ａの透明絶縁膜１３０の側に再配線層１５と接合部１４とを形成し、第１基板１０上にはんだ付けすることにより、図１に示した表示装置１を作製することができる。
［作用，効果］
　本実施の形態の表示装置１では、外部から入力された映像信号に基づいて、図示しない駆動回路から映像電圧が各画素に供給される。これにより、各画素が表示駆動され、映像表示がなされる。
　ここで、表示装置１の素子部１０Ａでは、１画素内に、発光素子１１ａを含む発光素子部１１と、これを駆動する駆動素子１２とが混載して配置されている。このため、発光素子１１ａと駆動素子１２との間隔が比較的狭く、特に小型化が進むと発光素子１１ａと駆動素子１２とが、数μｍ～数１００μｍ程度の近接した範囲に配置される。
　図５に、比較例１に係る素子部１０１Ａの構造を示す。尚、ここでは、第２基板１０１上に、剥離層１０２を介して形成された状態を示す。素子部１０１Ａでは、透明絶縁膜１０３上に、接着層１０４Ａを介して発光素子１０５が配置されると共に、接着層１０４Ｂを介して駆動素子１０６が配置されている。ここで一般に、発光素子１０５は、駆動素子１０６に比べてサイズが小さい。このため、比較例１の素子部１０１Ａでは、発光面ｓ１００が駆動素子１０６の上端部ｅ１０２よりも低い位置に配置される。この場合、発光面Ｓ１００から出射された光の一部（Ｘ１の範囲の光）が、駆動素子１０６の上端部ｅ１０２においてけられ（遮られ）てしまう。この結果、素子部１０１Ａをプリント基板などに実装した場合、発光素子１０５からの出射光の一部が駆動素子１０６によって遮られ、視野角が狭くなる。
　これに対し、本実施の形態では、図６に示したように、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されている。具体的には、発光素子１１ａの基板側に絶縁膜１５ｓが設けられている。これにより、発光素子部１１（発光素子１１ａ）からの出射光が駆動素子１２によって遮られにくく、視野角が狭まることを抑制できる。よって、発光素子と駆動素子とを含む素子構造において、表示性能の劣化を抑制しつつ小型化を実現することが可能となる。
　以下、本開示の他の実施の形態に係る素子部について説明する。尚、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜第２の実施の形態＞
［構成］
　図７は、本開示の第２の実施の形態に係る素子部（素子部１０Ｂ）の構成を模式的に表したものである。尚、図７では、第２基板１１０上に剥離層１２０を介して、素子部１０Ｂが形成された状態を示している。本実施の形態の素子部１０Ｂでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部１１（発光素子１１ａ）と駆動素子１２とが、１画素内に混載されている。また、素子部１０Ｂは、図７には図示しないが、再配線層１５および接合部１４を介して第１基板１０上に実装される。更に、素子部１０Ｂにおいても、発光素子部１１は発光素子１１ａを含み、この発光素子１１ａと駆動素子１２とが、封止層１３によって覆われている。
　また、本実施の形態においても、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されている。図７の例では、発光面Ｓ１の端部ｅ１の高さｐ１が、駆動素子１２の上端部ｅ２の高さｐ２よりも高くなっている。
　但し、本実施の形態では、駆動素子１２が発光素子１１ａよりも低い位置に配置されている点で、上記第１の実施の形態と異なっている。具体的には、本実施の形態では、透明絶縁膜１３０の選択的な領域に開口（または凹部）が形成されており、この開口部分に駆動素子１２が接着層１４Ｂを介して貼り合わせられている。発光素子１１ａは、透明絶縁膜１３０上の選択的な領域に、接着層１４Ａを介して貼り合わせられている。
［素子部１０Ｂの形成方法］
　素子部１０Ｂは、例えば次のようにして形成することができる。図８Ａ～図８Ｆは、素子部１０Ａの形成方法を工程順に表す模式図である。
　まず、図８Ａに示したように、第２基板１１０上に、剥離層１２０および透明絶縁膜１３０をこの順に形成する。この後、図８Ｂに示したように、透明絶縁膜１３０上の選択的な領域に、例えばフォトリソグラフィ法を用いたエッチングにより開口Ｈ１を形成する。この際、開口Ｈ１の側面が、テーパ形状Ｈ１ａを有するように加工する。続いて、図８Ｃに示したように、配線層１７を形成する。開口Ｈ１のテーパ形状Ｈ１ａにより、配線層１７が断線することを抑制することができる。尚、この配線層１７は、図７では簡便化のため省略している。
　この後、図８Ｄに示したように、透明絶縁膜１３０上の選択的な領域に接着層１４Ａを、開口Ｈ１内に接着層１４Ｂを、それぞれ形成する。続いて、図８Ｅに示したように、この接着層１４Ａ，１４Ｂ上に、発光素子１１ａと駆動素子１２とをそれぞれ貼り合わせる。最後に、図８Ｆに示したように、発光素子部１１（発光素子１１ａ）と、駆動素子１２とを覆うように、封止層１３を形成する。このようにして、素子部１０Ｂを形成する。その後は、特に図示はしないが、第２基板１１０と対向する基板を、素子部１０Ｂを間にして貼り合わせた後、第２基板１１０を剥離層１２０により透明絶縁膜１３０から分離する。この素子部１０Ｂの透明絶縁膜１３０の側に再配線層１５と接合部１４とを形成し、第１基板１０上にはんだ付けすることにより、図１に示したような表示装置を作製することができる。
［効果］
　本実施の形態においても、１画素内に発光素子部１１と駆動素子１２とが混載されてなる素子部１０Ｂにおいて、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されている。具体的には、透明絶縁膜１３０の選択的な領域に開口（または凹部）が形成されており、この開口部分に駆動素子１２が設けられている。これにより、発光素子部１１（発光素子１１ａ）からの出射光が駆動素子１２によって遮られにくくなり、視野角が狭まることを抑制できる。よって、上記第１の実施の形態と同等の効果を得ることができる。
＜第３の実施の形態＞
［構成］
　図９は、本開示の第３の実施の形態に係る素子部（素子部１０Ｃ）の構成を模式的に表したものである。尚、図９では、第２基板１１０上に剥離層１２０を介して、素子部１０Ｃが形成された状態を示している。本実施の形態の素子部１０Ｃでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部（発光素子部２０）と駆動素子１２とが、１画素内に混載されている。また、素子部１０Ｃは、図９には図示しないが、再配線層１５および接合部１４を介して第１基板１０上に実装される。更に、素子部１０Ｃにおいても、発光素子部２０は発光素子１１ａを含み、この発光素子部２０と駆動素子１２とが、封止層１３によって覆われている。
　また、本実施の形態においても、発光素子部１１の発光面（発光面Ｓ２）の端部（端部ｅ３）が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されている。
　但し、本実施の形態では、発光素子部２０が発光素子１１ａと、この発光素子１１ａを覆う高屈折率層１８とを含んで構成されている点で、上記第１の実施の形態と異なっている。また、高屈折率層１８の上面が発光面Ｓ２を成し、この発光面Ｓ２の端部ｅ３が、駆動素子１２の上端部ｅ２と同等以上の高さに配置されている。
　高屈折率層１８は、発光素子１１ａの上面と側面とを覆って形成されている。この高屈折率層１８は、封止層１３よりも屈折率が高い材料から構成されている。高屈折率層１８の構成材料としては、例えば硫黄（Ｓ）およびリン（Ｐ）のうちの少なくとも１つを含むアクリル、エポキシもしくはポリイミド等の樹脂、またはＴｉＯ2等のナノ粒子を含む樹脂等が挙げられる。
　図１０は、高屈折率層１８の設計パラメータを説明するための模式図である。高屈折率層１８の発光面Ｓ２の端部ｅ３から出射する光の出射角βの最大値は、９０°であることが望ましい。即ち、封止層１３と高屈折率層１８との界面に入射角αで入射して、出射角β（β＝９０°）で出射した光が駆動素子１２の上面に平行な方向に沿って進むことが望ましい。
　この高屈折率層１８の材料および厚みは、例えば以下の条件式（Ａ）を満足するように設定されることが望ましい。但し、ｎ０を封止層１３の屈折率、ｎ１を高屈折率層１８の屈折率、Ｌ１を発光素子１１ａの側面に対向する高屈折率層１８の厚み、Ｈ１を発光素子１１ａの発光面（上面）に対向する高屈折率層１８の厚みとする。また、制約として、Ｌ１＜Ｌ２およびＨLED＞ＨICの大小関係が成り立つ。
　ｎ０／ｎ１＜Ｌ１／（Ｈ１2+Ｌ１2）1/2　　…………（Ａ）
［素子部１０Ｃの形成方法］
　素子部１０Ｃは、例えば次のようにして形成することができる。図１１Ａ～図１１Ｆは、素子部１０Ｃの形成方法を工程順に表す模式図である。
　まず、図１１Ａに示したように、第２基板１１０上に、剥離層１２０および透明絶縁膜１３０をこの順に形成する。この後、図１１Ｂに示したように、透明絶縁膜１３０上に、配線層１９をパターン形成する。続いて、図１１Ｃに示したように、透明絶縁膜１３０上の選択的な領域に接着層１４Ａ，１４Ｂを、それぞれ形成する。尚、この配線層１９は、図１０では簡便化のため省略している。
　この後、図１１Ｄに示したように、接着層１４Ａ，１４Ｂ上に、発光素子１１ａと駆動素子１２とをそれぞれ貼り合わせる。続いて、図１１Ｅに示したように、発光素子１１ａを覆って高屈折率層１８を形成する。このようにして、発光素子部２０と駆動素子１２とを形成する。最後に、図１１Ｆに示したように、発光素子部２０（発光素子１１ａ，高屈折率層１８）と、駆動素子１２とを覆うように、封止層１３を形成する。このようにして、素子部１０Ｃを形成する。その後は、特に図示はしないが、第２基板１１０と対向する基板を、素子部１０Ｃを間にして貼り合わせた後、第２基板１１０を剥離層１２０により透明絶縁膜１３０から分離する。この素子部１０Ｃの透明絶縁膜１３０の側に再配線層１５と接合部１４とを形成し、第１基板１０上にはんだ付けすることにより、図１に示したような表示装置を作製することができる。
［効果］
　本実施の形態においても、１画素内に発光素子部２０と駆動素子１２とが混載されてなる素子部１０Ｃにおいて、発光素子部２０の発光面Ｓ２の端部ｅ３が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されている。具体的には、発光素子部２０において、発光素子１１ａを覆って高屈折率層１８が形成されており、この高屈折率層１８の上面（発光面Ｓ２）の端部ｅ３が、駆動素子１２の上端部ｅ２と同等以上の高さに配置されている。これにより、発光素子部２０からの出射光が駆動素子１２によって遮られにくくなり、視野角が狭くなることを抑制できる。よって、上記第１の実施の形態と同等の効果を得ることができる。
＜第４の実施の形態＞
［構成］
　図１２Ａは、本開示の第４の実施の形態に係る素子部（素子部１０Ｄ）の構成を模式的に表したものである。図１２Ｂは、素子部１０Ｄの一部を拡大して表したものである。本実施の形態の素子部１０Ｄでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部１１（発光素子１１ａ）と駆動素子（駆動素子２１）とが、１画素内に混載されている。また、素子部１０Ｄは、再配線層１５および接合部１４を介して第１基板１０上に実装される。
　また、本実施の形態においても、図１２Ｂに示したように、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子２１の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されている。
　但し、本実施の形態の素子部１０Ｄでは、発光素子１１ａが、駆動素子２１の一部に埋め込み形成されている点で、上記第１の実施の形態と異なっている。具体的には、駆動素子２１が、選択的な領域に凹部Ｈ２（第２の凹部）を有しており、発光素子１１ａは、この凹部Ｈ２内に形成されている。
　また、発光素子１１ａの下地層として、凹部Ｈ２の底面にＳｉＮ膜２２（第３の絶縁膜）が形成されている。ＳｉＮ膜２２の厚みにより、発光面Ｓ１の高さを調整することができる。
［素子部１０Ｄの形成方法］
　素子部１０Ｄは、例えば次のようにして形成することができる。図１３Ａ～図１３Ｋは、素子部１０Ｄの形成方法を工程順に表す模式図である。
　まず、図１３Ａに示したように、シリコンチップなどからなる駆動素子２１を形成する。この後、図１３Ｂに示したように、駆動素子２１に凹部Ｈ２を形成する。続いて、図１３Ｃに示したように、凹部Ｈ２の底面に、ＳｉＮ膜２２を所定の厚みとなるように形成する。この後、図１３Ｄに示したように、発光素子１１ａを転写し、配線層２３を形成する。尚、この配線層２３は、図１２Ａでは簡便化のため省略している。続いて、図１３Ｅに示したように、駆動素子２１と発光素子１１ａとを覆って層間絶縁膜１４０を形成した後、図１３Ｆに示したように、層間絶縁膜１４０を平坦化する。このようにして、発光素子部１１が駆動素子２１に埋め込まれてなる素子部１０Ｄを形成する。
　次いで、図１３Ｇに示したように、駆動素子２１の層間絶縁膜１４０の側に、対向基板１４１を、接着層を介して貼り合わせる。この後、図１３Ｈに示したように、駆動素子２１のＳｉ基板を薄膜化する。続いて、図１３Ｉに示したように、ＴＳＶにより貫通孔Ｈ３を形成する。その後、図１３Ｊに示したように、貫通孔Ｈ３を埋め込むように配線層２１ａ１を形成する。最後に、図１３Ｋに示したように、配線層２１ａ１上に、はんだ（接合部１４）を形成する。これにより、図１２Ａに示した素子構造が形成される。
［効果］
　本実施の形態においても、１画素内に発光素子部１１と駆動素子１２とが混載されてなる素子部１０Ｄにおいて、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子２１の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置される。具体的には、発光素子１１ａが駆動素子２１に形成された凹部Ｈ２内に埋め込まれており、発光面Ｓ１の高さは、ＳｉＮ膜２２の厚みにより調整可能である。これにより、発光素子部１１（発光素子１１ａ）からの出射光が駆動素子２１によって遮られにくくなり、視野角が狭くなることを抑制できる。よって、上記第１の実施の形態と同等の効果を得ることができる。
＜第５の実施の形態＞
［構成］
　図１４は、本開示の第５の実施の形態に係る素子部（素子部１０Ｅ）の構成を模式的に表したものである。尚、図１４では、第２基板１１０上に剥離層１２０を介して、素子部１０Ｅが形成された状態を示している。本実施の形態の素子部１０Ｅでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部（発光素子１１ａ）と駆動素子（駆動素子３１）とが、１画素内に混載されている。また、素子部１０Ｅは、図１４には図示しないが、再配線層１５および接合部１４を介して第１基板１０上に実装される。更に、素子部１０Ｅにおいても、発光素子１１ａと駆動素子３１とが、封止層１３によって覆われている。
　但し、本実施の形態の素子部１０Ｅでは、上記第１の実施の形態と異なり、駆動素子３１がテーパ形状３１ｃを有している。また、駆動素子３１が、遮光膜３２と反射防止膜３３とにより覆われている。駆動素子３１では、ＢＥＯＬによる配線層３１ａとシリコンチップを含むＳｉ層３１ｂとが積層されているが、これらのうちのＳｉ層３１ｂが、テーパ形状３１ｃを有している。
［素子部１０Ｅの形成方法］
　上記のような素子部１０Ｅは、例えば次のようにして形成することができる。図１５Ａ～図１５Ｅは、素子部１０Ｅの形成方法を工程順に表す模式図である。
　まず、図１５Ａに示したように、配線層３１ａおよびＳｉ層３１ｂからなる駆動素子３１上にフォトレジスト膜１５０を所定のパターンで形成する。尚、配線層３１ａには、予め、ガードリング層１５３（遮光膜と反射防止膜との積層膜）を形成しておく。この後、図１５Ｂに示したように、エッチングによりＳｉ層３１ｂを加工する。これにより、テーパ形状３１ｃを形成する。続いて、図１５Ｃに示したように、形成したテーパ形状３１ｃを覆うように、遮光膜３２と反射防止膜３３とを形成する。
　この後、図１５Ｄに示したように、反射防止膜３３上にフォトレジスト膜１５１を所定のパターンで形成する。続いて、図１５Ｅに示したように、フォトレジスト膜１５１を用いたエッチングにより、遮光膜３２と反射防止膜３３との各一部と、配線層３１ａの一部とを除去する。このようにして、図１４に示したような駆動素子３１と、遮光膜３２および反射防止膜３３とを形成する。この後、図示はしないが、発光素子１１ａと、駆動素子３１とを覆うように、封止層１３を形成する。このようにして、素子部１０Ｅを形成する。その後は、第２基板１１０と対向する基板を、素子部１０Ｅを間にして貼り合わせた後、第２基板１１０を剥離層１２０により透明絶縁膜１３０から分離する。この素子部１０Ｅの透明絶縁膜１３０の側に再配線層１５と接合部１４とを形成し、第１基板１０上にはんだ付けすることにより、図１に示したような表示装置を作製することができる。
［効果］
　図１６に、比較例１に係る素子部１０１Ａの構造を示す。尚、ここでは、第２基板１０１上に、剥離層１０２を介して形成された状態を示す。素子部１０１Ａでは、透明絶縁膜１０３上に、接着層１０４Ａを介して発光素子１０５が配置されると共に、接着層１０４Ｂを介して駆動素子１０６が配置されている。上述したように、比較例１の素子部１０１Ａでは、発光面ｓ１００が駆動素子１０６の上端部ｅ１０２よりも低い位置に配置される。このため、比較例１では、上述のけられにより視野角が狭まるだけでなく、発光素子１０５から漏れ出た光Ｌ１０１が、駆動素子１０６に入射し（Ｘ２）、ＩＣを構成するトランジスタなどの特性に影響を与えてしまう。この結果、素子部１０１Ａをプリント基板などに実装した場合、発光素子１０５からの漏れ光の一部が駆動素子１０６に入射し、トランジスタ特性を劣化させる要因となる。また、駆動素子１０６の側面において光反射が生じると、その反射光により表示品位が低下することがある。
　これに対し、本実施の形態では、図１７に示したように、駆動素子３１がテーパ形状３１ｃを有することで、発光素子１１ａからの出射光が駆動素子３１によって遮られにくくなり、視野角が狭まることを抑制できる。また、駆動素子３１を覆って、遮光膜３２と反射防止膜３３とを有することで、駆動素子３１への光入射および駆動素子３１の側面での光反射を抑制することができる。よって、上記第１の実施の形態と同等の効果を得ることができると共に、駆動素子３１における特性劣化および反射光による表示品位の低下を抑制することができる。
　尚、上記第５の実施の形態では、テーパ形状３１ｃによって光のけられを抑制できるが、更に、上記第１ないし第３の実施の形態のいずれかを採用し、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されていてもよい。これにより、発光素子部１１（発光素子１１ａ）からの出射光が駆動素子１２によって遮られにくくなり、視野角が狭くなることを抑制できる。よって、発光素子と駆動素子とを含む素子構造において、表示性能の劣化を抑制しつつ小型化を実現することが可能となる。
＜第６の実施の形態＞
［構成］
　図１８は、本開示の第６の実施の形態に係る素子部（素子部１０Ｆ）の構成を模式的に表したものである。尚、図１８では、第２基板１１０上に剥離層１２０を介して、素子部１０Ｆが形成された状態を示している。本実施の形態の素子部１０Ｆでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部（発光素子１１ａ）と駆動素子（駆動素子３４）とが、１画素内に混載されている。また、素子部１０Ｆは、図１８には図示しないが、再配線層１５および接合部１４を介して第１基板１０上に実装される。更に、素子部１０Ｆにおいても、発光素子１１ａと駆動素子３４とが、封止層１３によって覆われている。
　また、本実施の形態の素子部１０Ｆでは、上記第５の実施の形態と同様、駆動素子３４がテーパ形状３４ｃを有している。また、駆動素子３４が、遮光膜３５により覆われている。駆動素子３４では、ＢＥＯＬによる配線層３４ａとシリコンチップを含むＳｉ層３４ｂとが積層されているが、これらの配線層３４ａとＳｉ層３１ｂとが、テーパ形状３４ｃを有し、駆動素子３４の断面形状が台形状を有している。このように、Ｓｉ層３４ｂと配線層３４ａとの両方がテーパ形状を有していてもよい。また、駆動素子３４を覆って、反射防止膜３３を設けずに、遮光膜３５のみが設けられていてもよい。但し、上記第５の実施の形態のように、反射防止膜３３を形成した場合の方が表示品位の低下を抑制できるため望ましい。
［効果］
　本実施の形態においても、上記第５の実施の形態と同様、駆動素子３４がテーパ形状３４ｃを有することで、発光素子１１ａからの出射光が駆動素子３４によって遮られにくくなり、視野角が狭まることを抑制できる。また、駆動素子３４を覆って、遮光膜３５を有することで、駆動素子３４への光入射を抑制することができる。よって、上記第１の実施の形態と同等の効果を得ることができると共に、駆動素子３１における特性劣化をも抑制することができる。尚、第５実施の形態のように、更に反射防止膜を形成しても構わない。
　尚、上記第６の実施の形態では、テーパ形状３４ｃによって光のけられを抑制できるが、更に、上記第１ないし第３の実施の形態のいずれかを採用し、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されていてもよい。これにより、発光素子部１１（発光素子１１ａ）からの出射光が駆動素子１２によって遮られにくくなり、視野角が狭くなることを抑制できる。よって、発光素子と駆動素子とを含む素子構造において、表示性能の劣化を抑制しつつ小型化を実現することが可能となる。
［テーパ形状の他の形成方法］
　上記第５，６の実施の形態の素子部１０Ｅ，１０Ｆのテーパ形状は、例えば次のようにして形成することもできる。図１９Ａ～図１９Ｃは、比較例２に係る素子部の形成方法を工程順に表す模式図である。図２０Ａ～図２０Ｇは、テーパ形状の形成手法を工程順に表す模式図である。尚、ここでは、図１４に示した素子部１０Ｅを例に挙げて説明する。
　まず、比較例２では、図１９Ａおよび図１９Ｂに示したように、ＢＥＯＬからなる配線層１０１１とＳｉ層１０１２とのうち、Ｓｉ層１０１２の一部を、フォトレジスト膜１０１５を用いたエッチング（例えばドライエッチング）により選択的に除去する。これにより、テーパ形状３１ｃを形成する。その後、図１９Ｃに示したように、フォトレジスト膜１０１５を除去する。尚、Ｓｉ層１０１２上には、透明絶縁膜１０１３を介して遮光膜（Ｔｉ）１０１４が形成されている。この比較例２のＳｉ加工では、ドライ処理を用いるため、加工後のＳｉ側面のカバレッジが悪く、遮光性において改善の余地がある。
　そこで、図２０Ａ～図２０Ｇに示したように、Ｓｉ層３４ｂにテーパ形状を形成するとよい。即ち、まず、図２０Ａおよび図２０Ｂに示したように、例えばＳｉＮよりなるマスク１５２を用いて、例えばアルカリ系エッチャントによるウェット処理を行う。この後、図２０Ｃに示したように、例えば酸系エッチャントを用いたウェット処理を行い、マスク１５２を除去する。続いて、図２０Ｄおよび図２０Ｅに示したように、例えば酸系エッチャントを用いたウェット処理を行い、Ｓｉ層３４ｂの上部（庇部分）を選択的に除去する。その後、図２０Ｆおよび図２０Ｇに示したように、Ｓｉ層３４ｂを覆って透明絶縁膜３６と遮光膜３５とをこの順に形成する。このように、Ｓｉ層３４ｂがテーパ形状を有することで、上記比較例２に比べ、遮光膜３５のカバレッジ性が良好となる。十分な遮光性を得ることができる。
＜第７の実施の形態＞
［構成］
　図２１は、本開示の第７の実施の形態に係る素子部（素子部１０Ｇ）の構成を模式的に表したものである。尚、図２１では、第２基板１１０上に剥離層１２０を介して、素子部１０Ｇが形成された状態を示している。本実施の形態の素子部１０Ｇでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部（発光素子１１ａ）と駆動素子１２とが、１画素内に混載されている。また、素子部１０Ｇは、図２１には図示しないが、再配線層１５および接合部１４を介して第１基板１０上に実装される。更に、素子部１０Ｇにおいても、発光素子１１ａと駆動素子１２とが、封止層１３によって覆われている。
　但し、本実施の形態の素子部１０Ｇでは、上記第１の実施の形態と異なり、発光素子１１ａと駆動素子１２とを電気的に接続する配線（接続配線３７）が、封止層１３に埋設されている。この場合、再配線層１５には、発光素子１１ａと駆動素子１２とを電気的に接続する配線は形成されない。
［素子部１０Ｇの形成方法］
　上記のような素子部１０Ｇは、例えば次のようにして形成することができる。図２２Ａおよび図２２Ｂは、素子部１０Ｇの形成方法を工程順に表す模式図である。
　まず、図２２Ａに示したように、発光素子１１ａと駆動素子１２とを覆って封止層１３を形成した後、封止層１３に接続孔Ｈ４を形成する。この後、図２２Ｂに示したように、接続孔Ｈ４を埋めこむように接続配線３７を形成する。最後に、形成した接続配線３７の表面側の一部を除去することにより、図２１に示した素子部１０Ｇを形成することができる。
　この後、図示はしないが、第２基板１１０と対向する基板を、素子部１０Ｇを間にして貼り合わせた後、第２基板１１０を剥離層１２０により透明絶縁膜１３０から分離する。この素子部１０Ｇの透明絶縁膜１３０の側に再配線層１５と接合部１４とを形成し、第１基板１０上にはんだ付けすることにより、図１に示したような表示装置を作製することができる。
［効果］
　本実施の形態では、発光素子１１ａと駆動素子１２とを電気的に接続する接続配線３７が封止層１３に埋設されることにより、この接続配線３７が遮光膜として機能し（遮光膜を兼ね）、駆動素子１２への光入射を抑制することができる。よって、上記第５の実施の形態と同等の効果を得ることができる。
　尚、上記第７の実施の形態において、更に、上記第１ないし第３の実施の形態のいずれかを採用し、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されていてもよい。これにより、発光素子部１１（発光素子１１ａ）からの出射光が駆動素子１２によって遮られにくくなり、視野角が狭くなることを抑制できる。このような構成により、上記第１の実施の形態と同等の効果を得ることができる。
＜変形例１＞
　図２３は、上記第７の実施の形態の変形例に係る素子部（素子部１０Ｇ１）の構成を模式的に表したものである。本変形例の素子部１０Ｇ１では、ＴＳＶ技術により接続配線３７と貫通電極３７ａとを用いて、発光素子１１ａと駆動素子１２との電気的接続が確保されている。このようにＴＳＶ技術を用いて配線接続を行うこともできる。
＜第８の実施の形態＞
［構成］
　図２４は、本開示の第８の実施の形態に係る素子部（素子部１０Ｈ）の構成を模式的に表したものである。図２５は、素子部１０Ｇの要部の平面構成を表したものである。本実施の形態の素子部１０Ｈでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部（発光素子１１ａ）と駆動素子１２とが、１画素内に混載されている。また、素子部１０Ｈは、再配線層１５および接合部１４を介して第１基板１０（図２４には図示せず）上に実装される。
　但し、本実施の形態の素子部１０Ｈでは、上記第１の実施の形態と異なり、駆動素子１２上に重畳してシード層３８が形成されており、このシード層３８が、発光素子１１ａと駆動素子１２との間に介在して遮光層を兼ねた構成となっている。シード層３８は、例えば銅（Ｃｕ）配線などの金属配線を、めっきにより形成する際に用いられる下地層である。通常めっき形成後に除去するシード層の一部（シード層３８に相当する部分）をフォトレジストなどで覆っておくことで残し、遮光層として利用したものである。また、このシード層３８の外周部には、他の配線を利用して支柱３８ａが形成されている。これらのシード層３８と支柱３８ａとが、全体として、駆動素子１２の側面および上面を囲むように形成されている。
［効果］
　本実施の形態では、駆動素子１２を囲むように、シード層３８および支柱３８ａが形成されることにより、これらのシード層３８および支柱３８ａが遮光層として機能し（遮光層を兼ね）、駆動素子１２への光入射を抑制することができる。よって、上記第５の実施の形態と同等の効果を得ることができる。
　尚、上記第８の実施の形態において、更に、上記第１ないし第３の実施の形態のいずれかを採用し、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されていてもよい。これにより、発光素子部（発光素子１１ａ）からの出射光が駆動素子１２によって遮られにくくなり、視野角が狭くなることを抑制できる。このような構成により、上記第１の実施の形態と同等の効果を得ることができる。
＜第９の実施の形態＞
［構成］
　図２６は、本開示の第９の実施の形態に係る素子部（素子部１０Ｉ）の構成を模式的に表したものである。本実施の形態の素子部１０Ｉでは、上記第１の実施の形態の素子部１０Ａと同様、発光素子部（発光素子１１ａ）と駆動素子１２とが、１画素内に混載されている。また、素子部１０Ｉは、再配線層１５および接合部１４を介して第１基板１０（図２６には図示せず）上に実装される。また、図２６には、発光素子１１ａの電極に接続された引き出し配線１４２についても図示している。
　但し、本実施の形態の素子部１０Ｉでは、上記第１の実施の形態と異なり、発光素子１１ａと駆動素子１２との間に埋め込み形成された遮光樹脂層３９を有している。遮光樹脂層３９は、例えばブラックマトリクスなどに用いられる感光性樹脂から構成されている。この遮光樹脂層３９は、更に、発光素子１１ａ間にも埋め込み形成されていることが望ましい。遮光層と平坦化層との機能を兼ね備えた構造を実現できるためである。
［素子部１０Ｉの形成方法］
　上記のような素子部１０Ｉは、例えば次のようにして形成することができる。図２７Ａ～図２７Ｄは、素子部１０Ｉの形成方法を工程順に表す模式図である。尚、図２７Ａ～図２７Ｄでは、発光素子１１ａとして、３つの発光素子１１Ｒ，１１Ｇ，１１Ｂを図示している。
　まず、図２７Ａに示したように、発光素子１１ａ（発光素子１１Ｒ，１１Ｇ，１１Ｂ）と駆動素子１２とを、透明絶縁膜１３０上に貼り合わせる（転写形成する）。この後、図２７Ｂに示したように、第２基板１１０の全面にわたって遮光樹脂層３９を成膜する。遮光樹脂層３９としては、例えばネガ型のフォトレジストを用いることができる。続いて、図２７Ｃに示したように、第２基板１１０の裏面側から露光および現像等を行うことで、例えば発光素子１１ａと駆動素子１２との間および画素間に、遮光樹脂層３９が残存する。尚、遮光樹脂層３９として、ポジ型のフォトレジストを用い、表面側から露光してもよい。このようにして、図２６に示したような素子部１０Ｉを形成することができる。
［効果］
　本実施の形態では、発光素子１１ａと駆動素子１２との間を埋め込むように遮光樹脂層３９が形成されることにより、発光素子１１ａから駆動素子１２への光入射を抑制することができる。よって、上記第５の実施の形態と同等の効果を得ることができる。また、この遮光樹脂層３９が素子間に形成されることで、平坦化層を兼ねることから、その後の製造プロセスにおいて、空隙（ボイド）の発生を抑制することができる。
　尚、上記第９の実施の形態において、更に、上記第１ないし第３の実施の形態のいずれかを採用し、発光素子部１１の発光面Ｓ１の端部ｅ１が、駆動素子１２の上端部ｅ２と同じか、または上端部ｅ２よりも高い位置に配置されていてもよい。これにより、発光素子部（発光素子１１ａ）からの出射光が駆動素子１２によって遮られにくくなり、視野角が狭くなることを抑制できる。このような構成により、上記第１の実施の形態と同等の効果を得ることができる。
＜変形例２－１～２－３＞
　また、上記第９の実施の形態において、更に、次のような構造を採用しても構わない。即ち、図２８に示した変形例２－１のように、第２基板１１０と、剥離層１２０との間の層において、引き出し配線１４２に重畳する領域に、例えばアルミニウム（Ａｌ）などよりなる遮光層４０がパターン形成されていてもよい。また、図２９に示した変形例２－２のように、発光素子１１ａ上において、Ｃｕ配線層４２をめっき形成するためのシード層４１の下にカーボンＣＶＤ膜を形成しておき、遮光層を兼ねるように構成してもよい。更に、図３０に示した変形例２－３のように、引き出し配線１５０ａを、発光素子１１Ｒ，１１Ｇ，１１Ｂの上面から取り出すのではなく、側面から取り出すようにした構成であっても構わない。
　以上、実施の形態および変形例を挙げて本開示を説明したが、本開示はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、発光素子部がＲ，Ｇ，Ｂの３つの発光ダイオードチップを含む場合を例示して説明したが、発光素子部が更に他の色の発光ダイオードチップを含んでいてもよいし、Ｒ，Ｇ，Ｂの発光ダイオードチップのいずれかに代えて他の色の発光ダイオードチップを含んでいてもよい。
　尚、本開示内容は以下のような構成であってもよい。
（１）
　基板上に、第１の配線層と、複数の画素を含む素子部とを備え、
　前記素子部は、各画素内に、
　１または複数の発光素子を含むと共に発光面を有する発光素子部と、
　前記発光素子部を駆動すると共に、前記第１の配線層を介して前記発光素子部と電気的に接続された駆動素子とを有し、
　前記発光素子部の前記発光面の端部は、前記駆動素子の上端部と同じ高さか、または前記上端部よりも高い位置に配置されている
　表示装置。
（２）
　前記発光素子部では、前記発光素子の前記基板側に第１の絶縁膜が設けられ、
　前記第１の絶縁膜の厚みと前記発光素子の厚みとの合計は、前記駆動素子の厚みと同等か、または前記駆動素子の厚み以上である
　上記（１）に記載の表示装置。
（３）
　前記発光素子部および前記駆動素子と前記基板との間に、選択的な領域に第１の凹部を有する第２の絶縁膜が設けられ、
　前記駆動素子は、前記第２の絶縁膜の前記第１の凹部に一部が埋め込まれて形成されている
　上記（１）または（２）に記載の表示装置。
（４）
　前記発光素子部と前記駆動素子とを覆う封止層を更に備え、
　前記発光素子部は、前記発光素子を覆うと共に、前記発光面を含み、かつ前記封止層よりも屈折率の高い高屈折率層を有する
　上記（１）～（３）のいずれかに記載の表示装置。
（５）
　前記高屈折率層の前記発光面の端部から出射する光の出射角の最大値は９０°である
　上記（４）に記載の表示装置。
（６）
　前記高屈折率層の屈折率および厚みは、以下の条件式（Ａ）を満たす
　上記（５）に記載の表示装置。
　ｎ０／ｎ１＜Ｌ１／（Ｈ１2+Ｌ１2）1/2　　…………（Ａ）
　但し、
　ｎ０：封止層の屈折率
　ｎ１：高屈折率層の屈折率
　Ｌ１：発光素子の側面に対向する高屈折率層の厚み
　Ｈ１：発光素子の発光面に対向する高屈折率層の厚み
　とする。
（７）
　前記発光素子は、前記駆動素子の一部に埋め込み形成されている
　上記（１）に記載の表示装置。
（８）
　前記駆動素子は、選択的な領域に第２の凹部を有し、
　前記発光素子は、前記第２の凹部内に形成されている
　上記（７）に記載の表示装置。
（９）
　前記第２の凹部の底面に、前記発光面の高さを調整するための第３の絶縁膜を有する
　上記（８）に記載の表示装置。
（１０）
　前記駆動素子がテーパ形状を有する
　上記（１）～（９）のいずれかに記載の表示装置。
（１１）
　前記駆動素子の断面形状が台形状である
　上記（１０）に記載の表示装置。
（１２）
　前記駆動素子の表面を覆って遮光膜が形成されている
　上記（１）～（１１）のいずれかに記載の表示装置。
（１３）
　前記駆動素子の表面を覆って反射防止膜が形成されている
　上記（１）～（１２）のいずれかに記載の表示装置。
（１４）
　前記発光素子と前記駆動素子とを電気的に接続するための接続配線を有し、
　前記接続配線は、前記発光素子と前記駆動素子との間に介在して遮光層を兼ねる
　上記（１）～（１３）のいずれかに記載の表示装置。
（１５）
　前記接続配線は、ＴＳＶ（Through-Silicon Via）により形成されている
　上記（１４）に記載の表示装置。
（１６）
　前記駆動素子に重畳すると共に、めっきによる金属配線形成用のシード層を有し、
　前記シード層は、前記発光素子と前記駆動素子との間に介在して遮光層を兼ねる
　上記（１）～（１５）のいずれかに記載の表示装置。
（１７）
　前記発光素子と駆動素子との間に埋め込み形成された遮光樹脂層を有する
　上記（１）～（１６）のいずれかに記載の表示装置。
（１８）
　前記遮光樹脂層は、前記画素間および前記発光素子と前記駆動素子との間に埋め込まれ、平坦化層を兼ねる
　上記（１７）に記載の表示装置。
　本出願は、日本国特許庁において２０１５年１月２９日に出願された日本特許出願番号第２０１５－０１５８４３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (18)

  1. 　基板上に、第１の配線層と、複数の画素を含む素子部とを備え、
    　前記素子部は、各画素内に、
    　１または複数の発光素子を含むと共に発光面を有する発光素子部と、
    　前記発光素子部を駆動すると共に、前記第１の配線層を介して前記発光素子部と電気的に接続された駆動素子とを有し、
    　前記発光素子部の前記発光面の端部は、前記駆動素子の上端部と同じ高さか、または前記上端部よりも高い位置に配置されている
    　表示装置。
  2. 　前記発光素子部では、前記発光素子の前記基板側に第１の絶縁膜が設けられ、
    　前記第１の絶縁膜の厚みと前記発光素子の厚みとの合計は、前記駆動素子の厚みと同等か、または前記駆動素子の厚みよりも大きい
    　請求項１に記載の表示装置。
  3. 　前記発光素子部および前記駆動素子と前記基板との間に、選択的な領域に第１の凹部を有する第２の絶縁膜が設けられ、
    　前記駆動素子は、前記第２の絶縁膜の前記第１の凹部に一部が埋め込まれて形成されている
    　請求項１に記載の表示装置。
  4. 　前記発光素子部と前記駆動素子とを覆う封止層を更に備え、
    　前記発光素子部は、前記発光素子を覆うと共に、前記発光面を含み、かつ前記封止層よりも屈折率の高い高屈折率層を有する
    　請求項１に記載の表示装置。
  5. 　前記高屈折率層の前記発光面の端部から出射する光の出射角の最大値は９０°である
    　請求項４に記載の表示装置。
  6. 　前記高屈折率層の屈折率および厚みは、以下の条件式（Ａ）を満たす
    　請求項５に記載の表示装置。
    　ｎ０／ｎ１＜Ｌ１／（Ｈ１2+Ｌ１2）1/2　　…………（Ａ）
    　但し、
    　ｎ０：封止層の屈折率
    　ｎ１：高屈折率層の屈折率
    　Ｌ１：発光素子の側面に対向する高屈折率層の厚み
    　Ｈ１：発光素子の発光面に対向する高屈折率層の厚み
    　とする。
  7. 　前記発光素子は、前記駆動素子の一部に埋め込み形成されている
    　請求項１に記載の表示装置。
  8. 　前記駆動素子は、選択的な領域に第２の凹部を有し、
    　前記発光素子は、前記第２の凹部内に形成されている
    　請求項７に記載の表示装置。
  9. 　前記第２の凹部の底面に、前記発光面の高さを調整するための第３の絶縁膜を有する
    　請求項８に記載の表示装置。
  10. 　前記駆動素子がテーパ形状を有する
    　請求項１に記載の表示装置。
  11. 　前記駆動素子の断面形状が台形状である
    　請求項１０に記載の表示装置。
  12. 　前記駆動素子の表面を覆って遮光膜が形成されている
    　請求項１に記載の表示装置。
  13. 　前記駆動素子の表面を覆って反射防止膜が形成されている
    　請求項１に記載の表示装置。
  14. 　前記発光素子と前記駆動素子とを電気的に接続するための接続配線を有し、
    　前記接続配線は、前記発光素子と前記駆動素子との間に介在して遮光層を兼ねる
    　請求項１に記載の表示装置。
  15. 　前記接続配線は、ＴＳＶ（Through-Silicon Via）により形成されている
    　請求項１４に記載の表示装置。
  16. 　前記駆動素子に重畳すると共に、めっきによる金属配線形成用のシード層を有し、
    　前記シード層は、前記発光素子と前記駆動素子との間に介在して遮光層を兼ねる
    　請求項１に記載の表示装置。
  17. 　前記発光素子と駆動素子との間に埋め込み形成された遮光樹脂層を有する
    　請求項１に記載の表示装置。
  18. 　前記遮光樹脂層は、前記画素間および前記発光素子と前記駆動素子との間に埋め込まれ、平坦化層を兼ねる
    　請求項１７に記載の表示装置。
PCT/JP2015/085171 2015-01-29 2015-12-16 表示装置 WO2016121258A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016571817A JP6761351B2 (ja) 2015-01-29 2015-12-16 表示装置
CN202010372090.2A CN111477592B (zh) 2015-01-29 2015-12-16 显示装置
CN201580074094.XA CN107210016B (zh) 2015-01-29 2015-12-16 显示装置
CN202010372050.8A CN111477591B (zh) 2015-01-29 2015-12-16 显示装置
US15/544,585 US10998300B2 (en) 2015-01-29 2015-12-16 Display unit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015015843 2015-01-29
JP2015-015843 2015-01-29

Publications (1)

Publication Number Publication Date
WO2016121258A1 true WO2016121258A1 (ja) 2016-08-04

Family

ID=56542891

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/085171 WO2016121258A1 (ja) 2015-01-29 2015-12-16 表示装置

Country Status (4)

Country Link
US (1) US10998300B2 (ja)
JP (1) JP6761351B2 (ja)
CN (3) CN107210016B (ja)
WO (1) WO2016121258A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057830A (zh) * 2016-08-19 2016-10-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板制备方法
EP3503182A1 (en) * 2017-12-22 2019-06-26 GIO Optoelectronics Corp. Electronic package unit and manufacturing method thereof
EP3557616A1 (en) * 2018-04-18 2019-10-23 InnoLux Corporation Panel and tiled device thereof
WO2023002728A1 (ja) * 2021-07-21 2023-01-26 東レ株式会社 表示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210016B (zh) * 2015-01-29 2020-05-29 索尼半导体解决方案公司 显示装置
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
TWI660524B (zh) * 2018-07-17 2019-05-21 友達光電股份有限公司 發光裝置及其製造方法
CN109887948B (zh) * 2019-03-08 2021-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20200388735A1 (en) * 2019-06-05 2020-12-10 Mikro Mesa Technology Co., Ltd. Electrical contact structure for light emitting diode
US11075328B2 (en) * 2019-06-05 2021-07-27 Mikro Mesa Technology Co., Ltd. Method of forming conductive area at top surface of light-emitting diode
FR3104819A1 (fr) * 2019-12-12 2021-06-18 Valeo Vision Source lumineuse a elements semiconducteurs electroluminescents
CN111933630A (zh) * 2020-07-28 2020-11-13 华为技术有限公司 Led芯片封装模块、显示屏及其制作方法
CN212648273U (zh) 2020-07-29 2021-03-02 隆达电子股份有限公司 发光二极管装置
CN114242909B (zh) * 2020-09-09 2023-12-12 华为技术有限公司 一种显示屏及其制作方法、显示终端
CN117810213A (zh) * 2020-09-09 2024-04-02 华为技术有限公司 一种显示屏及其制作方法、显示终端
KR20220064004A (ko) * 2020-11-11 2022-05-18 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
US20220231209A1 (en) * 2021-01-19 2022-07-21 Innostar Service Inc. Led display
CN114914229A (zh) * 2021-02-09 2022-08-16 群创光电股份有限公司 电子装置
EP4040481A1 (en) * 2021-02-09 2022-08-10 InnoLux Corporation Electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083689A (ja) * 2000-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 発光装置
JP2005266616A (ja) * 2004-03-19 2005-09-29 Hideki Matsumura 光学的表示装置及びその製造方法
JP2006065305A (ja) * 2004-07-16 2006-03-09 Semiconductor Energy Lab Co Ltd 読み取り機能付き表示装置及びそれを用いた電子機器
JP2009070814A (ja) * 2007-08-21 2009-04-02 Fujifilm Corp 散乱部材を有する有機エレクトロルミネッセンス表示装置
JP2013221991A (ja) * 2012-04-13 2013-10-28 Panasonic Corp 表示パネル

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831699A (en) * 1996-04-29 1998-11-03 Motorola, Inc. Display with inactive portions and active portions, and having drivers in the inactive portions
JP2000004049A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 発光素子および発光装置並びに発光素子の製造方法
US6528824B2 (en) * 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4538951B2 (ja) 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
US7034775B2 (en) * 2001-03-26 2006-04-25 Seiko Epson Corporation Display device and method for manufacturing the same
JP3659407B2 (ja) * 2001-08-03 2005-06-15 ソニー株式会社 発光装置
US7342256B2 (en) 2004-07-16 2008-03-11 Semiconductor Energy Laboratory Co., Ltd. Display device mounted with read function and electric appliance
US20090051278A1 (en) * 2007-08-21 2009-02-26 Fujifilm Corporation Organic electroluminescent display device having scattering member
JP5176750B2 (ja) * 2008-07-24 2013-04-03 ソニー株式会社 発光素子組立体、面状光源装置、及び、液晶表示装置組立体
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
DE102013203350A1 (de) * 2013-02-28 2014-08-28 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zu seiner Herstellung
CN103810981B (zh) * 2014-01-26 2016-01-06 京东方科技集团股份有限公司 阵列基板和显示面板
US9443835B2 (en) * 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
CN107210016B (zh) * 2015-01-29 2020-05-29 索尼半导体解决方案公司 显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083689A (ja) * 2000-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 発光装置
JP2005266616A (ja) * 2004-03-19 2005-09-29 Hideki Matsumura 光学的表示装置及びその製造方法
JP2006065305A (ja) * 2004-07-16 2006-03-09 Semiconductor Energy Lab Co Ltd 読み取り機能付き表示装置及びそれを用いた電子機器
JP2009070814A (ja) * 2007-08-21 2009-04-02 Fujifilm Corp 散乱部材を有する有機エレクトロルミネッセンス表示装置
JP2013221991A (ja) * 2012-04-13 2013-10-28 Panasonic Corp 表示パネル

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057830A (zh) * 2016-08-19 2016-10-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板制备方法
EP3503182A1 (en) * 2017-12-22 2019-06-26 GIO Optoelectronics Corp. Electronic package unit and manufacturing method thereof
EP3557616A1 (en) * 2018-04-18 2019-10-23 InnoLux Corporation Panel and tiled device thereof
US10839740B2 (en) 2018-04-18 2020-11-17 Innolux Corporation Panel and tiled device thereof
WO2023002728A1 (ja) * 2021-07-21 2023-01-26 東レ株式会社 表示装置

Also Published As

Publication number Publication date
CN107210016A (zh) 2017-09-26
JP6761351B2 (ja) 2020-09-23
CN111477592A (zh) 2020-07-31
CN111477591B (zh) 2023-12-29
CN107210016B (zh) 2020-05-29
CN111477591A (zh) 2020-07-31
CN111477592B (zh) 2023-10-10
JPWO2016121258A1 (ja) 2017-11-09
US20180277528A1 (en) 2018-09-27
US10998300B2 (en) 2021-05-04

Similar Documents

Publication Publication Date Title
WO2016121258A1 (ja) 表示装置
US11991889B2 (en) Solid-state image pickup device and manufacturing method thereof
US10535696B2 (en) Pad structure exposed in an opening through multiple dielectric layers in BSI image sensor chips
US20180145236A1 (en) Package structure for light emitting device
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
JP4987928B2 (ja) 半導体装置の製造方法
US20090039455A1 (en) Image sensor package with trench insulator and fabrication method thereof
JP2006216935A (ja) ウェーハレベルのイメージセンサーモジュール及びその製造方法
US20140103528A1 (en) Semiconductor device
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
JP2013143520A (ja) 撮像装置および撮像装置の製造方法
KR101640417B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2009010261A (ja) 半導体パッケージおよびその製造方法
JP2008098516A (ja) 光電変換装置
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
CN112748609A (zh) 显示装置以及显示装置的制造方法
JPWO2018047635A1 (ja) 固体撮像素子および製造方法、並びに電子機器
TWI594409B (zh) 影像傳感晶片封裝結構及封裝方法
JP2009130318A (ja) 半導体装置およびその製造方法
US20210343911A1 (en) Display device
TW202316685A (zh) 顯示裝置
CN118103961A (zh) 半导体装置及其制造方法和电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15880150

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016571817

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15544585

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15880150

Country of ref document: EP

Kind code of ref document: A1