JP2009130318A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】遮光部と画素部との間の段差を小さくし、光学特性を向上させた半導体装置を提供する。
【解決手段】半導体装置は受光素子が配置された画素部１と、画素部１を囲む遮光部２と、遮光部２を囲む周辺回路部３とを備えている。さらに、画素部１から遮光部２及び周辺回路部３にわたって設けられた層間膜１１と、遮光部２及び周辺回路部３において層間膜１１内に埋め込まれた第１の配線６と、画素部１から遮光部２及び周辺回路部３にわたって設けられ、遮光部２に開口が形成された保護膜７と、遮光部２のうち画素部１に面した領域において、保護膜７の開口内に形成された最上層配線である第２の配線８とが設けられている。第２の配線８が保護膜７上に形成されないので、第２の配線８上面と画素部１の層間膜１１との段差は小さくなっている。
【選択図】図３

Description

本発明は、受光素子を有する半導体装置の配線構造に関するものである。

受光素子を設けた半導体装置においては、通常受光素子の周辺に遮光部が、遮光部の周辺に周辺回路がそれぞれ設けられている（例えば特許文献１参照）。また、上層にレンズを設け、効率良く集光して受光部における入射光の経路を短縮するために配線層の厚さを薄くすることが記載されている（例えば特許文献２、３参照）。

また、遮光部では、遮光用配線として最上層のアルミ配線を用いることが多く、アルミ配線はコンタクト部で段差を発生する構成となるのが一般的である。

図１２は、光センサを有する従来の半導体装置の一例を示すブロック図であり、図１３は、従来の半導体装置を概略的に示す平面図であり、図１４は、従来の半導体装置を概略的に示す断面図である。また、図１５は、従来の半導体装置を示す断面図である。

図１２、図１３に示すように、画素がマトリクス状に配置されてなる表示部１０１の周囲に遮光部１０２が形成され、遮光部１０２の周囲に周辺回路部１０３が形成されている。図１５に示すように、遮光部１０２と周辺回路部１０３の最上層配線はアルミ配線１１５となっており、遮光部１０２と周辺回路部１０３の高さは表示部１０１よりも８００〜１０００ｎｍ程度高くなっている。
特開２００７−１８４５８号公報（第１図） 特開２００６−２９４９９１号公報 特開２００７−１３０６１号公報

しかし、前述の従来例では、遮光部のアルミ配線部の段差をなくす構造を形成することが困難である。例えば、特許文献２では、遮光部の横部にもアルミ配線層が存在する構造を取る場合など、遮光部のアルミ配線層の高さが周辺回路部のアルミ配線層と同じになる場合がある。また、遮光部と周辺回路部の配線層を別に構成する必要があるなど、製造工程が複雑になるという課題があった。

本発明は上記の不具合を解決するためのものであり、遮光部と画素部との間の段差を小さくし、光学特性を向上させた半導体装置を提供することを目的とする。

前記の目的を達成するため、本発明の半導体装置は、受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置であって、前記画素部から前記遮光部及び前記周辺回路部にわたって設けられた層間膜と、前記遮光部及び前記周辺回路部において前記層間膜内に埋め込まれた第１の配線と、前記画素部から前記遮光部及び前記周辺回路部にわたって設けられ、前記遮光部に開口が形成された保護膜と、前記遮光部のうち前記画素部に面した領域において、前記保護膜の開口内に形成された最上層配線である第２の配線とを備えている。

この構成により、少なくとも遮光部のうち画素部に面した領域では第２の配線が保護膜上に設けられないので、第２の配線の上面と画素部内の保護膜の上面との段差を従来よりも小さくすることができる。その結果、平坦化膜をより平坦に形成することができ、画素部内にレンズを均一に形成することが可能となる。また、画素部の厚みは変えないので、散乱や混色等による光学特性の劣化も生じない。

また、遮光部の全領域で第２の配線が保護膜の開口内に形成されている場合は、より均一にレンズを形成することができるので、光学特性の劣化をより確実に抑えることができる。

本発明の半導体装置の製造方法は、受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置の製造方法であって、前記遮光部と前記周辺回路部に、層間膜に埋め込まれた第１の配線を形成する工程（ａ）と、前記第１の配線及び前記層間膜の上に保護膜を形成する工程（ｂ）と、少なくとも１つの前記第１の配線を露出させ、前記第１の配線よりも平面サイズが大きい開口を前記遮光部内の前記保護膜に形成する工程（ｃ）と、少なくとも前記遮光部のうち前記画素部に面した領域において、前記第１の配線上であって、前記保護膜の開口内に第２の配線を形成する工程（ｄ）とを備えている。

この方法によれば、画素部の保護膜上面と、遮光部のうち画素部に面した領域における第２の配線の上面との段差を小さくすることができるので、画素部内にレンズを均一に形成することが可能となり、光学特性の劣化を防ぐことができる。特に、本発明の方法は従来と比べて工程数を増やすことなく実施できる。

本発明の半導体装置によれば、画素部の保護膜と遮光部の最上層配線である第２の配線の上面との段差を従来よりも小さくすることができるので、平坦化膜の上面をより平坦にすることができ、画素部内にレンズをより均一に形成することができる。そのため、光学特性の劣化が防がれ、製造が容易な半導体装置を実現することができる。

（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置について説明する。

図１は、第１の実施形態の半導体装置における画素部、遮光部、周辺回路の概略構成を示す平面図であり、図２は、図１のII−II線における本実施形態の半導体装置の断面を示す図であり、図３は、本実施形態の半導体装置の詳細構成を示す断面図であり、図４（ａ）〜（ｈ）は、本実施形態の半導体装置における遮光部の製造工程を示す図である。

これらの図に示すように、本実施形態の半導体装置は、フォトダイオード等の受光素子を有する画素部１と、画素部１を囲む遮光部２と、遮光部２を囲む周辺回路部３とを備えている。入射光は画素部１で光電変換され、遮光部２を介して伝達された信号が演算回路を有する周辺回路部３で処理される。なお、信号の転送方式はＣＣＤ（Charge Coupled Device)型であってもよいが、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)型であってもよい。ここでは、画素部とは、受光素子が配置された領域のうち、有効に受光素子として作用する受光素子が配置された領域を意味する。また、遮光部２は必ずしも画素部１を取り囲むように配置する必要はなく、画素部１の少なくとも１辺の外側領域に設けられていてもよい。また、周辺回路部３も必ずしも遮光部２（画素部１）を取り囲むように配置する必要はなく、画素部１の少なくとも１辺の外側領域に遮光部２を挟んで設けられていてもよい。

本実施形態の半導体装置の特徴は、図２及び図３に示すように、平坦化膜の形成前において、遮光部２の最上面（第２の配線８の上面）が画素部１の最上面（第１の保護膜７の上面）と周辺回路部３の最上面（第２の配線８の上面）との間の高さとなっていることにある。遮光部２の最上面高さを抑えるための構造について以下で説明する。

図５（ａ）、（ｂ）は、本実施形態の半導体装置の遮光部を示す断面図及び平面図である。

図３及び図５（ａ）、（ｂ）に示すように、遮光部２及び周辺回路部３には絶縁膜に埋め込まれたＣｕなどからなる厚さ約１５０ｎｍ〜４００ｎｍの第１の配線６が層間膜１１上に設けられている。画素部１、遮光部２および周辺回路部３上には絶縁体からなる厚さ約２００ｎｍ〜５００ｎｍの第１の保護膜７が設けられている。第１の保護膜７は例えばＴＥＯＳ膜やシリコン窒化膜で構成されている。

遮光部２において、第１の保護膜７には幅および長さが第１の配線６よりも大きいコンタクト用の溝（開口部）が形成されており、第１の配線６の上面および側面の上部がＴｉ／ＴｉＮ積層膜などで構成された厚さ約１３０ｎｍのバリア膜１４で覆われている。そして、第１の配線６の上には、バリア膜１４を挟んで厚さ約５００ｎｍのアルミニウム（Ａｌ）からなる第２の配線８が設けられている。第２の配線８の幅および長さは第１の配線６よりも大きく、且つコンタクト用の溝よりは小さくなっている。第２の配線８は最上層の配線であり、遮光膜として機能する。そのため、画素部１には設けられない。また、第２の配線８上およびコンタクト用の溝内にはシリコン窒化物からなる厚さ約２００ｎｍの第２の保護膜９が設けられている。そして、遮光部２におけるコンタクト用溝内の第２の配線８の側方領域や、周辺回路部３における第２の配線８間の領域にはアクリル系樹脂などからなる層間膜１６が埋め込まれ、画素部１、遮光部２から周辺回路部３にわたってアクリル系樹脂などからなる平坦化膜１７が設けられている。

この構成により、第２の配線８が層間絶縁膜である第１の保護膜７上に設けられることがないので、第２の配線８の上面（厳密には第２の保護膜９の上面）と画素部１の最上部である第１の保護膜７の上面との段差４は、従来の半導体装置より小さく、例えば３００ｎｍ以下となっている。

一方、周辺回路部３では、従来の半導体装置と同様に、第１の配線６上および基板上に第１の保護膜７が設けられ、第１の保護膜７の上に第２の配線８が設けられている。第１の保護膜７は、第１の配線６の一部上で開口され、この開口部にはバリア膜１４を挟んでコンタクトプラグが埋め込まれている。コンタクトプラグの径は第１の配線６及び第２の配線８の幅よりも小さくなっている。第２の配線８の上面及び側面は第２の保護膜９により覆われているが、パッド部１０では第２の保護膜９が開口を有し、第２の配線８の上面の一部が露出している。これにより、パッド部１０を介して外部回路との接続が実現される。本実施形態の半導体装置において、周辺回路部３の最上部（ここでは第２の配線８上の第２の保護膜９の上面）と画素部１の最上部（ここでは第１の保護膜７の上面）との段差５は、約８００〜１０００ｎｍである。

半導体装置のうち、画素部１の高さは、集光効率を向上させるために低い方が好ましい。また、画素部１上にレンズを形成する際に、遮光部２や周辺回路部３の高さが高いと平坦化工程で平坦化しにくく、レンズの形成にムラが生じてしまう。本実施形態の半導体装置では、遮光部２の上面高さが画素部１の上面高さと周辺回路部３の上面高さとの間になっているため、レンズを均一な形状に形成することができ、光学特性の劣化が防がれている。特に、画素部１の上面と遮光部２の上面との段差４が３００ｎｍ以下であればレンズの均一性が十分に向上するので好ましい。なお、半導体装置の上面を単に平坦にするだけであれば画素部１の平坦化膜を厚くすればよいが、この場合、散乱や混色などにより画素部１での光学特性が悪くなるため、好ましくない。これに対し、本実施形態の構成によれば、光学特性の劣化が非常に小さくなっている。なお、第２の配線８の厚みを薄くしても画素部１と遮光部２との段差を小さくすることができるが、第２の配線８を薄くしすぎると遮光性が悪くなる上、パッド部１０でのワイヤボンディングがうまく形成できなくなる。

第２の配線８は上述のようにＡｌなどで構成されていることが好ましい。これは、Ｃｕに比べてＡｌの方が遮光性が良いためである。遮光性が十分に高いことにより、黒レベルの基準を精度良くとることができる。

本実施形態の半導体装置では、上述のように第１の保護膜７に設けられるコンタクト用の溝の幅及び長さを第１の配線６と第２の配線８の幅及び長さよりも大きくしているので、第２の配線８が第１の保護膜７の上に形成されることがなく、第２の配線８の上面高さを従来の半導体装置に比べて低くすることができる。

次に、本実施形態の半導体装置の製造方法について説明する。ここでは遮光部２の上部配線の形成方法についてのみ説明する。

まず、図４（ａ）に示すように、層間膜１１の上に溝を形成した後、この溝にめっき法などによりＣｕを埋め込んで第１の配線６を形成する。

次に、図４（ｂ）に示すように、層間膜１１及び第１の配線６の上に絶縁体からなる厚さ２００〜６００ｎｍ程度の第１の保護膜７をＣＶＤ法などにより形成する。

次いで、図４（ｃ）に示すように、第１の配線６より大きなサイズで第１の保護膜７を開口する。この際に、層間膜１１をオーバーエッチングするが、層間膜１１の上面と第１の配線６の上面の高さの差が５０ｎｍ以内となるようにする。

次に、図４（ｄ）に示すように、ＴｉおよびＴｉＮを公知の方法により第１の保護膜７の上面、溝の露出面及び第１の配線６の露出面上に形成してバリア膜１４を形成した後、バリア膜１４上に蒸着やスパッタ等によりＡｌからなる第２の配線８を形成する。第２の配線８の厚みは理想的には第１の保護膜７と同じ厚さであることが好ましいが、薄くなるとワイヤボンディングが形成しにくくなるなどの問題があるため、実際には５００ｎｍ程度となっている。

次に、図４（ｅ）に示すように、第２の配線８をエッチングして、第２の配線８のサイズが第１の配線６より大きく、且つコンタクト用の溝よりも小さくなるようにパターン形成する。また、バリア膜１４のうち第２の配線８と平面的に見て重なっていない部分は除去される。

次いで、図４（ｆ）に示すように、ＣＶＤ法などにより第１の保護膜７上から第２の配線８の上面及び側面にわたって厚さ約２００ｎｍのシリコン窒化物からなる第２の保護膜９を形成した後、スピンコート等によりアクリル系樹脂等からなる厚さ約５００〜６００ｎｍの層間膜１６を第２の保護膜９上に形成する。

続いて、図４（ｇ）に示すように、層間膜１６をエッチバックしてコンタクト用溝の隙間を埋め込む。

次に、図４（ｈ）に示すように、第２の保護膜９および層間膜１６の上にアクリル系樹脂等からなる厚さ約１００ｎｍ〜２００ｎｍの平坦化膜１７を形成する。本実施形態の方法によれば、画素部１と遮光部２との間の段差が低減されているので、平坦化膜１７の形成後の段差も小さくなっており、画素部１では平坦化膜１７上に均一な形状のレンズを形成することが可能となる。この方法によれば、配線形成工程を増やすなど、製造工程を複雑にすることなく、画素部１と遮光部２との段差を緩和でき、光センサとしての光学特性を向上させることができる。

なお、この配線構造を遮光部２だけでなく周辺回路部３の配線やパッド部１０にも適用することができる。

なお、以上の説明では、第１の配線６と第２の配線８の両方を構成する構造を示しているが、後述の変形例のように、第１の配線６が存在しない領域でも第２の配線８の高さを低くする構造にすることができる。また、第１の配線６を複数に分割し、第２の配線８に電気的に接続させる構成とすることも可能である。

また、第２の配線８は遮光用の配線であるとともに、接地線、電源線を補強するための配線として使用することができる。

なお、遮光部において第１の配線６及び第２の配線８で覆われない領域がある場合、第１の配線６の下に配置された配線で被覆してもよい。この場合、複数層の配線間に層間絶縁膜を設ける必要はない。

−第１の実施形態の第１の変形例−
図６（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の第１の変形例を示す断面図及び平面図である。

図６（ａ）、（ｂ）に示すように、本変形例の半導体装置では、第１の配線６が存在しない領域でも第２の配線８の上面高さが従来の半導体装置よりも低くなっている。図中左側に示す第１の実施形態の配線構造と本変形例の配線構造とが混在していてもよい。

このように、第１の配線６が設けられていない領域に設けられた第２の配線８が、層間膜１１に形成された、第２の配線８よりも幅及び長さが大きいコンタクト用の溝内に設けられていることで、第１の配線６が設けられない領域でも第２の配線８の上面高さを画素部１の上面高さに近づけることができる。

−第１の実施形態の第２の変形例−
図７は、第１の実施形態に係る半導体装置の第２の変形例を示す断面図である。

本変形例の半導体装置は、層間膜１１に設けられたコンタクト用溝内であって、第２の配線８の周囲の部分に第２の配線８と同一材料で構成されたサイドウォール８ａが残されている構造を有している。なお、図７において、バリア膜１４のうちサイドウォール８ａに接する部分をバリア膜１４ａと表記している。

第１の配線６上の第１の保護膜７を厚くすることにより、第２の配線８を構成するＡｌが溝の側壁部分に残ってサイドウォールを構成する。画素部と遮光部との段差をできるだけ緩和するには、第１の保護膜７の上面高さと第２の配線８の上面高さを等しくすればよく、第１の保護膜７の厚さを厚くして第１の保護膜７の上面位置を第２の配線８の上面位置と同等に設定している。第１の保護膜７の厚みは例えば２００ｎｍ〜５００ｎｍである。

このサイドウォール構造とすることにより、第２の配線８の上に平坦化膜１７を形成する際にカバレッジを向上させることができ、平坦化膜１７を形成しやすくなっている。

−第１の実施形態の第３の変形例−
図８は、第１の実施形態に係る半導体装置の第３の変形例を示す断面図である。

本変形例の半導体装置において、遮光部内の第１の配線６及び第２の配線８のうち、画素部に近い部分（図中左側）は、図３に示す遮光部２と同様の配線構造を有し、周辺回路部３に近い部分（図中右側）は、図３に示す周辺回路部３と同様の配線構造を有している。

画素部の平坦化を行うには、遮光部のうち画素部に近い所定の領域内で配線高さを低くすればよいので、本実施形態の半導体装置では第２の配線８の上面が部分的に低くなっている。このため、本実施形態の半導体装置では、画素部において遮光部の一部との間の段差が低減されてレンズが均一に形成できる上、第２の配線８の周辺回路部側に溝が生じないので、レイアウトを縮小することができる。

（第２の実施形態）
図９（ａ）、（ｂ）は、本発明の第２の実施形態に係る半導体装置を示す断面図及び平面図である。図９（ｂ）では、理解しやすいように平坦化膜１７及び第２の保護膜９は図示を省略している。

本実施形態の半導体装置は、第１の実施形態に係る半導体装置の遮光部における第１の配線６が複数に分割され、共通の第２の配線８に接続された構成を有している。その他の構成は第１の実施形態の半導体装置と同様である。

第１の配線６は例えば銅で形成されており、銅のめっき工程後、ＣＭＰ工程を行うが、大きな面積の配線が存在するとディッシング等により第１の配線６の膜厚が薄くなるという課題が生じる。そこで、第１の配線６をある程度の配線幅を有する複数の配線に分割することにより、この課題が解決され、目標の膜厚になるよう第１の配線６を安定して形成することができるようになる。図９（ａ）、（ｂ）は、２つの第１の配線６に対して、１つの第２の配線８が電気的に接続された構成を示しているが、３つ以上の第１の配線６が１つの第２の配線８に接続される構成であってもよい。

本構成により、第１の配線６の上面高さを安定化させることができ、これに対応して第２の配線の高さも安定化できる。

（第３の実施形態）
図１０は、本発明の第３の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。

本実施形態のパッド構造は、第１の実施形態の配線構造をパッド部に適用したものであり、第１の配線６上にバリア膜１４を挟んで第２の配線８が設けられている。コンタクト用溝の幅及び長さは第１の配線６及び第２の配線８よりも大きくなっている。第２の配線８の上面においては平坦化膜１７及び第２の保護膜９に開口が設けられており、外部回路等に接続するためのワイヤを接続できるようになっている。

本実施形態の半導体装置によれば、パッド部においても第２の配線８が第１の保護膜７上に設けられる必要がなくなるため、第２の配線８の上面位置を従来より低くすることができる。そのため、第２の配線８上に形成される平坦化膜１７の段差を従来よりも小さくすることができる。これにより、例えばワイヤボンドを形成する際に、パッドエッジに接触しても第１の保護膜７及び第２の保護膜９の割れ等の発生が抑えられる。また、画素部に形成されるレンズの均一性をさらに向上させることも可能となる。

なお、パッド部以外の周辺回路部においてもこれと同様の配線構造を形成してもよい。

（第４の実施形態）
図１１は、本発明の第４の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。

第３の実施形態に対して、本実施形態の半導体装置は、周辺回路部において第２の配線８と平坦化膜１７とが重複部分を持たず、平坦化膜１７の開口部は、例えばコンタクト用の溝と同じかやや大きいサイズとなっている。

本実施形態のパッド構造によれば、パッド部の高さを低くできるとともに、第２の配線８の上に平坦化膜１７が形成されないため、例えばワイヤボンドを形成する際にパッドエッジに接触した場合でも第２の保護膜９の割れ等が発生しない。

本発明の半導体装置は、ディジタルカメラ、ビデオカメラ等種々の撮像装置に利用される。

第１の実施形態の半導体装置における画素部、遮光部、周辺回路の概略構成を示す平面図である。 図１のII−II線における第１の実施形態に係る半導体装置の断面を示す図である。 第１の実施形態に係る半導体装置の詳細構成を示す断面図である。 （ａ）〜（ｈ）は、第１の実施形態に係る半導体装置における遮光部の製造工程を示す図である。 （ａ）、（ｂ）は、第１の実施形態に係る半導体装置の遮光部を示す断面図及び平面図である。 （ａ）、（ｂ）は、第１の実施形態に係る半導体装置の第１の変形例を示す断面図及び平面図である。 第１の実施形態に係る半導体装置の第２の変形例を示す断面図である。 第１の実施形態に係る半導体装置の第３の変形例を示す断面図である。 （ａ）、（ｂ）は、第２の実施形態に係る半導体装置を示す断面図及び平面図である。 第３の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。 第４の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。 光センサを有する従来の半導体装置の一例を示すブロック図である。 従来の半導体装置を概略的に示す平面図である。 従来の半導体装置を概略的に示す断面図である。 従来の半導体装置を示す断面図である。

符号の説明

１ 画素部
２ 遮光部
３ 周辺回路部
４ 段差
５ 段差
６ 第１の配線
７ 第１の保護膜
８ 第２の配線
８ａ サイドウォール
９ 第２の保護膜
１０ パッド部
１１ 層間膜
１４ バリア膜
１４ａ バリア膜
１６ 層間膜
１７ 平坦化膜

Claims (15)

1. 受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置であって、
   前記画素部から前記遮光部及び前記周辺回路部にわたって設けられた層間膜と、
   前記遮光部及び前記周辺回路部において前記層間膜内に埋め込まれた第１の配線と、
   前記画素部から前記遮光部及び前記周辺回路部にわたって設けられ、前記遮光部に開口が形成された保護膜と、
   前記遮光部のうち前記画素部に面した領域において、前記保護膜の開口内に形成された最上層配線である第２の配線とを備えている半導体装置。
2. 前記遮光部において前記保護膜に形成された少なくとも１つの開口は前記第１の配線より平面サイズが大きく、且つ前記第１の配線上の領域に形成されており、
   前記第２の配線のうち少なくとも１つは前記第１の配線上に設けられていることを特徴とする請求項１に記載の半導体装置。
3. 前記第２の配線は、前記周辺回路部にも設けられており、
   前記周辺回路部において、前記第２の配線は前記保護膜上に形成されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記遮光部のうち前記画素部に面した領域における前記第２の配線の上面高さは、前記画素部における前記保護膜の上面高さと前記周辺回路部における前記第２の配線の上面高さとの間にあることを特徴とする請求項３に記載の半導体装置。
5. 前記遮光部の全領域において、前記第２の配線は前記保護膜の開口内に設けられていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
6. 前記遮光部のうち前記周辺回路部に面した領域において、前記第２の配線は前記保護膜上に形成されていることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
7. 前記画素部における前記保護膜の上面と前記遮光部のうち前記画素部に面した領域における前記第２の配線の上面との高さの差は３００ｎｍ以下であることを特徴とする請求項１〜５のうちいずれか１つに記載の半導体装置。
8. 前記遮光部において、前記第２の配線の周囲であって前記保護膜の開口の内壁に形成され、前記第２の配線と同一材料で構成されたサイドウォールをさらに備えていることを特徴とする請求項１〜７のうちいずれか１つに記載の半導体装置。
9. 前記保護膜には前記周辺回路部にも開口が形成されており、
   前記周辺回路部において、前記第１の配線上に形成された前記第２の配線の少なくとも１つは外部回路に接続するためのパッド部として機能するとともに、前記保護膜の開口内に設けられていることを特徴とする請求項１〜８のうちいずれか１つに記載の半導体装置。
10. 前記遮光部における前記保護膜の開口内には複数の前記第１の配線が設けられており、
    前記保護膜の開口内に設けられた複数の前記第１の配線上には、１つの前記第２の配線が設けられていることを特徴とする請求項１〜９のうちいずれか１つに記載の半導体装置。
11. 前記第２の配線はアルミニウムで構成されていることを特徴とする請求項１〜１０のうちいずれか１つに記載の半導体装置。
12. 受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置の製造方法であって、
    前記遮光部と前記周辺回路部に、層間膜に埋め込まれた第１の配線を形成する工程（ａ）と、
    前記第１の配線及び前記層間膜の上に保護膜を形成する工程（ｂ）と、
    少なくとも１つの前記第１の配線を露出させ、前記第１の配線よりも平面サイズが大きい開口を前記遮光部内の前記保護膜に形成する工程（ｃ）と、
    少なくとも前記遮光部のうち前記画素部に面した領域において、前記第１の配線上であって、前記保護膜の開口内に最上層配線である第２の配線を形成する工程（ｄ）とを備えている半導体装置の製造方法。
13. 前記工程（ｄ）では、前記遮光部の全領域において、前記第２の配線は前記保護膜の開口内に形成されることを特徴とする請求項１２に記載の半導体装置の製造方法。
14. 前記工程（ｄ）では、前記遮光部のうち前記周辺回路部に面した領域において、第２の配線は前記第１の配線上から前記保護膜上にわたって形成されることを特徴とする請求項１２に記載の半導体装置の製造方法。
15. 前記工程（ｃ）では、前記周辺回路部において、前記第１の配線よりも平面サイズが大きい開口を前記保護膜に形成し、
    前記工程（ｄ）では、前記周辺回路部において、前記第１の配線上であって前記保護膜の開口内に第２の配線を形成することを特徴とする請求項１２〜１４のうちいずれか１つに記載の半導体装置の製造方法。

Images