JP2011216865A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2011216865A
JP2011216865A JP2011031260A JP2011031260A JP2011216865A JP 2011216865 A JP2011216865 A JP 2011216865A JP 2011031260 A JP2011031260 A JP 2011031260A JP 2011031260 A JP2011031260 A JP 2011031260A JP 2011216865 A JP2011216865 A JP 2011216865A
Authority
JP
Japan
Prior art keywords
metal wiring
metal
imaging device
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011031260A
Other languages
English (en)
Other versions
JP2011216865A5 (ja
Inventor
Takeshi Aoki
武志 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011031260A priority Critical patent/JP2011216865A/ja
Priority to US13/034,194 priority patent/US9024405B2/en
Priority to CN201110060175.8A priority patent/CN102194844B/zh
Publication of JP2011216865A publication Critical patent/JP2011216865A/ja
Publication of JP2011216865A5 publication Critical patent/JP2011216865A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】 新たな工程を追加することなく、遮光膜の面積占有率の差を軽減して平坦化膜の均一性を改善することができる固体撮像装置を提供する。
【解決手段】 半導体基板に形成されたフォトダイオードを有する複数の画素が配置された有効画素部と、前記有効画素部の周辺部とを含む固体撮像装置で、前記半導体基板の上方に配置された複数の金属配線層と、前記複数の金属配線層のうち最上に配されたパターニングされた金属配線層を覆う平坦化膜とを備え、前記有効画素部では、前記複数の金属配線層は前記フォトダイオードに光を入射させるための開口部を有し、前記周辺部では、前記複数の金属配線層の最上層に開口部が設けられ、前記最上層と前記半導体基板との間の少なくとも1つの金属配線層が前記最上層の開口部を通して入射する光を遮るパターンを有する。
【選択図】 図2

Description

本発明は、固体撮像装置に関する。
図1(A)に、固体撮像装置の平面レイアウト図を示す。図1(A)に示す固体撮像装置は、有効画素領域1、オプティカルブラック領域2、および、周辺回路領域3を含む。有効画素領域1及びオプティカルブラック領域2には、複数の画素が2次元アレイ状に配列されている。周辺回路領域3には、例えば、演算増幅回路、水平走査回路及び垂直走査回路が配置されている。有効画素領域1の上の金属膜からなる遮光膜は、画素毎に開口されているのに対して、オプティカルブラック領域2及び周辺回路領域3は、ほぼ全面が覆われており、オプティカルブラック領域2の画素信号は黒レベルの基準信号として使用されている。そして、遮光膜の上に絶縁膜、例えばシリコン酸化膜からなる平坦化膜を配置して平坦化をはかっている。この場合、有効画素領域1内における画素間の光路差の不均一による色むらを抑制するために、平坦化膜の均一性が要求される。
この平坦化膜は、段差を有する遮光膜の上に成膜された絶縁膜、例えばシリコン酸化膜を CMP(Chemical Mechanical Polishing)法を用いて表面を研磨することで平坦化して形成される。面積占有率が大きい遮光膜の上に成膜されたシリコン酸化膜のCMPによる研磨速度は、面積占有率が小さい遮光膜の上に成膜された酸化膜の研磨速度より遅い。これにより、遮光膜の面積占有率が小さい有効画素領域と、遮光膜の面積占有率が大きい有効画素領域周辺部の境界では平坦化膜の表面に段差が生じる。この段差が原因で、平坦化膜の膜厚が有効画素領域の中央部と外周部で不均一になり、結果として光路差の違いによる色むらが発生してしまう。上記課題を解決するための方法が、特許文献1に示されている。特許文献1によれば、面積占有率が大きい有効画素領域周辺部の遮光膜を、あらかじめ形成した溝の中に配置することにより、有効画素領域と有効画素領域周辺部の境界における平坦化膜の段差を軽減できるとしている。
特開2001−196571号公報
しかしながら、特許文献1の方法では、溝を形成する新たな工程の追加が必要となるため工程上で不利である。また、遮光膜の面積占有率の差によって生じる平坦化膜の不均一性を根本的に解決するには不十分である。
本発明は、新たな工程を追加することなく、遮光膜の面積占有率の差を軽減して平坦化膜の均一性を改善することができる固体撮像装置を提供する。
本発明の固体撮像装置は、半導体基板に形成されたフォトダイオードを有する複数の画素が配置された有効画素部と、前記有効画素部の周辺に配置された周辺部とを含む固体撮像装置であって、前記半導体基板の上方に配置された複数の金属配線層と、前記複数の金属配線層のうち最上に配されたパターニングされた金属配線層を覆う平坦化膜とを備え、前記有効画素部では、前記複数の金属配線層は前記フォトダイオードに光を入射させるための開口部を有し、前記周辺部では、前記複数の金属配線層の最上層に開口部が設けられ、前記最上層と前記半導体基板との間の少なくとも1つの金属配線層が前記最上層の開口部を通して入射する光を遮るパターンを有することを特徴とする。
本発明により、有効画素領域とその周辺に配置された周辺部との境界において平坦化膜の段差を軽減することが可能となり、平坦化膜を均一に形成することが出来る。更に、新たな工程を追加することなく、平坦化膜を均一に形成することが出来る。
(A)は固体撮像装置の平面レイアウトの概略を示す図、(B)は本実施例の固体撮像装置の平面レイアウトを示す図である。 (A)は第1の実施形態に係る図1(B)の破線A−A'に沿った断面構造例を示す図、(B)は第1の実施形態に係る図1(B)の破線B−B'に沿った断面構造例を示す図である。 第1の実施形態に係る固体撮像装置の製造工程例を示す断面図である。 第1の実施形態に係る固体撮像装置の図3Aに続く製造工程例を示す断面図である。 (A)は第2の実施形態に係る図1(B)の破線A−A'に沿った断面構造例を示す図、(B)及び(C)は第2の実施形態に係る固体撮像装置の製造工程例を示す図である。 (A)は第3の実施形態に係る図1(B)の破線A−A'に沿った断面構造例を示す図、(B)は第3の実施形態に係る(A)の第2金属配線層の平面レイアウト例を示す図、(C)は第3の実施形態に係る(A)の第1金属配線層の平面レイアウト例を示す図である。 (A)は固体撮像装置の平面レイアウトの概略を示す図、(B)は第4、第5の実施例の固体撮像装置の平面レイアウトを示す図である。 (A)は第4の実施形態に係る図6(B)の破線A−A’に沿った断面構造例を示す図、(B)及び(C)及び(D)は第4の実施形態に係る固体撮像装置の製造工程例を示す図である。 (A)は第5の実施形態に係る図6(B)の破線A−A’に沿った断面構造例を示す図、(B)及び(C)及び(D)は第5の実施形態に係る固体撮像装置の製造工程例を示す図である。
以下、添付図面を参照して本発明の固体撮像装置及びその製造方法の実施形態例を詳細に説明する。
[第1の実施形態]
<第1の実施形態の固体撮像装置の構成例> 図1(B)は、図1(A)に示した固体撮像装置の本実施形態による平面レイアウト例を示す拡大図である。第1の実施形態に係る図1(B)の破線A−A'に沿った断面構造図が図2(A)であり、図1(B)の破線B−B'に沿った断面構造図が図2(B)である。図1(B)に示すように、固体撮像装置は、複数の画素が配された有効画素領域1を含む有効画素部を有する。固体撮像装置はまた、有効画素部の周辺に配置された周辺領域を有する。周辺領域には、基準信号を得るためのオプティカルブラック領域2及び周辺回路領域3を含む周辺部が配置されている。有効画素領域1及びオプティカルブラック領域2には、複数の画素が2次元アレイ状に配列されている。周辺回路領域3は、有効画素領域1の動作の制御や有効画素領域1から読み出された信号の処理を行う領域であり、例えば、演算増幅回路、水平走査回路及び垂直走査回路を含む。図2(A)に示すように、有効画素領域1及びオプティカルブラック領域2では、半導体基板100にフォトダイオード101が設けられている。簡単化のため、半導体基板100に設けられたMOSトランジスタ及び金属プラグの一部は図示が省略されている。半導体基板100の上方には、絶縁膜102、絶縁膜103及び絶縁膜104をそれぞれ介して第1金属配線層105、第2金属配線層106及び遮光膜107が形成されている。遮光膜107は、基準電位及び電源ラインとして使用される金属配線層の役割も兼ねている。遮光膜107は金属配線層105、106、107のうちの最上層である。第1金属配線層105と第2金属配線層106は金属プラグ108で電気的に接続されうる。第2金属配線層106と遮光膜107は金属プラグ109で電気的に接続されうる。絶縁膜102、絶縁膜103及び絶縁膜104は、例えばシリコン酸化膜で形成されている。第1金属配線層105、第2金属配線層106及び遮光膜107は、例えばアルミニウムを主成分とする金属又は金属間化合物で形成されている。金属プラグ108及び金属プラグ109は、例えばタングステンを主成分とする金属で形成されている。遮光膜107は、平坦化膜110によって覆われており、平坦化膜110は、絶縁膜、例えばシリコン酸化膜から形成されている。
従来は、オプティカルブラック領域2及び周辺回路領域3のほぼ全面が遮光膜107によって覆われていた。一方、第1の実施形態では、図1(B)に示すように、オプティカルブラック領域2及び周辺回路領域3を覆う遮光膜107には開口部111が設けられている。オプティカルブラック領域2においては、図2(A)に示すように、全ての画素の上の遮光膜107に開口部111が設けられている。遮光膜107の下の第2金属配線層106と同一の層にはダミー金属膜112が設けられており、ダミー金属膜112は、開口部111を通してフォトダイオード101に入射する光を遮る役割を果たしている。更に、周辺回路領域3においては、図2(A)に示すように、遮光膜107の下の第2金属配線層106と同一の層でダミー金属膜112を設けることが出来る領域の上に、開口部111が設けられている。ダミー金属膜112は、開口部111を通してフォトダイオード101に入射する光を遮る役割を果たしている。周辺回路領域3に配置される回路は、例えば走査回路を含みうる。ここで、オプティカルブラック領域2及び周辺回路領域3の遮光膜107の面積占有率をA、有効画素領域1の遮光膜107の面積占有率をBとする。平坦化膜110の均一性を改善するためには、面積占有率Bと面積占有率Aとの比(=B/A)は0.6以上であることが好ましく、0.8以上であることが更に好ましい。理想的には、B/A=1であるのがより望ましい。
本第1の実施形態では、開口部111を周辺部であるオプティカルブラック領域2及び周辺回路領域3の両方に設けているが、いずれかの領域のみに設けてもよい。例えば、少なくとも有効画素領域1と隣接するオプティカルブラック領域2に開口部を設ければ平坦性は向上する。また、有効画素領域1との間にオプティカルブラック領域2を有する周辺回路領域3に開口部を設ければ、平坦性を向上させつつ遮光性を向上させることができる。周辺部はオプティカルブラック領域2を有さない構成であってもよい。その場合には、開口部111は周辺回路領域に設けられる。
<第1の実施形態の固体撮像装置の製造工程例> 次に、第1の実施形態の製造方法を図3Aの(a)から(c)及び図3Bの(d)及び(e)を参照して説明する。簡略化のため、既知の工程である第2金属配線層106の形成工程以前は省略し、第2金属配線層106の形成工程から以降を説明する。
図3Aの(a)は、第2金属配線層106を形成するための金属膜をスパッタ法を用いて成膜した後の断面図である。第2金属配線層106を形成するための金属膜は、例えば、アルミニウムを主成分とする金属又は金属間化合物で構成されうる。次に、図3Aの(b)に示すように、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて金属膜をパターニングして第2金属配線層106を形成する。第2金属配線層106の形成と同時に、遮光のためのパターンであるダミー金属膜112をオプティカルブラック領域2及び周辺回路領域3に形成する。図3Aの(c)は、図3Aの(b)を上から見た図である。次に、図3Bの(d)では、絶縁膜104、例えばシリコン酸化膜をプラズマCVD法を用いて成膜した後に、CMP法を用いて絶縁膜104を平坦化する。次に、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて絶縁膜104に開口を形成し、金属プラグ109を形成する。金属プラグ109は、例えば、スパッタ法を用いてチタンおよびチタン窒化物を順に成膜した後に、タングステンをCVD法を用いて成膜し、CMPを用いて開口部以外の領域のチタン、チタン窒化物及びタングステンを除去して形成されうる。次に、図3Bの(e)では、遮光膜107を形成する金属膜をスパッタ法を用いて成膜する。遮光膜107は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されうる。次に、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて金属膜をパターン形成(パターニング)し遮光膜を形成する工程において、開口部111を有効画素領域1に形成する。これと同時に、オプティカルブラック領域2及び周辺回路領域3にも開口部111を形成する。次に、絶縁膜を、例えばシリコン酸化膜をプラズマCVD法を用いて成膜する。次に、CMP法を用いて該絶縁膜を平坦化して平坦化膜110が形成され、図2(A)に至る。平坦化膜110はシリコン窒化膜であってもよい。また、平坦化膜110の後に、層内レンズ、カラーフィルタ、マイクロレンズ等を形成することも可能である。
[第2の実施形態]
<第2の実施形態の固体撮像装置の構成例> 第2の実施形態に係る図1(B)の破線A−A'に沿った断面構造図が図4(A)である。基本的な構成は第1の実施形態と同様であるため、全体の説明は省略する。第2の実施形態の特徴として、図4(A)に示すように、オプティカルブラック領域2において、ダミー金属膜112の上に壁状金属部113が開口部111を囲うように形成されている。ダミー金属膜112及び壁状金属部113は、開口部111を通してフォトダイオード101に入射する光を遮る役割を果たしている。更に、周辺回路領域3においては、有効画素領域1と有効画素領域周辺部の境界面に対して平行な面に限って、ダミー金属膜112の上に壁状金属部113が形成されている。この壁状金属部113により、有効画素領域1のフォトダイオード101への半導体基板100の法線に交差する方向に入射する光の漏れを遮っている。
第2の実施形態の周辺回路領域3において、有効画素領域1と有効画素領域周辺部の境界面に対して平行な面以外に壁状金属部113を設けてもよいが、本第2の実施形態の壁状金属部113の配置を行うことで、配線間の容量の増大を抑制することが可能となる。
<第2の実施形態の固体撮像装置の製造工程例> 次に、第2の実施形態の製造方法を説明する。第2金属配線層106及びダミー金属膜112をオプティカルブラック領域2及び周辺回路領域3に形成する工程までは、第1の実施形態と同じ構成のため省略し、次の工程から図4(A)と図4(B)を使って説明する。図4(B)に示すように、絶縁膜104、例えばシリコン酸化膜をプラズマCVD法を用いて成膜した後に、CMP法を用いて絶縁膜104を平坦化する。次に、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて絶縁膜104に開口を形成し、金属プラグ109を形成する。この際、ダミー金属膜112の上に壁状金属部113を同時に形成する。図4(C)には、壁状金属部113の平面レイアウトが例示されている。次の工程から最終工程までは、第1の実施形態と同じ構成のため省略する。
[第3の実施形態]
<第3の実施形態の固体撮像装置の構成例> 第3の実施形態に係る図1(B)の破線A−A'に沿った断面構造図が図5(A)である。基本的な構成は第1の実施形態と同様であるため、全体の説明は省略する。本第3の実施形態の特徴としては、図5(A)に示すように、オプティカルブラック領域2において、第1金属配線層105及び第2金属配線層106の各層に、ダミー金属膜112がそれぞれ形成されている。図5(B)は、第3の実施形態に係る図5(A)の第2金属配線層の平面レイアウト図であり、図5(C)は、第3の実施形態に係る図5(A)の第1金属配線層の平面レイアウト図である。図5(B)に示すように、ダミー金属膜112を含む第2金属配線層106の面積占有率を軽減するため、ダミー金属膜112の中心が抜かれた形状になっている。更に、開口部111から入射する光が、第2金属配線層のダミー金属膜112を通って第1金属配線層105の下に達することを防ぐため、図5(C)に示すように、第1金属配線層105と同一の層にダミー金属膜114が設けられている。ここで、図5(B)及び図5(C)にあるように、ダミー金属層114はダミー金属層112の開口の直下に配置されうる。このダミー金属層112及びダミー金属層114に限らず、金属層に設けた開口の直下にダミー金属層が配置されていることが望ましい。また、光の遮光性を高めるために、ダミー金属層の面積は金属層に設けた開口の面積と等しいか、より大きいことが望ましい。
第3の実施形態においても、上記第2の実施形態のような壁状金属部113を設けてよい。具体的には、遮光膜107とダミー金属膜112との間、あるいはダミー金属膜112とダミー金属膜114との間に、壁状金属部を設けてもよい。また、遮光膜107とダミー金属膜112との間、及びダミー金属膜112とダミー金属膜114との間に、壁状金属部を設けてもよい。また、金属配線層が更に多く配されている場合には、本第3の実施形態の2層のダミー金属膜を3層以上設けることも可能である。
<第3の実施形態の固体撮像装置の製造工程例> 第3の実施形態の第1金属配線層105と同時に同一の層にダミー金属膜114を形成する工程は、第1の実施形態でダミー金属膜112を形成する工程と同様である。従って、その詳細な説明は省略する。また、第2の実施形態のような壁状金属部113を設ける場合も、第2の実施形態の製造工程例から知ることができる。
[第4の実施形態]
<第4の実施形態の固体撮像装置の構成例> 図6(B)は、図6(A)に示した固体撮像装置の本実施形態による平面レイアウト例を示す拡大図である。第4の実施形態に係る図6(B)の破線A−A'に沿った断面構造図が図7(A)である。図6(B)に示すように、固体撮像装置は、複数の画素が配された有効画素領域1を含む有効画素部を有する。固体撮像装置はまた、有効画素部の周辺領域に、基準信号を得るためのオプティカルブラック領域2と周辺回路領域3及び電極パッド領域4を含む周辺部を有する。有効画素領域1及びオプティカルブラック領域2には、複数の画素が2次元アレイ状に配列されている。周辺回路領域3は、例えば、演算増幅回路、水平走査回路及び垂直走査回路を含む。電極パッド領域4は、外部からの電源供給および外部信号処理回路への電気信号転送を司る。図7(A)に示すように、有効画素領域1及びオプティカルブラック領域2では、半導体基板100にフォトダイオード101が設けられている。簡単化のため、半導体基板100に設けられたMOSトランジスタ及び金属プラグの一部は図示が省略されている。半導体基板100の上方には、絶縁膜102、絶縁膜203及び絶縁膜204をそれぞれ介して第1金属配線層205、第2金属配線層206及び遮光膜207が形成されている。遮光膜207は、基準電位及び電源ラインとして使用される金属配線層の役割も兼ねている。遮光膜207は金属配線層205、206、207のうちの最上層である。第1金属配線層205と第2金属配線層206は金属プラグ208で電気的に接続されうる。第2金属配線層206と遮光膜207は金属プラグ209で電気的に接続されうる。絶縁膜102、絶縁膜203及び絶縁膜204は、例えばシリコン酸化膜で形成されている。第1金属配線層205、第2金属配線層206及び遮光膜207は、例えばアルミニウムを主成分とする金属で形成されている。金属プラグ208及び金属プラグ209は、例えばタングステンを主成分とする金属で形成されている。遮光膜207は平坦化膜210によって覆われており、平坦化膜210は、絶縁膜、例えばシリコン酸化膜から形成されている。
従来は、オプティカルブラック領域2及び周辺回路領域3のほぼ全面が遮光膜207によって覆われていた。一方、第4の実施形態では、図6(B)に示すように、オプティカルブラック領域2および周辺回路領域3を覆う遮光膜207にも開口部211が設けられている。オプティカルブラック領域2においては、図7(A)に示すように、全ての画素の上の遮光膜207に開口部211が設けられている。遮光膜207の下の第2金属配線層206と同一の層にはダミー金属膜212が設けられており、ダミー金属膜212は開口部211を通してフォトダイオード101に入射する光を遮る役割を果たしている。更に、周辺回路領域3においては、図7(A)に示すように、遮光膜207の下の第2金属配線層206と同一の層でダミー金属膜212を設けることが出来る領域の上に、開口部211が設けられている。ダミー金属膜212は、開口部211を通してフォトダイオード101に入射する光を遮る役割を果たしている。周辺回路領域3に配置される回路は、例えば走査回路を含みうる。更に、周辺回路領域3に隣接して電極パッド領域4が設けられている。電極パッド領域4は、第1電極パッド213、第2電極パッド214、最上層電極パッド215を含む。第1電極パッド213と第2電極パッド214とは金属プラグ208によって電気的に接続されている。第2電極パッド214と最上層電極パッド215とは金属プラグ209によって電気的に接続されている。第1電極パッド213は、例えば第1金属配線層205と同一層にアルミニウムを主成分とする金属で形成されている。第2電極パッド214は、例えば第2金属配線層206と同一層にアルミニウムを主成分とする金属で形成されている。最上層電極パッド215は、例えば遮光膜207と同一層にアルミニウムを主成分とする金属で形成されている。つまり、複数の金属層のうち最上に配置されたパターニングされた金属配線層は、遮光膜207として機能する金属パターンと、最上層電極パッド215として機能する金属パターンとを含む。
<第4の実施形態の固体撮像装置の製造工程例> 次に、第4の実施形態の製造方法を図7(A)から(D)を参照して説明する。簡略化のため、第1金属配線層205の形成工程から以降を説明する。
図7(B)に示す図は、第1金属配線層205を形成した後の断面図である。第1金属配線層205は、例えば、スパッタ法を用いてアルミニウムを主成分とする金属を成膜した後に、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて形成される。更に、第1金属配線層205と同時に第1電極パッド213が形成されうる。
図7(C)に示す図は、第2金属配線層206を形成した後の断面図である。第2金属配線層206は、第1金属配線層205の上に絶縁膜203を介して形成される。絶縁膜203は、第1金属配線層205の上にシリコン酸化膜をプラズマCVD法により成膜し、CMP法を用いて平坦化して形成される。次に、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて絶縁膜203に開口を形成し、金属プラグ208を形成する。金属プラグ208は、スパッタ法を用いてチタンおよびチタン窒化物を順に成膜した後に、タングステンをCVD法を用いて成膜し、CMPを用いて開口部以外の領域のチタン、チタン窒化物及びタングステンを除去して形成されうる。次に、第1金属配線層205と同様の手順で第2金属配線層206を形成し、これと同時に、アルミニウムを主成分とする金属から成るダミー金属膜212および第2電極パッド214が形成される。
図7(D)に示す図は、遮光膜207を形成した後の断面図である。遮光膜207は、第2金属配線層206の上に絶縁膜204を介して形成される。絶縁膜204は、絶縁膜203と同様の手順で形成される。次に、金属プラグ209が金属プラグ208と同様の手順で形成される。次に、第1金属配線層205と同様の手順で遮光膜207が形成され、これと同時に、アルミニウムを主成分とする金属から成る最上層電極パッド215が形成される。更に、遮光膜207の形成工程において、開口部211を有効画素領域1に形成する。これと同時に、オプティカルブラック領域2及び周辺回路領域3にも開口部211を形成する。
次に、絶縁膜をシリコン酸化膜をプラズマCVD法により成膜し、CMP法を用いて該絶縁膜を平坦化して平坦化膜210を形成し、図7の(A)に至る。
[第5の実施形態]
<第5の実施形態の固体撮像装置の構成例> 図8の(A)は図6(B)の破線A−A'に沿った断面構造図である。図8(A)に示すように、有効画素領域1及びオプティカルブラック領域2では、の半導体基板100にフォトダイオード101が設けられている。簡単化のため、半導体基板100に設けられたMOSトランジスタ及び金属プラグの一部は図示が省略されている。半導体基板100の上方には、絶縁膜102、絶縁膜303及び絶縁膜304をそれぞれ介して第1金属配線層305、第2金属配線層306及び遮光膜207が形成されている。遮光膜207は、基準電位及び電源ラインとして使用される金属配線層の役割も兼ねている。遮光膜207は金属配線層305、306、307のうちの最上層である。第1金属配線層305と第2金属配線層306は金属プラグ308で電気的に接続されうる。第2金属配線層306と遮光膜207は金属プラグ309で電気的に接続されている。絶縁膜102、絶縁膜303及び絶縁膜304は、例えばシリコン酸化膜で形成されている。第1金属配線層305、第2金属配線層306及び金属プラグ308は、例えば銅を主成分とする金属で形成されている。遮光膜207は、例えばアルミニウムを主成分とする金属で形成されている。金属プラグ309は、例えばタングステンを主成分とする金属で形成されている。遮光膜207は平坦化膜210によって覆われており、平坦化膜210は、絶縁膜、例えばシリコン酸化膜から形成されている。
従来は、オプティカルブラック領域2及び周辺回路領域3のほぼ全面が遮光膜207によって覆われていた。一方、第5の実施形態では、図6(B)に示すように、オプティカルブラック領域2および記周辺回路領域3を覆う遮光膜207には開口部211が設けられている。オプティカルブラック領域2においては、図8(A)に示すように、全ての画素の上の遮光膜207に開口部211が設けられている。遮光膜207の下の第2金属配線層306と同一の層にはダミー金属膜312が設けられており、ダミー金属膜312は、開口部211を通してフォトダイオード101に入射する光を遮る役割を果たしている。更に、周辺回路領域3においては、図8(A)に示すように、遮光膜207の下の第2金属配線層306と同一の層でダミー金属膜312を設けることが出来る領域の上に、開口部211が設けられている。ダミー金属膜312は、開口部211を通してフォトダイオード101に入射する光を遮る役割を果たしている。周辺回路領域3に配置される回路は、例えば走査回路を含みうる。更に、周辺回路領域3に隣接して電極パッド領域4が設けられている。電極パッド領域4は、第1電極パッド313、第2電極パッド314、最上層電極パッド215を含む。第1電極パッド313と第2電極パッド314とは金属プラグ308によって電気的に接続されている。第2電極パッド314と最上層電極パッド215とは金属プラグ309によって電気的に接続されている。第1電極パッド313は、例えば第1金属配線層305と同一層に銅を主成分とする金属で形成されている。第2電極パッド314は、例えば第2金属配線層306と同一層に銅を主成分とする金属で形成されている。最上層電極パッド215は、例えば遮光膜207と同一層にアルミニウムを主成分とする金属で形成されている。
<第5の実施形態の固体撮像装置の製造工程例> 次に、第5の実施形態の製造方法を図8(A)から(D)を参照して説明する。簡略化のため、第1金属配線層305の形成工程から以降を説明する。
図8(B)に示す図は、第1金属配線層305を形成した後の断面図である。第1金属配線層305は、例えば、シングルダマシン法によって銅を主成分とする金属で形成される。具体的には、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて絶縁膜102に配線用の溝を形成した後に、スパッタ法によってタンタル窒化物および銅を順に形成し、銅をメッキ法によって成膜する。次に、余分なタンタル窒化物、銅をCMP法で除去して、第1金属配線層305が形成される。更に、第1金属配線層305と同時に第1電極パッド313が形成される。
図8(C)に示す図は、第2金属配線層306を形成した後の断面図である。第2金属配線層306は、第1金属配線層305の上に絶縁膜303を介して、例えば、デュアルダマシン法によって銅を主成分とする金属で形成される。具体的には、絶縁膜303は、第1金属配線層305の上にシリコン酸化膜をプラズマCVD法により形成される。次に、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて絶縁膜303の配線層及び金属プラグを形成すべき領域に開口を形成した後に、スパッタ法によってタンタル窒化物および銅を順に形成し、銅をメッキ法によって成膜する。次に、余分なタンタル窒化物、銅をCMP法によって除去して、第2金属配線層306および金属プラグ308が形成される。更に、第2金属配線層306と同時にダミー金属膜312および第2電極パッド314が形成される。
図8(D)に示す図は、遮光膜207を形成した後の断面図である。遮光膜207は、第2金属配線層306の上に絶縁膜304を介して形成される。絶縁膜304は、絶縁膜303と同様の手順で形成される。次に、金属プラグ309は、スパッタ法を用いてチタンおよびチタン窒化物を順に成膜した後に、タングステンをCVD法を用いて成膜し、CMP法によって開口部以外の領域のチタン、チタン窒化物及びタングステンを除去して形成される。次に、スパッタ法を用いてアルミニウムを主成分とする金属を成膜した後に、フォトレジスト塗布、露光、現像を経て、ドライエッチング法を用いて遮光膜207が形成される。これと同時に、アルミニウムを主成分とする金属から成る第3電極パッド215が形成される。更に、遮光膜207の形成工程において、開口部211を有効画素領域1に形成する。同時に、オプティカルブラック領域2及び周辺回路領域3にも開口部211を形成する。
次に、絶縁膜をシリコン酸化膜をプラズマCVD法により成膜し、CMP法を用いて該絶縁膜を平坦化して平坦化膜210を形成し、図8(A)に至る。
<第1から第5の実施形態による効果> 第1から第5の実施形態によれば、オプティカルブラック領域2と周辺回路領域3を含む有効画素領域周辺部と有効画素領域1の境界において平坦化膜110の段差を軽減することが出来る。そのため、平坦化膜110の均一に形成することが出来る。これにより、入射光の光路差の不均一による輝度むらや色むらを抑制することが出来る。また、新たな工程を追加することなく、平坦化膜110を均一に形成することが出来る。なお、第1から第3の実施形態は、上述のように適宜組み合わせ可能である。上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することが出来る。
1...有効画素領域、2...オプティカルブラック領域、3...周辺回路領域、100...半導体基板、101...フォトダイオード、102〜104...絶縁膜、105...第1金属配線層、106...第2金属配線層、107...遮光膜、108〜109...金属プラグ、110...平坦化膜、111...開口部、112、114...ダミー金属膜、113...壁状金属部、203、204、303、304...絶縁膜、205、305...第1金属配線層、206,306...第2金属配線層、207...遮光膜、208、209、308、309...金属プラグ、210...平坦化膜、211...開口部、212、312...ダミー金属膜、213、313...第1電極パッド、214、314...第2電極パッド、215...最上層電極パッド

Claims (11)

  1. 半導体基板に形成されたフォトダイオードを有する複数の画素が配置された有効画素部と、前記有効画素部の周辺に配置された周辺部とを含む固体撮像装置であって、
    前記半導体基板の上方に配置された複数の金属配線層と、
    前記複数の金属配線層の最上層であるパターニングされた金属配線層を覆う平坦化膜とを備え、
    前記有効画素部では、前記複数の金属配線層は前記フォトダイオードに光を入射させるための開口部を有し、
    前記周辺部では、前記最上層に開口部が設けられ、前記最上層と前記半導体基板との間の少なくとも1つの金属配線層が前記最上層の開口部を通して入射する光を遮るパターンを有することを特徴とする固体撮像装置。
  2. 前記周辺部における前記最上層の面積は、前記有効画素部における前記最上層の面積占有率が前記周辺部における前記最上層の面積占有率に対して0.6以上となる面積であることを特徴とする請求項1に記載の固体撮像装置。
  3. 前記周辺部における前記複数の金属配線層は、前記周辺部における前記少なくとも1つの金属配線層と前記最上層との間にあって、開口部を有する金属配線層を含むことを特徴とする請求項1または2に記載の固体撮像装置。
  4. 前記周辺部における前記少なくとも1つの金属配線層の上に、前記半導体基板の法線に交差する方向に入射する光を遮る壁状金属部を更に有することを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。
  5. 前記壁状金属部は、前記周辺部における前記最上層と前記少なくとも1つの金属配線層とを接続していることを特徴とする請求項4に記載の固体撮像装置。
  6. 前記周辺部は、前記有効画素部からの信号を処理する周辺回路領域を含むことを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像装置。
  7. 前記周辺部は、基準信号を得るためのオプティカルブラック領域を含むことを特徴とする請求項6に記載の固体撮像装置。
  8. 前記周辺部の開口部は、前記オプティカルブラック領域に配されていることを特徴とする請求項7に記載の固体撮像装置。
  9. 前記周辺部の開口部は、前記周辺回路領域に配されていることを特徴とする請求項6乃至8のいずれか1項に記載の固体撮像装置。
  10. 前記最上層としての前記パターニングされた金属配線層は電極パッドとして機能する金属パターンを含むことを特徴とする請求項1乃至9のいずれか1項に記載の固体撮像装置。
  11. 前記最上層としての前記パターニングされた金属配線層はアルミニウムを主成分とすることを特徴とする請求項1乃至10のいずれか1項に記載の固体撮像装置。
JP2011031260A 2010-03-17 2011-02-16 固体撮像装置 Pending JP2011216865A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011031260A JP2011216865A (ja) 2010-03-17 2011-02-16 固体撮像装置
US13/034,194 US9024405B2 (en) 2010-03-17 2011-02-24 Solid-state image sensor
CN201110060175.8A CN102194844B (zh) 2010-03-17 2011-03-14 固态图像传感器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010061233 2010-03-17
JP2010061233 2010-03-17
JP2011031260A JP2011216865A (ja) 2010-03-17 2011-02-16 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2011216865A true JP2011216865A (ja) 2011-10-27
JP2011216865A5 JP2011216865A5 (ja) 2014-04-03

Family

ID=44602630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011031260A Pending JP2011216865A (ja) 2010-03-17 2011-02-16 固体撮像装置

Country Status (3)

Country Link
US (1) US9024405B2 (ja)
JP (1) JP2011216865A (ja)
CN (1) CN102194844B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014110326A (ja) * 2012-12-03 2014-06-12 Renesas Electronics Corp 半導体装置
JP2015076532A (ja) * 2013-10-09 2015-04-20 キヤノン株式会社 撮像装置およびその製造方法
US9293486B2 (en) 2013-10-09 2016-03-22 Canon Kabushiki Kaisha Image capturing device
JP2016092367A (ja) * 2014-11-11 2016-05-23 キヤノン株式会社 半導体装置及びその製造方法、ならびにカメラ
JP2018032868A (ja) * 2017-10-11 2018-03-01 キヤノン株式会社 撮像装置
WO2019038999A1 (ja) * 2017-08-24 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
WO2021192600A1 (ja) * 2020-03-24 2021-09-30 パナソニックIpマネジメント株式会社 固体撮像素子

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012144196A1 (ja) * 2011-04-22 2014-07-28 パナソニック株式会社 固体撮像装置
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2013157367A (ja) * 2012-01-27 2013-08-15 Sony Corp 撮像素子、製造装置および方法、並びに、撮像装置
US8907385B2 (en) 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors
CN103337502A (zh) * 2013-05-14 2013-10-02 上海集成电路研发中心有限公司 一种版图结构、暗像素结构及其形成方法
US9768221B2 (en) * 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
JP6148580B2 (ja) * 2013-09-03 2017-06-14 キヤノン株式会社 撮像装置及びカメラ
JP6744748B2 (ja) 2016-04-06 2020-08-19 キヤノン株式会社 固体撮像装置及びその製造方法
US10319765B2 (en) * 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
GB2558714B (en) * 2016-10-28 2020-04-08 Canon Kk Photoelectric conversion apparatus and image pickup system
KR102451725B1 (ko) * 2017-12-20 2022-10-07 삼성디스플레이 주식회사 디스플레이 장치
CN108831897B (zh) * 2018-05-04 2021-04-13 上海华力集成电路制造有限公司 暗像素结构
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
JP2021141138A (ja) * 2020-03-03 2021-09-16 キオクシア株式会社 半導体装置
CN113471226A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 一种图像传感器及电子设备
CN113644083A (zh) * 2021-07-27 2021-11-12 上海华力集成电路制造有限公司 改善背照式cmos图像传感器的晶圆色差的制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352049A (ja) * 2000-06-08 2001-12-21 Canon Inc 固体撮像装置および半導体装置
JP2004363375A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 固体撮像素子
JP2006093687A (ja) * 2004-09-23 2006-04-06 Samsung Electronics Co Ltd イメージセンサー及びその製造方法
JP2007128979A (ja) * 2005-11-01 2007-05-24 Canon Inc 固体撮像装置及びその製造方法
JP2007141873A (ja) * 2005-11-14 2007-06-07 Sony Corp 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
JP2007184311A (ja) * 2005-12-29 2007-07-19 Sony Corp 固体撮像装置およびその製造方法
JP2008270423A (ja) * 2007-04-18 2008-11-06 Rosnes:Kk 固体撮像装置
JP2009094299A (ja) * 2007-10-09 2009-04-30 Nikon Corp 固体撮像素子
JP2009099626A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 撮像装置
JP2009164247A (ja) * 2007-12-28 2009-07-23 Sony Corp 固体撮像装置とその製造方法、カメラ及び電子機器
JP2009194361A (ja) * 2008-01-17 2009-08-27 Sony Corp 固体撮像装置およびその製造方法
JP2009200462A (ja) * 2008-01-24 2009-09-03 Sony Corp 固体撮像装置およびその製造方法
JP2009239053A (ja) * 2008-03-27 2009-10-15 Texas Instr Japan Ltd 半導体装置
JP2009290000A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 固体撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143560A (ja) 1988-11-25 1990-06-01 Toshiba Corp 積層型固体撮像装置
JP2001196571A (ja) 2000-01-07 2001-07-19 Sony Corp 固体撮像素子
JP4383959B2 (ja) * 2003-05-28 2009-12-16 キヤノン株式会社 光電変換装置およびその製造方法
KR100653691B1 (ko) 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
US7598581B2 (en) * 2005-09-12 2009-10-06 Crosstek Capital, LLC Image sensor with decreased optical interference between adjacent pixels
JP2007134664A (ja) 2005-10-12 2007-05-31 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
CN101127323B (zh) 2006-08-15 2011-06-22 联华电子股份有限公司 图像感测元件及其制法
JP5305622B2 (ja) 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法
JP4994751B2 (ja) 2006-09-07 2012-08-08 キヤノン株式会社 撮像装置
JP2009283482A (ja) 2008-05-19 2009-12-03 Sony Corp 固体撮像装置
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352049A (ja) * 2000-06-08 2001-12-21 Canon Inc 固体撮像装置および半導体装置
JP2004363375A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 固体撮像素子
JP2006093687A (ja) * 2004-09-23 2006-04-06 Samsung Electronics Co Ltd イメージセンサー及びその製造方法
JP2007128979A (ja) * 2005-11-01 2007-05-24 Canon Inc 固体撮像装置及びその製造方法
JP2007141873A (ja) * 2005-11-14 2007-06-07 Sony Corp 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
JP2007184311A (ja) * 2005-12-29 2007-07-19 Sony Corp 固体撮像装置およびその製造方法
JP2008270423A (ja) * 2007-04-18 2008-11-06 Rosnes:Kk 固体撮像装置
JP2009094299A (ja) * 2007-10-09 2009-04-30 Nikon Corp 固体撮像素子
JP2009099626A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 撮像装置
JP2009164247A (ja) * 2007-12-28 2009-07-23 Sony Corp 固体撮像装置とその製造方法、カメラ及び電子機器
JP2009194361A (ja) * 2008-01-17 2009-08-27 Sony Corp 固体撮像装置およびその製造方法
JP2009200462A (ja) * 2008-01-24 2009-09-03 Sony Corp 固体撮像装置およびその製造方法
JP2009239053A (ja) * 2008-03-27 2009-10-15 Texas Instr Japan Ltd 半導体装置
JP2009290000A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 固体撮像装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014110326A (ja) * 2012-12-03 2014-06-12 Renesas Electronics Corp 半導体装置
US9515104B2 (en) 2012-12-03 2016-12-06 Renesas Electronics Corporation Semiconductor device
JP2015076532A (ja) * 2013-10-09 2015-04-20 キヤノン株式会社 撮像装置およびその製造方法
US9293486B2 (en) 2013-10-09 2016-03-22 Canon Kabushiki Kaisha Image capturing device
JP2016092367A (ja) * 2014-11-11 2016-05-23 キヤノン株式会社 半導体装置及びその製造方法、ならびにカメラ
WO2019038999A1 (ja) * 2017-08-24 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
JP2018032868A (ja) * 2017-10-11 2018-03-01 キヤノン株式会社 撮像装置
WO2021192600A1 (ja) * 2020-03-24 2021-09-30 パナソニックIpマネジメント株式会社 固体撮像素子

Also Published As

Publication number Publication date
US9024405B2 (en) 2015-05-05
CN102194844A (zh) 2011-09-21
CN102194844B (zh) 2014-01-08
US20110227182A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
JP2011216865A (ja) 固体撮像装置
JP4609497B2 (ja) 固体撮像装置とその製造方法、及びカメラ
JP5357441B2 (ja) 固体撮像装置の製造方法
JP5513872B2 (ja) 固体撮像装置
US20140027874A1 (en) Solid-state imaging device and method for manufacturing the same
JP5241902B2 (ja) 半導体装置の製造方法
US9136295B2 (en) Semiconductor device and method for manufacturing the same
JP6083572B2 (ja) 固体撮像装置及びその製造方法
JP2016018859A (ja) 固体撮像装置及びその製造方法
JP6440384B2 (ja) 半導体装置の製造方法
JP2012227375A (ja) 固体撮像装置及びその製造方法
KR100963141B1 (ko) 광전 변환 장치 및 그 제조 방법
JP5987275B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6039294B2 (ja) 半導体装置の製造方法
JP2010212735A (ja) 固体撮像装置とその製造方法、及びカメラ
JP2013084763A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2016058599A (ja) 撮像装置の製造方法
JP6168915B2 (ja) 半導体装置の製造方法
JP6539123B2 (ja) 固体撮像装置及びその製造方法ならびにカメラ
JP5950531B2 (ja) 半導体装置の製造方法及び半導体ウエハ
JP2017011038A (ja) 固体撮像装置の製造方法
JP5389208B2 (ja) 光電変換装置
JP6087681B2 (ja) 固体撮像装置及び撮像システム
JP2009130318A (ja) 半導体装置およびその製造方法
JP5327146B2 (ja) 固体撮像装置とその製造方法、及びカメラ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160401