JP2021141138A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021141138A
JP2021141138A JP2020035964A JP2020035964A JP2021141138A JP 2021141138 A JP2021141138 A JP 2021141138A JP 2020035964 A JP2020035964 A JP 2020035964A JP 2020035964 A JP2020035964 A JP 2020035964A JP 2021141138 A JP2021141138 A JP 2021141138A
Authority
JP
Japan
Prior art keywords
source line
dummy
metal wiring
line
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020035964A
Other languages
English (en)
Inventor
敬雄 末山
Takao Sueyama
敬雄 末山
陽介 小森
Yosuke Komori
陽介 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020035964A priority Critical patent/JP2021141138A/ja
Priority to TW109127053A priority patent/TWI755812B/zh
Priority to CN202010799755.8A priority patent/CN113345955B/zh
Priority to US17/001,933 priority patent/US11456250B2/en
Publication of JP2021141138A publication Critical patent/JP2021141138A/ja
Priority to US17/893,225 priority patent/US11923299B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】配線内の空孔が局所的に集中することを緩和し、信頼性の高い半導体装置を提供する。【解決手段】本実施形態による半導体装置は、第１金属配線を備える。第１金属配線は、基板の上方に設けられ、第１幅で第１方向に延伸する。少なくとも１つの第２金属配線が第１金属配線に接続され、第１幅よりも狭い第２幅で第１金属配線から第２方向に延伸する。ダミー金属配線が、少なくとも１つの第２金属配線に隣接して配置され、第１金属配線に接続されかつ該第１金属配線から第２方向に延伸している。しかし、ダミー金属配線は、第１金属配線以外の配線には電気的に接続されていない。【選択図】図１

Description

本実施形態は、半導体装置に関する。
銅のような金属材料内には微細な空孔（Vacancy）が存在する。この空孔は、印加される応力によって局所的に集中し、比較的大きなボイドに成長する。このようなボイドは、配線抵抗を上昇させたり、断線の原因となる。
特開２０１６−０２１５３０
配線内の空孔が局所的に集中することを緩和し、信頼性の高い半導体装置を提供する。
本実施形態による半導体装置は、第１金属配線を備える。第１金属配線は、基板の上方に設けられ、第１幅で第１方向に延伸する。少なくとも１つの第２金属配線が第１金属配線に接続され、第１幅よりも狭い第２幅で第１金属配線から第２方向に延伸する。ダミー金属配線が、少なくとも１つの第２金属配線に隣接して配置され、第１金属配線に接続されかつ該第１金属配線から第２方向に延伸している。しかし、ダミー金属配線は、第１金属配線以外の配線には電気的に接続されていない。
第１実施形態による半導体装置の構成例を示す平面図。 ソース線およびダミーソース線の構成例を示す平面図。 空孔が分岐部に移動する様子を示す図。 第２実施形態による半導体装置のソース線またはドレイン線を示す平面図。 第２実施形態の変形例による半導体装置のソース線またはドレイン線を示す平面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による半導体装置の構成例を示す平面図である。半導体装置１は、半導体基板１０と、第１ソース線Ｓ１と、第１ドレイン線Ｄ１と、第２ソース線Ｓ２と、第２ドレイン線Ｄ２と、ゲート電極ＣＧと、ダミーソース線ＤＳと、ダミードレイン線ＤＤとを備えている。
半導体基板１０の表面領域には、アクティブエリアＡＡが形成されている。アクティブエリアＡＡは、その周囲に素子分離領域（図示せず）を形成することによって決定される。アクティブエリアＡＡの半導体基板１０上には、複数のトランジスタＴｒが設けられている。尚、本実施形態は、ソース線Ｓ１、Ｓ２またはドレイン線Ｄ１、Ｄ２と同等の配線を有するトランジスタ以外の任意の半導体素子に適用することができる。
複数のトランジスタＴｒは、ソース層と、ドレイン層と、ゲート電極とを備えている。図示しないが、ソース層およびドレイン層は、アクティブエリアＡＡに形成された不純物拡散層である。トランジスタＴｒがＰ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effective Transistor）である場合、ソース層およびドレイン層は、Ｐ型不純物拡散層である。トランジスタＴｒがＮ型ＭＯＳＦＥＴである場合、ソース層およびドレイン層は、Ｎ型不純物拡散層である。
図１に示すように、第１ソース線Ｓ１は、半導体基板１０の上方に設けられており、Ｘ方向に延伸している。複数の第２ソース線Ｓ２が第１ソース線Ｓ１に接続され、第１ソース線Ｓ１からＹ方向に延伸している。ＸおよびＹ方向は、半導体基板１０の表面上において交差する方向であり、例えば、直交方向である。複数の第２ソース線Ｓ２は、コンタクトＣＮＴｓを介してアクティブエリアＡＡのソース層に電気的に接続される。複数の第２ソース線Ｓ２は、第１ソース線Ｓ１と同じ金属層に形成され、一体の配線層として構成されている。従って、ソース層は、コンタクトＣＮＴｓおよび第２ソース線Ｓ２を介して第１ソース線Ｓ１に電気的に接続されている。
ダミーソース線ＤＳは、複数の第２ソース線Ｓ２の配列の両端に隣接して配置されている。即ち、ダミーソース線ＤＳは、第１ソース線Ｓ１の端部に設けられている。ダミーソース線ＤＳよりも外側に第２ソース線Ｓ２は設けられていない。ダミーソース線ＤＳは、第２ソース線Ｓ２と同様に、第１ソース線Ｓ１に接続されており、第１ソース線Ｓ１からＹ方向に延伸している。ダミーソース線ＤＳは、第２ソース線Ｓ２に対して略平行方向に延伸している。一方、ダミーソース線ＤＳは、第１ソース線Ｓ１以外の配線には電気的に接続されていない。即ち、ダミーソース線ＤＳは、同一配線層内に分岐配線を有さず、かつ、上層または下層配線に繋がるコンタクトも有さない。従って、ダミーソース線ＤＳは、ソース線としては機能しない。ダミーソース線ＤＳの機能については後述する。
このように、第２ソース線Ｓ２およびダミーソース線ＤＳは、第１ソース線Ｓ１から分岐しており、櫛形状に構成されている。
また、第１ドレイン線Ｄ１も、半導体基板１０の上方に設けられており、Ｘ方向に延伸している。複数の第２ドレイン線Ｄ２が第１ドレイン線Ｄ１に接続され、第１ドレイン線Ｄ１からＹ方向に延伸している。複数の第２ドレイン線Ｄ２は、コンタクトＣＮＴｄを介してアクティブエリアＡＡのドレイン層に電気的に接続される。複数の第２ドレイン線Ｄ２は、第１ドレイン線Ｄ１と同じ金属層に形成され、一体の配線層として構成されている。従って、ドレイン層は、コンタクトＣＮＴｄおよび第２ドレイン線Ｄ２を介して第１ドレイン線Ｄ１に電気的に接続されている。
ダミードレイン線ＤＤは、複数の第２ドレイン線Ｄ２の配列の両端に隣接して配置されている。即ち、ダミードレイン線ＤＤは、第１ドレイン線Ｄ１の端部に設けられている。ダミードレイン線ＤＤよりも外側に第２ドレイン線Ｄ２は設けられていない。ダミードレイン線ＤＤは、第２ドレイン線Ｄ２と同様に、第１ドレイン線Ｄ１に接続されており、第１ドレイン線Ｄ１からＹ方向に延伸している。ダミードレイン線ＤＤは、第２ドレイン線Ｄ２に対して略平行方向に延伸している。一方、ダミードレイン線ＤＤは、第１ドレイン線Ｄ１以外の配線には電気的に接続されていない。即ち、ダミードレイン線ＤＤは、同一配線層内に分岐配線を有さず、かつ、上層または下層配線に繋がるコンタクトも有さない。従って、ダミードレイン線ＤＤは、ドレイン線としては機能しない。ダミードレイン線ＤＤの機能については後述する。
このように、第２ドレイン線Ｄ２およびダミードレイン線ＤＤは、第１ドレイン線Ｄ１から分岐しており、櫛形状に構成されている。
ゲート電極ＣＧは、第２ソース線Ｓ２と第２ドレイン線Ｄ２との間にＹ方向に延伸するように配置されている。アクティブエリアＡＡのソース層とドレイン層との間のチャネル領域上にゲート絶縁膜（図示せず）が設けられている。ゲート電極ＣＧは、ゲート絶縁膜上に設けられている。また、ゲート電極ＣＧは、他の上層配線を介して外部回路に接続されている。
このような構成のトランジスタＴｒは、チャネル幅が広く、低抵抗で大きな電流を流すことができる。
図２は、ソース線Ｓ１、Ｓ２およびダミーソース線ＤＳの構成例を示す平面図である。尚、ドレイン線Ｄ１、Ｄ２およびダミードレイン線ＤＤの構成は、基本的にソース線Ｓ１、Ｓ２およびダミーソース線ＤＳの構成と同様であるので、その詳細な説明を省略する。
第１ソース線Ｓ１、第２ソース線Ｓ２およびダミーソース線ＤＳは、同じ金属層をリソグラフィ技術およびエッチング技術を用いて加工することによって形成されている。第１ソース線Ｓ１、第２ソース線Ｓ２およびダミーソース線ＤＳには、例えば、銅が用いられている。
第２ソース線Ｓ２の長手方向（Ｙ方向）に対して垂直方向（Ｘ方向）の幅Ｗ２は、第１ソース線Ｓ１の長手方向（Ｘ方向）に対して垂直方向（Ｙ方向）の幅Ｗ１よりも狭く。例えば、幅Ｗ２は、幅Ｗ１の３分の１未満である。このような幅広の第１ソース線Ｓ１と第１ソース線Ｓ１から分岐する幅狭の第２ソース線Ｓ２との間の分岐部ＢＳには、応力が印加されやすい。例えば、図示しない絶縁膜が第１ソース線Ｓ１、第２ソース線Ｓ２およびダミーソース線ＤＳの上を被覆すると、絶縁膜からの応力は、分岐部ＢＳに集中し易い。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜のような絶縁膜である。
一方、銅配線は、小さい空孔（Vacancy）を含んでいる。このため、第１ソース線Ｓ１、第２ソース線Ｓ２およびダミーソース線ＤＳが例えば銅で構成されている場合、空孔は、銅配線内を移動し、応力の集中する分岐部ＢＳに集まってくる。
また、トランジスタＴｒのチャネル幅を大きくするために、第２ソース線Ｓ２の幅をできるだけ狭くして、第２ソース線Ｓ２の本数を増大させることが好ましい。一方、第２ソース線Ｓ２の幅が狭くなると、抵抗値が大きくなるので、それぞれの第２ソース線Ｓ２に流れる電流は小さくなる。従って、トランジスタＴｒが全体して最大の電流を流すことができるように、即ち、トランジスタＴｒのオン抵抗が最小になるように、第２ソース線Ｓ２の幅および長さは決定される。従って、第１ソース線Ｓ１の幅に対して第２ソース線Ｓ２の幅は狭い。
図３は、空孔Ｖが分岐部ＢＳに移動する様子を示す図である。第１ソース線Ｓ１の幅Ｗ１は、第２ソース線Ｓ２の幅Ｗ２よりも充分に広いため、空孔Ｖは、第２ソース線Ｓ２よりも第１ソース線Ｓ１に多く含まれる。第１ソース線Ｓ１に含まれる空孔Ｖは、比較的大きな応力が印加されている部分に集中し易い。例えば、シリコン酸化膜、シリコン窒化膜等のような絶縁膜がソース線Ｓ１、Ｓ２を被覆すると、ストレス（例えば、引張ストレス）ＳＴ２が第２ソース線Ｓ２に印加される。これに対して、第２ソース線Ｓ２よりも幅の広い第１ソース線Ｓ１には、ストレスＳＴ２よりも大きなストレス（例えば、引張ストレス）ＳＴ１が印加される。これにより、第１ソース線Ｓ１のストレスＳＴ１と第２ソース線Ｓ２のストレスＳＴ２との応力差が分岐部ＢＳに印加される。
ストレスが第１および第２ソース線Ｓ１、Ｓ２に均等に印加される場合には、空孔Ｖは、略均等に分散され、局所的に集中しない。しかし、ストレスが第１および第２ソース線Ｓ１、Ｓ２に非対称に印加されると、第１ソース線Ｓ１と第２ソース線Ｓ２とに応力差が生じる。このような応力差は、第１および第２ソース線Ｓ１、Ｓ２の分岐部ＢＳにおいて大きくなる。即ち、分岐部ＢＳにおいて、応力が非対称に印加され、応力差が大きくなっている。
このような大きな応力差が生じる分岐部ＢＳに、空孔Ｖが集まってくる。空孔Ｖが分岐部ＢＳに集中し、比較的大きなボイドになると、第２ソース線Ｓ２が第１ソース線Ｓ１から断線するおそれがある。また、第２ソース線Ｓ２と第１ソース線Ｓ１との間の抵抗値が上昇してしまう。この場合、トランジスタＴｒのソース−ドレイン間の抵抗が大きくなり、トランジスタＴｒの電気的特性に悪影響を与える。
複数の第２ソース線Ｓ２が配列されている領域では空孔Ｖは各第２ソース線Ｓ２に対応する分岐部ＢＳに分散される。従って、複数の第２ソース線Ｓ２が配列されている領域では、大きなボイドＶＤは発生し難い。例えば、図２の領域Ｒ１では、複数の第２ソース線Ｓ２が規則的に比較的密に配列されている。このような領域Ｒ１では、空孔Ｖは、分岐部ＢＳに或る程度集中するものの、複数の分岐部ＢＳに分散されるので、大きなボイドＶＤには成長し難い。
一方、複数の第２ソース線Ｓ２の配列の端部において、最も端の第２ソース線Ｓ２は、一方側では他の第２ソース線Ｓ２と隣接しているものの、他方側には他の第２ソース線Ｓ２と隣接しない。従って、空孔Ｖは、最も端の分岐部ＢＳに集中し易く、大きなボイドＶＤが発生し易い。例えば、図２の領域Ｒ２において、ダミーソース線ＤＳが設けられていない場合、空孔Ｖは、最も端の第２ソース線Ｓ２の分岐部ＢＳに集中し、大きなボイドＶＤに成長しやすい。
これに対し、本実施形態による半導体装置では、図２の領域Ｒ２において、ダミーソース線ＤＳが設けられている。ダミーソース線ＤＳは、複数の第２ソース線Ｓ２の配列の両端部に隣接して設けられている。ダミーソース線ＤＳと最も端の第２ソース線Ｓ２との間の間隔ＳＰ２は、隣接する複数の第２ソース線Ｓ２間の間隔ＳＰ１と等しいかそれより狭いことが好ましい。これにより、第１ソース線Ｓ１の端部の空孔Ｖは、ダミーソース線ＤＳと最も端の第２ソース線Ｓ２とに分散される。即ち、空孔Ｖは、最も端の分岐部ＢＳだけでなく、それに隣接するダミーソース線ＤＳの分岐部ＢＳＤにも移動する。これにより、最も端の分岐部ＢＳに大きなボイドＶＤが形成されることを抑制することができる。
また、ダミーソース線ＤＳが設けられていることによって、第２ソース線Ｓ２の配列の端部における応力が略対称に印加される。応力の対称性が向上することによって、空孔Ｖが最も端の分岐部ＢＳに集中することを緩和することができる。
このように、本実施形態によれば、第１ソース線Ｓ１内の空孔Ｖが第２ソース線Ｓ２の配列の端部に局所的に集中することを緩和することができる。その結果、半導体装置の信頼性が高くなる。
尚、間隔ＳＰ２は、間隔ＳＰ１よりも広くてもよい。この場合、本実施形態の効果は薄れるものの、依然として、本実施形態の効果を得ることができる。
また、ダミーソース線ＤＳの長手方向の長さＬ２は、幅Ｗ２よりも長い。例えば、ダミーソース線ＤＳの長さＬ２は、２μｍ以上である。一方、ダミーソース線ＤＳの長さＬ２は、第２ソース線Ｓ２の長手方向の長さＬ１と同じか、長さＬ１よりも短い。ダミーソース線ＤＳの長さＬ２が第２ソース線Ｓ２の長さＬ１と同じであることによって、第２ソース線Ｓ２の配列の端部における応力の対称性がより向上する。また、ダミーソース線ＤＳの長さＬ２が第２ソース線Ｓ２の長さＬ１より短いことによって、トランジスタＴｒのレイアウト面積を小さくすることができる。従って、ダミーソース線ＤＳの長さＬ２は、２μｍ以上かつＬ１以下であることが好ましい。ダミーソース線ＤＳの長さＬ２が２μｍ未満の場合、絶縁膜からの応力がダミーソース線ＤＳに印加され難くなり、空孔Ｖが分岐部ＢＳＤに集中し難くなる。一方、ダミーソース線ＤＳの長さＬ２が第２ソース線Ｓ２の長さＬ１よりも長くなると、ダミーソース線ＤＳのレイアウト面積がさらに大きくなり、回路規模が過剰に大きくなってしまう。ダミーソース線ＤＳは、電気的な機能は無く、空孔Ｖを分散させるために設けられている。このような機能を考慮すると、ダミーソース線ＤＳのサイズは、できるだけ小さいことが好ましい。即ち、ダミーソース線ＤＳは、絶縁膜からの応力を受けて対称性を向上させる長さを有し、かつ、回路規模を小さくするためにできるだけ短いことが好ましい。
さらに、ダミーソース線ＤＳの長手方向に対して垂直方向の幅ＷＤ２は、第２ソース線Ｓ２の幅Ｗ２と同程度でよい。例えば、ダミーソース線ＤＳの幅ＷＤ２および第２ソース線Ｓ２の幅Ｗ２は、５００ｎｍ以下である。これにより、ダミーソース線ＤＳは、Ｙ方向に細長くなり、絶縁膜からの応力を充分に受けることができる。
ダミーソース線ＤＳと最も端の第２ソース線Ｓ２との間の間隔ＳＰ２は、５００ｎｍ以下であり、隣接する第２ソース線Ｓ２間の間隔ＳＰ１の５００ｎｍ以下である。このように、間隔ＳＰ１、ＳＰ２を或る程度狭くして、第２ソース線Ｓ２およびダミーソース線ＤＳを比較的狭い間隔で連続して配列することによって、空孔Ｖが、多くの分岐部ＢＳ、ＢＳＤに分散される。よって、各分岐部ＢＳ、ＢＳＤに集中する空孔Ｖの量が低減し、ボイドＶＤも小さくすることができる。
以上のような構成および効果は、第１および第２ドレイン線Ｄ１、Ｄ２およびダミードレイン線ＤＤについても同様である。
（第２実施形態）
図４は、第２実施形態による半導体装置のソース線またはドレイン線を示す平面図である。以下、ソース線Ｓ１、Ｓ２およびダミーソース線ＤＳについて説明し、ドレイン線Ｄ１、Ｄ２およびダミードレイン線ＤＤの説明は省略する。
第１実施形態においてダミーソース線ＤＳは、第２ソース線Ｓ２の配列の両側に設けられている。これに対して、第２実施形態では、ダミーソース線ＤＳが複数の第２ソース線Ｓ２の配列の片側のみに設けられている。
例えば、図４に示すように、最も端の第２ソース線Ｓ２から第１ソース線Ｓ１の一端までの距離Ｄ３が比較的短い場合、ダミーソース線ＤＳは、設けられていない。これは、距離Ｄ３が短いので、第１ソース線Ｓ１の端部に含まれる空孔Ｖが少なくなるからである。空孔Ｖの数が少なければ、空孔Ｖが集中しても大きなボイドＶＤにはなり得ない。従って、距離Ｄ３が比較的短い場合には、ダミーソース線ＤＳを設ける必要が無い。尚、第１および第２ソース線Ｓ１、Ｓ２の銅材料に含まれる空孔Ｖの密度は等しいものとする。
この場合、ダミーソース線ＤＳは、第１ソース線Ｓ１の他端にだけ設ければよい。即ち、ダミーソース線ＤＳは、第２ソース線Ｓ２の配列の一端のみに設けられる場合もある。ダミーソース線ＤＳは、第１ソース線Ｓ１の他端部において最も端の第２ソース線Ｓ２に隣接して設けられている。第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。
以上のような構成および効果は、第１および第２ドレイン線Ｄ１、Ｄ２およびダミードレイン線ＤＤについても同様である。
（変形例）
図５は、第２実施形態の変形例による半導体装置のソース線またはドレイン線を示す平面図である。以下、ソース線Ｓ１、Ｓ２およびダミーソース線ＤＳについて説明し、ドレイン線Ｄ１、Ｄ２およびダミードレイン線ＤＤの説明は省略する。
変形例は、ダミーソース線ＤＳが複数の第２ソース線Ｓ２の配列の片側のみに設けられている点で第２実施形態と同様である。しかし、変形例は、第１ソース線Ｓ１の一端にある最も端の第２ソース線Ｓ２の幅Ｗ３が他の第２ソース線Ｓ２の幅Ｗ２よりも広くなっている。
例えば、図５に示すように、最も端の第２ソース線Ｓ２の幅Ｗ３は、他の第２ソース線Ｓ２の幅Ｗ２よりも広い。これにより、空孔Ｖは、最も端の第２ソース線Ｓ２の分岐部ＢＳに集中しても断線するおそれが小さく、信頼制御にあまり影響しない。従って、最も端の第２ソース線Ｓ２の幅Ｗ３が広い場合には、ダミーソース線ＤＳを設ける必要が無い。
この場合、ダミーソース線ＤＳは、第１ソース線Ｓ１の他端にだけ設ければよい。即ち、ダミーソース線ＤＳは、第２ソース線Ｓ２の配列の一端のみに設けられる場合もある。ダミーソース線ＤＳは、第１ソース線Ｓ１の他端部において最も端の第２ソース線Ｓ２に隣接して設けられている。本変形例のその他の構成は、第２実施形態の対応する構成と同様でよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、１０ 半導体基板、Ｓ１ 第１ソース線、Ｄ１ 第１ドレイン線、Ｓ２第２ソース線、Ｓ２ 第２ドレイン線、ＣＧ ゲート電極、ＤＳ ダミーソース線、ＤＤ ダミードレイン線、Ｔｒ トランジスタ、Ｖ 空孔、ＶＤ ボイド、ＢＳ 分岐部

Claims (7)

  1. 基板の上方に設けられ、第１幅で第１方向に延伸する第１金属配線と、
    前記第１金属配線に接続され、前記第１幅よりも狭い第２幅で前記第１金属配線から第２方向に延伸する少なくとも１つの第２金属配線と、
    前記少なくとも１つの第２金属配線に隣接して配置され、前記第１金属配線に接続されかつ該第１金属配線から前記第２方向に延伸しているが、前記第１金属配線以外の配線には電気的に接続されていないダミー金属配線とを備える半導体装置。
  2. 前記第１、第２金属配線および前記ダミー金属配線には、銅が用いられている、請求項１に記載の半導体装置。
  3. 複数の前記第２金属配線が前記第１金属配線に配列されており、
    前記ダミー金属配線は、配列された前記複数の第２金属配線の少なくとも一端に隣接している、請求項１または請求項２に記載の半導体装置。
  4. 前記ダミー金属配線は、配列された前記複数の第２金属配線の両端に隣接している、請求項１または請求項２に記載の半導体装置。
  5. 前記ダミー金属配線の長手方向に対して垂直方向の幅は、前記第１金属配線の長手方向に対して垂直方向の幅の３分の１未満である、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記ダミー金属配線の長手方向の長さは、前記ダミー金属配線の幅よりも長い、請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記ダミー金属配線の長手方向の長さが２μｍ以上である、請求項１から請求項６のいずれか一項に記載の半導体装置。
JP2020035964A 2020-03-03 2020-03-03 半導体装置 Pending JP2021141138A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020035964A JP2021141138A (ja) 2020-03-03 2020-03-03 半導体装置
TW109127053A TWI755812B (zh) 2020-03-03 2020-08-10 半導體裝置
CN202010799755.8A CN113345955B (zh) 2020-03-03 2020-08-11 半导体装置
US17/001,933 US11456250B2 (en) 2020-03-03 2020-08-25 Semiconductor device
US17/893,225 US11923299B2 (en) 2020-03-03 2022-08-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020035964A JP2021141138A (ja) 2020-03-03 2020-03-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2021141138A true JP2021141138A (ja) 2021-09-16

Family

ID=77467478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020035964A Pending JP2021141138A (ja) 2020-03-03 2020-03-03 半導体装置

Country Status (4)

Country Link
US (2) US11456250B2 (ja)
JP (1) JP2021141138A (ja)
CN (1) CN113345955B (ja)
TW (1) TWI755812B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769807B2 (en) * 2020-08-03 2023-09-26 Semiconductor Components Industries, Llc Lateral transistor with extended source finger contact

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442954B (en) * 2000-01-20 2001-06-23 Prolific Technology Inc Layout structure for promoting integration
US7314811B2 (en) * 2004-03-04 2008-01-01 Chartered Semiconductor Manufacturing Ltd. Method to make corner cross-grid structures in copper metallization
JP2009105261A (ja) * 2007-10-24 2009-05-14 Panasonic Corp 半導体装置
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
JP2011216865A (ja) * 2010-03-17 2011-10-27 Canon Inc 固体撮像装置
JP2016021530A (ja) 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
KR102376504B1 (ko) * 2015-07-02 2022-03-18 삼성전자주식회사 반도체 소자
JP6823270B2 (ja) 2016-06-28 2021-02-03 株式会社ソシオネクスト 半導体装置及び半導体集積回路
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN112420699B (zh) * 2019-08-20 2023-12-05 联华电子股份有限公司 半导体装置

Also Published As

Publication number Publication date
US11456250B2 (en) 2022-09-27
CN113345955B (zh) 2024-02-23
US11923299B2 (en) 2024-03-05
US20210280508A1 (en) 2021-09-09
US20220399267A1 (en) 2022-12-15
TW202135258A (zh) 2021-09-16
TWI755812B (zh) 2022-02-21
CN113345955A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
JP6338832B2 (ja) 半導体装置
JP5322441B2 (ja) 半導体装置のレイアウト構造
JP6348703B2 (ja) 半導体装置及びその製造方法
JP6211867B2 (ja) 半導体装置
KR102517568B1 (ko) 반도체 장치
JP2012059945A (ja) 半導体装置およびその製造方法
JP5629994B2 (ja) 半導体装置及び半導体装置の製造方法
US11923299B2 (en) Semiconductor device
JP2007134577A (ja) 半導体装置
US8189360B2 (en) Semiconductor memory device
KR20170015705A (ko) 반도체 소자 및 그 제조 방법
KR100568790B1 (ko) 반도체 소자의 콘택 플러그 및 그 형성 방법
US20100244146A1 (en) Semiconductor device and method of manufacturing the same
US9893015B2 (en) Semiconductor device
TW202309709A (zh) 數位低壓差電壓調節器
US8994098B2 (en) Semiconductor device including pillar transistors
CN112768518A (zh) 半导体管芯、半导体器件以及绝缘栅双极晶体管模块
JP2017201722A (ja) 半導体装置
WO2022201903A1 (ja) 半導体装置
WO2023171454A1 (ja) 半導体装置
US20210242318A1 (en) Semiconductor device
WO2023119693A1 (ja) 半導体装置
KR100226731B1 (ko) 반도체소자 및 그 제조방법
JP4895483B2 (ja) 半導体装置
JP2022146579A (ja) 半導体装置