CN113345955A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113345955A
CN113345955A CN202010799755.8A CN202010799755A CN113345955A CN 113345955 A CN113345955 A CN 113345955A CN 202010799755 A CN202010799755 A CN 202010799755A CN 113345955 A CN113345955 A CN 113345955A
Authority
CN
China
Prior art keywords
source line
dummy
metal wiring
line
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010799755.8A
Other languages
English (en)
Other versions
CN113345955B (zh
Inventor
末山敬雄
小森阳介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113345955A publication Critical patent/CN113345955A/zh
Application granted granted Critical
Publication of CN113345955B publication Critical patent/CN113345955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施方式提供一种缓和配线内的空位局部集中的情况且可靠性较高的半导体装置。本实施方式的半导体装置具备第1金属配线。第1金属配线设置在衬底的上方，且以第1宽度在第1方向上延伸。至少1条第2金属配线连接于第1金属配线，且以比第1宽度窄的第2宽度从第1金属配线沿第2方向延伸。虚设金属配线与至少1条第2金属配线相邻配置，连接于第1金属配线且从该第1金属配线沿第2方向延伸。然而，虚设金属配线不电连接于第1金属配线以外的配线。

Description

半导体装置
[相关申请案]
本申请案享有以日本专利申请案2020-035964号(申请日：2020年3月3日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本实施方式涉及一种半导体装置。
背景技术
像铜一样的金属材料内存在微细的空位(Vacancy)。该空位由于所施加的应力而局部地集中，生长为相对较大的孔隙。这种孔隙使配线电阻上升，或导致断线。
发明内容
本发明要解决的问题在于提供一种缓和配线内的空位局部集中的情况且可靠性较高的半导体装置。
本实施方式的半导体装置具备第1金属配线。第1金属配线设置在衬底的上方，且以第1宽度在第1方向上延伸。至少1条第2金属配线连接于第1金属配线，且以比第1宽度窄的第2宽度从第1金属配线沿第2方向延伸。虚设金属配线与至少1条第2金属配线相邻配置，连接于第1金属配线且从该第1金属配线沿第2方向延伸。然而，虚设金属配线不电连接于第1金属配线以外的配线。
附图说明
图1是表示第1实施方式的半导体装置的构成例的俯视图。
图2是表示源极线及虚设源极线的构成例的俯视图。
图3是表示空位向分支部移动的情况的图。
图4是表示第2实施方式的半导体装置的源极线或漏极线的俯视图。
图5是表示第2实施方式的变化例的半导体装置的源极线或漏极线的俯视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。附图是示意性或概念性的图，各部分的比率等未必与实物相同。在说明书与附图中，对与关于上文中已出现的附图所述的内容相同的要素标注相同的符号并适当省略详细的说明。
(第1实施方式)
图1是表示第1实施方式的半导体装置的构成例的俯视图。半导体装置1具备半导体衬底10、第1源极线S1、第1漏极线D1、第2源极线S2、第2漏极线D2、栅极电极CG、虚设源极线DS、及虚设漏极线DD。
在半导体衬底10的表面区域，形成着有源区AA。有源区AA通过在它的周围形成元件分离区域(未图示)而决定。在有源区AA的半导体衬底10上，设置着多个晶体管Tr。此外，本实施方式能够适用于具有与源极线S1、S2或漏极线D1、D2同等的配线的晶体管以外的任意半导体元件。
多个晶体管Tr具备源极层、漏极层、及栅极电极。虽然未图示，但源极层及漏极层为形成在有源区AA的杂质扩散层。在晶体管Tr为P型MOSFET(Metal Oxide SemiconductorField Effective Transistor，金属氧化物半导体场效应晶体管)的情况下，源极层及漏极层为P型杂质扩散层。在晶体管Tr为N型MOSFET的情况下，源极层及漏极层为N型杂质扩散层。
如图1所示，第1源极线S1设置在半导体衬底10的上方，且在X方向延伸。多条第2源极线S2连接于第1源极线S1，且从第1源极线S1沿Y方向延伸。X及Y方向是在半导体衬底10的表面上交叉的方向，例如为正交方向。多条第2源极线S2经由触点CNTs而电连接于有源区AA的源极层。多条第2源极线S2形成在与第1源极线S1相同的金属层，构成为一体的配线层。因此，源极层经由触点CNTs及第2源极线S2而电连接于第1源极线S1。
虚设源极线DS与多条第2源极线S2的排列的两端相邻配置。也就是说，虚设源极线DS设置在第1源极线S1的端部。第2源极线S2不设置在比虚设源极线DS更靠外侧。虚设源极线DS与第2源极线S2同样地，连接于第1源极线S1，且从第1源极线S1沿Y方向延伸。虚设源极线DS沿相对于第2源极线S2大致平行的方向延伸。另一方面，虚设源极线DS不电连接于第1源极线S1以外的配线。也就是说，虚设源极线DS在同一配线层内不具有分支配线，并且也不具有连接于上层或下层配线的触点。因此，虚设源极线DS不作为源极线发挥功能。关于虚设源极线DS的功能将在下文叙述。
这样，第2源极线S2及虚设源极线DS从第1源极线S1分支，构成为梳状。
另外，第1漏极线D1也设置在半导体衬底10的上方，且在X方向上延伸。多条第2漏极线D2连接于第1漏极线D1，且从第1漏极线D1沿Y方向延伸。多条第2漏极线D2经由触点CNTd而电连接于有源区AA的漏极层。多条第2漏极线D2形成在与第1漏极线D1相同的金属层，构成为一体的配线层。因此，漏极层经由触点CNTd及第2漏极线D2而电连接于第1漏极线D1。
虚设漏极线DD与多条第2漏极线D2的排列的两端相邻配置。也就是说，虚设漏极线DD设置在第1漏极线D1的端部。第2漏极线D2不设置在比虚设漏极线DD更靠外侧。虚设漏极线DD与第2漏极线D2同样地，连接于第1漏极线D1，且从第1漏极线D1沿Y方向延伸。虚设漏极线DD沿相对于第2漏极线D2大致平行的方向延伸。另一方面，虚设漏极线DD不电连接于第1漏极线D1以外的配线。也就是说，虚设漏极线DD在同一配线层内不具有分支配线，并且也不具有连接于上层或下层配线的触点。因此，虚设漏极线DD不作为漏极线发挥功能。关于虚设漏极线DD的功能将在下文叙述。
这样，第2漏极线D2及虚设漏极线DD从第1漏极线D1分支，构成为梳状。
栅极电极CG以沿Y方向延伸的方式配置在第2源极线S2与第2漏极线D2之间。在有源区AA的源极层与漏极层之间的通道区域上设置着栅极绝缘膜(未图示)。栅极电极CG设置在栅极绝缘膜上。另外，栅极电极CG经由其它上层配线而连接于外部电路。
这种构成的晶体管Tr的通道宽度较宽，能以低电阻流通较大的电流。
图2是表示源极线S1、S2及虚设源极线DS的构成例的俯视图。此外，漏极线D1、D2及虚设漏极线DD的构成由于基本上与源极线S1、S2及虚设源极线DS的构成相同，所以省略其详细说明。
第1源极线S1、第2源极线S2及虚设源极线DS是通过使用光刻技术及蚀刻技术对相同的金属层进行加工而形成。第1源极线S1、第2源极线S2及虚设源极线DS例如使用铜。
第2源极线S2的相对于长度方向(Y方向)垂直的方向(X方向)的宽度W2比第1源极线S1的相对于长度方向(X方向)垂直的方向(Y方向)的宽度W1窄。例如，宽度W2小于宽度W1的三分之一。容易对这种宽幅的第1源极线S1与从第1源极线S1分支的窄幅的第2源极线S2之间的分支部BS施加应力。例如，如果未图示的绝缘膜被覆第1源极线S1、第2源极线S2及虚设源极线DS之上，那么来自绝缘膜的应力容易集中在分支部BS。绝缘膜例如为像氧化硅膜、氮化硅膜这样的绝缘膜。
另一方面，铜配线包含较小的空位(Vacancy)。因此，在第1源极线S1、第2源极线S2及虚设源极线DS由例如铜构成的情况下，空位在铜配线内移动，集中在应力集中的分支部BS。
另外，为了使晶体管Tr的通道宽度变大，优选为使第2源极线S2的宽度尽可能窄，且增加第2源极线S2的条数。另一方面，如果第2源极线S2的宽度变窄，那么电阻值变大，所以在各第2源极线S2中流通的电流变小。因此，以晶体管Tr整体能够流通最大电流的方式，也就是说，以晶体管Tr的接通电阻成为最小的方式，来决定第2源极线S2的宽度及长度。因此，第2源极线S2的宽度相对于第1源极线S1的宽度较窄。
图3是表示空位V向分支部BS移动的情况的图。由于第1源极线S1的宽度W1相比第2源极线S2的宽度W2而言足够宽，所以与第2源极线S2相比，空位V更多地包含在第1源极线S1中。包含在第1源极线S1中的空位V容易集中在施加有相对较大的应力的部分。例如，如果像氧化硅膜、氮化硅膜等这样的绝缘膜被覆源极线S1、S2，那么应力(例如，拉伸应力)ST2被施加至第2源极线S2。相对于此，对宽度比第2源极线S2宽的第1源极线S1施加比应力ST2大的应力(例如，拉伸应力)ST1。由此，将第1源极线S1的应力ST1与第2源极线S2的应力ST2的应力差施加至分支部BS。
在将应力均等地施加至第1及第2源极线S1、S2的情况下，空位V大致均等地分散，不局部地集中。然而，如果将应力非对称地施加至第1及第2源极线S1、S2，那么第1源极线S1与第2源极线S2产生应力差。这种应力差在第1及第2源极线S1、S2的分支部BS变大。也就是说，在分支部BS，应力被非对称地施加，应力差变大。
空位V集中在产生这种较大应力差的分支部BS。如果空位V集中在分支部BS，成为相对较大的孔隙VD，那么有第2源极线S2从第1源极线S1断线的可能性。而且，第2源极线S2与第1源极线S1之间的电阻值上升。在该情况下，晶体管Tr的源极-漏极间的电阻变大，对晶体管Tr的电特性带来不良影响。
在排列着多条第2源极线S2的区域中，空位V分散在与各第2源极线S2对应的分支部BS。因此，在排列着多条第2源极线S2的区域中，不易产生较大的孔隙VD。例如，在图2的区域R1中，多条第2源极线S2有规律地且相对较密集地排列。在这种区域R1中，空位V虽然某种程度集中在分支部BS，但是分散在多个分支部BS，所以不易生长为较大的孔隙VD。
另一方面，在多条第2源极线S2排列的端部，最端部的第2源极线S2虽然在一侧与其它第2源极线S2相邻，但在另一侧不与其它第2源极线S2相邻。因此，空位V容易集中在最端部的分支部BS，容易产生较大的孔隙VD。例如，在图2的区域R2中，在未设置虚设源极线DS的情况下，空位V集中在最端部的第2源极线S2的分支部BS，而容易生长为较大的孔隙VD。
相对于此，本实施方式的半导体装置中，在图2的区域R2中，设置着虚设源极线DS。虚设源极线DS与多条第2源极线S2排列的两端部相邻设置。虚设源极线DS与最端部的第2源极线S2之间的间隔SP2优选为与相邻的多条第2源极线S2间的间隔SP1相等或比间隔SP1窄。由此，第1源极线S1端部的空位V向虚设源极线DS与最端部的第2源极线S2分散。也就是说，空位V不仅向最端部的分支部BS移动，而且也向与其相邻的虚设源极线DS的分支部BSD移动。由此，能够抑制在最端部的分支部BS形成较大的孔隙VD。
另外，通过设置虚设源极线DS，而将第2源极线S2排列的端部中的应力大致对称地施加。通过提高应力的对称性，能够缓和空位V集中在最端部的分支部BS的情况。
这样，根据本实施方式，能够缓和第1源极线S1内的空位V局部地集中在第2源极线S2排列的端部的情况。结果，半导体装置的可靠性变高。
此外，间隔SP2也可以比间隔SP1宽。在该情况下，虽然本实施方式的效果减弱，但依然能够获得本实施方式的效果。
另外，虚设源极线DS的长度方向的长度L2比宽度W2长。例如，虚设源极线DS的长度L2为2μm以上。另一方面，虚设源极线DS的长度L2与第2源极线S2的长度方向的长度L1相同，或比长度L1短。通过使虚设源极线DS的长度L2与第2源极线S2的长度L1相同，第2源极线S2排列的端部中的应力的对称性更加提高。另外，通过使虚设源极线DS的长度L2比第2源极线S2的长度L1短，能够减小晶体管Tr的布局面积。因此，虚设源极线DS的长度L2优选为2μm以上且L1以下。在虚设源极线DS的长度L2小于2μm的情况下，来自绝缘膜的应力难以施加至虚设源极线DS，空位V难以集中在分支部BSD。另一方面，如果虚设源极线DS的长度L2比第2源极线S2的长度L1长，那么虚设源极线DS的布局面积进一步变大，导致电路规模变得过大。虚设源极线DS是为了使空位V分散而设置的，并不具有电功能。如果考虑这种功能，那么虚设源极线DS的尺寸优选为尽可能小。也就是说，虚设源极线DS优选为具有承受来自绝缘膜的应力并提高对称性的长度，且为了减小电路规模而尽可能短。
进而，虚设源极线DS的相对于长度方向垂直的方向的宽度WD2可与第2源极线S2的宽度W2为相同程度。例如，虚设源极线DS的宽度WD2及第2源极线S2的宽度W2为500nm以下。由此，虚设源极线DS在Y方向变得细长，能够充分地承受来自绝缘膜的应力。
虚设源极线DS与最端部的第2源极线S2之间的间隔SP2为500nm以下，相邻的第2源极线S2间的间隔SP1为500nm以下。这样，使间隔SP1、SP2某种程度地变窄，而将第2源极线S2及虚设源极线DS以相对较窄的间隔连续排列，由此，空位V分散至较多分支部BS、BSD。因此，集中在各分支部BS、BSD的空位V的量减少，能够使孔隙VD也变小。
如上所述的构成及效果对于第1及第2漏极线D1、D2及虚设漏极线DD也同样如此。
(第2实施方式)
图4是表示第2实施方式的半导体装置的源极线或漏极线的俯视图。以下，对源极线S1、S2及虚设源极线DS进行说明，省略漏极线D1、D2及虚设漏极线DD的说明。
在第1实施方式中，虚设源极线DS设置在第2源极线S2排列的两侧。相对于此，在第2实施方式中，虚设源极线DS仅设置在多条第2源极线S2排列的单侧。
例如，如图4所示，在从最端部的第2源极线S2到第1源极线S1的一端为止的距离D3相对较短的情况下，不设置虚设源极线DS。这是因为，由于距离D3较短，所以第1源极线S1的端部中包含的空位V变少。如果空位V的数量较少，那么即便空位V集中，也不可能成为较大的孔隙VD。因此，在距离D3相对较短的情况下，无需设置虚设源极线DS。此外，第1及第2源极线S1、S2的铜材料中所包含的空位V的密度相等。
在该情况下，虚设源极线DS只要仅设置在第1源极线S1的另一端即可。也就是说，也存在虚设源极线DS仅设置在第2源极线S2排列的一端的情况。虚设源极线DS在第1源极线S1的另一端部与最端部的第2源极线S2相邻设置。第2实施方式的其它构成可与第1实施方式的对应的构成相同。
如上所述的构成及效果对于第1及第2漏极线D1、D2及虚设漏极线DD也同样如此。
(变化例)
图5是表示第2实施方式的变化例的半导体装置的源极线或漏极线的俯视图。以下，对源极线S1、S2及虚设源极线DS进行说明，省略漏极线D1、D2及虚设漏极线DD的说明。
变化例在虚设源极线DS仅设置在多条第2源极线S2排列的单侧这一方面与第2实施方式相同。然而，变化例中，处于第1源极线S1的一端的最端部的第2源极线S2的宽度W3比其它第2源极线S2的宽度W2宽。
例如，如图5所示，最端部的第2源极线S2的宽度W3比其它第2源极线S2的宽度W2宽。由此，即便空位V集中在最端部的第2源极线S2的分支部BS，断线的可能性也较小，对可靠控制的影响不太大。因此，在最端部的第2源极线S2的宽度W3较宽的情况下，无需设置虚设源极线DS。
在该情况下，虚设源极线DS只要仅设置在第1源极线S1的另一端即可。也就是说，也存在虚设源极线DS仅设置在第2源极线S2排列的一端的情况。虚设源极线DS在第1源极线S1的另一端部与最端部的第2源极线S2相邻设置。本变化例的其它构成可与第2实施方式的对应的构成相同。
已对本发明的几个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不旨在限定发明的范围。这些实施方式能以其它各种方式实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，同样包含在权利要求书中所记载的发明及其均等的范围内。
[符号的说明]
1 半导体装置
10 半导体衬底
S1 第1源极线
D1 第1漏极线
S2 第2源极线
S2 第2漏极线
CG 栅极电极
DS 虚设源极线
DD 虚设漏极线
Tr 晶体管
V 空位
VD 孔隙
BS 分支部

Claims (10)

1.一种半导体装置，具备：
第1金属配线，设置在衬底的上方，且以第1宽度在第1方向上延伸；
至少1条第2金属配线，连接于所述第1金属配线，以比所述第1宽度窄的第2宽度从所述第1金属配线沿第2方向延伸；及
虚设金属配线，与所述至少1条第2金属配线相邻配置，连接于所述第1金属配线且从该第1金属配线沿所述第2方向延伸，但不电连接于所述第1金属配线以外的配线。
2.根据权利要求1所述的半导体装置，其中所述第1、第2金属配线及所述虚设金属配线使用铜。
3.根据权利要求1所述的半导体装置，其中多条所述第2金属配线排列在所述第1金属配线，
所述虚设金属配线与所排列的所述多条第2金属配线的至少一端相邻。
4.根据权利要求1所述的半导体装置，其中所述虚设金属配线与所排列的所述多条第2金属配线的两端相邻。
5.根据权利要求1所述的半导体装置，其中所述虚设金属配线的相对于长度方向垂直的方向的宽度小于所述第1金属配线的相对于长度方向垂直的方向的宽度的三分之一。
6.根据权利要求1所述的半导体装置，其中所述虚设金属配线的长度方向的长度比所述虚设金属配线的宽度长。
7.根据权利要求1所述的半导体装置，其中所述第2金属配线与所述虚设金属配线的间隔为500nm以下。
8.根据权利要求1所述的半导体装置，其中所述第2金属配线及所述虚设金属配线的所述宽度为500nm以下。
9.根据权利要求1所述的半导体装置，其中所述虚设金属配线的长度方向的长度为2μm以上。
10.根据权利要求1所述的半导体装置，其中所述虚设金属配线的长度方向的长度比所述第2金属配线的长度方向的长度短。
CN202010799755.8A 2020-03-03 2020-08-11 半导体装置 Active CN113345955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-035964 2020-03-03
JP2020035964A JP2021141138A (ja) 2020-03-03 2020-03-03 半導体装置

Publications (2)

Publication Number Publication Date
CN113345955A true CN113345955A (zh) 2021-09-03
CN113345955B CN113345955B (zh) 2024-02-23

Family

ID=77467478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010799755.8A Active CN113345955B (zh) 2020-03-03 2020-08-11 半导体装置

Country Status (4)

Country Link
US (2) US11456250B2 (zh)
JP (1) JP2021141138A (zh)
CN (1) CN113345955B (zh)
TW (1) TWI755812B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769807B2 (en) * 2020-08-03 2023-09-26 Semiconductor Components Industries, Llc Lateral transistor with extended source finger contact
JP2022141143A (ja) * 2021-03-15 2022-09-29 住友電気工業株式会社 半導体装置および電力増幅器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105261A (ja) * 2007-10-24 2009-05-14 Panasonic Corp 半導体装置
CN102194844A (zh) * 2010-03-17 2011-09-21 佳能株式会社 固态图像传感器
US20170005100A1 (en) * 2015-07-02 2017-01-05 Samsung Electronics Co., Ltd. Semiconductor device including dummy metal
CN109417033A (zh) * 2016-06-28 2019-03-01 株式会社索思未来 半导体装置以及半导体集成电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442954B (en) * 2000-01-20 2001-06-23 Prolific Technology Inc Layout structure for promoting integration
US7314811B2 (en) * 2004-03-04 2008-01-01 Chartered Semiconductor Manufacturing Ltd. Method to make corner cross-grid structures in copper metallization
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
JP2016021530A (ja) 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN117727761A (zh) * 2019-08-20 2024-03-19 联华电子股份有限公司 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105261A (ja) * 2007-10-24 2009-05-14 Panasonic Corp 半導体装置
CN102194844A (zh) * 2010-03-17 2011-09-21 佳能株式会社 固态图像传感器
US20170005100A1 (en) * 2015-07-02 2017-01-05 Samsung Electronics Co., Ltd. Semiconductor device including dummy metal
CN109417033A (zh) * 2016-06-28 2019-03-01 株式会社索思未来 半导体装置以及半导体集成电路

Also Published As

Publication number Publication date
US20210280508A1 (en) 2021-09-09
TWI755812B (zh) 2022-02-21
US20220399267A1 (en) 2022-12-15
TW202135258A (zh) 2021-09-16
US11456250B2 (en) 2022-09-27
CN113345955B (zh) 2024-02-23
JP2021141138A (ja) 2021-09-16
US11923299B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US9515019B2 (en) Semiconductor device
JP5322441B2 (ja) 半導体装置のレイアウト構造
US11923299B2 (en) Semiconductor device
JP6338832B2 (ja) 半導体装置
KR101247696B1 (ko) 고전압 레지스터
JP6211867B2 (ja) 半導体装置
US20190181252A1 (en) Insulated gate bipolar transistor
CN101673711A (zh) 半导体集成电路器件及其制造方法
US20060157856A1 (en) Semiconductor device including multiple rows of peripheral circuit units
CN116998020A (zh) 半导体装置
CN111033720B (zh) 半导体集成电路装置
KR940019000A (ko) 절연반도체 장치 및 그의 제조방법(a dielectrically isolated semiconductor device and a method for its manufacture)
KR102420539B1 (ko) 반도체 장치
US6593605B2 (en) Energy robust field effect transistor
KR19980086430A (ko) 반도체 집적회로
US6677676B1 (en) Semiconductor device having steady substrate potential
JP2017201722A (ja) 半導体装置
KR100203604B1 (ko) 판독된 선택 트랜지스터를 구비한 비휘발성 반도체 메모리
SE522812C2 (sv) Anordning och förfarande för att reducera elektriska fältkoncentrationer i elektriska komponenter
JP4895483B2 (ja) 半導体装置
JP2023044220A (ja) 窒化物半導体装置
JP2015005546A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant