TWI755812B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI755812B
TWI755812B TW109127053A TW109127053A TWI755812B TW I755812 B TWI755812 B TW I755812B TW 109127053 A TW109127053 A TW 109127053A TW 109127053 A TW109127053 A TW 109127053A TW I755812 B TWI755812 B TW I755812B
Authority
TW
Taiwan
Prior art keywords
source line
dummy
metal wiring
line
source
Prior art date
Application number
TW109127053A
Other languages
English (en)
Other versions
TW202135258A (zh
Inventor
末山敬雄
小森陽介
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202135258A publication Critical patent/TW202135258A/zh
Application granted granted Critical
Publication of TWI755812B publication Critical patent/TWI755812B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

實施方式提供一種緩和配線內之空位局部集中之情況且可靠性高之半導體裝置。 本實施方式之半導體裝置具備第1金屬配線。第1金屬配線設置於基板之上方，且以第1寬度沿第1方向延伸。至少1條第2金屬配線連接於第1金屬配線，且以較第1寬度窄之第2寬度自第1金屬配線沿第2方向延伸。虛設金屬配線與至少1條第2金屬配線相鄰配置，連接於第1金屬配線，且自該第1金屬配線沿第2方向延伸。然而，虛設金屬配線未電性連接於第1金屬配線以外之配線。

Description

半導體裝置
本實施方式係關於一種半導體裝置。
如銅般之金屬材料內存在微細之空位(Vacancy)。該空位由於所施加之應力而局部地集中，生長為相對較大之孔隙。此種孔隙使配線電阻上升，或導致斷線。
本發明欲解決之問題在於提供一種緩和配線內之空位局部集中之情況且可靠性較高之半導體裝置。
本實施方式之半導體裝置具備第1金屬配線。第1金屬配線設置於基板之上方，且以第1寬度沿第1方向延伸。至少1條第2金屬配線連接於第1金屬配線，且以較第1寬度窄之第2寬度自第1金屬配線沿第2方向延伸。虛設金屬配線與至少1條第2金屬配線相鄰配置，連接於第1金屬配線，且自該第1金屬配線沿第2方向延伸。然而，虛設金屬配線未電性連接於第1金屬配線以外之配線。
以下，參照圖式對本發明之實施方式進行說明。本實施方式並不限定本發明。圖式係模式性或概念性之圖，各部分之比率等未必與實物相同。於說明書與圖式中，對與關於上文中已出現之圖式上述之內容相同之要素標註相同之符號並適當省略詳細之說明。
(第1實施方式) 圖1係表示第1實施方式之半導體裝置之構成例之俯視圖。半導體裝置1具備半導體基板10、第1源極線S1、第1汲極線D1、第2源極線S2、第2汲極線D2、閘極電極CG、虛設源極線DS、及虛設汲極線DD。
於半導體基板10之表面區域，形成作用區AA。作用區AA藉由於其周圍形成元件分離區域(未圖示)而決定。於作用區AA之半導體基板10上，設置有複數個電晶體Tr。再者，本實施方式能夠適用於具有與源極線S1、S2或汲極線D1、D2同等之配線之電晶體以外之任意半導體元件。
複數個電晶體Tr具備源極層、汲極層、及閘極電極。雖然未圖示，但源極層及汲極層為形成於作用區AA之雜質擴散層。於電晶體Tr為P型MOSFET(Metal Oxide Semiconductor Field Effective Transistor，金屬氧化物半導體場效應電晶體)之情形時，源極層及汲極層為P型雜質擴散層。於電晶體Tr為N型MOSFET之情形時，源極層及汲極層為N型雜質擴散層。
如圖1所示，第1源極線S1設置於半導體基板10之上方，且於X方向延伸。複數條第2源極線S2連接於第1源極線S1，且自第1源極線S1沿Y方向延伸。X及Y方向係於半導體基板10之表面上交叉之方向，例如為正交方向。複數條第2源極線S2經由觸點CNTs而電性連接於作用區AA之源極層。複數條第2源極線S2形成於與第1源極線S1相同之金屬層，構成為一體之配線層。因此，源極層經由觸點CNTs及第2源極線S2而電性連接於第1源極線S1。
虛設源極線DS與複數條第2源極線S2之排列之兩端相鄰配置。即，虛設源極線DS設置於第1源極線S1之端部。第2源極線S2不設置於較虛設源極線DS更靠外側。虛設源極線DS與第2源極線S2同樣地，連接於第1源極線S1，且自第1源極線S1沿Y方向延伸。虛設源極線DS沿相對於第2源極線S2大致平行之方向延伸。另一方面，虛設源極線DS不電性連接於第1源極線S1以外之配線。即，虛設源極線DS於同一配線層內不具有分支配線，並且亦不具有連接於上層或下層配線之觸點。因此，虛設源極線DS不作為源極線發揮功能。關於虛設源極線DS之功能將於下文敍述。
如此，第2源極線S2及虛設源極線DS自第1源極線S1分支，構成為梳狀。
又，第1汲極線D1亦設置於半導體基板10之上方，且於X方向上延伸。複數條第2汲極線D2連接於第1汲極線D1，且自第1汲極線D1沿Y方向延伸。複數條第2汲極線D2經由觸點CNTd而電性連接於作用區AA之汲極層。複數條第2汲極線D2形成於與第1汲極線D1相同之金屬層，構成為一體之配線層。因此，汲極層經由觸點CNTd及第2汲極線D2而電性連接於第1汲極線D1。
虛設汲極線DD與複數條第2汲極線D2之排列之兩端相鄰配置。即，虛設汲極線DD設置於第1汲極線D1之端部。第2汲極線D2不設置於較虛設汲極線DD更靠外側。虛設汲極線DD與第2汲極線D2同樣地，連接於第1汲極線D1，且自第1汲極線D1沿Y方向延伸。虛設汲極線DD沿相對於第2汲極線D2大致平行之方向延伸。另一方面，虛設汲極線DD不電性連接於第1汲極線D1以外之配線。即，虛設汲極線DD於同一配線層內不具有分支配線，並且亦不具有連接於上層或下層配線之觸點。因此，虛設汲極線DD不作為汲極線發揮功能。關於虛設汲極線DD之功能將於下文敍述。
如此，第2汲極線D2及虛設汲極線DD自第1汲極線D1分支，構成為梳狀。
閘極電極CG以沿Y方向延伸之方式配置於第2源極線S2與第2汲極線D2之間。於作用區AA之源極層與汲極層之間之通道區域上設置有閘極絕緣膜(未圖示)。閘極電極CG設置於閘極絕緣膜上。又，閘極電極CG經由其他上層配線而連接於外部電路。
此種構成之電晶體Tr之通道寬度較寬，能以低電阻流通較大之電流。
圖2係表示源極線S1、S2及虛設源極線DS之構成例之俯視圖。再者，汲極線D1、D2及虛設汲極線DD之構成由於基本上與源極線S1、S2及虛設源極線DS之構成相同，故而省略其詳細說明。
第1源極線S1、第2源極線S2及虛設源極線DS係藉由使用光微影技術及蝕刻技術對相同之金屬層進行加工而形成。第1源極線S1、第2源極線S2及虛設源極線DS例如使用銅。
第2源極線S2之相對於長度方向(Y方向)垂直之方向(X方向)之寬度W2，窄於第1源極線S1之相對於長度方向(X方向)垂直之方向(Y方向)之寬度W1。例如，寬度W2未達寬度W1之三分之一。應力容易施加於此種寬幅之第1源極線S1與自第1源極線S1分支之窄幅之第2源極線S2之間之分支部BS。例如，若未圖示之絕緣膜被覆第1源極線S1、第2源極線S2及虛設源極線DS之上，則來自絕緣膜之應力容易集中於分支部BS。絕緣膜例如為如氧化矽膜、氮化矽膜般之絕緣膜。
另一方面，銅配線包含較小之空位(Vacancy)。因此，於第1源極線S1、第2源極線S2及虛設源極線DS由例如銅構成之情形時，空位會於銅配線內移動，聚集到應力集中之分支部BS。
又，為了將電晶體Tr之通道寬度增大，較佳為使第2源極線S2之寬度盡可能窄，而使第2源極線S2之條數增多。另一方面，若第2源極線S2之寬度變窄，則電阻值變大，故而於各第2源極線S2中流通之電流變小。因此，以電晶體Tr整體能夠流通最大電流之方式，即，以電晶體Tr之接通電阻成為最小之方式，決定第2源極線S2之寬度及長度。因此，第2源極線S2之寬度相對於第1源極線S1之寬度較窄。
圖3係表示空位V向分支部BS移動之情況之圖。由於第1源極線S1之寬度W1相較於第2源極線S2之寬度W2足夠地寬，故而與第2源極線S2相比，空位V更多地含在第1源極線S1中。含在第1源極線S1中之空位V容易集中於被施加相對較大之應力之部分。例如，若如氧化矽膜、氮化矽膜等之絕緣膜被覆源極線S1、S2，則應力(例如，拉伸應力)ST2會施加於第2源極線S2。相對於此，寬度較第2源極線S2寬之第1源極線S1會被施加較應力ST2大之應力(例如，拉伸應力)ST1。藉此，使得第1源極線S1之應力ST1與第2源極線S2之應力ST2之應力差施加於分支部BS。
於將應力均等地施加於第1及第2源極線S1、S2之情形時，空位V大致均等地分散，不會局部地集中。然而，若將應力非對稱地施加至第1及第2源極線S1、S2，則第1源極線S1與第2源極線S2產生應力差。此種應力差於第1及第2源極線S1、S2之分支部BS變大。即，於分支部BS，應力被非對稱地施加，應力差變大。
空位V集中於產生此種較大應力差之分支部BS。若空位V集中於分支部BS，成為相對較大之孔隙VD，則有第2源極線S2自第1源極線S1斷線之可能性。而且，第2源極線S2與第1源極線S1之間之電阻值上升。於該情形時，電晶體Tr之源極-汲極間之電阻變大，對電晶體Tr之電特性帶來不良影響。
於排列有複數條第2源極線S2之區域中，空位V分散於與各第2源極線S2對應之分支部BS。因此，於排列有複數條第2源極線S2之區域中，不易產生較大之孔隙VD。例如，於圖2之區域R1中，複數條第2源極線S2有規律地且相對較密集地排列。於此種區域R1中，空位V雖然某種程度集中於分支部BS，但是分散於複數個分支部BS，故而不易生長為較大之孔隙VD。
另一方面，於複數條第2源極線S2排列之端部，最端部之第2源極線S2雖然於一側與其他第2源極線S2相鄰，但於另一側不與其他第2源極線S2相鄰。因此，空位V容易集中於最端部之分支部BS，容易產生較大之孔隙VD。例如，於圖2之區域R2中，於未設置虛設源極線DS之情形時，空位V集中於最端部之第2源極線S2之分支部BS，而容易生長為較大之孔隙VD。
相對於此，本實施方式之半導體裝置中，於圖2之區域R2中，設置有虛設源極線DS。虛設源極線DS與複數條第2源極線S2排列之兩端部相鄰設置。虛設源極線DS與最端部之第2源極線S2之間之間隔SP2較佳為與相鄰之複數條第2源極線S2間之間隔SP1相等或較間隔SP1窄。藉此，第1源極線S1端部之空位V向虛設源極線DS與最端部之第2源極線S2分散。即，空位V不僅向最端部之分支部BS移動，而且亦向與其相鄰之虛設源極線DS之分支部BSD移動。藉此，能夠抑制於最端部之分支部BS形成較大之孔隙VD。
又，藉由設置虛設源極線DS，而將第2源極線S2排列之端部中之應力大致對稱地施加。藉由提高應力之對稱性，能夠緩和空位V集中於最端部之分支部BS之情況。
如此，根據本實施方式，能夠緩和第1源極線S1內之空位V局部地集中於第2源極線S2排列之端部之情況。其結果，半導體裝置之可靠性變高。
再者，間隔SP2亦可較間隔SP1寬。於該情形時，雖然本實施方式之效果減弱，但依然能夠獲得本實施方式之效果。
又，虛設源極線DS之長度方向之長度L2較寬度W2長。例如，虛設源極線DS之長度L2為2 μm以上。另一方面，虛設源極線DS之長度L2與第2源極線S2之長度方向之長度L1相同，或較長度L1短。藉由使虛設源極線DS之長度L2與第2源極線S2之長度L1相同，第2源極線S2之排列之端部處之應力之對稱性更加提高。又，藉由使虛設源極線DS之長度L2較第2源極線S2之長度L1短，能夠減小電晶體Tr之佈局面積。因此，虛設源極線DS之長度L2較佳為2 μm以上且L1以下。於虛設源極線DS之長度L2小於2 μm之情形時，來自絕緣膜之應力難以施加至虛設源極線DS，導致空位V難以集中於分支部BSD。另一方面，若虛設源極線DS之長度L2較第2源極線S2之長度L1長，則虛設源極線DS之佈局面積進一步變大，導致電路規模變得過大。虛設源極線DS係為了使空位V分散而設置，並不具有電性功能。若考慮此種功能，則虛設源極線DS之尺寸較佳為盡可能小。即，虛設源極線DS較佳為具有承受來自絕緣膜之應力而提高對稱性之長度，且為了減小電路規模而盡可能短。
進而，虛設源極線DS之相對於長度方向垂直之方向之寬度WD2可與第2源極線S2之寬度W2為相同程度。例如，虛設源極線DS之寬度WD2及第2源極線S2之寬度W2為500 nm以下。藉此，虛設源極線DS於Y方向變得細長，能夠充分地承受來自絕緣膜之應力。
虛設源極線DS與最邊端之第2源極線S2之間之間隔SP2為500 nm以下，相鄰之第2源極線S2間之間隔SP1為500 nm以下。如此，使間隔SP1、SP2某種程度地變窄，而將第2源極線S2及虛設源極線DS以相對較窄之間隔連續排列，藉此，空位V會分散至較多的分支部BS、BSD。因此，集中於各分支部BS、BSD之空位V之量減少，能夠使孔隙VD亦變小。
如上所述之構成及效果對於第1及第2汲極線D1、D2及虛設汲極線DD亦同。
(第2實施方式) 圖4係表示第2實施方式之半導體裝置之源極線或汲極線之俯視圖。以下，對源極線S1、S2及虛設源極線DS進行說明，省略汲極線D1、D2及虛設汲極線DD之說明。
於第1實施方式中，虛設源極線DS設置於第2源極線S2排列之兩側。相對於此，於第2實施方式中，虛設源極線DS僅設置於複數條第2源極線S2排列之單側。
例如，如圖4所示，於自最端部之第2源極線S2到第1源極線S1之一端為止之距離D3相對較短之情形時，不設置虛設源極線DS。這係因為，由於距離D3較短，故而第1源極線S1之端部中包含之空位V變少。若空位V之數量較少，則即便空位V集中，亦不可能成為較大之孔隙VD。因此，於距離D3相對較短之情形時，無需設置虛設源極線DS。再者，第1及第2源極線S1、S2之銅材料中所包含之空位V之密度相等。
於該情形時，虛設源極線DS只要僅設置於第1源極線S1之另一端即可。即，亦存在虛設源極線DS僅設置於第2源極線S2排列之一端之情況。虛設源極線DS於第1源極線S1之另一端部與最端部之第2源極線S2相鄰設置。第2實施方式之其他構成可與第1實施方式之對應之構成相同。
如上所述之構成及效果對於第1及第2汲極線D1、D2及虛設汲極線DD亦同樣如此。
(變化例) 圖5係表示第2實施方式之變化例之半導體裝置之源極線或汲極線之俯視圖。以下，對源極線S1、S2及虛設源極線DS進行說明，省略汲極線D1、D2及虛設汲極線DD之說明。
變化例於虛設源極線DS僅設置於複數條第2源極線S2排列之單側這一方面與第2實施方式相同。然而，變化例中，處於第1源極線S1之一端之最端部之第2源極線S2之寬度W3較其他第2源極線S2之寬度W2寬。
例如，如圖5所示，最端部之第2源極線S2之寬度W3較其他第2源極線S2之寬度W2寬。藉此，即便空位V集中於最端部之第2源極線S2之分支部BS，斷線之可能性亦較小，對可靠控制之影響不太大。因此，於最端部之第2源極線S2之寬度W3較寬之情形時，無需設置虛設源極線DS。
於該情形時，虛設源極線DS只要僅設置於第1源極線S1之另一端即可。即，亦存在虛設源極線DS僅設置於第2源極線S2排列之一端之情況。虛設源極線DS於第1源極線S1之另一端部與最端部之第2源極線S2相鄰設置。本變化例之其他構成可與第2實施方式之對應之構成相同。
已對本發明之幾個實施方式進行了說明，但該等實施方式係作為示例而提出者，並不意圖限定發明之範圍。該等實施方式能以其他各種方式實施，於不脫離發明主旨之範圍內，能夠進行各種省略、置換、變更。該等實施方式或其變化包含於發明之範圍或主旨中，同樣包含於申請專利範圍中所記載之發明及其均等之範圍內。 [相關申請案]
本申請案享有以日本專利申請案2020-035964號(申請日：2020年3月3日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
1:半導體裝置 10:半導體基板 AA:作用區 BS:分支部 BSD:分支部 CG:閘極電極 CNTd:觸點 CNTs:觸點 DD:虛設汲極線 DS:虛設源極線 D1:第1汲極線 D2:第2汲極線 D3:距離 L1:長度 L2:長度 R1:區域 R2:區域 S1:第1源極線 S2:第2源極線 S2:第2汲極線 SP1:間隔 SP2:間隔 ST1:應力 ST2:應力 Tr:電晶體 V:空位 VD:孔隙 W1:寬度 W2:寬度 W3:寬度 WD2:寬度
圖1係表示第1實施方式之半導體裝置之構成例之俯視圖。 圖2係表示源極線及虛設源極線之構成例之俯視圖。 圖3係表示空位向分支部移動之情況之圖。 圖4係表示第2實施方式之半導體裝置之源極線或汲極線之俯視圖。 圖5係表示第2實施方式之變化例之半導體裝置之源極線或汲極線之俯視圖。
1:半導體裝置
10:半導體基板
AA:作用區
CG:閘極電極
CNTd:觸點
CNTs:觸點
D1:第1汲極線
D2:第2汲極線
DD:虛設汲極線
DS:虛設源極線
S1:第1源極線
S2:第2源極線
Tr:電晶體

Claims (10)

  1. 一種半導體裝置，其具備： 第1金屬配線，其設置於基板之上方，且以第1寬度沿第1方向延伸； 至少1條第2金屬配線，其連接於上述第1金屬配線，以較上述第1寬度窄之第2寬度自上述第1金屬配線沿第2方向延伸；及 虛設金屬配線，其與上述至少1條第2金屬配線相鄰配置，連接於上述第1金屬配線，且自該第1金屬配線沿上述第2方向延伸，但未電性連接於上述第1金屬配線以外之配線。
  2. 如請求項1之半導體裝置，其中上述第1、第2金屬配線及上述虛設金屬配線中使用銅。
  3. 如請求項1之半導體裝置，其中複數條上述第2金屬配線排列於上述第1金屬配線， 上述虛設金屬配線與所排列之上述複數條第2金屬配線之至少一端相鄰。
  4. 如請求項1之半導體裝置，其中上述虛設金屬配線與所排列之上述複數條第2金屬配線之兩端相鄰。
  5. 如請求項1之半導體裝置，其中上述虛設金屬配線之相對於長度方向垂直之方向之寬度，未達上述第1金屬配線之相對於長度方向垂直之方向之寬度之三分之一。
  6. 如請求項1之半導體裝置，其中上述虛設金屬配線之長度方向之長度較上述虛設金屬配線之寬度更長。
  7. 如請求項1之半導體裝置，其中上述第2金屬配線與上述虛設金屬配線之間隔為500 nm以下。
  8. 如請求項1之半導體裝置，其中上述第2金屬配線及上述虛設金屬配線之上述寬度為500 nm以下。
  9. 如請求項1之半導體裝置，其中上述虛設金屬配線之長度方向之長度為2 μm以上。
  10. 如請求項1之半導體裝置，其中上述虛設金屬配線之長度方向之長度較上述第2金屬配線之長度方向之長度更短。
TW109127053A 2020-03-03 2020-08-10 半導體裝置 TWI755812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020035964A JP2021141138A (ja) 2020-03-03 2020-03-03 半導体装置
JP2020-035964 2020-03-03

Publications (2)

Publication Number Publication Date
TW202135258A TW202135258A (zh) 2021-09-16
TWI755812B true TWI755812B (zh) 2022-02-21

Family

ID=77467478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127053A TWI755812B (zh) 2020-03-03 2020-08-10 半導體裝置

Country Status (4)

Country Link
US (2) US11456250B2 (zh)
JP (1) JP2021141138A (zh)
CN (1) CN113345955B (zh)
TW (1) TWI755812B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769807B2 (en) * 2020-08-03 2023-09-26 Semiconductor Components Industries, Llc Lateral transistor with extended source finger contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442954B (en) * 2000-01-20 2001-06-23 Prolific Technology Inc Layout structure for promoting integration
TW201103124A (en) * 2009-02-23 2011-01-16 Seiko Instr Inc Semiconductor device
WO2018003001A1 (ja) * 2016-06-28 2018-01-04 株式会社ソシオネクスト 半導体装置及び半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314811B2 (en) * 2004-03-04 2008-01-01 Chartered Semiconductor Manufacturing Ltd. Method to make corner cross-grid structures in copper metallization
JP2009105261A (ja) * 2007-10-24 2009-05-14 Panasonic Corp 半導体装置
JP2011216865A (ja) * 2010-03-17 2011-10-27 Canon Inc 固体撮像装置
JP2016021530A (ja) 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
KR102376504B1 (ko) * 2015-07-02 2022-03-18 삼성전자주식회사 반도체 소자
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN117727761A (zh) * 2019-08-20 2024-03-19 联华电子股份有限公司 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442954B (en) * 2000-01-20 2001-06-23 Prolific Technology Inc Layout structure for promoting integration
TW201103124A (en) * 2009-02-23 2011-01-16 Seiko Instr Inc Semiconductor device
WO2018003001A1 (ja) * 2016-06-28 2018-01-04 株式会社ソシオネクスト 半導体装置及び半導体集積回路

Also Published As

Publication number Publication date
JP2021141138A (ja) 2021-09-16
US11923299B2 (en) 2024-03-05
US20220399267A1 (en) 2022-12-15
US11456250B2 (en) 2022-09-27
CN113345955A (zh) 2021-09-03
US20210280508A1 (en) 2021-09-09
CN113345955B (zh) 2024-02-23
TW202135258A (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
KR101247696B1 (ko) 고전압 레지스터
JP6338832B2 (ja) 半導体装置
JP6211867B2 (ja) 半導体装置
KR20100096027A (ko) 반도체 장치
JP6348703B2 (ja) 半導体装置及びその製造方法
JP6244177B2 (ja) 半導体装置
JP2016021530A (ja) 半導体装置
KR20090012126A (ko) 반도체 장치
TWI755812B (zh) 半導體裝置
JP6600720B2 (ja) 半導体装置
US20100244146A1 (en) Semiconductor device and method of manufacturing the same
WO2022201903A1 (ja) 半導体装置
JP2011146478A (ja) 半導体集積回路および半導体集積回路設計方法
US9893015B2 (en) Semiconductor device
TWI566401B (zh) 具有低電阻閘極結構之多鰭鰭式場效電晶體
JP6892889B2 (ja) 高耐圧半導体素子及びその製造方法
JP7352360B2 (ja) 半導体装置
JP6533266B2 (ja) 半導体装置
JP2017201722A (ja) 半導体装置
US7667244B2 (en) Semiconductor device
WO2009147768A1 (ja) 半導体装置
US10923422B2 (en) Semiconductor device
US11302631B2 (en) Integrated circuit cells and related methods
WO2023171454A1 (ja) 半導体装置
US20210242318A1 (en) Semiconductor device