KR101247696B1 - 고전압 레지스터 - Google Patents
고전압 레지스터 Download PDFInfo
- Publication number
- KR101247696B1 KR101247696B1 KR1020110050754A KR20110050754A KR101247696B1 KR 101247696 B1 KR101247696 B1 KR 101247696B1 KR 1020110050754 A KR1020110050754 A KR 1020110050754A KR 20110050754 A KR20110050754 A KR 20110050754A KR 101247696 B1 KR101247696 B1 KR 101247696B1
- Authority
- KR
- South Korea
- Prior art keywords
- doped
- doped region
- resistor
- region
- regions
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 24
- 238000004804 winding Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 208000029523 Interstitial Lung disease Diseases 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66166—Resistors with PN junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 소자가 제공된다. 반도체 소자는 레지스터와 전압 보호 소자를 포함한다. 레지스터는 나선형을 가진다. 레지스터는 제 1 부분 및 제 2 부분을 가진다. 전압 보호 소자는 상기 레지스터의 제 1 부분에 전기적으로 연결된 제 1 도핑 영역을 가진다. 상기 전압 보호 소자는 상기 레지스터의 제 2 부분에 전기적으로 연결된 제 2 도핑 영역을 가진다. 제 1 및 제 2 도핑 영역은 반대의 도핑 극성을 가진다.
Description
반도체 집적 회로(Integrated Circuit:IC) 산업은 급격한 성장을 겪어 왔다. IC 소재 및 설계에서의 기술적 진보는, 각 세대가 이전 세대 보다 더 작고 더 복잡한 회로를 가지는 IC 세대를 만들어왔다. 그러나 이러한 진보는 IC의 프로세싱(processing) 및 제조의 복잡성을 증가시켜 왔으며, 그리고 이 진보를 구현하기 위해서는, IC 프로세싱 및 제조에 있어서도 유사한 발전이 요구된다. IC 발전 과정에서, 기하학적 크기(즉, 제조 공정을 사용하여 만들어질 수 있는 최소의 부품)는 작아지는 반면 기능적 밀도(즉, 칩 영역 당 상호 연결된 소자(device)의 수)는 일반적으로 증가해왔다.
각종 유형의 수동 회로 부품은 반도체 웨이퍼 위에 제조될 수 있다. 예를 들면, 레지스터(resistor, 저항기)는 금속층 내에 하나 또는 그 이상의 금속선을 사용하여 형성될 수 있다. 그러나, 반도체 웨이퍼 상에 있는 종래의 레지스터는 고전압, 예를 들어 약 100 볼트(volt)를 넘는 큰 전압을 견딜 수 없다. 또한, 이러한 종래의 레지스터는 설계 가이드라인이 부족하고 그래서 효율적인 레이아웃을 가질 수 없다.
따라서, 반도체 레지스터 소자를 제조하는 현존하는 방법들이 일반적으로는 그들의 의도된 목적에는 적합하지만, 모든 관점에서 전적으로 만족스러운 것은 아니다.
본 발명의 관점들은 첨부 도면과 함께 독해될 때 하기의 상세한 설명으로부터 가장 잘 이해된다. 산업에서의 표준 관행에 따라서 각종 요소들이 일정 비율로 도시된 것이 아님이 강조된다. 실제로, 각종 요소들의 크기(dimension)는 논의를 명확히 하기 위해서 임의적으로 증가되거나 혹은 축소될 수 있다.
도 1은 본 발명의 각종 관점에 따라서 반도체 소자를 제조하는 방법을 보여주는 플로우 챠트이다.
도 2 내지 4는 본 발명의 각종 관점에 따라서 제조 시의 각종 단계(stage)에서의 웨이퍼 일부분의 개략적 및 부분적 횡단측면도이다.
도 5 및 6은 본 발명의 각종 관점에 따라서 웨이퍼 위에 있는 다른 부품의 개략적 평면도이다.
도 1은 본 발명의 각종 관점에 따라서 반도체 소자를 제조하는 방법을 보여주는 플로우 챠트이다.
도 2 내지 4는 본 발명의 각종 관점에 따라서 제조 시의 각종 단계(stage)에서의 웨이퍼 일부분의 개략적 및 부분적 횡단측면도이다.
도 5 및 6은 본 발명의 각종 관점에 따라서 웨이퍼 위에 있는 다른 부품의 개략적 평면도이다.
하기의 개시 내용으로부터 본 발명의 다른 특징을 구현하기 위해서는 많은 다른 실시예를 제공함이, 이해된다. 부품 및 배열에 대한 특정 예들은 본 발명을 간단히 하기 위해서 아래에서 기술된다. 물론 이런 것들은 단순한 예이며 제한을 의도한 것은 아니다. 또한, 후술하는 상세한 설명에서 제 2 요소(feature) 위에 제 1 요소를 형성한다는 것은 제 1 및 제 2 요소가 직접 접촉하면서 형성되는 실시예를 포함하며, 또한 제 1 요소와 제 2 요소가 직접 접촉하지 않도록 부가 요소가 제 1 및 제 2 요소 사이에 끼어서 형성되는 실시예를 포함한다. 각종 요소들은 단순화하고 명확히 하기 위해서 서로 다른 비율로서 임의로 그려질 수 있다.
도 1에 도시된 것은 본 발명의 각종 관점에 따른 방법(20)의 플로우 챠트이다. 상기 방법(20)은 제 1 도핑 영역을 기판 내에 형성하는, 블럭(22)으로 시작한다. 상기 방법(20)은, 제 2 도핑 영역을 기판 내에 형성하는, 블럭(24)으로 이어진다. 제 2 도핑 영역은 제 1 도핑 영역과는 반대로 도핑된다. 제 2 도핑 영역은 제 1 도핑 영역에 의해 적어도 부분적으로 둘러싸여 있다. 상기 방법(20)은, 상기 제 1 및 제 2 도핑 영역 위에서 상호 연결 구조체(interconnect structure)를 형성하는, 블럭(26)으로 이어진다. 상호 연결 구조체는 다수의 상호 연결층(interconnect layer)을 가진다. 상호 연결 구조체의 형성은 상호 연결층의 어느 하나에 하나의 레지스터를 형성하는 것을 포함한다. 레지스터는 나선형을 가지며, 그리고 제 1 및 제 2 도핑 영역에 각각 연결된 제 1 및 제 2 부분을 가진다.
도 2-4는 본 발명의 실시예에 따라서 제조 시의 각종 단계(stage)에서의 반도체 웨이퍼의 각종 부분의 개략적 및 부분적 횡단측면도이다. 도 5-6은 본 발명의 실시예에 따라서 웨이퍼 위에 있는 각종 부품의 개략적 및 부분적 평면도이다. 도 2 내지 6는 본 발명의 발명적 개념을 보다 잘 이해하기 위해서 단순화되었다.
도 2를 참조하면, 기판(50)의 일부분이 도시된다. 상기 기판(50)은 보론(Boron)과 같은 P-형 도판트(P-type dopant)로 도핑되어 있다. 다른 실시예에서는 기판(50)은 인(Phosphorous) 또는 비소(Arsenic)와 같은 N-형(N-type) 도판트로 도핑될 수 있다. 상기 기판(50)은 또한 다이아몬드 또는 게르마늄과 같은 다른 적합한 반도체 기초 재료; 실리콘 카바이드(silicon carbide), 인듐 아세나이드(indium arsenide) 또는 인듐 포스파이드(indium phosphide)와 같은 적합한 화합물 반도체; 실리콘 게르마늄 카바이드(silicon germanium carbide), 갈륨 아세닉 포스파이드(gallium arsenic phosphide) 또는 갈륨 인듐 포스파이드(gallium indium phsphide)와 같은 적합한 합금 반도체를 포함한다. 또한, 상기 기판(50)은 에피택셜층(에피층;epi layer)을 포함할 수 있으며, 동작 향상을 위해 변형될 수 있으며, 실리콘-온-인슐레이터(Silicon-On-Insulator; SOI) 구조체를 포함할 수 있다.
도핑 영역(60)은 기판(50)의 상부 부분을 도핑함으로써 기판(50) 내에 형성된다. 도핑 영역(60)은 기판(50)에 의해 적어도 부분적으로 둘러싸이도록 형성된다. 도핑 영역(60)은 기판(50)의 도핑 극성과는 반대의 도핑 극성을 가진다. 따라서, 기판(50)이 P-형(P-type) 도판트로 도핑되는 실시예에서는, 도핑 영역(60)은 N-형 도판트로 도핑된다. 도핑 영역(60)은 드리프트(drift) 영역, 예를 들어 N-형 도판트로 도핑될 때는 N-드리프트 영역으로 일컬어진다.
도핑 영역(70)도 또한 기판(50) 내에 형성된다. 도핑 영역(70)은 도핑 영역(60)에 인접하게 배치되도록 형성된다. 도핑 영역(70)은 도핑 영역(60)으로 신장 또는 돌출하는 일부분(80)을 가진다. 상기 도핑 영역(70)은 부스트된 형태의 바디(boosted-shape body) 영역, 예를 들면 P-형 도판트로 도핑될 때 부스트된 형태(boosted-shape)의 P-바디 영역으로 일컬어진다. 또한, 도 2의 횡단 측면도에서는 볼 수 없지만, 도핑 영역(70)은 실제로 평면도로 보면 대략 원 형상으로 도핑 영역(60)을 둘러싼다.
이제 도 3을 참조하면, 분리 구조체(isolation structure; 90 및 91)가 도핑 영역(60) 내에 형성된다. 도 3의 실시예에서는 분리 구조체(90 및 91)는 실리콘 국부 산화(Local Oxidation of Silocn:LOCOS) 소자를 포함한다. LOCOS 소자는 질화물 마스크를 사용하고 그리고 마스크 개구부를 통해 산화물을 열 성장(thermal-growing)시킴으로써 형성될 수 있다. 다른 방법으로는, 분리 구조체(90 및 91)는 얕은 트렌치 분리(Shallow Trench Isolation:STI)소자 또는 깊은 트렌치 분리(Deep Trench Isolation:DTI) 소자를 포함할 수 있다.
이후, 강하게 도핑된(heavily doped) 영역(100)이 분리 구조체(90 및 91) 사이의 도핑 영역(60)의 일부분 내에 형성된다. 강하게 도핑된 영역(100)은 도핑 영역(60)과 동일 극성을 가지나, 보다 더 강한 도핑 농도를 갖는다. 예를 들어, 도핑 영역(60)이 N-드리프트 영역인 실시예에서, 강하게 도핑된 영역(100)은 N+영역이다.
또한 강하게 도핑된 영역(110 및 111)은 도핑 영역(70)의 상단 부분 내에 형성된다. 강하게 도핑된 영역(110)은 도핑 영역(70)과 동일 극성을 가지나 보다 더 강한 도핑 농도를 갖는다. 예를 들어 도핑 영역(70)이 P-바디 영역인 실시예에서, 강하게 도핑된 영역(110)은 P+영역이다. 강하게 도핑된 영역(110)은 벌크 콘택(bulk contact)으로 일컬어진다. 강하게 도핑된 영역(111)은 도핑 영역(60)과 동일 극성(또는 강하게 도핑된 영역(110)과 반대 극성)을 가지나, 더 높은 도핑 농도를 갖는다. 예를 들어, 도핑 영역(60)이 N-드리프트 영역인 실시예에서, 강하게 도핑된 영역(111)은 N+영역이다.
폴리실리콘 소자(120 및 121)는 분리 구조체(90, 91) 상에 부분적으로 형성된다. 폴리실리콘 소자(120)는 반도체 트랜지스터 소자의 게이트의 역할을 할 수 있다. 도핑 영역(60)은 반도체 소자의 드레인 영역의 역할을 할 수 있고 그리고 도핑 영역(70)은 반도체 소자의 소스 영역의 역할을 할 수 있으며, 또는 이의 반대로도 작용할 수 있다. 반도체 소자의 채널 영역은 게이트(120)의 바로 아래 또는 그 하부의 도핑 영역(70)의 일부분 내에 위치된다. 폴리실리콘 소자(121)는 "금속 단락(metal shorting)" 소자의 역할을 할 수 있는데, 이는 예리한 코너 근처에서의 전계의 감소를 감안한 것이다.
도 4를 참조하면, 상호 연결 구조체(interconnect structure,150)가 도핑 영역(60 및 70)과 분리 구조체(90-91)의 위에 형성된다. 상호 연결 구조체(150)는 회로들 사이, 입력단/출력단 사이 및 각종 도핑 요소 예를 들면 도핑 영역들(60, 70 및 110-111) 사이의 상호 연결(예를 들면 배선)을 제공하는 다수의 패턴화된 유전층 및 도전층을 포함한다.
보다 상세히 보면, 상호 연결 구조체(150)는 금속층으로 일컬어지는 다수의 상호 연결층을 포함할 수 있다. 상호 연결층 각각은 금속선으로 일컬어지는 다수의 상호 연결 요소를 포함한다. 금속선은 알루미늄 상호 연결선(interconnect line) 또는 구리 상호 연결선일 수 있으며, 알루미늄, 구리, 알루미늄 합금, 구리 합금, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 니트라이드(titanium nitride), 탄탈륨, 탄탈륨 니트라이드(tantalum nitride) , 텅스텐, 폴리실리콘, 금속 실리사이드(metal silicide) 또는 이들의 조합과 같은 전도성 재료를 포함한다. 금속선은 물리적 기상 증착(Physical Vapor Deposition:PVD), 화학적 기상 증착(Chemical Vapor Deposition:CVD), 스퍼터링(sputtering), 도금(plating) 또는 이들의 조합을 포함하는 프로세스에 의해 형성될 수 있다.
상호 연결 구조체(interconnect structure,150)는 상호 연결층 간의 분리를 제공하는 층간 유전층(Interlayer dielectric:ILD)을 포함한다. ILD는 저유전 물질 또는 산화물과 같은 유전 물질을 포함한다. 또한, 상호 연결 구조체(150)는 서로 다른 상호 연결층간 및/또는 도핑 영역(60,70 및 110-111)과 같은 기판 상의 요소들간의 전기적 접속을 제공하는 다수의 비아/콘택(vias/contacts)을 포함한다.
레지스터(resistor, 200)는 상호 연결 구조체(150)의 상호 연결층의 어느 하나에 형성된다. 레지스터(200)는 상호 연결층 내의 다른 금속선과 동시에 형성될 수 있으며, 알루미늄 또는 구리와 같은 금속선과 동일 물질을 포함할 수 있다.
레지스터(200)는 실질적으로 나선형을 가지며 그리고 다수의 권선(turns or windings)를 포함한다. 비록 레지스터(200)가 다른 수의 권선을 가질 수 있음이 이해되지만, 5개의 권선의 횡단면도가 도 4에 도시되어 있으며 210-214로 부여되어 있다. 권선(210-214)은 거의 균등하게 이격되어 있다. 일 실시예에서, 권선(210-214) 각각은 약 0. 5 마이크론(㎛) 내지 2 마이크론(㎛)의 범위 내에 있는 측면 디멘젼(또는 폭)을 가지며 그리고 인접하는 권선 사이의 간격(spacing)은 약 0.5 마이크론(㎛) 내지 2 마이크론(㎛)의 범위 내에 있다.
레지스터(200)를 포함하는 상호 연결층 위의 상호 연결층에서, 연결단(connection terminal; 220 및 221)이 형성된다. 예를 들면, 레지스터(200)가 금속-1(metal-1) 층 내에 형성되면, 연결단(220-221)은 금속-2(metal-2) 층 내에 형성된다. 그러나, 연결단(220-221)은 다른 실시예에서는 다른 상호 연결층 내에 형성될 수 있음이 이해된다. 연결단(220-221)은 상호 연결층 내의 다른 금속선과 동시에 형성되고 그리고 알루미늄 또는 구리와 같이 그 금속선과 동일 물질을 포함할 수 있다. 따라서 연결단(220-221)은 금속선으로 취급될 수도 있다.
도 4의 횡단면도로부터는 볼 수 없지만, 연결단(220)은 평면으로 보았을 때 실질적으로 원 형상 또는 둥근 형상을 가지며 그리고 연결단(221)은 평면으로 보았을 때 실질적으로 원형 링 형상을 가진다. 레지스터(200) 및 연결단(220 및 221)의 실시예에 대한 평면도는 실시예를 명확히 하면서 이를 제공하기 위해서 각각 도 5-6에 도시되어 있다.
도 5를 보면, 레지스터(200)의 실시예에 대한 평면도(top level view)가 도시되어 있다. 도시된 바와 같이, 레지스터(200)는 실질적으로 나선형을 갖는다. 평면도를 보면, 레지스터(200)는 연속하는 금속선이다, 그러나 개념적으로는 다수의 부분 또는 조각으로 분할될 수 있다. 예를 들면, 레지스터는 대향하는 단부(end or tip portion)(230 및 231)를 포함할 수 있다. 단부(230)는 내측 단부로 일컬어 지고 단부(231)는 외측 단부로 일컬어질 수 있다. 도시된 파선을 따라서 횡단면(cross-sectional view)이 선택되면, 도 4의 권선(210-214)과 유사하게 분리된 권선이 관찰될 것이다.
도 6을 보면, 연결단(220 및 221)의 실시예에 대한 평면도(top level view)가 도시되어 있다. 도시된 바와 같이, 연결단(220)은 실질적으로 원 형상 또는 둥근 형상을 가지며 그리고 연결단(221)은 실질적으로 원형 링 형상을 가진다. 도시된 파선을 따라서 횡단면이 선택되면, 도 4에 도시된 것과 같은 연결단(220-221)이 관찰될 것이다.
도 4로 돌아가서 보면, 연결단(220 및 221)은 레지스터(200)에 전기적 전압을 인가하기 위해 사용된다. 따라서, 연결단(220)은 애노드단(anode terminal) 및 캐소드단(cathode terminal) 중의 어느 하나이며, 그리고 연결단(221)에 대해서는 그 반대가 적용된다. 도핑 영역(60)이 N-형이며 도핑 영역(70)이 P-형인 실시예에서, 연결단(220)은 애노드단이며 연결단(221)은 캐소드단이다. 도핑 영역(60)이 P-형이고 도핑 영역(70)이 N-형인 실시예에서는 연결단(220)은 캐소드단이며 연결단(221)은 애노드단이다.
연결단(220-221)은 각각 레지스터(200)의 어느 권선에도 연결될 수 있다. 일 실시예에서, 연결단(220)은 권선(214)의 단부에 연결되고 그리고 연결단(221)은 권선(210)의 단부에 연결된다. 달리 언급하면, 연결단(220)은 (도 5의 평면도에서 보이는) 단부(230)와 유사한 단부에 연결되며, 그리고 연결단(221)은 (도 5의 평면도에서 보이는) 단부(231)와 유사한 단부에 연결된다.
연결단(220-221)과 레지스터(200)의 각종 권선 간의 연결 지점을 조절함으로써, 다른 저항값의 레지스터(200)를 얻을 수 있다. 예를 들면, 연결단(221)이 권선(210)에 연결될때 연결단(220)이 양(both) 권선(231-214)(또는 단지 권선(231)에만)에 연결되면, 레지스터(200)로부터 보다 작은 저항을 얻는다. 이는 레지스터(200)의 전체 거리(이는 직접적으로 레지스턴스(resistance)와 연관된다)가 유효하게 감소되기 때문이다. 이와 같이, 연결단(220-221)의 배치는 다른 전압으로 분배하기 위한 각종 레지스터 분배기(resistor divider)를 구현하는데 이용될 수 있다.
이전에서 논의된 바와 같이, 반도체 트랜지스터 소자는 도핑 영역(60 및 70) 및 폴리실리콘 소자(120)에 의해 형성된다. 이 반도체 트랜지스터 소자는 고전압을 견딜 수 있다. 설명을 용이하고 단순하게 하기 위해서, 상호 연결 구조체(150) 아래의 각종 영역을 집합적으로 고전압 보호 소자(high-voltage protection device; 250)로 명명한다.
연결단(220)은 강하게 도핑된 영역(100)(그리고 도핑 영역(60)) 및 폴리실리콘 소자(121)에 연결된다. 연결단(221)은 강하게 도핑된 영역(110-111)(그리고 도핑 영역(70)) 및 폴리실리콘 소자(120)에 연결된다. 다시 말하면, 연결단(220)은 고전압 보호 소자(250)의 드레인에 연결되며 그리고 연결단(221)은 고전압 보호 소자(250)의 게이트 및 소스에 연결된다.
연결단(220-221)이 또한 각각 레지스터(200)의 대향 단부에 연결되므로, 레지스터(200) 및 고전압 보호 소자(250)는 전기적으로 각각에 병렬 접속된다. 즉, 전류는 레지스터(200)의 경로나 고전압 보호 소자(250)의 경로로부터 취할 수 있다. 따라서, 고전압(예를 들면, 100 볼트를 넘는 전압)이 레지스터(200)에 인가되면, 결과적으로 전류의 일부분은 레지스터(200)를 우회하고 대신 고전압 보호 소자(250)를 통해서 흐른다. 따라서 보다 적은 양의 전류가 레지스터(200)를 통해 흐른다.
감소된 전류 흐름은 레지스터(200)에 가해지는 스트레스를 경감시켜서, 이에 의해서 레지스터(200)에 대한 손상 위험을 줄인다. 이 방법으로, 고전압 보호 소자(250)는 레지스터(200)가 견딜 수 있는 문턱 전압(voltage threshold)을 효과적으로 증가시킨다. 예를 들면, 레지스터(200)는 손상 없이 600볼트(또는 그보다 더 큰) 전압을 견딜 수 있다. 따라서, 본 발명의 실시예에 의해서 제공된 이점 중의 하나는 고전압을 견딜 수 있는 능력이다. 그러나 다른 실시예는 다른 이점을 제공하며 그리고 어떤 특정 이점이 모든 실시예에서 요구되는 것이 아님은 이해된다.
본 발명의 다른 실시예에 의해 제공된 다른 이점은, 레지스터(200)의 나선형이 고도로 집중된 전계의 존재를 줄인다는 것이다. 종래의 레지스터는 예리한 코너(corner) 또는 급격히 방향이 전환되는 부분(abrupt turn)을 가질 수 있다. 이런 영역 주위의 전계는 보통 매우 강한 경향이 있고, 레지스터 주위의 다른 어디의 전계 보다도 더욱 강하다. 이것은, 레지스터의 이러한 코너 영역이 이와 같은 강한 전계의 영향 하에서 지속적으로 있으므로, 이들 영역이 더욱 빠르게 파괴되는(break down) 경향이 있음을 의미한다. 비교하면, 레지스터(200)는 나선형이며 예리한 코너(corner) 또는 급격히 방향이 전환되는 부분(abrupt turn)을 포함하지 않는다. 다시 말하면, 레지스터(200)는 내내 매끄럽게(smoothly-shaped) 형성되어 있다. 따라서, 전계는 더욱 균등하게 분배되고 그렇게 강하지 않아서, 레지스터(200)의 특정 영역의 파괴 가능성을 감소시킨다.
또한, 종래의 레지스터 레이아웃과 비교하면 레지스터(200)의 나선형은 칩(chip)이 실제로 차지하는 영역(chip real estate)을 아껴 줄이는데 도움을 준다. 몇몇 실시예에서, 칩 실제 영역은 75%까지 아껴 줄일 수 있다. 이는, 패킹 밀도(packing density)가 증가될 수 있음을 의미하며, 이는 제조 단가를 낮춘다. 나아가, 위에서 기술된 공정은 현존하는 제조 공정과 호환 가능하며 따라서 현재의 제조 공정에 용이하게 통합될 수 있다.
본 발명의 보다 폭 넓은 유형 중의 하나는 레지스터와 전압 보호 소자(voltage protection device)를 포함하는 반도체 소자를 포함한다. 레지스터는 나선형을 가진다. 레지스터는 제 1 부분 및 제 2 부분을 가진다. 전압 보호 소자는 레지스터의 제 1 부분에 전기적으로 연결되는 제 1 도핑 영역을 포함한다. 전압 보호 소자는 레지스터의 제 2 부분에 전기적으로 연결되는 제 2 도핑 영역을 포함한다. 제 1 및 제 2 도핑 영역은 반대 도핑 극성을 가진다.
본 발명의 보다 넓은 유형 중의 다른 하나는 서로 대향되게(반대로; oppositely) 도핑된 제 1 및 제 2 도핑 영역을 가지는 기판을 구비하는 소자를 포함한다. 제 1 도핑 영역은 적어도 부분적으로 제 2 도핑 영역을 둘러싼다. 반도체 소자는 제 1 및 제 2 도핑 영역 위에 배치되는 상호 연결 구조체(interconnect structure)를 포함한다. 상호 연결 구조체는 다수의 상호 연결층(interconnect layers)을 포함한다. 반도체 소자는 상호 연결층 중의 어느 하나에 배치된 나선형 레지스터를 포함한다. 나선형 레지스터는 제 1 및 제 2 부분(segment)을 가진다. 여기서, 나선형 레지스터의 제 1 부분은 제 1 및 제 2 도핑 영역 중의 하나에 연결되며, 나선형레지스터의 제 2 부분은 제 1 및 제 2 도핑 영역 중의 다른 하나에 연결된다.
본 발명의 보다 넓은 유형 중의 또 다른 하나는 제조 방법을 포함한다. 상기 방법은, 기판 내에 제 1 도핑 영역을 형성하는 단계; 상기 기판 내에, 상기 제 1 도핑 영역의 것과는 반대로 도핑되며 그리고 상기 제 1 도핑 영역에 의해 적어도 부분적으로 둘러싸이는, 제 2 도핑 영역을 형성하는 단계; 및 상기 제 1 및 제 2 도핑 영역 위에, 다수의 상호 연결층을 가지는 상호 연결 구조체를 형성하는 단계를 포함한다. 여기서, 상호 연결 구조체를 형성하는 단계는, 상호 연결층들의 어느 하나에 레지스터를 형성하는 단계를 포함하며, 상기 레지스터는 나선형을 가지며 그리고 상기 제 1 및 제 2 도핑 영역에 각각 연결되는 제 1 및 제 2 부분을 가진다.
전술한 내용은 몇몇 실시예의 특징을 개략적으로 나타낸 것으로 당업자라면 따라오는 발명의 상세한 설명을 보다 잘 이해할 것이다. 당업자는, 본 발명의 개시 내용을, 여기에 도입된 실시예들과 동일 공정을 수행하기 위해서 그리고/또는 동일 이점을 얻기 위해서 다른 공정 및 구조체를 설계 또는 변경하기 위한 기초로서, 기꺼이 사용할 수 있음을 이해할 것이다. 또한 당업자는 이러한 균등물이 본 발명의 사상 및 범위를 벗어나지 않으며 그리고 본 발명의 사상 및 범위를 벗어나지 않으면서 본 발명에 대해 수정하고, 치환하고 그리고 변경할 수 있음을 인식해야 한다.
Claims (10)
- 나선형을 가지며 그리고 제 1 부분 및 제 2 부분을 가지는 레지스터; 및
전압 보호 소자를 구비하는 반도체 소자로서,
상기 전압 보호 소자는, 상기 레지스터의 상기 제 1 부분에 전기적으로 연결된 제 1 도핑 영역과, 상기 레지스터의 상기 제 2 부분에 전기적으로 연결되는 제 2 도핑 영역을 포함하며, 상기 제 1 및 제 2 도핑 영역은 반대 도핑 극성을 갖는 것을 특징으로 하는, 반도체 소자.
- 제 1항에 있어서, 상기 레지스터의 상기 제 1 부분은 캐소드단(cathode terminal)을 포함하고; 상기 레지스터의 상기 제 2 부분은 애노드단(anode terminal)을 포함하고; 상기 제 1 도핑 영역은 P-형 도판트로 도핑되고 그리고 상기 캐소드단에 연결되며; 상기 제 2 도핑 영역은 N-형 도판트로 도핑되고 그리고 상기 애노드단에 연결되는 것인, 반도체 소자.
- 제 1항에 있어서, 상기 전압 보호 소자는, 상기 제 1 도핑 영역과 동일 도핑 극성을 가지며 그리고 상기 제 2 도핑 영역을 적어도 부분적으로 둘러싸는 제 3 도핑 영역을 더욱 포함하는 것인, 반도체 소자.
- 제 1항에 있어서, 상기 전압 보호 소자는, 상기 레지스터의 상기 제 1 부분에 연결되고 그리고 상기 제 1 및 제 2 도핑 영역의 적어도 일부분 위에 배치되는 폴리실리콘 소자를 더욱 포함하며,
상기 폴리실리콘 소자는 반도체 트랜지스터의 게이트의 역할을 하며 그리고 상기 전압 보호 소자 내에 배치되며;
상기 제 1 및 제 2 도핑 영역 각각은 상기 반도체 트랜지스터의 소스 및 드레인 중의 어느 하나의 역할을 하는 것인, 반도체 소자.
- 제 1항에 있어서, 상기 전압 보호 소자는, 상기 제 1 도핑 영역 내에 배치되고 그리고 상기 레지스터의 상기 제 1 부분에 연결되며 그리고 상호 반대로 도핑된, 제 1 및 제 2 강하게 도핑된 영역(강한 도핑 영역); 및
상기 제 2 도핑 영역 내에 배치되고 그리고 상기 레지스터의 제 2 부분에 연결된 제 3 강한 도핑 영역을 더욱 포함하며,
상기 제 1, 제 2 및 제 3 강한 도핑 영역 각각은 상기 제 1 및 제 2 도핑 영역보다 더 큰 도판트 농도를 갖도록 강하게 도핑되어 있는 것인, 반도체 소자.
- 상호 반대로 도핑된 제 1 및 제 2 도핑 영역을 가지되, 상기 제 1 도핑 영역이 상기 제 2 도핑 영역을 적어도 부분적으로 둘러싸는, 기판;
상기 제 1 및 제 2 도핑 영역 위에 배치되고 그리고 다수의 상호 연결층을 가지는 상호 연결 구조체; 및
상기 상호 연결층들 중의 하나에 배치되며 그리고 제 1 및 제 2 부분을 가지는 나선형의 레지스터를 포함하는 반도체 소자로,
상기 나선형의 레지스터의 제 1 부분은 상기 제 1 및 제 2 도핑 영역 중의 어느 하나에 연결되고; 상기 나선형의 레지스터의 제 2 부분은 상기 제 1 및 제 2 도핑 영역 중의 나머지 다른 하나에 연결되는 것인, 반도체 소자.
- 제 6항에 있어서, 상기 제 1 도핑 영역은 원 형상으로 상기 제 2 도핑 영역을 완전히 둘러싸며; 상기 나선형의 레지스터의 제 1 부분은 상기 레지스터의 외측 단부 근처에 배치되며 그리고 상기 제 1 도핑 영역에 전기적으로 연결되며; 상기 나선형의 레지스터의 제 2 부분은 상기 레지스터의 내측 단부 근처에 배치되고 그리고 상기 제 2 도핑 영역에 전기적으로 연결되는 것인, 반도체 소자.
- 제 6항에 있어서, 상기 레지스터의 제 1 부분 및 제 2 부분 중의 어느 하나에 전기적으로 연결된 폴리실리콘 소자를 더욱 포함하며,
상기 제 1 도핑 영역의 일부분은 상기 제 2 도핑 영역 쪽으로 돌출되어 있으며,
상기 폴리실리콘 소자 및 상기 제 1 및 제 2 도핑 영역은 함께 트랜지스터를 형성하는 것으로, 상기 폴리실리콘 소자는 게이트이며, 상기 제 1 및 제 2 도핑 영역 중의 어느 하나는 소스이며, 상기 제 1 및 제 2 도핑 영역 중의 다른 하나는 드레인인, 반도체 소자.
- 기판 내에 제 1 도핑 영역을 형성하는 단계;
상기 제 1 도핑 영역과는 반대로 도핑되며 그리고 상기 제 1 도핑 영역에 의해 적어도 부분적으로 둘러싸이는 제 2 도핑 영역을, 상기 기판 내에 형성하는 단계;및
상기 제 1 및 제 2 도핑 영역 위에, 다수의 상호 연결층을 가지는 상호 연결 구조체를 형성하는 단계를 포함하는 방법으로,
상기 상호 연결 구조체를 형성하는 단계는; 상기 다수의 상호 연결층 중의 하나에 레지스터를 형성하는 단계를 포함하며,
상기 레지스터는 나선형을 가지며 상기 제 1 및 제 2 도핑 영역에 각각 연결되는 제 1 및 제 2 부분을 가지는 것인, 방법.
- 제 9항에 있어서, 상기 상호 연결 구조체를 형성하는 단계 이전에, 상호 반대로 도핑되어 있으며 그리고 각각이 상기 제 1 및 제 2 도핑 영역보다 더 큰 도판트 농도를 가지는 제 1 및 제 2 강한 도핑 영역을, 상기 제 1 도핑 영역 내에 형성하는 단계; 및, 상기 제 2 도핑 영역과 동일 극성으로 도핑되어 있으며 그리고 상기 제 2 도핑 영역보다 더 큰 도판트 농도를 가지는 제 3 강한 도핑 영역을, 상기 제 2 도핑 영역 내에 형성하는 단계를 더욱 포함하며,
상기 레지스터의 상기 제 1 부분은 상기 제 1 및 제 2 강한 도핑 영역 양쪽에 연결되며; 상기 레지스터의 상기 제 2 부분은 상기 제 3 강한 도핑 영역에 연결되는 것인, 방법
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/905,840 | 2010-10-15 | ||
| US12/905,840 US8587073B2 (en) | 2010-10-15 | 2010-10-15 | High voltage resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120039450A KR20120039450A (ko) | 2012-04-25 |
| KR101247696B1 true KR101247696B1 (ko) | 2013-03-26 |
Family
ID=45933403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110050754A KR101247696B1 (ko) | 2010-10-15 | 2011-05-27 | 고전압 레지스터 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8587073B2 (ko) |
| KR (1) | KR101247696B1 (ko) |
| CN (1) | CN102456662B (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8587073B2 (en) | 2010-10-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage resistor |
| US8872273B2 (en) | 2011-08-04 | 2014-10-28 | Texas Instruments Incorporated | Integrated gate controlled high voltage divider |
| US8878330B2 (en) * | 2011-08-04 | 2014-11-04 | Texas Instruments Incorporated | Integrated high voltage divider |
| US8624322B1 (en) * | 2012-07-17 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage device with a parallel resistor |
| CN103633083B (zh) * | 2012-08-15 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 形成超高耐压电阻的版图结构 |
| DE112015000737T5 (de) * | 2014-04-01 | 2016-12-29 | Robert Bosch Gmbh | Dotierte Substratregionen in MEMS-Mikrofonen |
| CN106158972B (zh) * | 2015-09-03 | 2020-04-07 | 珀尔微斯电子有限公司 | 制造高压功率场效应管的系统及方法 |
| DE102017120574B4 (de) * | 2017-06-30 | 2022-05-05 | Taiwan Semiconductor Manufacturing Co. Ltd. | Hochspannungs-widerstandsbauelement |
| US10297661B2 (en) * | 2017-06-30 | 2019-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage resistor device |
| US10535730B2 (en) * | 2017-09-28 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device |
| DE102018110579B4 (de) * | 2017-09-28 | 2022-12-01 | Taiwan Semiconductor Manufacturing Co. Ltd. | Hochspannungs-metall-oxid-halbleitervorrichtung (hvmos-vorrichtung) integriert mit einer hochspannungs-übergangsabschlussvorrichtung (hvjt- vorrichtung) |
| US10679987B2 (en) | 2017-10-31 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bootstrap metal-oxide-semiconductor (MOS) device integrated with a high voltage MOS (HVMOS) device and a high voltage junction termination (HVJT) device |
| JP7099158B2 (ja) * | 2018-08-09 | 2022-07-12 | 富士電機株式会社 | 模擬素子及び抵抗素子の不良検査方法 |
| JP7180359B2 (ja) * | 2018-12-19 | 2022-11-30 | 富士電機株式会社 | 抵抗素子 |
| US11152356B2 (en) * | 2019-02-19 | 2021-10-19 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device and structure therefor |
| US20210407935A1 (en) * | 2020-06-30 | 2021-12-30 | GLOBALFOUNDRIES U.S.Inc. | Semiconductor transistors suitable for radio-frequency applications |
| US11398557B2 (en) * | 2020-08-18 | 2022-07-26 | Vanguard International Semiconductor Corporation | Semiconductor device |
| US11588028B2 (en) | 2021-01-15 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shielding structure for ultra-high voltage semiconductor devices |
| TWI796110B (zh) * | 2022-01-21 | 2023-03-11 | 新唐科技股份有限公司 | 高壓防護電路與其電路系統 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382826A (en) * | 1993-12-21 | 1995-01-17 | Xerox Corporation | Stacked high voltage transistor unit |
| US6680515B1 (en) * | 2000-11-10 | 2004-01-20 | Monolithic Power Systems, Inc. | Lateral high voltage transistor having spiral field plate and graded concentration doping |
| US20110062554A1 (en) | 2009-09-17 | 2011-03-17 | Hsing Michael R | High voltage floating well in a silicon die |
| JP2011097021A (ja) | 2009-09-30 | 2011-05-12 | Denso Corp | 半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US32011A (en) * | 1861-04-09 | Coffee-pot | ||
| US6110804A (en) * | 1996-12-02 | 2000-08-29 | Semiconductor Components Industries, Llc | Method of fabricating a semiconductor device having a floating field conductor |
| JP2004180281A (ja) * | 2002-11-13 | 2004-06-24 | Renesas Technology Corp | 直交ミキサ回路及びそれを用いた携帯端末 |
| US7196397B2 (en) * | 2004-03-04 | 2007-03-27 | International Rectifier Corporation | Termination design with multiple spiral trench rings |
| US7306999B2 (en) * | 2005-01-25 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | High voltage sensor device and method therefor |
| US20080029782A1 (en) * | 2006-08-04 | 2008-02-07 | Texas Instruments, Inc. | Integrated ESD protection device |
| US7557413B2 (en) * | 2006-11-10 | 2009-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Serpentine ballasting resistors for multi-finger ESD protection device |
| US7709908B2 (en) * | 2007-08-10 | 2010-05-04 | United Microelectronics Corp. | High-voltage MOS transistor device |
| US7719076B2 (en) * | 2007-08-10 | 2010-05-18 | United Microelectronics Corp. | High-voltage MOS transistor device |
| US8624295B2 (en) * | 2008-03-20 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM devices utilizing strained-channel transistors and methods of manufacture |
| US8598637B2 (en) * | 2009-09-18 | 2013-12-03 | Monolithic Power Systems, Inc. | High voltage junction field effect transistor with spiral field plate |
| US8704312B2 (en) | 2010-01-05 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage devices and methods of forming the high voltage devices |
| US8587073B2 (en) | 2010-10-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage resistor |
-
2010
- 2010-10-15 US US12/905,840 patent/US8587073B2/en active Active
-
2011
- 2011-05-27 KR KR1020110050754A patent/KR101247696B1/ko active IP Right Grant
- 2011-10-11 CN CN201110307154.1A patent/CN102456662B/zh active Active
-
2013
- 2013-11-07 US US14/074,435 patent/US9224827B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382826A (en) * | 1993-12-21 | 1995-01-17 | Xerox Corporation | Stacked high voltage transistor unit |
| US6680515B1 (en) * | 2000-11-10 | 2004-01-20 | Monolithic Power Systems, Inc. | Lateral high voltage transistor having spiral field plate and graded concentration doping |
| US20110062554A1 (en) | 2009-09-17 | 2011-03-17 | Hsing Michael R | High voltage floating well in a silicon die |
| JP2011097021A (ja) | 2009-09-30 | 2011-05-12 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140057407A1 (en) | 2014-02-27 |
| KR20120039450A (ko) | 2012-04-25 |
| CN102456662B (zh) | 2014-02-19 |
| US8587073B2 (en) | 2013-11-19 |
| CN102456662A (zh) | 2012-05-16 |
| US9224827B2 (en) | 2015-12-29 |
| US20120091529A1 (en) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101247696B1 (ko) | 고전압 레지스터 | |
| US11676997B2 (en) | High voltage resistor with high voltage junction termination | |
| US8624322B1 (en) | High voltage device with a parallel resistor | |
| KR102011942B1 (ko) | 고전압 레지스터 디바이스 | |
| US10103223B2 (en) | High voltage resistor with pin diode isolation | |
| US9111849B2 (en) | High voltage resistor with biased-well | |
| US20120049187A1 (en) | Semiconductor device | |
| JP2018182324A (ja) | 静電放電保護構造を含む半導体デバイス | |
| US20160260704A1 (en) | High Voltage Device with a Parallel Resistor | |
| TWI624942B (zh) | 高壓半導體裝置 | |
| US10236284B2 (en) | Semiconductor device for preventing field inversion | |
| TWI536562B (zh) | 高壓半導體元件及其製造方法 | |
| JP6533266B2 (ja) | 半導体装置 | |
| US11688804B2 (en) | Semiconductor device with ring-shaped doped region and manufacturing method thereof | |
| CN115224022A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160309 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170315 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180308 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190312 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200311 Year of fee payment: 8 |