KR100226731B1 - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100226731B1
KR100226731B1 KR1019970015430A KR19970015430A KR100226731B1 KR 100226731 B1 KR100226731 B1 KR 100226731B1 KR 1019970015430 A KR1019970015430 A KR 1019970015430A KR 19970015430 A KR19970015430 A KR 19970015430A KR 100226731 B1 KR100226731 B1 KR 100226731B1
Authority
KR
South Korea
Prior art keywords
gate electrode
electrode line
semiconductor device
width
source
Prior art date
Application number
KR1019970015430A
Other languages
English (en)
Other versions
KR19980078040A (ko
Inventor
고상기
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970015430A priority Critical patent/KR100226731B1/ko
Publication of KR19980078040A publication Critical patent/KR19980078040A/ko
Application granted granted Critical
Publication of KR100226731B1 publication Critical patent/KR100226731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체소자 및 그 제조방법에 관한 것으로 특히, 특정부분으로 전류의 흐름이 집중되는 것을 방지할 수 있는 반도체소자 및 그 제조방법에 관한 것으로 그와 같은 반도체소자는 소오스 및 드레인 영역 사이에 게이트 전극 라인을 형성하는 반도체소자에 있어서, 상기 소오스 및 드레인 영역의 전하가 직접적으로 드리프트하는 부분의 게이트 전극 라인의 폭이 그렇지 않은 부분의 게이트 전극 라인의 폭보다 넓게 형성된 것을 포함한다.

Description

반도체소자 및 그 제조방법
본 발명은 반도체소자 및 그 제조방법에 관한 것으로 특히, 특정부분으로 전류의 흐름이 집중되어 신뢰성이 열화되는 것을 방지할 수 있는 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로 트랜지스터는 쌍극성 접합 트랜지스터(Bipolar Junction Transistor)와 접합 전계효과 트랜지스터(junction Field Effect Transistor : FET)로 구분된다.
쌍극성 접합 트랜지스터에서는 순방향으로 바이어스된 접합을 넘는 소수캐리어의 주입이 허용되며, 접합 전계효과 트랜지스터는 역방향으로 바이어스된 접합의 공핍영역폭의 제어에 의존하는 트랜지스터이다.
그중에서 전계효과 트랜지스터는 전압으로써 제어되는 소자로서 이 형태의 일반적인 경우는 절연체로서 산화물층을 사용한 것이다(MOSFET :Metal Oxide Semiconductor).
모스트랜지스터는 반도체표면에서 얇은 통로(채널)를 통하는 전류의 제어에 의하여 동작되기 때문에 표면 전계효과 트랜지스터라고도 한다. 게이트 전극 아래에 반전층이 형성될 때 전류는(n형 채널의 경우) 드레인에서 소오스로 흐른다. 이때, 상기한 바와 같은 게이트 전극의 양측면 하부에 형성된 소오스 및 드레인 영역은 반도체기판에 소정간격을 갖고 복수개 형성된 활성영역에 형성되는데, 각각의 소오스 및 드레인 영역에는 각각의 바이어스를 인가하는 배선층이 절연막에 형성된 콘택홀을 통해 연결된다.
즉, 게이트 전극의 양측에 형성되는 소오스와 드레인 영역은 필요에 따라 선택적으로 인가되는 바이어스에 의해 소오스에서 드레인으로 전하가 드리프트(drift)되는 것이다.
이와 같은 게이트 전극은 폴리실리콘을 사용하여 형성하는데, 게이트 전극의 폴리실리콘 상층에 고융점금속을 형성하기도 한다.
그와 같은 이유는 게이트 전극의 저저항화를 위해서인데 게이트 전극에 많은 저항이 걸릴 경우 전류밀도등이 증가하는 문제가 발생하여 전극으로서의 신뢰도를 저하시키기 때문이다.
이러한 저항(resistance)은 오옴의 법칙에 의하여
Figure kpo00001
과 같이 정의한다. 이때, 상기
Figure kpo00002
는 물질의 저항율(resistivity)이고,
Figure kpo00003
은 도선의 길이이며, A는 도선의 단면적이다. 즉, 전도성 물질의 저항율은 도선의 길이에는 비례하고, 단면적(폭)에는 반비례하는 것이다.
그와 같은 이유로 반도체소자에 있어서 도선의 저항을 낮추기 위하여 단면적을 넓게하는 것이 좋지만 그럴 경우 소자의 집적도가 저하되어 고집적 반도체소자를 제조하는데 문제가 발생하게 된다.
이하에서, 첨부된 도면을 참조하여 종래 반도체소자의 트랜지스터를 설명하기로 한다.
도 1a는 종래 반도체소자의 트랜지스터 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ' 선에 따른 단면구조도이다.
종래 반도체소자의 트랜지스터는 도 1a에 나타낸 바와 같이, 격리영역 및 활성영역이 정의된 반도체기판(1)의 격리영역에 형성되는 필드산화막(2)과, 상기 활성영역에 일정한 폭으로 형성되는 게이트 전극 라인(3)과, 상기 활성영역의 상기 게이트 전극 라인(3) 양측면 반도체기판(1)에 형성되는 제 1 및 제 2 불순물 영역(4a)(4b)과, 상기 게이트 전극 라인(3) 상측으로 상기 게이트 전극 라인(3)과 교차하도록 형성되는 제 1, 제 2 및 제 3 배선 전극 라인(7a)(7b)(7c)을 포함하여 구성된다. 이때, 상기 제 1, 제 2 및 제 3 배선 전극 라인(7a)(7b)(7c)은 절연막(도면에 도시되지는 않음)에 의해 반도체기판(1) 및 게이트 전극 라인(3)과는 절연된 상태로 형성된다. 그리고, 상기 소오스/드레인으로 사용되는 제 1 및 제 2 불순물 영역(4a)(4b) 상측으로 형성되는 콘택홀(6)에 의해 상기 제 1 및 제 2 배선 전극 라인(7a)(7b)과 상기 제 1 및 제 2 불순물 영역(4a)(4b)이 콘택된다. 이때, 상기 제 1 및 제 2 배선 전극 라인(7a)(7b)의 바이어스를 제 1 및 제 2 불순물 영역(4a)(4b)에 인가하기 위해 형성된 콘택홀(6)은 활성영역상에서 대각선 방향으로 마주보도록 형성되는데 그와 같은 이유는 상기 게이트 전극 라인(3)과 수직한 방향으로 형성된 제 1 및 제 2배선 전극 라인(7a)(7b)과 제 1 및 제 2 불순물 영역(4a)(4b)과의 배치를 고려하였기 때문이다. 그리고, 상기한 바와 같은 활성영역에 형성되는 게이트 전극 라인(3)은 일정한 폭인 W1의 폭으로 형성된다.
이와 같은 종래 반도체소자의 트랜지스터의 단면구조를 도 1b를 참조하여 설명하기로 한다.
즉, 도 1b에 나타낸 바와 같이, 종래 반도체소자의 트랜지스터는 격리영역 및 활성영역이 정의된 반도체기판(1)의 격리영역에 형성되는 필드산화막(2)과, 상기 필드산화막(2)사이의 활성영역에 소정간격(W2)으로 형성되는 게이트 전극 라인(3)과, 상기 게이트 전극 라인(3) 양측면 반도체기판(1)에 형성되는 제 1 및 제 2 불순물 영역(4a)(4b)과, 상기 게이트 전극 라인(3)을 포함하는 기판 전면에 형성되는 절연막(5)과, 상기 제 1 및 제 2 불순물 영역(4a)(4b) 상측의 절연막(5)에 형성되는 콘택홀(6)과, 상기 콘택홀(6) 및 콘택홀(6)에 인접한 절연막(5)상에 형성되는 제 1 및 제 2 배선 전극 라인(7a)(7b)을 포함한다.
상기한 바와 같은 종래 반도체소자의 트랜지스터는 제 3 배선 전극 라인(7c)을 통해 게이트 전극 라인(3)에 바이어스가 인가되면, 제 1 및 제 2 배선 전극 라인(7a)(7b)을 통해 다른 레벨로 인가되는 바이어스에 의해 소오스 및 드레인 영역으로 동작하는 제 1 불순물 영역(4a)을 통해 전하(전자)가 제 2 불순물 영역(4b)으로 드리프트(drift)된다. 그러면, 제 2 불순물 영역(4b)의 전류가 제 1 불순물 영역(4a)으로 흐르게 된다. 이때, 상기 전류의 흐름은 전하(전자)의 흐름에 따라서 역방향으로 흐르게 되고, 게이트 전극 라인(3) 하부의 채널 영역을 통해 드리프트되는 전하는 상기 제 1 및 제 2 불순물 영역(4a)(4b)이 대각선으로 가장 가까운 부분(A)을 통해 집중적으로 흐르게 되고, 그에 비해 상대적으로 적은 양의 전하는 그 이외의 부분(B)으로 흐르게 된다. 그에 따라, 상기 제 1 및 제 2 불순물 영역(4a)(4b)의 대각선 부분(A)의 저항성분이 그 이외의 부분(B)보다 낮게된다. 결국, 도체의 전도도는 저항과 역수의 관계(
Figure kpo00004
-1
종래 반도체소자에 있어서는 불순물 영역 사이에 형성되는 게이트 전극 라인의 특정부분에 전류의 흐름이 집중되므로 그 부분의 게이트 전극 라인의 단선(open)이 발생하거나 평균수명이 저하되는등 게이트 전극으로서의 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 반도체소자의 문제점을 해결하기 위하여 안출한 것으로 특히, 동일한 활성영역상에서 게이트 전극 라인의 폭을 다르게하여 특정부분으로 전류의 흐름이 집중되는 것을 방지할 수 있도록 한 반도체소자 및 그 제조방법을 제공하는데 그 목적이 있다
도 1a는 종래 반도체소자의 트랜지스터 평면도
도 1b는 도 1a의 Ⅰ-Ⅰ'선에 따른 단면구조도
도 2a는 본 발명 반도체소자의 트랜지스터 평면도
도 2b는 도 2a의 Ⅱ-Ⅱ'선에 따른 단면구조도
도 2c는 도 2a의 Ⅲ-Ⅲ'선에 따른 단면구조도
도 3a 내지 도 3c는 도 2a의 Ⅱ-Ⅱ'선에 따른 제조공정 단면도
도 4a 내지 도 4c는 도 2a의 Ⅲ-Ⅲ' 선에 따른 제조공정 단면도
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 필드산화막
13 : 게이트 전극 라인 14 : 불순물 영역
15 : 절연막 16 : 콘택홀
17 : 배선 전극 라인
본 발명에 따른 반도체소자는 소오스 및 드레인 영역 사이에 게이트 전극 라인을 형성하는 반도체소자에 있어서, 상기 소오스 및 드레인 영역의 전하가 직접적으로 드리프트하는 부분의 게이트 전극 라인의 폭이 그렇지 않은 부분의 게이트 전극 라인의 폭보다 넓게 형성된 것을 포함한다. 그리고, 상기한 바와 같은 본 발명 반도체소자의 제조방법은 활성영역 및 격리영역으로 정의된 반도체기판의 격리영역에 필드절연막을 형성하는 단계, 상기 활성영역에 소정부분이 다른 부분보다 넓은 폭의 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측면 반도체기판에 소오스 및 드레인 영역을 형성하는 단계, 상기 게이트 전극을 포함한 반도체기판 전면에 절연막을 형성하는 단계, 상기 소오스 및 드레인 영역 상측의 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계, 상기 콘택홀을 포함한 콘택홀에 인접한 상기 절연막상에 배선 전극 라인을 형성하는 단계를 포함한다.
이와 같은 본 발명 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a는 본 발명 반도체소자의 트랜지스터 평면도이고, 도 2b는 도 2a의 Ⅱ-Ⅱ'선에 따른 단면구조도이며, 도 2c는 도 2a의 Ⅲ-Ⅲ'선에 따른 단면구조도이다.
본 발명 반도체소자의 트랜지스터는 도 2a에 나타낸 바와 같이, 격리영역 및 활성영역이 정의된 반도체기판(11)의 격리영역에 형성되는 필드산화막(12)과, 상기 반도체기판(11)의 상기 활성영역에 소정부분이 다른 부분보다 두꺼운 폭으로 형성되는 게이트 전극 라인(13)과, 상기 활성영역에 형성된 게이트 전극 라인(13) 양측면 반도체기판(11)에 형성되는 제 1 및 제 2 불순물 영역(14a)(14b)과, 상기 게이트 전극 라인(13) 상측으로 상기 게이트 전극 라인(13)과 교차하도록 형성되는 제 1, 제 2 및 제 3 배선 전극 라인(17a)(17b)(17c)을 포함하여 구성된다. 이때, 상기 제 1, 제 2 및 제 3 배선 전극 라인(17a)(17b)(17c)은 절연막(도면에 도시되지는 않음)에 의해 반도체기판(11) 및 게이트 전극 라인(13)과는 절연된 상태로 형성되고, 상기 소오스/드레인으로 사용되는 제 1 및 제 2 불순물 영역(14a)(14b) 상측으로 형성되는 콘택홀(16)에 의해 상기 제 1 및 제 2 배선 전극 라인(17a)(17b)과 상기 제 1 및 제 2 불순물 영역(14a)(14b)이 콘택된다. 이때, 상기 제 1 및 제 2 배선 전극 라인(17a)(17b)의 바이어스를 제 1 및 제 2 불순물 영역(14a)(14b)에 인가하기 위해 형성된 콘택홀(16)은 제 1 및 제 2배선 전극 라인(17a)(17b)과 제 1 및 제 2 불순물 영역(14a)(14b)과의 배치를 고려하여 대각선 방향으로 형성된다. 그리고, 소정부분이 다른부분보다 넓은 폭으로 형성되는 게이트 전극 라인(13)은 동일한 활성영역상에서 다른 넓이로 형성되는 것인데, 넓은 폭으로 형성되는 부분의 게이트 전극 라인(13)은 제 1 및 제 2 불순물 영역(14a)(14b)에서 생성되는 전하(carrier)의 대부분이 직접적으로 드리프트(drift)되는 부분이다.
참고적으로 상기 활성영역이 아닌 필드산화막(12)상에 형성되는 게이트 전극 라인(13)의 폭은 종래 일반적인 게이트 전극 라인(13)의 폭인 W1과 동일한 폭(W1)으로 형성된다.
상기한 바와 같은 본 발명을 도 2b 및 도 2c를 참조하여 설명하기로 한다.
본 발명 반도체소자의 트랜지스터는 도 2b 및 도 2c에 나타낸 바와 같이, 활성영역 및 격리영역으로 정의된 반도체기판(11)의 격리영역에 형성되는 필드산화막(12)과, 상기 필드산화막(12)사이의 상기 활성영역으로 정의된 반도체기판(11)의 소정영역에 다른 폭(W3)(W4)으로 형성되는 게이트 전극 라인(13)과, 상기 게이트 전극 라인(13) 양측면 반도체기판(11)에 형성되는 제 1 및 제 2 불순물 영역(14a)(14b)과, 상기 게이트 전극 라인(13)을 포함한 기판 전면에 형성되는 절연막(15)과, 상기 제 1 및 제 2 불순물 영역(14a)(14b) 상측에 형성되는 콘택홀(16)과, 상기 콘택홀(16) 및 콘택홀(16)에 인접한 절연막(15)상에 일정간격으로 형성되는 제 1 및 제 2 배선 전극 라인(17a)(17b)을 포함한다. 이때, 소오스 및 드레인 영역으로 사용되는 제 1 및 제 2 불순물 영역(14a)(14b)사이에 형성되는 게이트 전극 라인(13)은 상기 활성영역상에서 다른 폭으로 형성되는데, 상기 콘택홀(16)을 통해 다른 레벨의 바이어스(bias)가 인가되어 전하가 직접적으로 드리프트하는 부분의 게이트 전극 라인(13)의 폭(W3)이 직접적으로 드리프트하는 부분에 인접한 부분의 게이트 전극 라인(13)의 폭(W4)보다 넓게 형성된다(W3＞W4).
이와 같은 본 발명 반도체소자의 트랜지스터 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 도 2a의 Ⅱ-Ⅱ'선에 따른 제조공정 단면도이고, 도 4a 내지 도 4c는 도 2a의 Ⅲ-Ⅲ' 선에 따른 제조공정 단면도이다.
먼저, 도 3a 및 도 4a에 나타낸 바와 같이, 활성영역 및 격리영역으로 정의된 반도체기판(11)의 격리영역에 필드산화막(12)을 형성한다.
도 3b 및 도 4b에 나타낸 바와 같이, 상기 필드산화막(12)을 포함한 기판 전면에 게이트 전극용 폴리실리콘층(13) 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 상기 활성영역상에서 소정부분이 다른 부분보다 넓은 폭을 갖는 게이트 전극 라인(13)을 형성한다. 이어서, 상기 게이트 전극 라인(13)을 마스크로 이용한 이온주입공정으로 상기 게이트 전극 라인(13)양측면 반도체기판(11)에 소오스 및 드레인 영역으로 사용할 제 1 및 제 2 불순물 영역(14a)(14b)을 형성한다. 이때, 상기 반도체기판(11) 상측에 형성되는 게이트 전극 라인(13)은 필드산화막(12) 상에서는 동일한 폭(도 2a의 W1)으로 형성되지만, 상기 활성영역 상측에서는 다른 폭(W3)(W4)으로 형성된다. 즉, 소오스 및 드레인 영역인 상기 제 1 및 제 2 불순물 영역(14a)(14b)사이에 게이트 전극 라인(13)을 형성할 때, 상기 제 1 및 제 2 불순물 영역(14a)(14b)에 다른 레벨의 바이어스가 인가되어 전하가 직접적으로 드리프트하는 부분의 게이트 전극 라인(13)의 폭(W3)을 그 이외의 게이트 전극 라인(13)의 폭(W4)보다 넓게 형성하는 것이다. 그러므로, 동일한 활성영역 상측에 동일한 게이트 전극 라인(13)이 다른 폭으로 형성되는 것이다. 이때, 상기 게이트 전극 라인(13)폭은 전하가 직접적으로 드리프트하는 부분의 폭을 W3라 하고, 직접적으로 드리프트하는 부분이외의 부분의 폭을 W4이라 하며, 필드산화막(12)상에 형성되는 게이트 전극 라인(13)의 폭을 W1이라 했을 때 W3＞W4＞W1이 되도록 형성한다.
본 발명에 따른 반도체소자 및 그 제조방법에 있어서는 소오스 및 드레인 영역 사이에 형성되는 게이트 전극 라인의 폭을 조절할 때 전하가 집중적으로 드리프트되는 부분의 게이트 전극 라인의 폭을 그렇지 않은 부분의 게이트 전극 라인의 폭보다 넓게 형성하여 특정부분으로 다수의 전하가 드리프트함에 따른 전류의 집중 현상을 방지하여 소자의 수명 및 신뢰성을 향상시킨 반도체소자 및 그 제조방법을 제공할 수 있는 효과가 있다.

Claims (3)

  1. 소오스 및 드레인 영역 사이에 게이트 전극 라인을 형성하는 반도체소자에 있어서, 상기 소오스 및 드레인 영역의 전하가 직접적으로 드리프트하는 부분의 게이트 전극 라인의 폭이 그렇지 않은 부분의 게이트 전극 라인의 폭보다 넓게 형성된 것을 특징으로 하는 반도체소자.
  2. 활성영역 및 격리영역으로 정의된 반도체기판의 격리영역에 필드절연막을 형성하는 단계, 상기 활성영역에 소정부분이 다른 부분보다 넓은 폭의 게이트 전극 라인을 형성하는 단계, 상기 게이트 전극 라인 양측면 반도체기판에 소오스 및 드레인 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 2 항에 있어서, 상기 소정부분이 다른 부분보다 넓은 폭의 게이트 전극 라인은 상기 소오스 및 드레인 영역에 바이어스를 인가하여 전하를 드리프트시킬 때 상기 전하가 직접적으로 드리프트하는 부분의 게이트 전극 라인의 폭을 더 넓게 형성함을 특징으로 하는 반도체소자의 제조방법.
KR1019970015430A 1997-04-24 1997-04-24 반도체소자 및 그 제조방법 KR100226731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970015430A KR100226731B1 (ko) 1997-04-24 1997-04-24 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015430A KR100226731B1 (ko) 1997-04-24 1997-04-24 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980078040A KR19980078040A (ko) 1998-11-16
KR100226731B1 true KR100226731B1 (ko) 1999-10-15

Family

ID=19503828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015430A KR100226731B1 (ko) 1997-04-24 1997-04-24 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100226731B1 (ko)

Also Published As

Publication number Publication date
KR19980078040A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US6297534B1 (en) Power semiconductor device
US4791462A (en) Dense vertical j-MOS transistor
KR100298106B1 (ko) 백게이트영역과전하를교환하는항복전압상승구역및구성을갖춘수평형의공핍형모스트랜지스터를구비한반도체디바이스
US20110198726A1 (en) Semiconductor device and manufacturing method thereof
US5981997A (en) Horizontal field effect transistor and method of manufacturing the same
JPH04146674A (ja) 半導体装置及びその製造方法
JP3084686B2 (ja) 傾斜ドーピング制御を施した高電圧集積回路内の金属クロスオーバー
KR100922914B1 (ko) 절연 기판 상에 형성된 전계 효과 트랜지스터
JP2001244462A (ja) トランジスタ及びその製造方法
JPH0330310B2 (ko)
JP2001244461A (ja) 縦型半導体装置
EP0091686B1 (en) Semiconductor device having a diffused region of reduced length and method of fabricating the same
JPH08264764A (ja) 半導体装置
US4567641A (en) Method of fabricating semiconductor devices having a diffused region of reduced length
JP2590863B2 (ja) 導電変調型ｍｏｓｆｅｔ
KR100523118B1 (ko) 반도체소자
KR100360416B1 (ko) 높은 브레이크다운 전압을 갖는 전력용 반도체소자 및 그제조방법
US5504360A (en) Vertical type semiconductor device provided with an improved construction to greatly decrease device on-resistance without impairing breakdown
US5508545A (en) Semiconductor device including a pair of transistors having a common channel region, and method of making the same
US5596216A (en) Semiconductor device with diode and capable of device protection
KR100226731B1 (ko) 반도체소자 및 그 제조방법
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
KR20070084612A (ko) 전계 효과 트랜지스터 및 그 제조 방법
JPS63262873A (ja) 半導体装置
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070622

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee