JP3084686B2 - 傾斜ドーピング制御を施した高電圧集積回路内の金属クロスオーバー - Google Patents
傾斜ドーピング制御を施した高電圧集積回路内の金属クロスオーバーInfo
- Publication number
- JP3084686B2 JP3084686B2 JP06197934A JP19793494A JP3084686B2 JP 3084686 B2 JP3084686 B2 JP 3084686B2 JP 06197934 A JP06197934 A JP 06197934A JP 19793494 A JP19793494 A JP 19793494A JP 3084686 B2 JP3084686 B2 JP 3084686B2
- Authority
- JP
- Japan
- Prior art keywords
- doped region
- region
- crossover
- junction
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 title claims description 7
- 239000002019 doping agent Substances 0.000 claims description 36
- 230000005684 electric field Effects 0.000 claims description 31
- 230000015556 catabolic process Effects 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は高電圧集積回路（Ｉ
Ｃ）で用いられるクロスオーバー相互接続、およびクロ
スオーバーとその直下の半導体接合との間の高電位差に
よる接合の降伏を防止する構造に関する。
Ｃ）で用いられるクロスオーバー相互接続、およびクロ
スオーバーとその直下の半導体接合との間の高電位差に
よる接合の降伏を防止する構造に関する。
【０００２】
【従来の技術】高電圧ＩＣはパワーＩＣなど多くの応用
分野において有用である。通常の高電圧ＩＣでは同一半
導体内に形成された二つの接合の間の電位差が大きくな
ることがある。例えば、家庭電器への電源供給用のパワ
ーＩＣでは交流１１０ボルト（または絶対値５００ボル
ト）の電位差はごく普通である。他の用途ではこの電位
差はさらに高いこともある。高電位差は半導体内に強い
電界を生じさせ、接合降伏をひき起こす。したがって、
高電圧ＩＣ内で高電位差になる二つの回路素子は互いに
分離または遮へいしなければならない。
分野において有用である。通常の高電圧ＩＣでは同一半
導体内に形成された二つの接合の間の電位差が大きくな
ることがある。例えば、家庭電器への電源供給用のパワ
ーＩＣでは交流１１０ボルト（または絶対値５００ボル
ト）の電位差はごく普通である。他の用途ではこの電位
差はさらに高いこともある。高電位差は半導体内に強い
電界を生じさせ、接合降伏をひき起こす。したがって、
高電圧ＩＣ内で高電位差になる二つの回路素子は互いに
分離または遮へいしなければならない。
【０００３】図１は半導体基板内に高電圧ＩＣの一部と
して形成された通常のドープ領域１０１および１０２を
示す。領域１０１が低電圧、たとえば零ボルト、領域１
０２が高電圧、たとえば５００ボルトの場合は、接合１
２１と１２２との間の電圧降下は大きい。この電圧降下
により、これら接合の間の領域１０３には電界が生じ
る。この電界と電位差との間には式ΔＶ＝ Ｅ・ｄｘの
関係がある。電圧を一定とすると、接合間の距離の増大
とともに電界強度は減少する。接合１２１または１２２
の近傍の電界が十分に弱ければ接合１２１および１２２
の周囲の空乏層が不要電流の発生を防止する。接合１２
１または１２２の近傍の電界が強すぎると、接合降伏が
生じ不要電流が流れる。
して形成された通常のドープ領域１０１および１０２を
示す。領域１０１が低電圧、たとえば零ボルト、領域１
０２が高電圧、たとえば５００ボルトの場合は、接合１
２１と１２２との間の電圧降下は大きい。この電圧降下
により、これら接合の間の領域１０３には電界が生じ
る。この電界と電位差との間には式ΔＶ＝ Ｅ・ｄｘの
関係がある。電圧を一定とすると、接合間の距離の増大
とともに電界強度は減少する。接合１２１または１２２
の近傍の電界が十分に弱ければ接合１２１および１２２
の周囲の空乏層が不要電流の発生を防止する。接合１２
１または１２２の近傍の電界が強すぎると、接合降伏が
生じ不要電流が流れる。
【０００４】接合降伏の問題は高電圧クロスオーバーを
用いた場合はさらに厄介になる。図１において、ドープ
領域１０１および１０２はクロスオーバー１０４の直下
にあり、このクロスオーバーは絶縁層１０６によって上
記領域１０１および１０２から絶縁されている。クロス
オーバーは一般に金属などの導体で形成され、したがっ
てその長さ方向に実質的に均一な電圧を有する。しか
し、クロスオーバーの電圧レベルは時間とともに変動し
得る。例えば、クロスオーバー１０４の電圧は零ボルト
と５００ボルトの間で増減両方向に変動する。
用いた場合はさらに厄介になる。図１において、ドープ
領域１０１および１０２はクロスオーバー１０４の直下
にあり、このクロスオーバーは絶縁層１０６によって上
記領域１０１および１０２から絶縁されている。クロス
オーバーは一般に金属などの導体で形成され、したがっ
てその長さ方向に実質的に均一な電圧を有する。しか
し、クロスオーバーの電圧レベルは時間とともに変動し
得る。例えば、クロスオーバー１０４の電圧は零ボルト
と５００ボルトの間で増減両方向に変動する。
【０００５】例えば、領域１０１が零ボルト、領域１０
２が５００ボルト、クロスオーバーが零ボルトの場合
は、絶縁層１０６を通ずる経路１０５の電圧降下は５０
０ボルト＝ΔＶ＝ Ｅ・ｄｘである。短い距離で大電圧
降下が生ずるので、経路１０５沿いで接合１２２におけ
る電界は強くなり、接合降伏が起こり得る。半導体表面
近傍にはクロスオーバー１０４によりイメージ電界が形
成されるので、接合降伏の問題はさらに悪化する。接合
降伏が起こるとこのイメージ電界により領域１０１およ
び１０２の間の電流が助長されるからである。クロスオ
ーバーの電圧が５００ボルトになると、接合１２２近傍
の電界は弱いが接合１２１近傍の電界は強く、その電界
が上記と同様の降伏をひき起こし得る。
２が５００ボルト、クロスオーバーが零ボルトの場合
は、絶縁層１０６を通ずる経路１０５の電圧降下は５０
０ボルト＝ΔＶ＝ Ｅ・ｄｘである。短い距離で大電圧
降下が生ずるので、経路１０５沿いで接合１２２におけ
る電界は強くなり、接合降伏が起こり得る。半導体表面
近傍にはクロスオーバー１０４によりイメージ電界が形
成されるので、接合降伏の問題はさらに悪化する。接合
降伏が起こるとこのイメージ電界により領域１０１およ
び１０２の間の電流が助長されるからである。クロスオ
ーバーの電圧が５００ボルトになると、接合１２２近傍
の電界は弱いが接合１２１近傍の電界は強く、その電界
が上記と同様の降伏をひき起こし得る。
【０００６】高電圧クロスオーバーに起因する接合降伏
の問題は高電圧ＩＣでは重大である。クロスオーバー相
互接続がＩＣ内の素子の効率的接続に不可欠であるから
である。この接合降伏の問題に対して多数の解決策が試
みられてきた。
の問題は高電圧ＩＣでは重大である。クロスオーバー相
互接続がＩＣ内の素子の効率的接続に不可欠であるから
である。この接合降伏の問題に対して多数の解決策が試
みられてきた。
【０００７】一つの解決方法では素子間接続の形成のた
めに個別のワイヤボンディングを用いる。ボンディング
点間を接続する接続ワイヤは接合からの距離を大きくし
て保持できる。しかし、相互接続を要する構造ごとに個
別のワイヤボンディングが必要となるので製造工程が複
雑になりそれだけ費用が高くなる。
めに個別のワイヤボンディングを用いる。ボンディング
点間を接続する接続ワイヤは接合からの距離を大きくし
て保持できる。しかし、相互接続を要する構造ごとに個
別のワイヤボンディングが必要となるので製造工程が複
雑になりそれだけ費用が高くなる。
【０００８】もう一つの解決方法は影響の及び得る接合
を避けるように高電圧相互接続の経路を定めることであ
る。この解決方法はシリコン表面積の活用に無駄を生じ
る。相互接続用の経路を形成するために接合どうしの間
隔を大きくする必要が生じることも稀ではないからであ
る。また、経路も往々にして入り組んだ複雑なものにな
る。
を避けるように高電圧相互接続の経路を定めることであ
る。この解決方法はシリコン表面積の活用に無駄を生じ
る。相互接続用の経路を形成するために接合どうしの間
隔を大きくする必要が生じることも稀ではないからであ
る。また、経路も往々にして入り組んだ複雑なものにな
る。
【０００９】導体から成る電界板も用いられてきた。電
界板は電位的に浮かすか、接合の電位に設定する。それ
ら電界板を接合とクロスオーバーとの間に配置するので
ある。電界板とクロスオーバーとの間に強い電界が生ず
るが、この電界板を適正に設計すると、接合は電界強度
のもっとも大きい部分から遮へいされ、降伏を防止でき
る。電界板の主な欠点は高電圧ＩＣ製造に余分の工程が
加わった分だけコストが上がることと、現在の工程で実
現可能な酸化膜の厚さが高降伏電圧デバイスに必要とさ
れる酸化膜の厚さに不十分であることである。
界板は電位的に浮かすか、接合の電位に設定する。それ
ら電界板を接合とクロスオーバーとの間に配置するので
ある。電界板とクロスオーバーとの間に強い電界が生ず
るが、この電界板を適正に設計すると、接合は電界強度
のもっとも大きい部分から遮へいされ、降伏を防止でき
る。電界板の主な欠点は高電圧ＩＣ製造に余分の工程が
加わった分だけコストが上がることと、現在の工程で実
現可能な酸化膜の厚さが高降伏電圧デバイスに必要とさ
れる酸化膜の厚さに不十分であることである。
【００１０】半絶縁性ポリ酸化シリコン（ＳＩＰＯＳ）
層も降伏防止のために用いられてきた。ＳＩＰＯＳ層を
接合のまわりの領域に接触状態で配置するのである。接
合の近傍にクロスオーバーによるイメージ電荷が生ずる
と、ＳＩＰＯＳが余分の電荷を流失させて接合近傍領域
における強い電界の形成を防止する。ＳＩＰＯＳの欠点
は、高電圧ＩＣの製造に余分の工程を要することと、Ｓ
ＩＰＯＳ層を流れる電流のために動作中の電力損失が生
ずることである。
層も降伏防止のために用いられてきた。ＳＩＰＯＳ層を
接合のまわりの領域に接触状態で配置するのである。接
合の近傍にクロスオーバーによるイメージ電荷が生ずる
と、ＳＩＰＯＳが余分の電荷を流失させて接合近傍領域
における強い電界の形成を防止する。ＳＩＰＯＳの欠点
は、高電圧ＩＣの製造に余分の工程を要することと、Ｓ
ＩＰＯＳ層を流れる電流のために動作中の電力損失が生
ずることである。
【００１１】
【発明が解決しようとする課題】したがって、この発明
の目的は単純な構成によりコスト上昇を伴うことなく接
合降伏を防止できる高電圧ＩＣを提供することである。
の目的は単純な構成によりコスト上昇を伴うことなく接
合降伏を防止できる高電圧ＩＣを提供することである。
【００１２】
【問題を解決するための手段】この発明の一つの実施例
においては、高電圧クロスオーバー相互接続による接合
降伏を、ドーパント濃度を徐々に変化させた低濃度拡散
領域の形成によって防止する。勾配をもたせたドーパン
ト濃度はクロスオーバー相互接続とその直下のシリコン
との間の高電位差の影響を阻止する。ドーパント濃度は
シリコン表面積の占有を最小にするように設計する。よ
り詳細に述べると、この濃度に、コンタクト領域近傍で
高く接合近傍で相対的に低くなるような傾斜を与える。
この勾配をもたせた領域によって電位差はその領域の長
さ全体に分散され、したがって接合降伏の原因となる高
電界強度の発生が防止される。従来技術で周知の均一ド
ーパント濃度のドリフト領域に比べて、傾斜ドーパント
濃度はＩＣ表面の限られた表面積の効率的活用に寄与す
る。
においては、高電圧クロスオーバー相互接続による接合
降伏を、ドーパント濃度を徐々に変化させた低濃度拡散
領域の形成によって防止する。勾配をもたせたドーパン
ト濃度はクロスオーバー相互接続とその直下のシリコン
との間の高電位差の影響を阻止する。ドーパント濃度は
シリコン表面積の占有を最小にするように設計する。よ
り詳細に述べると、この濃度に、コンタクト領域近傍で
高く接合近傍で相対的に低くなるような傾斜を与える。
この勾配をもたせた領域によって電位差はその領域の長
さ全体に分散され、したがって接合降伏の原因となる高
電界強度の発生が防止される。従来技術で周知の均一ド
ーパント濃度のドリフト領域に比べて、傾斜ドーパント
濃度はＩＣ表面の限られた表面積の効率的活用に寄与す
る。
【００１３】この発明のもう一つの実施例においては、
導体クロスオーバーの影響を受けるｐ型およびｎ型領域
に傾斜濃度領域を形成する。傾斜濃度領域の形成によ
り、クロスオーバーの電圧の高低に係わりなく、またそ
の電圧が交互に高低になるか否かに係わりなく、接合降
伏を防止できる。
導体クロスオーバーの影響を受けるｐ型およびｎ型領域
に傾斜濃度領域を形成する。傾斜濃度領域の形成によ
り、クロスオーバーの電圧の高低に係わりなく、またそ
の電圧が交互に高低になるか否かに係わりなく、接合降
伏を防止できる。
【００１４】傾斜濃度領域は、複数のゾーンへのドーピ
ングを各ゾーンの深さに差ができるように行うことによ
って形成するのが好ましい。加熱工程中の拡散によりそ
れらゾーンは互いにつなぎ合わされるが、最大幅のゾー
ンには最大ドーパント量が残る。傾斜濃度領域はＩＣ内
の他の回路素子の形成と同一のマスク工程およびドーピ
ング工程で形成できる。したがって傾斜濃度領域の形成
のためのコストは無視できる。また、傾斜ＬＤＤはＳＩ
ＰＯＳ層の場合のような電力損失の原因となる電流を生
じさせることはない。
ングを各ゾーンの深さに差ができるように行うことによ
って形成するのが好ましい。加熱工程中の拡散によりそ
れらゾーンは互いにつなぎ合わされるが、最大幅のゾー
ンには最大ドーパント量が残る。傾斜濃度領域はＩＣ内
の他の回路素子の形成と同一のマスク工程およびドーピ
ング工程で形成できる。したがって傾斜濃度領域の形成
のためのコストは無視できる。また、傾斜ＬＤＤはＳＩ
ＰＯＳ層の場合のような電力損失の原因となる電流を生
じさせることはない。
【００１５】
【実施例】図２は当業者に周知の方法によりｐ型基板の
エピタキシャル層２０３に形成したｐ＋領域２０１とｎ
＋分離領域２０２とを備える高電圧ＩＣを示す。図２に
示す導電型は例示であってｎ型基板も使用可能であるこ
とは当業者には明らかであろう。
エピタキシャル層２０３に形成したｐ＋領域２０１とｎ
＋分離領域２０２とを備える高電圧ＩＣを示す。図２に
示す導電型は例示であってｎ型基板も使用可能であるこ
とは当業者には明らかであろう。
【００１６】ｐ+ 領域２０１に隣接して、低濃度ドープ
領域２１１を形成する。この低濃度ドープ領域２１１は
ｐ+ 領域２０１からの距離とともに低下するｐ型ドーパ
ント傾斜濃度を有する。代表的な実施例では、領域２１
１は１×１０14ｃｍ-3から１×１０19ｃｍ-3に変化する
ドーパント濃度を有する。領域２１１の端にはエピタキ
シャル層２０３内のドーパント濃度の互いに異なる領域
の間の接合２２１が形成される。
領域２１１を形成する。この低濃度ドープ領域２１１は
ｐ+ 領域２０１からの距離とともに低下するｐ型ドーパ
ント傾斜濃度を有する。代表的な実施例では、領域２１
１は１×１０14ｃｍ-3から１×１０19ｃｍ-3に変化する
ドーパント濃度を有する。領域２１１の端にはエピタキ
シャル層２０３内のドーパント濃度の互いに異なる領域
の間の接合２２１が形成される。
【００１７】ｎ+ 領域２０２に隣接して、傾斜低濃度ド
ープ領域２１２を形成し、この低濃度ドープ領域２１２
の端には接合２２２が形成される。
ープ領域２１２を形成し、この低濃度ドープ領域２１２
の端には接合２２２が形成される。
【００１８】基板２０３および上記領域２０１，２１
１，２０２および２１２の上には絶縁層２０６を形成す
る。この絶縁層は当業者に周知の方法を用いて二酸化シ
リコンなどＩＣ製造用の既知の絶縁材料により形成でき
る。絶縁層２０６の上には周知の方法を用いて金属によ
り形成した導体クロスオーバー２０４が配置してある。
このクロスオーバー２０４はドープした多結晶シリコン
など他の導体材料で形成することもできる。
１，２０２および２１２の上には絶縁層２０６を形成す
る。この絶縁層は当業者に周知の方法を用いて二酸化シ
リコンなどＩＣ製造用の既知の絶縁材料により形成でき
る。絶縁層２０６の上には周知の方法を用いて金属によ
り形成した導体クロスオーバー２０４が配置してある。
このクロスオーバー２０４はドープした多結晶シリコン
など他の導体材料で形成することもできる。
【００１９】通常の高電圧ＩＣではｐ+ 領域２０１は零
ボルトなどの低電圧を中心に数ボルトの範囲内で動作す
る回路素子の一部として形成できる。ｎ+ 分離領域２０
２は埋込み層２１５を含み５００ボルトなどの高電圧で
動作し得る。分離領域２０２は高電圧を中心に数ボルト
の範囲内で動作する他の集積回路素子（図示してない）
を含み得る。この発明は特定の電圧に限定されず、接合
降伏の問題が潜在するいかなる電圧にも適用できる。
ボルトなどの低電圧を中心に数ボルトの範囲内で動作す
る回路素子の一部として形成できる。ｎ+ 分離領域２０
２は埋込み層２１５を含み５００ボルトなどの高電圧で
動作し得る。分離領域２０２は高電圧を中心に数ボルト
の範囲内で動作する他の集積回路素子（図示してない）
を含み得る。この発明は特定の電圧に限定されず、接合
降伏の問題が潜在するいかなる電圧にも適用できる。
【００２０】ｎ+ 領域２０２が高電圧の場合、領域２１
２も相対的に高電圧になり、ｐ基板内の多数キャリヤ
（ホール）が正電圧により放出されるので基板２０３内
の接合２２２の近傍に空乏層２２２が形成される。領域
２１２内の空乏層は接合２２２から２０２に向かって延
び、電位差が大きさによって定まる空乏層の正確な範囲
と符合する。接合２２２近傍の電界が強すぎない限り、
この空乏層が領域２０１と２０２との間の電流を防ぐ。
２も相対的に高電圧になり、ｐ基板内の多数キャリヤ
（ホール）が正電圧により放出されるので基板２０３内
の接合２２２の近傍に空乏層２２２が形成される。領域
２１２内の空乏層は接合２２２から２０２に向かって延
び、電位差が大きさによって定まる空乏層の正確な範囲
と符合する。接合２２２近傍の電界が強すぎない限り、
この空乏層が領域２０１と２０２との間の電流を防ぐ。
【００２１】クロスオーバー２０４は金属または良導体
で構成されているのでその長さ全体にわたって実質的に
均一な電圧に保たれる。しかし、クロスオーバー２０４
の電圧はＩＣの動作中に高電圧および低電圧の間で切り
換わってもよい。クロスオーバー２０４の電圧が零ボル
トまたはその近傍の場合はクロスオーバー２０４と領域
２０２および２１２との間の電位差は大きい。しかしそ
の電位差は後述のとおり領域２１２および絶縁層２０６
を通じて分散されるので、接合２２２における電界は降
伏を生ずるほどには強くならない。
で構成されているのでその長さ全体にわたって実質的に
均一な電圧に保たれる。しかし、クロスオーバー２０４
の電圧はＩＣの動作中に高電圧および低電圧の間で切り
換わってもよい。クロスオーバー２０４の電圧が零ボル
トまたはその近傍の場合はクロスオーバー２０４と領域
２０２および２１２との間の電位差は大きい。しかしそ
の電位差は後述のとおり領域２１２および絶縁層２０６
を通じて分散されるので、接合２２２における電界は降
伏を生ずるほどには強くならない。
【００２２】図２において、領域２０２と傾斜濃度領域
２１２とは導電率の一様でないｎ領域を形成する。傾斜
濃度領域２１２は互いに異なるドーパンド濃度を有する
ゾーン２１２ａ，２１２ｂおよび２１２ｃに分けられ
る。ドーパント濃度および導電率はゾーン２１２ａから
ゾーン２１２ｂに向かって、またゾーン２１２ｂからゾ
ーン２１２ｃに向かって減少する。ゾーン２１２ａ，２
１２ｂおよび２１２ｃなどのゾーンの数は特定の数に限
られるわけではなく、必要に応じて増やすことができ
る。
２１２とは導電率の一様でないｎ領域を形成する。傾斜
濃度領域２１２は互いに異なるドーパンド濃度を有する
ゾーン２１２ａ，２１２ｂおよび２１２ｃに分けられ
る。ドーパント濃度および導電率はゾーン２１２ａから
ゾーン２１２ｂに向かって、またゾーン２１２ｂからゾ
ーン２１２ｃに向かって減少する。ゾーン２１２ａ，２
１２ｂおよび２１２ｃなどのゾーンの数は特定の数に限
られるわけではなく、必要に応じて増やすことができ
る。
【００２３】導電率の高い場合は電荷は自由に動いて電
界を打ち消す。ｎ+ 領域２０２は高導電率を有し、また
５００ボルト程度の高電圧でほぼ一様な電圧に保たれ
る。ゾーン２１２ａは低い導電率を有する。したがっ
て、ゾーン２１２ａの中の電圧はそれほど一様ではな
い。ゾーン２１２ａにはその導電率に応じた電圧降下が
生じる。ゾーン２１２ｂおよび２１２ｃはゾーン２１２
ａよりも累進的に低い導電率と大きい電圧降下とを示
す。
界を打ち消す。ｎ+ 領域２０２は高導電率を有し、また
５００ボルト程度の高電圧でほぼ一様な電圧に保たれ
る。ゾーン２１２ａは低い導電率を有する。したがっ
て、ゾーン２１２ａの中の電圧はそれほど一様ではな
い。ゾーン２１２ａにはその導電率に応じた電圧降下が
生じる。ゾーン２１２ｂおよび２１２ｃはゾーン２１２
ａよりも累進的に低い導電率と大きい電圧降下とを示
す。
【００２４】傾斜濃度領域２１２においては空間電荷層
内の可動電荷の空乏が固定電荷を生じさせる。これら固
定電荷は接合２２２の電圧を５００ボルト程度の高レベ
ルからそれ以下の中間値まで低下させる。接合２２２の
電位差はクロスオーバー２０４とｎ+ 領域２０２との間
の電位差よりも小さい。電位差が小さいので接合降伏を
防止できる。電圧降下の大きさと分布は領域２１１およ
び２１２間の電荷の分布に左右され、その電荷の分布は
それら領域内のドーパント濃度に左右される。領域２１
２内のドーパント濃度に傾斜を与えることによって、ク
ロスオーバー電圧の阻止のためのＩＣ表面積所要値を最
小に抑えるドーパント濃度の設計が可能になる。
内の可動電荷の空乏が固定電荷を生じさせる。これら固
定電荷は接合２２２の電圧を５００ボルト程度の高レベ
ルからそれ以下の中間値まで低下させる。接合２２２の
電位差はクロスオーバー２０４とｎ+ 領域２０２との間
の電位差よりも小さい。電位差が小さいので接合降伏を
防止できる。電圧降下の大きさと分布は領域２１１およ
び２１２間の電荷の分布に左右され、その電荷の分布は
それら領域内のドーパント濃度に左右される。領域２１
２内のドーパント濃度に傾斜を与えることによって、ク
ロスオーバー電圧の阻止のためのＩＣ表面積所要値を最
小に抑えるドーパント濃度の設計が可能になる。
【００２５】クロスオーバー２０４の電圧が高電圧５０
０ボルトである場合は、クロスオーバー２０４に起因す
る電界は領域２０２の近傍では弱いがｐ+ 領域２０１の
近傍では強い。接合２２１においても、上述の場合と同
様にして、傾斜濃度領域２１１内の電圧降下により、降
伏を防止できる。これら二つの傾斜濃度領域２１１およ
び２１２を形成することにより、クロスオーバー２０４
の電圧が高いか低いかに係わりなく、接合降伏が防止さ
れる。
０ボルトである場合は、クロスオーバー２０４に起因す
る電界は領域２０２の近傍では弱いがｐ+ 領域２０１の
近傍では強い。接合２２１においても、上述の場合と同
様にして、傾斜濃度領域２１１内の電圧降下により、降
伏を防止できる。これら二つの傾斜濃度領域２１１およ
び２１２を形成することにより、クロスオーバー２０４
の電圧が高いか低いかに係わりなく、接合降伏が防止さ
れる。
【００２６】一般に、領域２０１および２０２は形成を
要する回路素子の要求に従った導電率で形成し、傾斜濃
度領域２１１および２１２はクロスオーバー２０４によ
る電界の分散に必要な寸法と導電率で形成する。
要する回路素子の要求に従った導電率で形成し、傾斜濃
度領域２１１および２１２はクロスオーバー２０４によ
る電界の分散に必要な寸法と導電率で形成する。
【００２７】領域２１１および２１２内のドーピング濃
度に不均一分布を形成するには多数の方法がある。一つ
の方法は図３に示すイオン打込みマスク３００を用い
る。マスク３００において、開口３０２，３１２ａ，３
１２ｂおよび３１２ｃをエピタキシャル層２０３内のｎ
型領域２０２およびｎ型ゾーン２１２ａ，２１２ｂおよ
び２１２ｃの形成に用いる。ｎ型ドーパントイオンのビ
ームをマスク３００に当てると、開口３０２，３１２
ａ，３１２ｂおよび３１２ｃの幅でマスク通過イオンの
数が定まり、それによってエピタキシャル層２０３への
打込みイオンの濃度が定まる。
度に不均一分布を形成するには多数の方法がある。一つ
の方法は図３に示すイオン打込みマスク３００を用い
る。マスク３００において、開口３０２，３１２ａ，３
１２ｂおよび３１２ｃをエピタキシャル層２０３内のｎ
型領域２０２およびｎ型ゾーン２１２ａ，２１２ｂおよ
び２１２ｃの形成に用いる。ｎ型ドーパントイオンのビ
ームをマスク３００に当てると、開口３０２，３１２
ａ，３１２ｂおよび３１２ｃの幅でマスク通過イオンの
数が定まり、それによってエピタキシャル層２０３への
打込みイオンの濃度が定まる。
【００２８】図３に示すマスクでは開口の幅が開口２０
２からの距離とともに減少し、それによって漸減ドーパ
ント濃度を形成する。次に層２０３を加熱することによ
り、領域２１２内のドーパント濃度が相対的に直線状の
勾配で変化するようにそれらドーパントを拡散させる。
ｐ型領域２０１および２１１も開口３０１および３１１
を用いて同様に形成する。
２からの距離とともに減少し、それによって漸減ドーパ
ント濃度を形成する。次に層２０３を加熱することによ
り、領域２１２内のドーパント濃度が相対的に直線状の
勾配で変化するようにそれらドーパントを拡散させる。
ｐ型領域２０１および２１１も開口３０１および３１１
を用いて同様に形成する。
【００２９】図４はこの発明の傾斜ドリフト領域を含む
高電圧電界効果トランジスタ（ＦＥＴ）を示す。同図の
高電圧ＦＥＴはｎ+ 領域４０１および４０２として形成
されたソースおよびドレインと多結晶シリコンのゲート
４０７とを有する。ｎ+ 領域に隣接して傾斜ＬＤＤ領域
４０３が形成してある。接合４１２は傾斜ドリフト領域
４０３と隣接する。通常金属で形成される導体クロスオ
ーバー４０４は領域４０２と電気的接続を保ち、傾斜ド
リフト領域４０３、接合４１２、およびゲート４０７を
跨ぐ。絶縁層４０６がクロスオーバー４０４をその直下
の領域から分離している。
高電圧電界効果トランジスタ（ＦＥＴ）を示す。同図の
高電圧ＦＥＴはｎ+ 領域４０１および４０２として形成
されたソースおよびドレインと多結晶シリコンのゲート
４０７とを有する。ｎ+ 領域に隣接して傾斜ＬＤＤ領域
４０３が形成してある。接合４１２は傾斜ドリフト領域
４０３と隣接する。通常金属で形成される導体クロスオ
ーバー４０４は領域４０２と電気的接続を保ち、傾斜ド
リフト領域４０３、接合４１２、およびゲート４０７を
跨ぐ。絶縁層４０６がクロスオーバー４０４をその直下
の領域から分離している。
【００３０】高電圧ＦＥＴにおいては、高電位差５００
ボルトがｎ+ 領域４０１とｎ+ 領域４０２との間に生じ
得る。ｎ+ 領域４０２と相互接続４０４とは互いに電気
的接続状態に保たれているので、両者は実質的に同一電
圧、すなわち高電圧５００ボルト近傍にある。しかし、
傾斜ドリフト領域４０３の電圧は領域４０３からの距離
とともに低下する。傾斜ドリフト領域４０３の長さに沿
う電圧降下は、ｎ+ 領域４０２からｎ+ 領域４０１まで
の大きい電圧降下に起因する接合４１２の降伏の防止に
必要である。ｎ+ 領域４０２近傍の領域４０８のドーピ
ングには米国特許第５，１３２，７５３号記載のとおり
濃度傾斜を与えてもよい。この選択的ドーパント濃度傾
斜には利点があり後述のマスクで形成できる。
ボルトがｎ+ 領域４０１とｎ+ 領域４０２との間に生じ
得る。ｎ+ 領域４０２と相互接続４０４とは互いに電気
的接続状態に保たれているので、両者は実質的に同一電
圧、すなわち高電圧５００ボルト近傍にある。しかし、
傾斜ドリフト領域４０３の電圧は領域４０３からの距離
とともに低下する。傾斜ドリフト領域４０３の長さに沿
う電圧降下は、ｎ+ 領域４０２からｎ+ 領域４０１まで
の大きい電圧降下に起因する接合４１２の降伏の防止に
必要である。ｎ+ 領域４０２近傍の領域４０８のドーピ
ングには米国特許第５，１３２，７５３号記載のとおり
濃度傾斜を与えてもよい。この選択的ドーパント濃度傾
斜には利点があり後述のマスクで形成できる。
【００３１】接合４１２にはｎ+ 領域４０１で低電圧
が、相互接続４０４で高電圧がそれぞれかけられる。相
互接続４０４による接合４１２への強電界の印加を防ぐ
ためにドリフト領域４０３には傾斜ドーパント濃度を有
する領域４０３ｂを含める。相互接続４０４からの電圧
降下は絶縁層４０６および領域４０３ｂにわたって分散
され、領域４０３ｂがない場合に比べて接合４１２にお
ける電界が弱くなる。
が、相互接続４０４で高電圧がそれぞれかけられる。相
互接続４０４による接合４１２への強電界の印加を防ぐ
ためにドリフト領域４０３には傾斜ドーパント濃度を有
する領域４０３ｂを含める。相互接続４０４からの電圧
降下は絶縁層４０６および領域４０３ｂにわたって分散
され、領域４０３ｂがない場合に比べて接合４１２にお
ける電界が弱くなる。
【００３２】図５はｎ+ 領域４０２、ドリフト領域４０
３、および傾斜濃度領域４０８および４０３ｂを形成す
るように上述の方法で用いられるマスク層を示す。ま
た、図５は高電圧ＦＥＴの相互接続４０４およびゲート
４０７の相対的位置を示す。開口５０２，５０８および
５０３ｂの寸法により、基板に到達するドーパントイオ
ンの数を制御し、ドーパント濃度を制御する。領域５０
８と５０３ｂとの間ではドリフト領域４０３ａは均一に
ごく低い濃度でドープし、領域５０８または５０３ｂよ
りも低いドーパント濃度とする。上述のとおり、基板の
加熱によりドーパントが拡散し、より一様なドーパント
濃度分布曲線を形成する。
３、および傾斜濃度領域４０８および４０３ｂを形成す
るように上述の方法で用いられるマスク層を示す。ま
た、図５は高電圧ＦＥＴの相互接続４０４およびゲート
４０７の相対的位置を示す。開口５０２，５０８および
５０３ｂの寸法により、基板に到達するドーパントイオ
ンの数を制御し、ドーパント濃度を制御する。領域５０
８と５０３ｂとの間ではドリフト領域４０３ａは均一に
ごく低い濃度でドープし、領域５０８または５０３ｂよ
りも低いドーパント濃度とする。上述のとおり、基板の
加熱によりドーパントが拡散し、より一様なドーパント
濃度分布曲線を形成する。
【００３３】
【発明の効果】上述のとおり、本発明の高電圧ＩＣにお
いては、高電圧クロスオーバー相互接続によりその直下
の接合に生じ得る降伏、または導体クロスオーバーによ
りその直下の接合に生じ得る降伏を、傾斜ドーパント濃
度領域、すなわち接合降伏の原因となる高電界強度の発
生を抑える領域の形成により、防止できる。しかもそれ
ら傾斜ドーパント濃度領域は高電圧ＩＣ内の他の回路素
子の形成と同一のマスク工程およびドーピング工程で形
成できるので製造コストの上昇は回避できる。
いては、高電圧クロスオーバー相互接続によりその直下
の接合に生じ得る降伏、または導体クロスオーバーによ
りその直下の接合に生じ得る降伏を、傾斜ドーパント濃
度領域、すなわち接合降伏の原因となる高電界強度の発
生を抑える領域の形成により、防止できる。しかもそれ
ら傾斜ドーパント濃度領域は高電圧ＩＣ内の他の回路素
子の形成と同一のマスク工程およびドーピング工程で形
成できるので製造コストの上昇は回避できる。
【００３４】この発明を上に詳述してきたが、この説明
はこの発明の応用の一例であって限定と解釈されるべき
ではない。より詳細に述べると、図２は二つの接合２２
１および２２２に影響を及ぼす同一のクロスオーバーを
示すものの、別々のクロスオーバーにそれぞれ隣接する
接合どうしの間の電流を防ぐ構成を含む実施例も可能で
ある。また、当業者には認識されるとおり、この発明の
傾斜ドーピング濃度領域を従来技術の方法と組み合わせ
て高電圧の影響に対する耐性を高めることができる。す
なわち、傾斜ドーピング濃度領域を遮へい電界板または
ＳＩＰＯＳ層と組み合わせてクロスオーバーの影響をさ
らに抑えることもできる。この発明の技術的範囲は添付
請求の範囲の請求項の記載のみによって定められるべき
ものである。
はこの発明の応用の一例であって限定と解釈されるべき
ではない。より詳細に述べると、図２は二つの接合２２
１および２２２に影響を及ぼす同一のクロスオーバーを
示すものの、別々のクロスオーバーにそれぞれ隣接する
接合どうしの間の電流を防ぐ構成を含む実施例も可能で
ある。また、当業者には認識されるとおり、この発明の
傾斜ドーピング濃度領域を従来技術の方法と組み合わせ
て高電圧の影響に対する耐性を高めることができる。す
なわち、傾斜ドーピング濃度領域を遮へい電界板または
ＳＩＰＯＳ層と組み合わせてクロスオーバーの影響をさ
らに抑えることもできる。この発明の技術的範囲は添付
請求の範囲の請求項の記載のみによって定められるべき
ものである。
【図１】従来技術のＩＣの一部としての半導体内にそれ
ぞれ形成されたクロスオーバーと一対の不純物ドープ領
域との断面図。
ぞれ形成されたクロスオーバーと一対の不純物ドープ領
域との断面図。
【図２】この発明によるクロスオーバーと傾斜低濃度不
純物ドープ領域付きの一対の不純物ドープ領域との断面
図。
純物ドープ領域付きの一対の不純物ドープ領域との断面
図。
【図３】図２に示した領域を形成するのに用いるマスク
の上面図。
の上面図。
【図４】クロスオーバーとこの発明による傾斜ドリフト
領域を備える高電圧電界効果トランジスタとの断面図。
領域を備える高電圧電界効果トランジスタとの断面図。
【図５】図４のドリフト領域の形成に使えるマスク層。
１０１ 不純物ドープ領域 １０２ 不純物ドープ領域 １０３ 接合間の領域 １０４ クロスオーバー １０５ 経路 １０６ 絶縁層 １２１ 接合 １２２ 接合 ２０１ ｐ+ 領域 ２０２ ｎ+ 領域 ２０３ エピタキシャル層 ２０４ クロスオーバー ２０６ 絶縁層 ２１１ 低濃度不純物ドープ領域 ２１２ 傾斜低濃度不純物ドープ領域 ２１５ 埋込み層 ２２１ 接合 ２２２ 接合 ３００ マスク ３０１ 開口 ３０２ 開口 ３１１ 開口 ３１２ 開口 ４０１ ｎ+ 領域 ４０２ ｎ+ 領域 ４０３ ドリフト領域 ４０４ 相互接続 ４０６ 絶縁層 ４０７ ゲート電極 ４０８ 傾斜濃度不純物ドープ領域 ４０９ ｐ+ 領域 ４１２ 接合 ５０２ 開口 ５０３ｂ 開口 ５０８ 開口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/08 １０２Ｂ (72)発明者 キング オウヤン アメリカ合衆国 カリフォルニア州 94026 アサートン，エンシナ アベニ ュー 66 (72)発明者 リチャード ケイ．ウィリアムズ アメリカ合衆国 カリフォルニア州 95014 クペルティーノ，ノーウィック アベニュー 10292 (56)参考文献 特開 昭64−84733（ＪＰ，Ａ) 特開 平３−94469（ＪＰ，Ａ)
Claims (10)
- 【請求項１】半導体内に形成した第１のドープ領域と、 前記第１のドープ領域の端の上にかぶさる第１の部分を
有する導電性クロスオーバーと、前記第１のドープ領域と前記導電性クロスオーバーとの
間に形成した絶縁層と、 前記半導体内の前記第１のドープ領域の前記端に接して
形成され、前記第１のドープ領域と同一の導電型で不均
一なドーパント濃度を有する第１の低濃度ドープ領域
と、 前記第１の低濃度ドープ領域の端であって前記導電性ク
ロスオーバーの下に位置する第１の接合とを含み、その
動作中において前記第１の低濃度ドープ領域が前記導電
性クロスオーバーと前記第１のドープ領域との間の高電
位差に伴い前記第１の接合にかかる電界を弱めることに
より前記第１の接合の接合降伏を防止する集積回路。 - 【請求項２】前記導電性クロスオーバーが金属の線路で
ある請求項１記載の集積回路。 - 【請求項３】前記第１の低濃度ドープ領域が、互いに異
なるドーパント濃度を各々が有する複数のゾーンを含む
請求項１記載の集積回路。 - 【請求項４】前記第１の低濃度ドープ領域が傾斜したド
ーパント濃度を有する請求項１記載の集積回路。 - 【請求項５】前記第１の低濃度ドープ領域が前記第１の
ドープ領域との接触点で最大値をとり前記第１のドープ
領域からの距離の増加とともに減少する値をとるドーパ
ント濃度を有する請求項４記載の集積回路。 - 【請求項６】半導体基板と、 前記半導体基板に少なくとも部分的に形成された第１お
よび第２の回路素子と、 前記半導体基板にかぶさって形成された絶縁層と、 前記絶縁層にかぶさって形成され前記第１の回路素子を
前記第２の回路素子に電気的に接続する導電性クロスオ
ーバー相互接続と、 前記半導体基板内に配置されたドープ領域と、 前記半導体基板内に前記ドープ領域と接して前記ドープ
領域と前記導電性クロスオーバー相互接続の直下の半導
体基板部分との間に配置され、不均一なドーパント濃度
を有する低濃度ドープ領域と、 前記低濃度ドープ領域の端であって前記導電性クロスオ
ーバー相互接続の下に位置する接合と を含み、その動作
中において前記低濃度ドープ領域が前記クロスオーバー
相互接続と前記ドープ領域との間の高電位差に伴い前記
接合にかかる電界を弱めることにより前記接合の接合降
伏を防止する集積回路。 - 【請求項７】前記導電性クロスオーバー相互接続が金属
の線路である請求項６記載の集積回路。 - 【請求項８】前記低濃度ドープ領域が、互いに異なるド
ーパント濃度を各々が有する複数のゾーンを含む請求項
６記載の集積回路。 - 【請求項９】前記低濃度ドープ領域が傾斜したドーパン
ト濃度を有する請求項６記載の集積回路。 - 【請求項１０】前記低濃度ドープ領域が前記ドープ領域
との接触点で最大値をとり前記ドープ領域からの距離の
増加とともに減少する値をとるドーパント濃度を有する
請求項９記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/101,886 US5426325A (en) | 1993-08-04 | 1993-08-04 | Metal crossover in high voltage IC with graduated doping control |
| US08/101,886 | 1993-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235597A JPH07235597A (ja) | 1995-09-05 |
| JP3084686B2 true JP3084686B2 (ja) | 2000-09-04 |
Family
ID=22286973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06197934A Expired - Fee Related JP3084686B2 (ja) | 1993-08-04 | 1994-07-29 | 傾斜ドーピング制御を施した高電圧集積回路内の金属クロスオーバー |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5426325A (ja) |
| EP (1) | EP0637846B1 (ja) |
| JP (1) | JP3084686B2 (ja) |
| DE (2) | DE69431330T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000507390A (ja) * | 1994-11-16 | 2000-06-13 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| DE19526183C1 (de) * | 1995-07-18 | 1996-09-12 | Siemens Ag | Verfahren zur Herstellung von mindestens zwei Transistoren in einem Halbleiterkörper |
| DE19536753C1 (de) * | 1995-10-02 | 1997-02-20 | El Mos Elektronik In Mos Techn | MOS-Transistor mit hoher Ausgangsspannungsfestigkeit |
| JP4014676B2 (ja) | 1996-08-13 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP3634086B2 (ja) | 1996-08-13 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| US6703671B1 (en) * | 1996-08-23 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and method of manufacturing the same |
| JP4059939B2 (ja) * | 1996-08-23 | 2008-03-12 | 株式会社半導体エネルギー研究所 | パワーｍｏｓデバイス及びその作製方法 |
| JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| US6590230B1 (en) | 1996-10-15 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4104701B2 (ja) | 1997-06-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| JP4236722B2 (ja) * | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
| US6313489B1 (en) | 1999-11-16 | 2001-11-06 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) device having a lateral drift region with a retrograde doping profile, and method of making such a device |
| US6433370B1 (en) | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
| US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
| US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
| US7719054B2 (en) | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
| US6958275B2 (en) * | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
| EP1635397A1 (en) | 2004-09-14 | 2006-03-15 | STMicroelectronics S.r.l. | Integrated high voltage power device having an edge termination of enhanced effectiveness |
| TWI503893B (zh) | 2008-12-30 | 2015-10-11 | Vanguard Int Semiconduct Corp | 半導體結構及其製作方法 |
| US8618627B2 (en) | 2010-06-24 | 2013-12-31 | Fairchild Semiconductor Corporation | Shielded level shift transistor |
| TWI609486B (zh) * | 2016-12-30 | 2017-12-21 | 新唐科技股份有限公司 | 高壓半導體裝置 |
| TWI609487B (zh) | 2016-12-30 | 2017-12-21 | 新唐科技股份有限公司 | 半導體裝置 |
| TWI634658B (zh) | 2017-12-29 | 2018-09-01 | 新唐科技股份有限公司 | 半導體裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
| JPS62274767A (ja) * | 1986-05-23 | 1987-11-28 | Fujitsu Ltd | 高耐圧半導体装置及びその製造方法 |
| JPS6484733A (en) * | 1987-09-28 | 1989-03-30 | Nec Corp | Semiconductor device |
| IT1217214B (it) * | 1988-04-27 | 1990-03-14 | Sgs Thomson Microelectronics | Circuito integrato per alta tensione con isolamento a giunzione |
| US5055896A (en) * | 1988-12-15 | 1991-10-08 | Siliconix Incorporated | Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability |
| US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| US5132753A (en) * | 1990-03-23 | 1992-07-21 | Siliconix Incorporated | Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs |
-
1993
- 1993-08-04 US US08/101,886 patent/US5426325A/en not_active Expired - Lifetime
-
1994
- 1994-07-18 DE DE69431330T patent/DE69431330T2/de not_active Expired - Fee Related
- 1994-07-18 EP EP94202094A patent/EP0637846B1/en not_active Expired - Lifetime
- 1994-07-18 DE DE0637846T patent/DE637846T1/de active Pending
- 1994-07-29 JP JP06197934A patent/JP3084686B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0637846A3 (en) | 1996-01-10 |
| DE69431330D1 (de) | 2002-10-17 |
| DE69431330T2 (de) | 2003-05-22 |
| EP0637846A2 (en) | 1995-02-08 |
| DE637846T1 (de) | 1995-11-30 |
| EP0637846B1 (en) | 2002-09-11 |
| US5426325A (en) | 1995-06-20 |
| JPH07235597A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3084686B2 (ja) | 傾斜ドーピング制御を施した高電圧集積回路内の金属クロスオーバー | |
| JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
| US6977414B2 (en) | Semiconductor device | |
| EP0069429B1 (en) | Insulated gate field effect transistor | |
| US20110198726A1 (en) | Semiconductor device and manufacturing method thereof | |
| US5486718A (en) | High voltage planar edge termination structure and method of making same | |
| US20170062608A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| EP0248292B1 (en) | Semiconductor device having a high breakdown voltage | |
| KR20030005385A (ko) | 전계 효과 트랜지스터의 구조 및 제조 방법 | |
| US20080001189A1 (en) | Shielding structures for preventing leakages in high voltage MOS devices | |
| KR20080106050A (ko) | 쇼트키 다이오드 및 그 형성 방법 | |
| EP0487220A2 (en) | SOI-Field effect transistor and method of manufacturing the same | |
| KR100582106B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP2003008009A (ja) | 半導体装置 | |
| KR100232383B1 (ko) | 접합 전계 효과 트랜지스터를 갖는 반도체 장치 | |
| US6486512B2 (en) | Power semiconductor device having high breakdown voltage and method for fabricating the same | |
| US5504360A (en) | Vertical type semiconductor device provided with an improved construction to greatly decrease device on-resistance without impairing breakdown | |
| US5976942A (en) | Method of manufacturing a high-voltage semiconductor device | |
| US9070768B2 (en) | DMOS transistor having an increased breakdown voltage and method for production | |
| JP3454076B2 (ja) | 炭化けい素半導体装置 | |
| JPH0410473A (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| US6597044B2 (en) | Semiconductor device having a charge removal facility for minority carriers | |
| KR100271090B1 (ko) | 반도체 장치의 정전기 보호소자 및 그의 형성방법 | |
| WO2020021652A1 (ja) | 半導体装置 | |
| EP0791965A2 (en) | Vertical four terminal transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |