KR100523118B1 - 반도체소자 - Google Patents

반도체소자 Download PDF

Info

Publication number
KR100523118B1
KR100523118B1 KR1019980706531A KR19980706531A KR100523118B1 KR 100523118 B1 KR100523118 B1 KR 100523118B1 KR 1019980706531 A KR1019980706531 A KR 1019980706531A KR 19980706531 A KR19980706531 A KR 19980706531A KR 100523118 B1 KR100523118 B1 KR 100523118B1
Authority
KR
South Korea
Prior art keywords
region
drain
conductivity type
semiconductor device
source
Prior art date
Application number
KR1019980706531A
Other languages
English (en)
Other versions
KR19990087140A (ko
Inventor
아드리아누스 빌렘 루디퀴제
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR19990087140A publication Critical patent/KR19990087140A/ko
Application granted granted Critical
Publication of KR100523118B1 publication Critical patent/KR100523118B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

전형적인 깍지끼움 형태의(interdigitated) 소스/드레인 구성을 갖는 측방향 DMOS 트랜지스터에서 저 전류 값보다는 강 전류에서 전기 항복을 저 전압으로 발생시킬 수 있다. 본 발명은 드레인 핑거의 단부면에서 전류의 집중 및 그에 연관된 키르크 효과에 기인하여, 드레인 핑거의 단부면에서 상술한 항복 현상이 발생한다는 인식을 기초로 한다. 트랜지스터의 SOAR(안정 동작 영역)을 증가시키기 위하여, 소스 핑거(6)를 국부적으로 중단시켜서 드레인 핑거(7)의 팁(11)이 동작하지 못하게 한다. 본 발명의 바람직한 실시예에서, 소스 핑거들은 드레인 핑거들의 단부에서 드레인 핑거들보다 짧게 형성된다.

Description

반도체 소자{HIGH-VOLTAGE LDMOS TRANSISTOR DEVICE}
본 발명은 표면에 인접하는 제 1 도전형의 층상 영역(layer-shaped region)을 갖는 반도체 몸체를 구비한 반도체 소자에 관한 것으로, 이 층상 영역은 제 1 도전형과 반대인 제 2 도전형의 하측 반도체 영역 - 이하, 기판이라 함 - 과 pn 접합에 의해 일체화되어 있고, 이 반도체 몸체는 측방향(lateral) DMOS 형의 고 전압 트랜지스터를 가지고 있으며, 상기 측방향 DMOS 형의 고 전압 트랜지스터는 상기 표면과 인접하는 제 1 도전형의 소스 영역과, 상기 반도체 몸체의 소스 영역을 둘러싸면서 상기 표면과 인접하는 제 2 도전형의 베이스 영역과, 상기 표면과 인접하면서 상기 베이스 영역으로부터 거리를 두고 배치되고 상기 층상 영역의 삽입부(interposed portion)에 의해 상기 베이스 영역으로부터 분리되어 있는 제 1 도전형의 드레인 영역을 포함하며, 상기 트랜지스터의 소스 및 드레인 영역은 적어도 세 개의 길다란 제 1 도전형의 영역이 서로 나란히 놓여져서 깍지끼움 형상(interdigitated configuration)을 이루며, 그 중의 중앙 영역은 적어도 하나의 단부면(end face)을 갖는 드레인 영역을 형성하고, 상기 중앙 영역의 양측에 배치된 두 개의 최외측 영역은 각기 소스 영역을 형성한다.
이러한 반도체 소자는 미국특허 제 5,523,599 호에 개시되어있다. 미국특허에서는 n-채널 DMOS 트랜지스터는 p-형 기판의 표면에서 n-웰내에 형성되어 있다는 것이 개시되어 있다. 이 트랜지스터는 깍지끼움형 소스/드레인 구성을 가지고 있어서 고 전류를 도통시킬 수 있다. 미국 특허 제 5,523,599 호의 도 7에 도시된 바와 같이, 트랜지스터의 드리프트 영역(drift region)을 형성하는 높은 옴(high-ohmic)의 n-웰은 드레인 핑거(drain finger)의 팁(tip) 영역에서 중단되어있으며(interrupted), 높은 옴의 p-형 기판과 함께 드레인 핑거의 팁 영역에서 pn 접합을 형성한다. 따라서, n-웰이 중단되어 있지 않은 경우에서보다 항복 전압이 더욱 높일 수 있어서, 드레인에 고전압을 인가할 수 있다. ｎ웰이 중단되어 있지 않은 경우에 있어서, 실제로 n-웰은 핑거 팁 영역에서 p-형 베이스 영역과 함께 pn 접합을 형성하게 되어, 베이스 영역의 높은 도핑 레벨로 인해 항복 전압을 보다 낮게 할 것이다. 이러한 형태는 기판과 베이스 영역에 상이한 전압을 인가시켜야 하는 많은 애플리케이션에서는 바람직하지만 상술한 미국 특허의 실시예는 p-형 베이스 영역이 전기적으로 p-형 기판에 접속되어 있다는 단점이 있다. 또한, n-형 표면 영역이 많은 공정 단계에서 국부적으로 제공되는 n-형 웰로 형성되어있지 않고, 표면 영역 전체에 걸쳐 연장하는 에피택셜 층으로 형성되어있는데, 이로 인해서 드리프트 영역이 상술한 구성으로 형성되기 어렵다.
본 발명의 목적은 상술한 단점을 적어도 부분적으로 제거할 수 있도록 많은 애플리케이션에서 항복 전압을 충분히 높게 한 측방향 DMOS 트랜지스터를 제공하는 것이다.
본 발명에 따르면, 본 명세서의 서두에서 언급한 종류의 반도체 소자는 이 목적에 부합하는 것으로, 베이스 영역의 전체 표면 영역이 제 1 도전형의 층상 영역 내에 배치되어 있으며 또한 상기 층상 영역에 의해 기판과 분리되어 있다는 것과, 상기 제 1 도전형의 최외측 영역들이 중앙 영역을 따라 중앙 영역의 세로 방향과 실질적으로 평행하게 연장하다가 상기 중앙 영역의 상기 단부면에서 중단되어 있는 것을 특징으로 한다.
드레인 핑거의 팁(즉, 단부면)의 영역에서 소스가 존재하지 않으면, 소스로부터 드레인 핑거로 흐르는 전류가 실질적으로 방지된다. 이것은 높은 전류에서도 항복 전압이 증가하게되어, 안정 동작 영역 즉, SOAR이 확장된다는 것으로 밝혀졌다. 이러한 개선 사항은 드리프트 영역이 드레인 핑거의 팁에서 중단되어 있지 않고 트랜지스터 주변에서 연속 층을 형성할 때에도 성취된다. 본 발명은 무엇보다도 측방향 DMOS 트랜지스터에서 항복 전압이 이동 전하에 의해 감소된다(키르크 효과(Kirk effect))는 인식에 기초한 것이다. 소스가 드레인 핑거의 팁 주변으로 연장하는 구성에서는 전류 집중의 결과로서 드레인 핑거의 팁 영역에서 전류 밀도가 상당히 증가할 것이다. 키르크 효과에 기인하여 전류 분포가 불균일한 위치에서보다도 전계 강도는 더욱 쉽게 증가할 것이다. 이러한 결과는 전류가 낮은 경우에서보다 전류가 높은 경우에서 항복 전압이 더욱 낮은 전압으로 발생하게 한다. 이러한 항복 전압이 낮아지는 현상은 반도체 소자에서 팁을 비활성화시키는 본 발명에 따라서 방지된다.
본 발명의 제 1 실시예에서, 제 1 도전형의 층상 영역은 제 1 도전형과 반대의 제 2 도전형 기판의 표면에서 주입 또는 확산을 이용하여 제공되고 적어도 트랜지스터의 전체 영역에 걸쳐 연장하는 웰에 의해 형성될 수 있다. 본 발명에 따른 반도체 소자의 다른 실시예는 기판 상에 에피택셜적으로 제공된 층에 의해 형성된다.
본 발명의 또 다른 실시예에서, 베이스 영역도 역시 드레인 핑거의 부동작 단부면에서 중단된다. 본 발명의 장점 중에서 제조 공정이 보다 간단하다는 실시예는 베이스 영역의 일부가 드레인의 단부면과 마주하여 배치되어 있으면서 제 1 도전형의 소스 영역이 존재하지 않는 것을 특징으로 한다.
드레인 핑거의 단부면에서 전류 밀도의 증가가 최적으로 방지되는 본 발명에 따른 반도체 소자의 또 다른 실시예는, 표면에서 보았을 때, 드레인 영역이 그의 양측에 배치된 상기 소스 영역보다도 상기 단부면에서 반도체 몸체 내로 더 연장하는 것을 특징으로 한다.
전계의 집중이 간단한 방식으로 감소되고 또한 드레인 핑거의 팁에서 전계 집중과 연관된 항복이 발생할 우려가 감소되는 본 발명에 따른 반도체 소자의 또 다른 실시예는 드레인 영역이 상기 표면상의 전기 절연 층내 윈도우를 통해 드레인 영역에 접속되어 있으면서, 표면에서 보았을 때, 상기 드레인 영역의 단부면에서 드레인 영역을 지나서 이 절연층 상으로 필드 플레이트(field plate)로서 연장하는 드레인 접점을 가지고 있는 것을 특징으로 한다.
본 발명의 상술한 특징과 다른 특징은 하기 실시예를 참조하여 보다 상세히 설명될 것이다.
도 1은 본 발명에 따른 반도체 소자의 개략적인 평면도이고;
도 2는 도 1에 도시된 반도체 소자를 라인 II-II을 따라서 절취한 단면도이고;
도 3은 약간 변형된 실시예로서 도 1에 도시된 반도체 소자를 라인 III-III을 따라서 절취한 단면도이고;
도 4는 전형적인 DMOS 트랜지스터 구성의 평면도이다.
본 명세서에 첨부된 도면은 개략적인 선도로서 예시된 것이지 실제의 축적대로 도시된 것은 아니라는 것을 알아야한다. 또한, 도면에서는 단지 하나의 트랜지스터만을 도시한다. 그러나, 트랜지스터를 제외한 다른 회로 소자들이 반도체 기판 내에 제공될 수도 있다는 것은 자명할 것이다.
도 1 및 도 2에 도시된 반도체 소자는 실리콘으로 구성된 반도체 몸체(1)를 포함하며, 반도체 몸체(1)는 표면과 접한 제 1 도전형의 층상 영역(layer-shaped region)(2)을 구비하고, 상기 제 1 도전형의 층상 영역(2)은 제 1 도전형과 반대인 제 2 도전형의 인접 영역(adjoining region)(4)(이하 기판이라 지칭함)과 pn 접합(3)에 의해 결합된다. n-형 채널을 갖는 트랜지스터에 관련한 본 발명의 실시예에서, 표면 영역(2)은 n-형이고 기판(4)은 p-형이지만, 본 발명은 이에 국한되지 않고, 반대로 p-형 채널과 p형 표면 영역 및 n형 기판을 갖는 트랜지스터에도 똑같이 적용가능하다. 반도체 몸체는 그 표면에 측방향(lateral) DMOS 트랜지스터 형의 고전압 트랜지스터, 예로 100V 내지 1000V 범위에서 사용되는 트랜지스터를 가지고 있다. 상술한 바와 같이, n-형 채널로 된 트랜지스터는 표면과 접하는 n-형 소스 영역(6)과 역시 표면과 접하는 n-형 드레인 영역(7)을 포함한다. 소스 영역(6)은 채널 영역(9)이 형성되는, 종종 백게이트 영역(backgate region)으로 지칭되는 p-형 베이스 영역(8)에 의해 n-형 표면 영역(2)과 분리되어있다. 드레인 영역(7)과 베이스 영역(8)은 트랜지스터의 드리프트 영역(drift region)을 구성하는 층상 표면 영역(2)의 삽입부(interposed portion)에 의해 서로 분리되어있다.
도 1로부터 명백히 알 수 있는 바와 같이, 소스 및 드레인 영역(6, 7)은 원하는 전류 전달 능력을 달성하기 위하여 깍지끼움 형상(interdigitated configuration)으로 구성되어있다. 동 도면에 도시된 예에 있어서, 드레인은 두 개의 단부면(end faces)을 갖는 길다란 한 손가락 형상 영역 또는 디지트(digit)(7)를 가지고 있다. 그와 달리, 실제의 실시예에서 드레인은 상술한 디지트를 둘 또는 그 이상으로 포함하고 있을 수도 있는데, 이때 이들 디지트들은 각기 하나씩의 단부면을 갖고 다른 쪽은 서로 붙어있는 형태가 될 수도 있다. 소스 영역(6)은 드레인 영역(7)의 양측에 제공되어있다.
상기 상세히 설명된 공지 기술의 트랜지스터와 대조적으로, p-형 베이스 영역(8)은 그의 전체 표면 영역이 n-형의 층상 표면 영역(2) 내에 배치되어있으며 n-형의 층상 표면 영역에 의해 p-형 기판(4)과 분리되어 있다. 본 발명의 이러한 구성은 무엇보다도 표면 영역(2)이 침착(deposition)을 통해 p-형 기판상에 에피택셜 층으로 형성될 수 있게 한다. 또한, 필요하다면, p-형 영역(4, 8)을 서로 전기적으로 절연하는 것이 가능하며, 이로서 이들 영역에 서로 다른 전위를 인가할 수 있다. 본 발명에 따르면, 항복 전압을 충분히 크게 하기 위하여, 트랜지스터의 소스를 형성하는 최외측 n-형 영역(6)을 중앙의 n-형 영역(7), 즉 트랜지스터의 드레인의 세로 방향에 평행하게 연장하고, n-형 영역(7)의 단부면(11)에서 중단시켰다. 따라서, 소스는 드레인의 양단부에서 존재하지 않으므로, 아무런 전류도 이들 위치에서 통과되지 않는다.
트랜지스터는 게이트 산화물(13)에 의해 반도체 몸체와 분리되어있는, 예로서, 다결정 실리콘(polycrystalline silicon)으로 된 게이트 전극(12)을 더 포함한다. 게이트 산화물은 드리프트 영역(10)위의 필드 산화물(14)을 보다 두껍게 만들어주며, 필드 산화물은 트랜지스터의 외곽 주변을 따라 트랜지스터의 경계를 형성한다. 소스와 드레인 영역은 각기 소스 전극(15) 및 드레인 전극(16)과 접속되며, 또한, 소스 전극은 고농도 도핑된(strongly doped) p-형 영역(17)을 통하여 베이스 영역(8)과 접속된다. 드레인 전극(16)은 도 1에서 점선으로 도시되어있다. 게이트 전극(12)은 도 1에서 일점 쇄선으로 도시되어있다. 트랜지스터가 형성되는 에피택셜 층 부분은 섬형(island) 절연체(18)에 의해 반도체 소자의 다른 부분과 전기적으로 절연되어있을 수도 있다. 반도체 소자 그 자체는 공지된 기술을 이용하여 제조될 수 있다.
본 발명에 따른 상술한 구성의 효과를 입증하기 위하여, 도 4에는 드레인(7)의 단부면(11) 주변에 연속하는 소스 영역(6)을 갖는 DMOS 트랜지스터의 평면도가 개략적으로 도시된다. 트랜지스터의 게이트와 베이스 영역과 같은 다른 부분은 동 도면에서는 명확하게 하기 위해 도시되지 않는다. 동 도면으로부터 명백한 바와 같이, 전류는 드레인 영역(7)의 단부면에서 집중한다. 이것은 키르크 효과(Kirk effect)에 기인하여 다른 위치에 비해 드레인(7)의 단부면(11)에서 전계 강도가 보다 급격히 발생한다는 것을 의미한다. 그 결과, 반도체 소자가 쉽게 항복에 이르며, 이는 약한 전류에서 보다는 강한 전류에서 반도체 소자의 파손을 일으킨다. 이러한 현상은 특히 용량성 부하의 스위칭 동작 중에 발생할 수 있는데, 이것은 스위칭 동작 중에 전류와 전압이 동시에 최대값에 도달할 수 있기 때문이다. 상술한 단점은 드레인 영역을 국부적으로 제거시킴으로써 드레인 단부면에서 트랜지스터가 비활성화되도록 하는 간단한 방법으로 해결될 수 있으며, 트랜지스터가 안정하게 동작할 수 있는 전류-전압 영역(SOAR:안정 동작 영역)은 상당히 증가한다. 이것은 장점으로 작용한다.
본 발명의 대부분의 장점들은 소스 핑거가 드레인 핑거만큼 길게 형성된 본 발명의 실시예로부터 달성된다. 그러나, 드레인 핑거의 팁에서 전류가 집중되는 현상을 가능한 한 방지하기 위하여, 도 1에 도시된 바와 같이, 실질적으로 드레인 핑거의 팁(11)을 통하여 전류가 통과되지 못하도록 소스 핑거(6)는 드레인 핑거(7)보다 짧게 만들어진다.
본 발명의 실시예에서, 베이스 영역(8)은 드레인 영역(7)의 양측에서 그 드레인 영역의 단부면(11)의 주변에서 끊기지 않고 연장하는 영역으로 형성된다. 본 발명의 다른 실시예에서, 베이스 영역은 드레인 영역의 단부면(11)에서 중단되어있을 수도 있다. 마찬가지로, 게이트 전극(12)도 역시 드레인의 단부면(11)의 영역에서 중단되어있을 수도 있다.
도 1의 평면도에 도시된 바와 같이, 드레인 전극(16)은 드레인의 단부면(11)영역에서 드리프트 영역(10)을 지나서 연장한다. 그 결과, 드레인 전극(16)은 고전압이 드레인 상에서 필드 플레이트(field plate)로서 작용하여, 드리프트 영역에서의 전계를 줄여주고 항복전압을 증가시켜준다. 이러한 효과를 증진시키기 위하여, 도 1에 도시된 반도체 소자를 변형한 형태대로, 드레인의 단부면(11)에서의 필드 산화물(14)을 드레인 영역(7)으로부터 약간 떨어지게 제공할 수도 있다. 이러한 변형된 형태는 도 1의 라인 III - III을 따라 절취한 단면도를 예시한 도 3에 도시되어있다. 드리프트 영역(10)의 표면 부분은 드레인 영역(7)과 필드 산화물(14)의 사이에 배치되어있고 또한 박막의 산화물(20)에 의해 피복되어 있다. 이러한 구성에서, 전극(16)은 효과적으로 필드 플레이트로서 작용하게되어, 등전위 라인(equipotential lines)이 집중되는 것을 감소시킨다.
본 발명이 본 명세서에서 제시된 실시예로 국한되는 것은 아니고, 본 기술분야에서 통상의 지식을 가진 자에게는 본 발명의 범주를 벗어나지 않고도 다른 많은 변형이 가능할 것이다. 따라서, 본 명세서에 개시된 실시예의 도전형은 반대로 바뀌어질 수도 있다. 드레인은 바람직한 전계 분포를 위하여 더욱 둥근 단부면을 가질 수도 있다. 본 발명은 드레인 영역이 단일의 핑거대신 그의 양측에서 소스 영역의 핑거들과 접하고 있는 둘 또는 그 이상의 핑거를 구비하는 실시예에 유익하게 적용될 수도 있다.

Claims (5)

  1. 표면에 인접하는 제 1 도전형의 층상 영역(layer-shaped region)을 갖는 반도체 몸체를 구비한 반도체 소자에 있어서,
    상기 층상 영역은 상기 제 1 도전형과 반대인 제 2 도전형의, 하측 반도체 영역 - 이하 기판이라 함 - 과 pn 접합에 의해 일체화되고,
    상기 반도체 몸체는 측방향(lateral) DMOS 형의 고 전압 트랜지스터를 가지고 있으며,
    상기 측방향 DMOS 형의 고 전압 트랜지스터는 상기 표면과 인접하는 제 1 도전형의 소스 영역과, 상기 반도체 몸체의 소스 영역을 둘러싸면서 상기 표면과 인접하는 제 2 도전형의 베이스 영역과, 상기 표면과 인접하면서 상기 베이스 영역으로부터 거리를 두고 배치되고 상기 층상 영역의 삽입부(interposed portion)에 의해 상기 베이스 영역으로부터 분리되어 있는 제 1 도전형의 드레인 영역을 포함하며,
    상기 트랜지스터의 소스 및 드레인 영역은 적어도 세 개의 길다란 제 1 도전형의 영역이 서로 나란히 놓여져서 깍지끼움 형상(interdigitated configuration)을 이루되, 그 중의 중앙 영역이 적어도 하나의 단부면(end face)을 갖는 드레인 영역을 형성하고, 상기 중앙 영역의 양측에 배치된 두 개의 최외측 영역이 각각 소스 영역을 형성하며,
    상기 베이스 영역은 그 전체 표면 영역이 제 1 도전형의 층상 영역 내에 배치되어 있고 상기 층상 영역에 의해 상기 기판과 분리되어 있으며, 상기 제 1 도전형의 최외측 영역들은 상기 중앙 영역을 따라 상기 중앙 영역의 세로 방향과 실질적으로 평행하게 연장하다가 상기 중앙 영역의 상기 단부면에서 중단되어서 상기 중앙 영역의 상기 단부면에서는 상기 소자를 비활성화시키는 것을 특징으로 하는
    반도체 소자.
  2. 제 1 항에 있어서,
    상기 제 1 도전형의 층상 영역은 상기 기판 상에 에피택셜 성장된 층에 의해 형성되는 것을 특징으로 하는
    반도체 소자.
  3. 제 1 또는 제 2 항에 있어서,
    상기 베이스 영역의 일부는 상기 드레인의 단부면과 마주하여 배치되고 상기 제 1 도전형의 소스 영역이 존재하지 않는 위치에 위치하고 있는 것을 특징으로 하는
    반도체 소자.
  4. 제 1 항에 있어서,
    상기 드레인 영역은 표면에서 보았을 때 그의 양측에 배치된 상기 소스 영역보다 상기 단부면에서 상기 반도체 몸체 내로 더 연장하는 것을 특징으로 하는
    반도체 소자.
  5. 제 1 항에 있어서,
    상기 드레인 영역은, 상기 표면상의 전기 절연 층 내의 윈도우를 통해 상기 드레인 영역에 접속되어 있고, 상기 표면에서 보았을 때 상기 드레인 영역의 단부면에서 상기 드레인 영역을 지나서 상기 절연층 상으로 필드 플레이트(field plate)로서 연장하는 드레인 접점을 갖는 것을 특징으로 하는
    반도체 소자.
KR1019980706531A 1996-12-23 1997-09-26 반도체소자 KR100523118B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96203690.1 1996-12-23
EP96203690 1996-12-23

Publications (2)

Publication Number Publication Date
KR19990087140A KR19990087140A (ko) 1999-12-15
KR100523118B1 true KR100523118B1 (ko) 2006-02-28

Family

ID=8224754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980706531A KR100523118B1 (ko) 1996-12-23 1997-09-26 반도체소자

Country Status (6)

Country Link
US (1) US5910670A (ko)
EP (1) EP0896736A1 (ko)
JP (1) JP2000505956A (ko)
KR (1) KR100523118B1 (ko)
TW (1) TW400560B (ko)
WO (1) WO1998028797A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000513877A (ja) * 1997-04-28 2000-10-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 横形ｍｏｓトランジスタデバイス
JP3473460B2 (ja) * 1998-11-20 2003-12-02 富士電機株式会社 横型半導体装置
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100694327B1 (ko) * 1999-12-20 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스
US6501139B1 (en) * 2001-03-30 2002-12-31 Matrix Semiconductor, Inc. High-voltage transistor and fabrication process
US6982461B2 (en) * 2003-12-08 2006-01-03 Semiconductor Components Industries, L.L.C. Lateral FET structure with improved blocking voltage and on resistance performance and method
US7868422B2 (en) 2005-11-16 2011-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS device with a high voltage isolation structure
KR101405310B1 (ko) * 2007-09-28 2014-06-12 삼성전자 주식회사 반도체 집적 회로 장치 및 그 제조 방법
DE102008051245B4 (de) 2008-10-10 2015-04-02 Austriamicrosystems Ag Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
JP5769915B2 (ja) * 2009-04-24 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
US8330220B2 (en) 2010-04-29 2012-12-11 Freescale Semiconductor, Inc. LDMOS with enhanced safe operating area (SOA) and method therefor
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818041A (ja) * 1994-06-29 1996-01-19 Rohm Co Ltd 高耐圧半導体装置およびその製造方法
JPH08255913A (ja) * 1995-02-21 1996-10-01 Sgs Thomson Microelectron Srl 高電圧ｍｏｓｆｅｔの構造とその製作のためのプロセス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587541A (en) * 1983-07-28 1986-05-06 Cornell Research Foundation, Inc. Monolithic coplanar waveguide travelling wave transistor amplifier
JPH03104169A (ja) * 1989-09-18 1991-05-01 Mitsubishi Electric Corp 半導体装置
US5258636A (en) * 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
JP3203858B2 (ja) * 1993-02-15 2001-08-27 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタ
JP2658842B2 (ja) * 1993-11-22 1997-09-30 日本電気株式会社 半導体装置
US5719421A (en) * 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
US5534721A (en) * 1994-11-30 1996-07-09 At&T Corp. Area-efficient layout for high voltage lateral devices
US5546049A (en) * 1995-03-31 1996-08-13 Hughes Aircraft Company Frequency scalable pre-matched transistor
JP3356586B2 (ja) * 1995-06-01 2002-12-16 日本電気株式会社 高耐圧横型ｍｏｓｆｅｔ半導体装置
US5841166A (en) * 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818041A (ja) * 1994-06-29 1996-01-19 Rohm Co Ltd 高耐圧半導体装置およびその製造方法
JPH08255913A (ja) * 1995-02-21 1996-10-01 Sgs Thomson Microelectron Srl 高電圧ｍｏｓｆｅｔの構造とその製作のためのプロセス

Also Published As

Publication number Publication date
TW400560B (en) 2000-08-01
KR19990087140A (ko) 1999-12-15
WO1998028797A1 (en) 1998-07-02
JP2000505956A (ja) 2000-05-16
US5910670A (en) 1999-06-08
EP0896736A1 (en) 1999-02-17

Similar Documents

Publication Publication Date Title
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
US5710455A (en) Lateral MOSFET with modified field plates and damage areas
EP0788660B1 (en) Semiconductor device of hv-ldmost type
KR100393201B1 (ko) 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
JP2781504B2 (ja) 改良されたブレークダウン電圧特性を有する半導体装置
EP0633611B1 (en) Semiconductor device comprising an insulated-gate bipolar field-effect device
US8053858B2 (en) Integrated latch-up free insulated gate bipolar transistor
US7557394B2 (en) High-voltage transistor fabrication with trench etching technique
KR100256903B1 (ko) 전계효과 트랜지스터
EP1128443A1 (en) Field-effect semiconductor device
US11121250B2 (en) Silicon carbide semiconductor device
US5886384A (en) Semiconductor component with linear current to voltage characteristics
KR100523118B1 (ko) 반도체소자
SE513284C3 (sv) Halvledarkomponent med linjär ström-till-spänningskarakteristik
KR100256387B1 (ko) 수평 절연 게이트 반도체 장치
WO2018213178A1 (en) Semiconductor device layout and method for forming same
EP3531457B1 (en) Transistor device with gate resistor
US6559502B2 (en) Semiconductor device
US5610432A (en) Semiconductor device with a fast lateral dmost provided with a high-voltage source electrode
KR20010102237A (ko) 반도체 디바이스
KR100529419B1 (ko) 반도체디바이스
KR20060029141A (ko) 반도체 디바이스
KR0147846B1 (ko) 반도체 소자 및 횡 절연-게이트 바이폴라 트랜지스터 소자
EP0823735A1 (en) MOS-technology power device
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091009

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee