TW400560B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW400560B
TW400560B TW086106805A TW86106805A TW400560B TW 400560 B TW400560 B TW 400560B TW 086106805 A TW086106805 A TW 086106805A TW 86106805 A TW86106805 A TW 86106805A TW 400560 B TW400560 B TW 400560B
Authority
TW
Taiwan
Prior art keywords
region
drain
polar
semiconductor device
conductive state
Prior art date
Application number
TW086106805A
Other languages
English (en)
Inventor
Adrianus Willem Ludikhuize
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW400560B publication Critical patent/TW400560B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

A7 B7 五、發明説明( 經濟部卞央樣準局貝工消费合作社印裝 本發明係關於一種半導趙裝置,具有—半導想本禮包 括··具有第一導電態之一層狀區域,該區域鄰近表面,並 和其下方具有相反之第二導電態半導體區(其後稱爲基板) 經由一 pn界面而合併,該半導體本體上係提供有一橫向 DMOS式的高壓電晶體;該電晶體包括:鄰近表面具有第 一導電態的源極區’圍繞該源極區且同樣郝近表面具有第 二導電態的基極區,以及鄰近表面具有第—導電態的汲極 區’該没極區與基極區有一段距離,並由該層狀區域之一 中介區域將其隔開;該電晶體之源極區與汲極區形成交指 狀的結構,且具有至少三個彼此聚鄰之第—導電態的條狀 區,其中中央區是具有至少一個末端面的汲極區,而位在 中央區兩侧的兩個外側區則爲源極區。 這樣一個裝置是基於美國專利US-A 5,523,599的内文陳 述’它描述的是一個在p型基板表面的η型井中,所形成. 的η型通道DMOST。那個電晶體具有交指狀源極/汲極的 結構來達到高電流載量;如US-A 5,523,599内文中圖7所 示’同時作爲電晶體漂移區的高阻値μ型井,在没極指的 尖端部分被阻斷並且和ρ型基板形成ρη接面。因此,當施 —予一電壓於没極時,相較於η型井沒有阻斷的情形,可得 到較高的崩潰電壓。實際上,在後者的情形,η型井和ρ 型基極指尖部分形成的ρη接面,由於基極區的摻雜濃度較 芒’而導致較低的崩潰電壓。這種做法的一個缺點是,ρ 型基極區與ρ型基板以導電方式相連,然而在很多應用 上’需要在基板與基極區施予不同的電壓此外,η型表 _-_ _ 4 本紙張逍用中國國家標準(CNS) M胁(210X297公釐) 請 先 閱. 讀 背 之 注- 意 事 項 再 裝 頁 訂 五、發明説明(2 ) 面域並非由許多製程中局钿制 部t作的η型井形成’而是藉由 擴及整個表面的一層磊晶,片找你 ^ 麻日曰境使得形成上述結構的漂移區 變得困難。 本發明之目的即在於農妹夕1¾ m t , 你足馬砰多應用提供一種具有足夠高崩 潰電壓的橫向 DMOST,1 IJ呻至少部份地解決了上述的缺 點。 根據本發明’在本文—開頭叙述的這種半導體裝置,是 爲了上述目ό勺而具有特徵爲基極區的整個區域位於第—傳 導態的層狀區,並藉該層狀區與基板隔離,以及另一個特 徵是第-傳導態的最外區大致沿著中央區並平行於中央區 作縱向延伸,並中斷於前述中央區的末端面。 經濟部中央揉準局貝工消费合作社印製 由於汲極指的尖端部分(也就是末端面)缺少源極,避免 了或至少大致避免了電流自源極流向汲極指,如此導致在 向電流時崩潰電壓的提高,因而擴展了安全操作範團。這 項改良也可以藉由漂移區在汲極指端不受阻斷並環繞電晶 體形成連續層的作法來達到。本發明是基於以下認知:在 橫向DMOST中,移動電荷導致了崩溃電壓的降低(科克效 應)。由於源極延伸環繞汲極指尖的結構造成電流集中, 使得没極指尖的電流密度大量增加;因爲科克效應,那裡 的電場強度將較其他電流均勻分布的地方更易增強;結果 相較於低電流的情況,高電流時崩溃會發生在較低的電壓 値。根據本發明’要避免崩潰電壓的降低,在於使指尖變 得無法作用。 在本發明之第一實施例中,第一傳導態區可以用井來形 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 五、發明説明(3 ) 成’井可以在相反傳導態的基板表面上以離子佈植或擴散 來作;而且至少擴及整個電晶體形成的區域。根據本發明 另一實施例的一種半導體裝置,其特徵爲第一傳導態的層 狀區是在基板上以蟲晶的層狀形成。 本發明之再一實施例中基極區在汲極指無法作用的末端 面也被阻斷。一種作法具有製造過程較爲簡單的優點,其 特徵爲基極區包括一個與汲極末端面相對的部分,而且遠 離第一傳導態的源極區》 根據該發明又一實施例的一種裝置,其中在汲極末端面 電流游度的增加可以得到最佳的解決;其特徵爲汲極區在 上述末端面較位於它另一側的源極區更深入半導體物件。 根據該發明之更一實施例之裝置,其中電場密度以一種 簡單的方式降低了,因此也降低與其相關發生在汲極指尖 4崩 >貝的危險;其特徵爲利用没極接點來越過没極末端面 的没極區;其中汲極接點爲透過表面電性絕緣層的一個開 口,與没極區相連接,並在絕緣層上擴展成的電場平板。 本發明的這些及其他方面,將參照—實施例作更詳細的 解釋,在下列圖中: 圖1是根據本發明的半導體裝置平面示意圖。 圖2是從II-II線所取的裝置剖面圖。 圖3是該裝置經稍加修正的作法後,從線所取的剖 面圖;而 圖4是一般DMOST設計的平面圖。 應該注意的是,以上的囷僅爲示意並非實際尺寸大小; _____ -6- 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公楚)
(坤佛械偏#轉isMO ________ B7 五、發明説明(6 ) 個效應特別會在切換至電容性#載之間發生,因爲在那種 情況中’電流和電壓同時達到極大値。當電晶禮透過汲極 區的局部阻斷來使得汲極的末端區無法作用時,這樣的缺 點便以簡單的方式解.決了,而電晶趙可以安全操作的電流 -電壓範圍(安全操作轉園),可以大大地増加,這是一個 好處。 大部分的好處是在源極指和取極指一樣長的時候獲得, 可是’爲了盡可能避免在汲極指尖端產生電流集中,源極 指6作得比汲極指7短,如圖1所示,如以大致上沒有電流 在汲極指尖端11處傳輸。 在這裏所示的實施例,其基極區8形成的區域,是在没 極區7的兩側無中斷地延柚並崖^汲極區的末端;在 另一個實施例,顯然基極區也没極薛末姓r面11的地 方中斷;類似的方法,閘極電流12也可以在没極區末端面 11的區域中斷。 經濟部中央橾隼局貞工消费合作社印装 正如圖1所示,在没極區末端面1J的區域,没極電極16 擴展到漂移區’結果’在高電壓時電棒10作用如同在没 極上的一個電場平板,導致在漂移區的電場減小,因此提 高了崩潰電壓。爲了加強這個效應,在圖1所示裝置的修 正版本中,汲極末端面11的場氧化層14,可限制在汲極區 7的一段距離之外;這就是圖3所示,那是從圖1中ιπ-ΙΙΙ線 所取修正版本的剖面圖。漂移區10位於汲極區7和場氧化 層14之間的表面部分,由一層較薄的氧化層覆蓋,在那裏 電極16作用如一個電場平板,因此,降低了電位線的密度。 ___' -9- 本紙張適用中國國家樣率(CNS )八4祕(21〇χ297公釐) A7 B7 五、發明説明(7 顯然地本發明並不限於這裏所給的例子 :明範圍内’那些技術上熟練的各種變趙;因此上:: 的傳導態可被倒置,没極可用—圓滑的末端來得到更好 的電場分佈;本發明可以有利地運用在其它實施例上,其 中没極區由兩個或更多指來取代單_指,㈣有没極指兩 側都有源極指。 n-mlilIrn—!裝— — (請先閲讀背面之,注意事項再^>本瓦) 訂 經濟部中央橾準爲貴工消费合作社印笨 • 10. 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇><297公疫)

Claims (1)

  1. A8 B8 C8 D8 六、申請專利範圍 — 1. 一種半導體裝置,具有一半導體本體包括:具有第— 導電態之一層狀區域,該區域鄰近表面,並和其下方 具有相反之第二導電態半導體區(其後稱爲基板)經由 一 pn界面而合併,該半導體本體上係提供有一橫向 DMOS式的高壓電晶體;該電晶體包括:鄰近表面具 有第一導電態的源極區’園繞該源極區且同樣鄭近表 面具有第二導電態的基極區,以及鄰近表面具有第一 導電態的没極區’該没極區與基極區有一段距離,並 由該層狀區域之一中介區域將其隔開;該電晶體之源 極區與汲極區形成交指狀的結構,且具有至少三個彼 此聚鄰之第一導電態的條狀區,其中中央區是具有至 少一個末端面的没極區’而位在中央區兩側的兩個外 側區則爲源極區;其特徵在該基極區整個表面區域位 於第一導電態的層狀區,並藉該層狀區與基板隔離; 而另一個特徵是第一導電態的該外側區大致沿著中央 區並平行於中央區作縱向延伸,並中斷於前述中央區 的末端面。 經濟部中央梂準局員工消费合作社印製 ^^1 m n In HI m^i In I ^ m ^^1 m ^^1 Hi ^^^1^aJ • - · > - > (請先閲讀背面之注意事項再填寫本頁) 2. 根據申請專利範圍第1項之半導體裝置,其特徵爲第 一導電態的層狀區是在基板上次磊晶的層狀形成。 3. 根據申請專利範園第1或2項之半導體裝置,其特徵爲 基極區包括一個位於没極未端面對面的部分,且該部 份遠離第一導電急:的源極區。 4. 根據申請專利範圍第1項之半導體裝置,自其表面 看’其特徵爲汲極區在上述末端面較位於末端面兩侧 本紙張尺度逋用中國S家揉準(CNS ) A4規格(210X297公嫠) A8 B8 C8 D8 夂、申請專利範圍 ~' 的源極區更深入該半導體本體。 5.根據申請專利範圍第1項之半導體裝置,其特徵在該 没極區具有透過一表面上絕緣層上的開口與其連接之 没極接點,且自表面看,該没極接點在該絕緣層上擴 展成一電場平板,以越過位於該末端面的汲極區。 I I— In nn m i_^^i I n^i { I— — --SJ , /—, . ^ (請先閲讀背面之注$項再填寫本頁) 經濟部中央揉準局負工消费合作社印装 •12- 本紙張尺度適用中國國家榇準(CNS ) A4规格(210 X 297公釐)
TW086106805A 1996-12-23 1997-05-21 Semiconductor device TW400560B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP96203690 1996-12-23

Publications (1)

Publication Number Publication Date
TW400560B true TW400560B (en) 2000-08-01

Family

ID=8224754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086106805A TW400560B (en) 1996-12-23 1997-05-21 Semiconductor device

Country Status (6)

Country Link
US (1) US5910670A (zh)
EP (1) EP0896736A1 (zh)
JP (1) JP2000505956A (zh)
KR (1) KR100523118B1 (zh)
TW (1) TW400560B (zh)
WO (1) WO1998028797A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998049732A2 (en) * 1997-04-28 1998-11-05 Koninklijke Philips Electronics N.V. Lateral mos transistor device
JP3473460B2 (ja) * 1998-11-20 2003-12-02 富士電機株式会社 横型半導体装置
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP1157426A1 (en) * 1999-12-20 2001-11-28 Koninklijke Philips Electronics N.V. Semiconductor device
US6501139B1 (en) * 2001-03-30 2002-12-31 Matrix Semiconductor, Inc. High-voltage transistor and fabrication process
US6982461B2 (en) * 2003-12-08 2006-01-03 Semiconductor Components Industries, L.L.C. Lateral FET structure with improved blocking voltage and on resistance performance and method
US7868422B2 (en) 2005-11-16 2011-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS device with a high voltage isolation structure
KR101405310B1 (ko) * 2007-09-28 2014-06-12 삼성전자 주식회사 반도체 집적 회로 장치 및 그 제조 방법
DE102008051245B4 (de) 2008-10-10 2015-04-02 Austriamicrosystems Ag Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
JP5769915B2 (ja) * 2009-04-24 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
US8330220B2 (en) 2010-04-29 2012-12-11 Freescale Semiconductor, Inc. LDMOS with enhanced safe operating area (SOA) and method therefor
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587541A (en) * 1983-07-28 1986-05-06 Cornell Research Foundation, Inc. Monolithic coplanar waveguide travelling wave transistor amplifier
JPH03104169A (ja) * 1989-09-18 1991-05-01 Mitsubishi Electric Corp 半導体装置
US5258636A (en) * 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
JP3203858B2 (ja) * 1993-02-15 2001-08-27 富士電機株式会社 高耐圧mis電界効果トランジスタ
JP2658842B2 (ja) * 1993-11-22 1997-09-30 日本電気株式会社 半導体装置
JPH0818041A (ja) * 1994-06-29 1996-01-19 Rohm Co Ltd 高耐圧半導体装置およびその製造方法
US5719421A (en) * 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
US5534721A (en) * 1994-11-30 1996-07-09 At&T Corp. Area-efficient layout for high voltage lateral devices
EP0730309B1 (en) * 1995-02-21 1998-10-14 STMicroelectronics S.r.l. A high voltage MOSFET structure with field plate electrode and process for its fabrication
US5546049A (en) * 1995-03-31 1996-08-13 Hughes Aircraft Company Frequency scalable pre-matched transistor
JP3356586B2 (ja) * 1995-06-01 2002-12-16 日本電気株式会社 高耐圧横型mosfet半導体装置
US5841166A (en) * 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications

Also Published As

Publication number Publication date
KR100523118B1 (ko) 2006-02-28
EP0896736A1 (en) 1999-02-17
WO1998028797A1 (en) 1998-07-02
US5910670A (en) 1999-06-08
JP2000505956A (ja) 2000-05-16
KR19990087140A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
TW400560B (en) Semiconductor device
CN102549754B (zh) 屏蔽栅极mosfet中的屏蔽接触
CN105845724B (zh) 一种积累型垂直hemt器件
CN110391297B (zh) 具有改进的终止结构的氮化镓晶体管
CN103460390B (zh) 碳化硅纵型场效应晶体管
JP2005150246A (ja) 半導体装置
TW200535949A (en) High voltage lateral fet structure with improved on resistance performance
CN102694014A (zh) 半导体装置及其制造方法
CN107871786B (zh) 半导体装置
CN108807541A (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
TW201140824A (en) Laterally diffused metal-oxide-semiconductor device
TW455934B (en) Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion
US6559502B2 (en) Semiconductor device
CN108682691A (zh) 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN107359194B (zh) 一种消除高电场的器件
JP2011129701A (ja) Mosトランジスタ
CN204760388U (zh) 高压半导体器件
CN208240684U (zh) 一种半导体器件
US20160276427A1 (en) Semiconductor device
US10644145B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3137840B2 (ja) 半導体装置
TW202010137A (zh) 能降低導通電阻之mos元件及其製造方法
CN116435335B (zh) 沟槽型mosfet电场屏蔽保护结构及制备方法
CN117063292B (zh) 功率半导体器件
JP7326991B2 (ja) スイッチング素子

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent