KR0147846B1 - 반도체 소자 및 횡 절연-게이트 바이폴라 트랜지스터 소자 - Google Patents
반도체 소자 및 횡 절연-게이트 바이폴라 트랜지스터 소자Info
- Publication number
- KR0147846B1 KR0147846B1 KR1019890013627A KR890013627A KR0147846B1 KR 0147846 B1 KR0147846 B1 KR 0147846B1 KR 1019890013627 A KR1019890013627 A KR 1019890013627A KR 890013627 A KR890013627 A KR 890013627A KR 0147846 B1 KR0147846 B1 KR 0147846B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- conductivity type
- segment
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims 2
- 239000004576 sand Substances 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 15
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
내용없음.
Description
제 1도는 종래 LIGT 소자의 측면도,
제 2도는 제 1도의 소자의 우측, 즉 드레인 부분의 평면도.
제 3도 내지 6도는 본 발명의 원리에 따라 수정되어 4 개의 각 LIGT실시예를 형성하는 제 1도의 소자의 우측부의 평면도.
제 7도는 종래 LIGT 소자와 본 발명의 원리에 따라 제조된 특정 LIGT 소자에 대한 특정 온-저항 대 턴-오프 시간의 그라프도.
*도면의 주요부분에 대한 부호의 설명
10 : n-형 에피택셜층 12 : p-형 기판
18 : p+-형 확산부 44 : 도전 드레인 접촉부
46 : 드레인 단자
본 발명은 고전압 집적 회로(IC) 소자에 관한 것으로, 더 자세히는 횡 절연-게이트 바이폴라 트랜지스터(LIGT 또는 LIGBT) 소자로서 보통 언급되는 형태의 IC 소자에 관한 것이다.
고전압 IC 소자는 많은 상업적으로 중요한 용도에 사용된다. 그러한 소자를 실현하기 위해 각종 횡 금속 산화물 반도체(metal-oxide-semiconductor : MOS)구조가 제안되었다. 이런 횡 MOS구조의 디자이너는 소형 IC칩내의 낮은 온 저항(on-resistance) 및 짧은 턴-오프-시간 특성을 성취하는데에 특히 주의를 집중했다.
이런 일반적인 형태의 한 공지된 구존느 우수한 턴-오프-시간 특성을 가진 횡 이중-확산형 MOS 트랜지스터(LDMOS 또는 LDMOST)이다. 그러나, 어떤 고-전력 용도에 요구되는 비교적 낮은 값의 온-저항을 성취하기 위하여, 통상적인 LDMOS소자의 영역은 때때로 비경제적으로 크게 제조되어야 한다.
LIGT 소자는 구조상 LDMOS소자와 유사하다(예를 들면, 1987년 12월 6 내지 9일, 와싱턴 이.씨. IEDM-인터내셔널 전자 소자 미팅 회보(Proceedings of the IEDM-International Electron Devices Meeting), 페이지 778 내지 781, 에스.머커지(S.Mukherjee) 등에 의한 전력 집적 회로에 대한 CMOS 기술의 LDMOS 및 LIGTs(LDMOS and LIGTs in CMOS Technolgy for Power Intergrated Circuits)와, 1984년, IEDM기술 다이제스트 페이지 258 내지 261, 알.자야라만(R.Jayaraman) 등에 의한 전력 집적 회로에 대한 고전압 소자의 비교(Comparision of High Voltage Devices for Power Integrated Circuits)를 참조바람). LIGT소자는 LDMOS에 의해 요구된 바보다 훨씬 작은 면적의 온-저항의 특정한 낮은 값을 제공할 수 있다. 그러나, 제안된 바와 같은 LIGT소자는 결점으로 LDMOS의 턴-오프 시간에 비해 긴 턴-오프 시간을 특징으로 한단. 대표적인 종래 소자는 미합중국 특허 제 4,618,872호 및 제 4,672,407호, 유럽 특허원 제 0,111,803호, 제 1,201,945호, 제 0,228,107호와, 영국 특허원 제 2,088,631호에 공지되어 있다.
따라서, 바람직한 저 온-저항 및 소형 특성을 보존함과 동시에 LIGT소자의 턴-오프 시간을 감소시키려고 본 분야의 숙련자는 노력해왔다. 이런 노력이 성공한다면 상업적으로 중요한 광버위한 고전력 용도에 이용되는 개선된 LIGT소자가 제공될 수 있다고 인식되었다.
본 발명의 원리에 따르면, LIGT소자는 반대 도전형의 반도체층내에 형성된 한 도전형의 고도핑된 세그멘트와 확산 영역을 포함한다. 드레인 접촉부를 세그멘트화 영역상에 배치한다. 소자가 턴 온 될시에, 각 세그멘트는 소수 캐리어를 층의 드리프트 영역내로 주입 한다. 이런 주입된 캐리어에 따른 바이폴라 캐리어 동작 및 도전율 변조는 소자의 특정 온-저항이 상당히 낮아지게 한다.
본 발명의 한 실시예에 있어서, 전술된 세그멘트 사이의 층의 영역은 반대 도전형의 고도핑된 확산 영역을 포함한다. 이런 영역은 소자의 드리프트 영역으로부터 다수 캐이어의 수집을 용이하게 하여, 턴-오프 과정을 가속시킨다.
본 발명의 다른 실시예에 있어서, 턴-오프시에 소자의 캐리어-수집 과정은 더 개선된다. 이것은 세그멘트화 영역의 전 범위에 인접한 층의 반대 도전형의 연속적으로 고도핑된 확산 영역을 위치 설정함으로서 수행된다.
본 발명의 또다른 실시예에 있어서, 전술된 세그멘트 사이의 영역은 세그멘트가 형성되는 하부층의 노출부를 갖는다. 적당한 도전 드레인 재질이 세그멘트와, 그 사이의 노출부 상부에 부착될시에, 쇼트키-배리어 접촉부는 상기 재질과 노출된 하부층 상이에 형성된다. 이런 접촉부는 턴-온시에 세그멘트에 의해 주입된 캐이러 수를 제한하므로써 그리고 턴-오프시에 캐리어 수집 과정을 개선함으로써 소자의 턴-오프를 가속시킨다. 또다른 실시예에 있어서, 소자의 턴-오프는 쇼트키-배리어 접촉부를 포함하는 전범위의 세그멘트화 영역에 인접한 층의 반대 도전형의 연속적으로 고도핑된 확산 영역을 위치 설정하므로서 더 가속된다.
이하, 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.
제 1도는 Mukherjee 등에 의한 전술된 자료의 제 2도에 도시된 형태의 종래 LIGT소자의 개략도이다. 이런 공지된 소자의 구조 및 동작의 기술은 본 발명을 이해하는데에 필요하다.
제 1도의 소자는 p-형 기판(12)상에 성장된 n-형 에피택셜층(10)을 포함한다. 도시된 소자의 자체-할당된 이중-확산된 채널은 p-형 영역(14) 및 n+-형 영역(16)을 포함한다. 잇점으로, 깊은 절연 p+-형 확산부(18)는 기판(12)에 대한 채널을 쇼트(short)시킨다. p+-형 접촉 영역(20)은 여역(16)에 인접하여 형성된다.
제 1도는 도시된 도전부(22)는 소자의 소스 접촉부를 구성한다. 침전된 산화 영역(24 및 26)상에 배치된 도전부(22)는 여역(16 및 20)에 대한 전기 접촉부를 설정한다. 소스 접촉부(22)에 접속된 단자(28)는 접지와 같은 기준 전위점에서 유지된다.
제 1도의 소자는 또한 게이트 산화부(3) 및, 설명된 구조의 게이트 전극을 구비한 상부 도전부(32)를 포함한다. 단자(33)는 도전부(35)에 의해 게이트 전극(32)에 접속된다. 성장된 산화 영역(34 및 36)과 다른 침전된 산화 영역(38)이 또한 제 1도에 도시된다.
제 1도에 도시된 종래 LIGT구조의 우측부는 소자의 드레인부를 포함한다. 특히, 드레인은 동일 선상의 n+-형 확산 영역(42)에 인접한 연속 확장된 Z-방향 P+-형 확산 영역(40)에 의해 한정된다.(n+-형 영역(42)에 의해 대체된 p+-형 영역(40)을 가진 동일 구조는 종래 LDMOS소자로 이루어진다).
제 1도의 도전부(44)는 소자의 드레인 접촉부를 구성한다. 도전부(44)는 영역(40 및 42)에 대한 전기 접촉을 설정한다. 차례로, 단자(46)는 드레인 접촉부(44)에 접속된다.
제 1도의 종래 소자의 영역(40 및 42)의 나란한 배치는 제 2도의 평면도에서 설명된다. 제 2도는 또한 상부도전 드레인 접촉부(44)를 점선으로 표시한다.
공지된 바와 같이, 제 1도에 표시된 형의 종래 LIGT소자는 소위 드리프트 여역을 포함한다. 드리프트 영역의 폭 d1은 제 1도에 표시된다.
예로서, 제 1도의 드레인 단자(46)는 +500볼트와 같이 비교적 높은 직류 전압에 접속되도록 설계된다. 고전압 스위치로서 도시된 소자를 동작시키기 위하여, 제어 전압은 게이트 단자(33)에 인가된다. 단자(33)가 접지 전위로 유지될 경우, 소스 단자(28)와 드레인 단자(46)사이의 구조내에서 전류는 흐르지 않는다. 따라서, 스위치는 오프된다.
한편으로, 정전압, 예를 들어, 약 10 내지 20볼트의 범위의 정전압이 게이트 단자(33)에 인가될 경우, 게이트 하부의 일부의 층(14)은 소스 및 드레인 단자 사이의 구조내에서 전류가 흐르게 하도록 제어된다. 그런식으로, 스위치는 턴온된다.
종래 제 1도의 소자가 온 될 시에, 드리프트 영역으로부터의 전자는 영역(40 및 42)에 의해 수집된다. 차례로, p+-형 영역(40)은 소수 캐리어(정공)를 n-형 층(10)내로 주입시킨다. 이런 캐리어는 드리프트 여역내의 도전율 변조의 처리에 의해 소자의 소스-드레인 전류의 흐름을 증진시킨다. 게다가, 전자는 p+-형 영역(40), n-형 층(10) 및 p-형 기판(12)에 의해 형성된 pnp-형 바이폴라 트랜지스터에 대한 베이스 전류를 구성한다. 정공 전류는 상기 바이폴라 트랜지스터를 통해 기판(12) 및 p+-형 영역(18)을 거쳐 소스 단자(28)로 흐른다. 이것은 사실상 드리프트 영역을 통한 소스-드레인 전자 전류 흐름과 평행한 저저항을 구성한다.
전술된 소수 캐리어 주입 과정에 의해, 제 1도에 도시된 형의 공지된 소자는 LDMOS소자에 비해 상당히 감소된 특정 온-저항 특성을 나타낸다. 차례로, 이것은 그런 소자의 전력 조정 능력을 증가시켜, 많은 고전압 용도에 대한 IC칩 크기를 감소시킨다.
제 1도의 소자가 턴오프될 시에, 적당한 제어 전압(예를 들어 접지)은 게이트 단자(33)에 인가된다. 사실상, 이것은 구조의 채널을 턴 오프 하기 때문에, 드레인으로 흐르기 위해 드리프트 영역내로 유발될 부가 전자는 없다. 그러나, 턴-오프의 순간에서, 많은 전자 및 정공은 드리프트 영역내에 존재한다. 이런 정공은 드리프트 영역 및 전술된 바이폴라 트랜지스터 경로를 통해 소스 단자(28)로 이동한다. 터-오프의 순간에, 드리프트 영역내에 존재하는 전자는 n+-형 영역(42)에 의해 어떤 범위까지 수집되지만, 고 주입 레벨동안 에는 p+-형 영역(40)에 의해 주로 수집된다. 이것은 온(on)시의 발생 전자에 대한 높은 정-전위 영역(40)의 물리적 근사치에 기인한다. 이런 전자가 영역(40)에 의해 수집될 시에, 부가 정공은 영역(40)에 의해 n-형 층(10)내로 주입된다. 차례로, 이런 정공은 그때 두 전술된 병렬 경로를 통해 소스로 흐른다. 따라서, 소자의 도전 과정은 터-오프 순간 이상으로 연장된다. 결국, 모든 전자는 수집되고, 도전은 종료될 것이다. 그러나, 사실상, 많은 용도에 대해 전술된 현상에 의한 터-오프 시간은 바람직하지 않을 정도로 길다(예를 들어, 약 200 내지 400나노초).
본 발명의 원리에 따르면, LIGT소자의 드리프트 영역으로부터의 전자의 수집은 턴-오프시에 가속되고 소자에 대해 비교적 낮은 온-저항 특성도 유지한다.
본 발명에 따라 제조된 LIGT소자는 드레인 영역의 유일한 변형을 제외하고 제 1 및 2도에 도시된 종래 소자와 동일하다. 따라서, 아래 기술 및 도면에서, 전술될 공지 소자의 변형부만이 명백히 기술될 것이다. 본 발명의 각 실시예에 대하여, 드레인 여역의 평면도가 도시되고, 상세히 기술된다. 그러한 각 드레인 영역은 제 2도의 평면도에 표시된 종래 드레인 영역에 대응하고, 그에 직접 대체된다. 각 경우에, 본 발명에 따라 제조된 변형 드레인 영역이(제 2도에도 도시된) 제 1도의 구조의 우측부를 대신하는 특정 방식은 명백할 것이다. 따라서, 제 1도와 함게 고려될 시에 제 3내지 6도의 평면도는 사실상 본 발명의 4개의 서로 다른 실시예를 표시한다.
제 3도에 표시된 실시예에 있어서, 제 1도의 n+-형 영역(42)은 완전히 생략된다. 게다가, 제 1도의 연속 확장된 p+-형 영역(40)은 (제 1도의 층(10)과 같은) n-형 층내에 형성된 다중 p+-형 확산 세그멘트를 포함하는 세그멘트와 길이 방향 연장 Z-방향 영역으로 대체된다. 이런 3개의 세그멘트(50 내지 52)는 제 3도에 도시된다. 더욱이, 본 발명의 실시예에 따라, n+-형 확산 영역은 p+-형 세그멘트의 각 공간쌍 사이의 n-형 층내에 형성된다. 이런 두 n+-형 영역(53 및 54)이 제 3도에 도시된다. 게다가, 확산부(50 내지 54)의 상부에 배치되어 전기 접촉부를 형성하는 도전 드레인 접촉부의 아웃라인은 점선(55)으로 제 3도에 표시된다.
제 3도에 표시된 LIGT소자의 턴-오프의 개시에 연속하여, 도시된 n+-형 영역(53 및 54)은 드리프트 영역으로 부터 도래한 잔여 전자중 일부를 수집하고 나머지는 종래 LIGT소자내에 포함된 연속 p+-형 영역으로 흐른다. 따라서, 제 1도에 도시된 형의 공지된 소자의 경우 보다 더 소수의 전자가 p+-형 세그멘트(50 내지 53)에 의해 수집된다. 그래서, 그에 따른 더 소수의 정공이 턴-오프 이후에 n-형층(10)내로 주입된다. 따라서, 소자의 도전 과정은 비교적 신속히 종료한다. 따라서, 제 3도의 소자는 지극히 빠른 턴-오프-시간 특성을 갖는다.
n+-형 영역(53 및 54)(제 3도)은 영역(40)(제 1도)과 같은 연속 p+-형 영역이 소자내에 포함될 경우 보다 더욱 적은 정공이 도전시에 드리프트 영역내로 주입되게 한다. 이런 효과는 턴-오프시에 소자로부터 제거되어야 하는 정공의 수를 제한함으로서 턴-오프 과정을 가속시킨다. 그러나 동시에, 정공 주입의 제한은 도전율 변조 및 바이폴라 동작에 의한 전술된 개선도를 줄이는 경향이 있다. 사실상, 이런 개선 효과는 비선형 효과이므로, 정공 주입의 제한에 따라 소자의 온-저항이 증가되지는 않는다.
중요하게도, 제 3도의 구조는 또한 제 1도보다 작은 전체 IC칩 면적을 필요로 한다. 이것은 영역(40)의 X-방향폭(제 2도) 및 제 3도에 도시된 세그멘트화 영역의 X-방향폭은 대략 동일하지만, 제 3도의 소자는 제 2도의 도시된 영역(42)과 같이 인접한 n+-형 영역을 포함하지 않기 때문이다.
n+-형 영역(53 및 54)의 Z-방향폭 d2 대 p+-형 영역(50 내지 52)의 Z-방향폭 d3의 비를 변화시킴으로써, 제 3도의 소자의 동작 특성은 구조의 제조시에 선택적으로 제어될 수 있다. 폭의 비가 증가함에 따라, 턴-오프시의 전자 수집 과정이 증진된다. 그래서, 턴-오프 시간은 감소 된다. 그러나, 이런 감소는 도전시에 주입된 정공수를 감소시킴으로써 이루어지는데, 이것은 전술된 바와 같이 소자의 특정 온-저항을 약간 증가시킨다.
대조적으로, 전술된 폭의 비가 감소될 시에, 턴-오프시의 전자 수집 처리는 덜 효율적이 되고, 소자의 턴-오프 시간은 증가한다. 그러나, 턴-오프 시간의 이런 증가는 도전시에 드리프트 영역내로 주입된 정공의 수를 증가시킴으로써 이루어지는데, 이것은 차례로 소자의 특정 온-저항 특성을 감소시킨다.
따라서, 본 발명의 원리에 따라 제조된 소자는 상당한 디자인 유연성을 갖는다는 것이 명백하다. 이런 유연성은 소자의 파라미터가 지정된 턴-오프 시간 및/또는 온-저항특성을 갖도록 특정 용도에 대해 쉽게 맞추어지게 한다.
전술된 디자인 유연성은 제 7도에 그래프로 설명된다. 곡선(56)은 제 3도에 도시된 형의 LIGT소자의 턴-오프 시간 대 특정 온-저항 특성을 나타낸 것이며, 상기 소자는 각각 교번 도전율을 가진 고도핑된 영역(50 내지 54)을 구비한 인터리브된 세그멘트화 확산부를 포함한다. 대조적으로, 곡선(57)은 연속 드레인 확산부를 포함하는 제 1 및 2도에 도시된 바와 같은 종래 LIGT소자의 특성을 나타낸다.
제 4도에 표시된 소자는 제 3도의 소자와 유사하지만, n+-형 세그멘트(61 내지 63)와 인터리브된 p+-형 세그멘트 (59 및 60)를 가진 세그멘트 영역과 인접한 부가 n+-형영역(58)을 포함한다. 영역(58)을 제 3도의 형의 소자에 부가함으로써, 턴-오프시의 전자 수집 과정이 개선된다. 이런 부가 개선은 물론 증가된 IC칩 면적으로 성취된다.
제 5도는 본 발명의 다른 면적-효율적인 실시예를 도시한 것이다. 제 3 및 4도에서와 같이, 제 5도의 소자는 다중 p+-형 확산 세그멘트를 포함하는 길이 방향 연장 Z-방향 영역을 포함한다. 3개의 상기 세그멘트(57, 64 및 65)는 제 5도에 도시된다. 상기 세그멘트중 인접한 세그멘트 사이의 공간은 예를 들어 알루미늄(또는 플래티늄, 티타늄 또는 코발트)과 같은 적당한 재질이 세그멘트된 영역 상부에 드레인 접촉부를 형성하도록 침전될 시에, 쇼트키-배리여 접촉부가 형성될 정도의 불순물 농도로 도핑되는 (제 1도에 도시된 층(10)과 같은)하부 n-형 층의 최상부 면의 부분(66 내지 68)을 구상한다. 특히, 쇼트키-배리어 접촉부는 (점선(55)으로 표시된) 침전된 재질과, 표시된 공간부(66 내지 68)의 하부 n-형층 사이에 형성된다.
제 5도의 실시예에 포함된 상기 쇼트키-배어 접촉부는 소자의 턴-오프시에 전자를 수집하여, 턴-오프 과정을 가속시킨다. 게다가, 쇼트키-배리어 접촉부는 p+-형 세그멘트(57, 64 및 65)의 인접부를 클램프하여, 소자의 도전시에 정공 주입을 제한시킨다.
턴-오프시의 전자 수집 과정은 제 5도의 세그멘트된 영역에 인접한 n+-형 연속 확산부를 추가하여 제 5도의 소자의 IC칩 면적을 증가시킴으로써 훨씬 더 개선될 수 있다. 참조 번호(70)로 표시된 확산 영역은 나머지 부분이 제 5도의 소자와 동일한 제 6도에 표시된 실시예에 도시된다.
제 4내지 6도에 표시된 각 소자 또한 제 3도의 소자와 관련하여 전술된 디자인 유연성으로 특징지워진다. 각 소자에서, 턴-오프 시간 및 특정 온-저항 특성은 전술된 세그멘트-폭 비를 변화시킴으로서 거의 제 7도에 표시된 식으로 선택적으로 제어될 수 있다.
최종으로, 전술된 장치는 본 발명의 원리만을 설명하고 있다. 상기 원리에 따라, 본 발명의 정신 및 범주로부터 벗어나지 않고 본 분야의 숙련자는 다양하게 수정할 수 있다.
예를들면, 여기서 특정 도전 영역을 가진 특정 설명적인 LIGT소자를 강조할지라도, 원한다면 전술된 모든 도전형이 제각기 전환될 수도 있다.
Claims (10)
- 한 도전형의 반도체 기판과, 상기 기판의 표면상에 형성된 반대 도전형의 층과, 상기 층내에 규정된 횡 연장 드리프트 영역과, 소스 및 게이트를 포함하여 상기 드리프트 영역의 한 단부내로의 다수 캐리어의 도입을 제어하는 수단 및, 드레인 영역을 포함하는 반도체 소자에 있어서, 상기 드레인 영역은 상기 드리프트 영역의 다른 단부에 인접한 인터리브된 제 1 및 2 세그멘트를 포함하는데, 상기 제 1세그멘트는 다수 캐리어를 상기 드리프트 영역으로부터 수집하고 소수 캐리어를 상기 드리프트 영역으로 주입하는데에 적합하며, 상기 제 2 세그멘트는 상기 드리프트 영역으로부터 다수 캐리어를 수집하는데에 적합한 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서, 상기 제 1 세그멘트는 상기 층내에 형성된 상기 한 도전형의 고도핑된 영역을 포함하고, 상기 제 2 세그멘트는 상기 층내에 형성된 상기 반대 도전형의 고도핑된 영역을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서, 상기 제 1 세그멘트는 상기 층내에 형성된 상기 한 도전형의 고도핑된 영역을 포함하고, 상기 제 2 세그멘트는 상기 층사어에 형성된 쇼트키-배리어 접촉부를 포함하는 것을 특징으로 하는 반도체 소자.
- 한 도전형의 반도체 기판, 상기 기판의 표면상에 형성된 다른 도전형의 에피택셜층 및, 순차적으로 상기 층내에 규정된 연속 확장된 소스영역, 채널영역, 게이트-제어된 영역, 드리프트 영역 및 드레인 영역을 호함한 횡 절연-게이트 바이폴라 트랜지스터 소자에 있어서, 상기 드레인 영역은 떨어져 위치하는 상기 한 도전형의 고도핑된 세그멘트를 포함하는 것을 특징으로 하는 횡 절연-게이트 바이폴라 트랜지스터 소자.
- 제 4 항에 있어서, 상기 드레인 영역은 상기 세그멘트 사이의 상기 층내의 상기 다른 도전형의 고도핑된 부분을 더 포함하는 것을 특징으로 하는 횡 절연-게이트 바이폴라 트랜지스터 소자.
- 제 5항에 있어서, 상기 드레인 영역은 상기 세그멘트 및 부분상에 배치되어 그들과 전기적으로 접촉하는 도전 드래인 접촉부를 더 포함하는 것을 특징으로 하는 횡 절연-게이트 바이폴라 트랜지스터 소자.
- 제 5항에 있어서, 상기 드레인 영역은 상기 세그멘트 및 부분에 인접하고, 그들과 동일 선상인 상기 층내의 상기 다른 도전형의 고도핑된 영역을 더 포함하는 것을 특징으로 하는 횡 절연-게이트 바이폴라 트랜지스터 소자.
- 제 7항에 있어서, 상기 드레인 영역은 상기 세그멘트 및 부분 및, 상기 다른 도전형의 상기 고도핑된 영역과 전기 접촉한 상부 도전 드레인 접촉부를 포함하는 것을 특징으로 하는 횡 절연-게이트 바이폴라 트랜지스터 소자.
- 제 4항에 있어서, 상기 드레인 영역은 상기 세그멘트 및 상기 세그멘트 사이의 공간내의 상기 층 상부에 배치된 도전 드레인 접촉부를 더 포함하여 상기 드레인 접촉부와 상기 세그멘트 사이의 공간내의 상기 하부층 상이에 쇼트키 배리어 접촉부를 형성하는 것을 특징으로 하는 횡 절연-게이트 바이폴라 트랜지스터 소자.
- 제 9항에 있어서, 상기 드레인 영역은 상기 세그멘트 및 쇼트키-배리어 접촉부에 인접하고, 그와 동일 선상인 상기 드레인 접촉부밑의 상기 층에 상기 다른 도전형의 고도핑된 영역을 더 포함하는 것을 특징으로 하는 횡 절연-게이트 바이폴라 트랜지스터 소자.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24902888A | 1988-09-22 | 1988-09-22 | |
| US249,028 | 1988-09-22 | ||
| US33698289A | 1989-04-12 | 1989-04-12 | |
| US336,982 | 1989-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900005596A KR900005596A (ko) | 1990-04-14 |
| KR0147846B1 true KR0147846B1 (ko) | 1998-08-01 |
Family
ID=26939765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890013627A KR0147846B1 (ko) | 1988-09-22 | 1989-09-22 | 반도체 소자 및 횡 절연-게이트 바이폴라 트랜지스터 소자 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0361589B1 (ko) |
| JP (1) | JPH079990B2 (ko) |
| KR (1) | KR0147846B1 (ko) |
| AT (1) | ATE211306T1 (ko) |
| DE (1) | DE68929359T2 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355015A (en) * | 1990-12-13 | 1994-10-11 | National Semiconductor Corporation | High breakdown lateral PNP transistor |
| US5227653A (en) * | 1991-08-07 | 1993-07-13 | North American Philips Corp. | Lateral trench-gate bipolar transistors |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| DE69624305T2 (de) * | 1995-03-23 | 2003-06-26 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem ligbt element |
| JP3824310B2 (ja) | 2002-01-18 | 2006-09-20 | ローム株式会社 | 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL73328A (en) * | 1984-10-26 | 1990-02-09 | Tzora Furniture Ind Ltd | Rotatable joint with coaxially assembled parts |
| JPS63173365A (ja) * | 1986-11-26 | 1988-07-16 | ゼネラル・エレクトリック・カンパニイ | ラテラル形絶縁ゲート半導体装置とその製法 |
| ATE73963T1 (de) * | 1986-12-22 | 1992-04-15 | Philips Nv | Komplementaere, laterale silizium-aufisolatorgleichrichter mit isoliertem gate. |
| JPH0821713B2 (ja) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | 導電変調型ｍｏｓｆｅｔ |
-
1989
- 1989-09-18 DE DE68929359T patent/DE68929359T2/de not_active Expired - Fee Related
- 1989-09-18 EP EP89202351A patent/EP0361589B1/en not_active Expired - Lifetime
- 1989-09-18 AT AT89202351T patent/ATE211306T1/de not_active IP Right Cessation
- 1989-09-21 JP JP1243595A patent/JPH079990B2/ja not_active Expired - Lifetime
- 1989-09-22 KR KR1019890013627A patent/KR0147846B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0361589A1 (en) | 1990-04-04 |
| ATE211306T1 (de) | 2002-01-15 |
| JPH079990B2 (ja) | 1995-02-01 |
| EP0361589B1 (en) | 2001-12-19 |
| JPH02139971A (ja) | 1990-05-29 |
| DE68929359T2 (de) | 2002-08-22 |
| KR900005596A (ko) | 1990-04-14 |
| DE68929359D1 (de) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157049A (en) | Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses | |
| EP0633611B1 (en) | Semiconductor device comprising an insulated-gate bipolar field-effect device | |
| KR100423249B1 (ko) | 횡형 반도체장치 | |
| US6580108B1 (en) | Insulated gate bipolar transistor decreasing the gate resistance | |
| EP0697739B1 (en) | Insulated gate bipolar transistor | |
| US4646117A (en) | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions | |
| KR20040058318A (ko) | 더 깊은 트렌치계 소오스 전극 안으로 신장하는 교차트렌치계 게이트 전극을 구비한 종형 ｍｏｓｆｅｔ 및 그제조방법 | |
| US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
| CN111201611B (zh) | 具有高dv/dt能力的功率开关装置及制造这种装置的方法 | |
| JPS6137796B2 (ko) | ||
| CN101488500B (zh) | 半导体器件 | |
| JPH09186323A (ja) | 電力用絶縁ゲートバイポーラトランジスタ | |
| KR100523118B1 (ko) | 반도체소자 | |
| DE19638769C1 (de) | Emittergesteuerter Thyristor | |
| KR0147846B1 (ko) | 반도체 소자 및 횡 절연-게이트 바이폴라 트랜지스터 소자 | |
| JP2000243756A (ja) | 水平バイポーラ型電界効果トランジスタ及びその製造方法 | |
| US5360983A (en) | Insulated gate bipolar transistor having a specific buffer layer resistance | |
| KR100316723B1 (ko) | 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터 | |
| US5744830A (en) | Semiconductor device | |
| EP0780897B1 (en) | High-speed MOS-technology power device integrated structure with reduced gate resistance | |
| KR20070084612A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR19990087142A (ko) | 반도체 소자 | |
| EP0729186B1 (en) | MOS-technology power device integrated structure and manufacturing process thereof | |
| KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 | |
| US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030502 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |