KR100653691B1 - 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들 - Google Patents

적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들 Download PDF

Info

Publication number
KR100653691B1
KR100653691B1 KR1020040055760A KR20040055760A KR100653691B1 KR 100653691 B1 KR100653691 B1 KR 100653691B1 KR 1020040055760 A KR1020040055760 A KR 1020040055760A KR 20040055760 A KR20040055760 A KR 20040055760A KR 100653691 B1 KR100653691 B1 KR 100653691B1
Authority
KR
South Korea
Prior art keywords
layer
region
pixel array
film
main
Prior art date
Application number
KR1020040055760A
Other languages
English (en)
Other versions
KR20060006650A (ko
Inventor
박영훈
이수철
김기홍
안정착
이용제
배정훈
황성인
안유진
김범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040055760A priority Critical patent/KR100653691B1/ko
Priority to US11/044,135 priority patent/US7545423B2/en
Priority to CN2005100846497A priority patent/CN1722459B/zh
Priority to JP2005207859A priority patent/JP2006032967A/ja
Publication of KR20060006650A publication Critical patent/KR20060006650A/ko
Application granted granted Critical
Publication of KR100653691B1 publication Critical patent/KR100653691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

적어도 메인 화소 어레이 영역의 전면을 노출시키는 패시베이션막을 갖는 이미지 센서들 및 그 제조방법들이 제공된다. 상기 이미지 센서들은 메인 화소 어레이 영역 및 상기 메인 화소 어레이 영역을 둘러싸는 주변회로 영역을 갖는 집적회로 기판을 구비한다. 상기 메인 화소 어레이 영역 내의 상기 집적회로 기판에 복수개의 메인 화소들이 제공된다. 상기 메인 화소들의 각각은 메인 포토 다이오드 및 이에 직렬 접속된 전송 트랜지스터를 구비한다. 상기 복수개의 메인 화소들을 갖는 기판 상에 평평한 상부면을 갖는 층간절연막이 제공된다. 상기 층간절연막 상에 상부 패시베이션막 패턴이 배치된다. 상기 상부 패시베이션막 패턴은 상기 주변회로 영역 내의 상기 층간절연막을 덮고 상기 메인 화소 어레이 영역 내의 상기 층간절연막 전체를 노출시킨다.
이미지 센서, 패시베이션, 액티브 픽셀 센서

Description

적어도 메인 화소 어레이 영역의 전면을 노출시키는 패시베이션막을 갖는 이미지 센서들 및 그 제조방법들{Image sensors having a passivation layer exposing an entire surface of at least a main pixel array region and methods of fabricating the same}
도 1은 종래의 이미지 센서의 화소 어레이 영역(pixel array region)의 일 부분을 도시한 단면도이다.
도 2는 일반적인 이미지 센서의 단위 화소를 설명하기 위한 등가회로도이다.
도 3은 본 발명에 따른 이미지 센서들을 설명하기 위한 개략적인 블락 다이아그램이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서들을 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 실시예들에 따른 이미지 센서들을 설명하기 위한 단면도이다.
도 6 내지 도 8은 도 4에 보여진 이미지 센서를 제조하는 방법들을 설명하기 위하여 도 3의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이다.
도 9는 도 5에 보여진 이미지 센서를 제조하는 방법들을 설명하기 위하여 도 3의 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
본 발명은 반도체 집적회로 소자들 및 그 제조방법들에 관한 것으로, 특히 이미지 센서들 및 그 제조방법들에 관한 것이다.
고체 이미지 센서들(solid-state image sensors)은 물체로부터 반사되는 빛들을 전기적인 신호로 변환시키는 반도체 집적회로 소자들이다. 상기 고체 이미지 센서들은 팩시밀리, 비데오 카메라 및 디지털 카메라 등에 널리 채택되고 있다.
도 1은 종래의 이미지 센서의 화소 어레이 영역의 일 부분을 도시한 단면도이다.
도 1을 참조하면, 집적회로 기판(1)의 소정영역에 소자분리막(3)이 제공된다. 상기 소자분리막(3)은 복수개의 화소 활성영역들(pixel active region; 3a)을 한정한다. 상기 화소 활성영역들(3a)에 각각 복수개의 포토 다이오드들(8)이 제공된다. 상기 포토 다이오드들(8)의 각각은 상기 화소 활성영역(3a) 내에 형성된 N형의 깊은 불순물 영역(N-type deep impurity region; 5) 및 상기 깊은 불순물 영역(5)의 표면에 형성된 P형 얕은 불순물 영역(7)을 포함한다. 이에 더하여, 상기 화소 활성영역들(3a)의 각각에 상기 포토 다이오드(8)에 전기적으로 접속되는 복수개의 화소 트랜지스터들(도시하지 않음)이 제공될 수 있다.
상기 포토 다이오드들(8)을 갖는 기판 상에 제1 층간절연막(9)이 제공되고, 상기 제1 층간절연막(9) 상에 하부 배선들(11)이 배치된다. 상기 하부 배선들(11) 은 상기 화소 트랜지스터들을 서로 전기적으로 연결시키는 국부배선들(local interconnections)일 수 있다. 상기 하부 배선들(11)을 갖는 기판 상에 제2 층간절연막(13)이 적층되고, 상기 제2 층간절연막(13) 상에 상부 배선들(15)이 배치된다. 상기 상부 배선들(15)은 상기 화소 트랜지스터들의 게이트 전극들에 전기적으로 접속된 제어 라인들(control lines)일 수 있다. 예를 들면, 상기 제어 라인들은 워드라인들(word lines), 리셋 라인들(reset lines) 및 전송 라인들(transfer lines)을 포함할 수 있다. 상기 하부 배선들(11) 및 상부 배선들(15)은 상기 포토 다이오드들(8)을 덮지 않도록 배치된다.
상기 제어 라인들(15)을 갖는 기판 상에 하부 패시베이션막(17)이 제공된다. 상기 하부 패시베이션막(17)은 플라즈마 산화막일 수 있다. 상기 하부 패시베이션막(17) 상에 상부 패시베이션막(19)이 배치된다. 상기 상부 패시베이션막(19)은 외부의 습기(external moisture)가 상기 이미지 센서의 내부 회로(internal circuits)로 침투하는 것을 방지하기 위하여 제공된다. 따라서, 상기 상부 패시베이션막(19)으로 플라즈마 질화막이 널리 사용되고 있다. 그러나, 상기 플라즈마 질화막은 빛을 차단시키는 성질을 갖는다. 다시 말해서, 상기 플라즈마 질화막은 산화막에 비하여 높은 광흡수율을 보인다. 따라서, 상기 상부 패시베이션막(19)은 상기 포토 다이오드들(8)의 상부 영역들을 노출시키는 개구부들(openings)을 갖도록 형성되어야 한다. 이에 반하여, 상기 상부 패시베이션막(19)은 상기 상부 배선들(15)을 완전히 덮도록 형성되어야 한다. 결과적으로, 상기 개구부들의 폭들(S2)은 도시된 바와 같이 상기 상부 배선들(15) 사이의 간격들(S1)보다 작을 수 있다. 이 는, 상기 상부 패시베이션막(19)의 상기 개구부들을 형성하기 위한 사진공정 동안 발생될 수 있는 오정렬(mis-alignment)을 고려할 때 상기 상부 배선들(15) 및 이를 덮는 상기 상부 패시베이션막(19) 사이의 오버랩 마진(DT)이 요구되기 때문이다.
상기 상부 패시베이션막(19)을 갖는 기판 상에 산화막(21)이 제공되고, 상기 산화막(21) 상에 복수개의 칼라 필터들(23)이 배치된다. 상기 칼라 필터들(23)의 각각은 상기 개구부들을 덮도록 배치된다. 다시 말해서, 상기 칼라 필터들(23)은 상기 포토 다이오드들(8)의 상부에 위치한다. 상기 칼라 필터들(23)을 갖는 기판 상에 평탄층(25)이 제공되고, 상기 평탄층(25) 상에 복수개의 마이크로 렌즈들(27), 즉 집광 렌즈들(light concentrating lens)이 제공된다. 상기 마이크로 렌즈들(27)은 각각 상기 칼라 필터들(23) 상에 배치된다.
상술한 바와 같이, 종래의 이미지 센서는 화소 어레이 영역 내에 개구부들을 갖는 상부 패시베이션막을 구비하고, 상기 개구부들의 폭들은 상기 화소 어레이 영역 내에 배치된 배선들 사이의 간격들보다 작다. 따라서, 상기 화소 어레이 영역 상에 입사광들(incident light; 도 1의 29)이 조사될 때, 상기 포토 다이오드들(8)까지 도달하는 빛의 양을 극대화시키는 데 한계가 있다.
상기 패시베이션막을 갖는 또 다른 종래의 이미지 센서 및 그 제조방법이 대한민국 특허공보 10-0293719호(Korean Patent No. 10-0293719)에 변(Byun)에 의해 개시된 바 있다.
본 발명이 이루고자 하는 기술적 과제는 포토 다이오드들의 수광 효율을 극 대화시키는 데 적합한 이미지 센서들 및 그 제조방법들을 제공하는 데 있다.
본 발명의 일 양태에 따르면, 패시베이션막을 갖는 이미지 센서들이 제공된다. 상기 이미지 센서들은 화소 어레이 영역 및 상기 화소 어레이 영역을 둘러싸는 주변회로 영역을 갖는 집적회로 기판을 포함한다. 상기 화소 어레이 영역 내의 상기 집적회로 기판에 복수개의 화소들이 제공된다. 상기 복수개의 화소들을 갖는 기판은 층간절연막으로 덮여진다. 상기 주변회로 영역 내의 상기 층간절연막은 상기 화소 어레이 영역을 노출시키는 단일 창을 갖는 상부 패시베이션막 패턴으로 덮여진다.
본 발명의 몇몇 실시예들에서, 상기 층간절연막 내에 배선들이 배치될 수 있다. 상기 배선들은 상기 화소들에 전기적으로 접속된 제어 라인들(control lines)일 수 있다.
다른 실시예들에서, 상기 주변회로 영역 내의 상기 층간절연막 상에 전원 라인(power source line) 및 접지 라인(ground line)이 배치될 수 있다. 이 경우에, 상기 전원 라인 및 상기 접지 라인은 상기 상부 패시베이션막 패턴으로 덮여질 수 있다.
또 다른 실시예들에서, 상기 층간절연막 및 상기 상부 패시베이션막 패턴 사이에 하부 패시베이션막이 개재될 수 있다. 상기 하부 패시베이션막은 실리콘 산화막일 수 있다. 상기 하부 패시베이션막은 연장되어 상기 화소 어레이 영역 내의 상기 층간절연막을 덮을 수 있다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴은 실리콘 질화막일 수 있다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴을 갖는 기판은 하부 평탄층(lower planarized layer)으로 덮여질 수 있다. 이에 더하여, 상기 하부 평탄층 상에 복수개의 칼라 필터들이 배치될 수 있다. 상기 칼라 필터들은 상기 화소들의 상부에 각각 위치한다. 더 나아가서, 상기 칼라 필터들을 갖는 기판은 상부 평탄층으로 덮여질 수 있고, 상기 상부 평탄층 상에 복수개의 마이크로 렌즈들이 제공될 수 있다. 상기 마이크로 렌즈들은 각각 상기 칼라 필터들의 상부에 배치된다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴을 갖는 기판 상에 추가 패시베이션막(additional passivation layer)이 적층될 수 있다. 상기 추가 패시베이션막은 상기 상부 패시베이션막 패턴보다 얇을 수 있다. 또한, 상기 추가 패시베이션막은 상기 상부 패시베이션막 패턴과 동일한 물질막일 수 있다. 이 경우에, 상기 추가 패시베이션막은 400Å 또는 그 보다 작은 두께를 가질 수 있다.
또 다른 실시예들에서, 상기 추가 패시베이션막 상에 평탄층이 제공될 수 있고, 상기 평탄층 상에 복수개의 마이크로 렌즈들이 배치될 수 있다. 마이크로 렌즈들은 각각 상기 화소들의 상부에 배치된다.
본 발명의 다른 양태에 따르면, 상기 이미지 센서들은 메인 화소 어레이 영역(main pixel array region), 상기 메인 화소 어레이 영역을 둘러싸는 광차단 영역(optical blocking region) 및 상기 광차단 영역을 둘러싸는 주변회로 영역을 갖는 집적회로 기판을 구비한다. 상기 메인 화소 어레이 영역 내의 상기 집적회로 기 판에 복수개의 메인 화소들이 제공된다. 상기 광차단 영역 내의 상기 집적회로 기판에 복수개의 기준 화소들(reference pixels)이 제공된다. 상기 메인 화소들 및 상기 기준 화소들을 갖는 기판 상에 층간절연막이 적층된다. 상기 광차단 영역 내의 상기 층간절연막은 광차단막(optical blocking layer)으로 덮여진다. 상기 광차단막을 갖는 기판 상에 상부 패시베이션막 패턴이 제공된다. 상기 상부 패시베이션막 패턴은 상기 광차단 영역 및 상기 주변회로 영역을 덮고 상기 메인 화소 영역을 노출시킨다.
본 발명의 몇몇 실시예들에서, 상기 메인 화소 어레이 영역 및 상기 광차단 영역 사이에 더미 화소 어레이 영역이 개재될 수 있다.
다른 실시예들에서, 상기 광차단막은 금속막일 수 있다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴은 실리콘 질화막일 수 있다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴을 갖는 기판은 하부 평탄층으로 덮여질 수 있고, 상기 하부 평탄층 상에 복수개의 화소 칼라 필터들이 제공될 수 있다. 상기 화소 칼라 필터들은 각각 상기 메인 화소들 및 상기 기준 화소들의 상부에 배치될 수 있다.
또 다른 실시예들에서, 상기 주변회로 영역 내의 상기 하부 평탄층은 주변 칼라 필터로 덮여질 수 있다. 상기 주변 칼라 필터는 청색 필터일 수 있다.
또 다른 실시예들에서, 상기 화소 칼라 필터들을 갖는 기판 상에 상부 평탄층이 제공될 수 있고, 상기 상부 평탄층 상에 복수개의 마이크로 렌즈들이 제공될 수 있다. 상기 마이크로 렌즈들은 각각 상기 화소 칼라 필터들의 상부에 배치될 수 있다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴을 갖는 기판의 전면 상에 상기 상부 패시베이션막 패턴보다 얇은 추가 패시베이션막(additional passivation layer)이 제공될 수 있다. 상기 추가 패시베이션막은 상기 상부 패시베이션막 패턴과 동일한 물질막일 수 있다. 상기 추가 패시베이션막이 실리콘 질화막인 경우에, 상기 추가 패시베이션막은 400Å 또는 그 보다 작은 두께를 가질 수 있다.
또 다른 실시예들에서, 상기 추가 패시베이션막 상에 평탄층이 제공될 수 있고, 상기 평탄층 상에 복수개의 마이크로 렌즈들이 제공될 수 있다. 상기 마이크로 렌즈들은 각각 상기 메인 화소들 및 상기 기준 화소들중 적어도 상기 메인 화소들의 상부에 배치될 수 있다.
본 발명의 또 다른 양태에 따르면, 이미지 센서를 제조하는 방법들이 제공된다. 상기 방법들은 화소 어레이 영역 및 상기 화소 어레이 영역을 둘러싸는 주변회로 영역을 갖는 집적회로 기판을 준비하는 것을 포함한다. 상기 화소 어레이 영역 내의 상기 집적회로 기판에 복수개의 화소들을 형성한다. 상기 복수개의 화소들을 갖는 기판 상에 층간절연막을 형성한다. 상기 주변회로 영역 내의 상기 층간절연막을 덮고 상기 화소 어레이 영역 내의 상기 층간절연막을 노출시키는 상부 패시베이션막 패턴을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 상부 패시베이션막 패턴을 형성하기 전 에 상기 층간절연막 상에 하부 패시베이션막을 형성할 수 있다. 상기 하부 패시베이션막은 실리콘 산화막으로 형성할 수 있다.
다른 실시예들에서, 상기 상부 패시베이션막 패턴은 실리콘 질화막으로 형성할 수 있다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴을 갖는 기판 상에 하부 평탄층(lower planarized layer)을 형성할 수 있고, 상기 하부 평탄층 상에 복수개의 칼라 필터들을 형성할 수 있다. 상기 칼라 필터들은 각각 상기 화소들의 상부에 형성될 수 있다. 상기 하부 평탄층은 수지막(resin layer)으로 형성할 수 있다.
또 다른 실시예들에서, 상기 칼라 필터들을 갖는 기판 상에 상부 평탄층을 형성할 수 있고, 상기 상부 평탄층 상에 복수개의 마이크로 렌즈들을 형성할 수 있다. 상기 마이크로 렌즈들은 각각 상기 칼라 필터들의 상부에 형성될 수 있다. 상기 상부 평탄층은 수지막(resin layer)으로 형성할 수 있다.
또 다른 실시예들에서, 상기 상부 패시베이션막 패턴을 갖는 기판 상에 상기 상부 패시베이션막 패턴보다 얇은 추가 패시베이션막(additional passivation layer)을 형성할 수 있다. 상기 추가 패시베이션막은 상기 상부 패시베이션막 패턴과 동일한 물질막으로 형성할 수 있다. 상기 추가 패시베이션막이 실리콘 질화막인 경우에, 상기 추가 패시베이션막은 400Å 또는 그 보다 작은 두께로 형성할 수 있다.
또 다른 실시예들에서, 상기 추가 패시베이션막 상에 평탄층을 형성할 수 있고, 상기 평탄층 상에 복수개의 마이크로 렌즈들을 형성할 수 있다. 상기 마이크로 렌즈들은 각각 상기 화소들의 상부에 형성될 수 있다. 상기 평탄층은 수지막(resin layer)으로 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 실시예들에 따른 이미지 센서들에 채택되는 예시적인 단위 화소(exemplary unit pixel; PX)의 등가회로도이다.
도 2를 참조하면, 상기 단위 화소(PX)는 P형 불순물 영역 및 N형 불순물 영역을 갖는 포토 다이오드(PD)를 구비한다. 이에 더하여, 상기 단위 화소(PX)는 상기 포토 다이오드(PD)에 직렬 연결된 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함한다. 상기 전송 트랜지스터(TX) 및 상기 리셋 트랜지스터(RX) 사이의 제1 노드(N1)는 상기 드라이브 트랜지스터(DX)의 게이트 전극에 접속된다. 또한, 상기 리셋 트랜지스터(RX) 및 상기 드라이브 트랜지스터(DX) 사이의 제2 노드(N2)는 전원(power source; VDD)에 접속된다. 상기 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)는 모두 NMOS 트랜지스터들일 수 있다. 이 경우에, 상기 포토 다이오드(PD)의 상기 N형 불순물 영역은 상기 전송 트랜지스터(TX)의 소오스 영역에 해당한다.
상기 전송 트랜지스터(TX)의 게이트 전극은 전송 라인(transfer line; TL)에 전기적으로 접속되고, 상기 선택 트랜지스터(SX)의 게이트 전극은 워드라인(WL)에 전기적으로 접속된다. 또한, 상기 리셋 트랜지스터(RX)의 게이트 전극은 리셋 라인(RL)에 전기적으로 접속된다. 상기 전송 라인(TL), 워드라인(WL) 및 리셋 라인(RL)은 상기 단위 화소(PX)를 구동시키기 위한 제어 라인들의 역할을 한다.
도 2에 보여진 단위 화소(PX)를 구동시키는 방법들은 당업자에게 널리 알려져 있으므로 상기 방법들에 대한 설명은 생략하기로 한다.
도 3은 본 발명의 실시예들에 따른 이미지 센서들의 개략적인 블락 다이어그램이다.
도 3을 참조하면, 본 발명에 따른 이미지 센서들(IS)은 메인 화소 어레이 영역(A1)을 포함한다. 상기 메인 화소 어레이 영역(A1)은 행들(rows) 및 열들(columns)을 따라 2차원적으로 배열된 복수개의 메인 화소들을 구비한다. 상기 메인 화소 어레이 영역(A1)은 광차단 영역(B)에 의해 둘러싸여질 수 있다. 상기 광차단 영역(B)은 복수개의 기준 화소들로 구성될 수 있다. 상기 메인 화소 어레이 영역(A1) 및 상기 광차단 영역(B) 사이에 더미 화소 어레이 영역(A2)이 개재될 수 있다. 상기 메인 화소 어레이 영역(A1), 더미 화소 어레이 영역(A2) 및 광차단 영역(B)은 화소 어레이 영역(A)을 구성한다.
상기 화소 어레이 영역(A)은 주변회로 영역(C)에 의해 둘러싸여질 수 있다. 상기 주변회로 영역(C)은 행 드라이버(row driver; C1), 열 드라이버(column driver; E), 및 로직/아나로그 회로(C2)를 포함할 수 있다. 상기 행 드라이버(C1)는 상기 메인 화소 어레이 영역(A1)의 양 옆에 배치될 수 있다. 상기 행 드라이버(C1)는 상기 메인 화소들의 제어라인들(도 2의 RL, TL 및 WL)에 적절한 전기적인 신호를 인가하여 원하는 메인 화소들을 선택적으로 구동시킨다. 더 나아가서, 상기 이미지 센서들(IS)의 가장자리에 패드 영역(D)이 배치될 수 있다.
도 4는 본 발명의 실시예들에 따른 이미지 센서들을 설명하기 위하여 도 3의 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
도 3 및 도 4를 참조하면, 집적회로 기판(51)의 소정영역에 소자분리막(53)이 제공된다. 상기 집적회로 기판(51)은 화소 어레이 영역(A), 상기 화소 어레이 영역(A)을 둘러싸는 주변회로 영역(C) 및 상기 주변회로 영역(C)을 둘러싸는 패드 영역(D)을 구비할 수 있다. 상기 소자분리막(53)은 상기 화소 어레이 영역(A) 및 상기 주변회로 영역(C) 내에 각각 화소 활성영역들 및 주변 활성영역들을 한정한다. 구체적으로, 상기 화소 어레이 영역(A)은 메인 화소 어레이 영역(A1) 및 상기 메인 화소 어레이 영역(A1)을 둘러싸는 광차단 영역(B)을 포함할 수 있고, 상기 소자분리막(53)은 상기 메인 화소 어레이 영역(A1) 및 광차단 영역(B) 내에 각각 복수개의 메인 화소 활성영역들(53a) 및 복수개의 기준 화소 활성영역들(53b)을 한정한다. 더 나아가서, 상기 화소 어레이 영역(A)은 상기 메인 화소 어레이 영역(A1) 및 상기 광차단 영역(B) 사이에 개재된 더미 화소 어레이 영역(A2)을 포함할 수 있 다. 이 경우에, 상기 소자분리막(53)은 상기 더미 화소 어레이 영역(A2) 내에 더미 화소 활성영역들(53c)을 한정한다.
상기 메인 화소 활성영역들(53a), 상기 기준 화소 활성영역들(53b) 및 상기 더미 화소 활성영역들(53c)에 각각 메인 화소들, 기준 화소들 및 더미 화소들이 제공된다. 상기 화소들의 각각은 도 2에 보여진 등가회로도를 갖는 단위 화소에 해당할 수 있다. 예를 들어, 상기 메인 화소들은 메인 포토 다이오드들(60a)을 포함하고, 상기 기준 화소들은 기준 포토 다이오드들(60b)을 포함한다. 또한, 상기 더미 화소들은 더미 포토 다이오드들(60c)을 포함한다. 상기 포토 다이오드들(60a, 60b, 60c)의 각각은 깊은 불순물 영역(55) 및 상기 깊은 불순물 영역(55)에 의해 둘러싸여진 얕은 불순물 영역(59)을 포함한다. 상기 깊은 불순물 영역(55) 및 상기 얕은 불순물 영역(59)은 각각 N형 및 P형일 수 있다.
상기 화소들을 갖는 기판 상에 층간절연막(72)이 제공된다. 상기 층간절연막(72)은 차례로 적층된 제1 내지 제3 층간절연막들(63, 67, 71)을 포함할 수 있다. 상기 층간절연막(72)은 평평한 상부면(flat top surface)을 갖는 것이 바람직하다. 다시 말해서, 상기 제1 내지 제3 층간절연막들(63, 67, 71)중 적어도 상기 제3 층간절연막(71)은 평탄화된 상부면(planarized top surface)을 갖는 것이 바람직하다. 상기 제1 및 제2 층간절연막들(63, 67) 사이에 제1 및 제2 하부 배선들(65a, 65b)이 배치될 수 있다. 상기 제1 하부배선들(65a)은 상기 화소 어레이 영역(A) 내에 배치되고, 상기 제2 하부배선들(65b)은 상기 주변회로 영역(C) 내에 배치된다. 상기 제1 하부배선들(65a)은 상기 화소들 내의 트랜지스터들을 서로 연결시키는 국 부배선들일 수 있다. 예를 들면, 상기 제1 하부배선들(65a)은 상기 화소들 내의 드라이브 트랜지스터들(도 2의 DX)의 게이트 전극들을 제1 노드들(도 2의 N1)에 전기적으로 연결시키는 국부 배선들일 수 있다.
더 나아가서, 상기 제2 층간절연막(67) 및 제3 층간절연막(71) 사이에 제1 및 제2 상부 배선들(69a, 69b)을 포함할 수 있다. 상기 제1 상부 배선들(69a)은 상기 화소 어레이 영역(A) 내에 배치되고, 상기 제2 상부 배선들(69b)은 상기 주변회로 영역(C) 내에 배치된다. 상기 제1 상부배선들(69a)은 상기 화소들의 트랜지스터들의 게이트 전극들에 전기적으로 연결된 제어라인들(도 2의 RL, TL, WL)일 수 있다. 상기 제1 하부배선들(65a) 및 상기 제1 상부배선들(69a)은 상기 포토 다이오드들(60a, 60b, 60c) 상에 조사되는 빛을 차단하지 않도록 배치된다.
상기 주변회로 영역(C) 내의 상기 층간절연막(72)은 상부 패시베이션막 패턴(77a)으로 덮여진다. 상기 상부 패시베이션막 패턴(77a)은 연장되어 상기 광차단 영역(B) 및 상기 패드 영역(D)을 덮을 수 있다. 상기 상부 패시베이션막 패턴(77a)은 실리콘 질화막과 같은 습기 차단막(moisture blocking layer)일 수 있다.
본 발명의 다른 실시예들에서, 상기 광차단 영역(B) 내의 상기 상부 패시베이션막 패턴(77a) 및 상기 층간절연막(72) 사이에 광차단막(73a)이 개재될 수 있다. 상기 광차단막(73a)은 상기 알루미늄막과 같은 금속막일 수 있다. 이 경우에, 상기 광차단 영역(B) 상에 외부 빛(external light)이 조사될지라도, 상기 광차단막(73a)은 상기 외부 빛이 상기 기준 포토 다이오드들(60b) 상에 조사되는 것을 차단한다. 이에 따라, 상기 메인 화소 어레이 영역(A1) 상에 특정 물체로부터 반사된 빛이 조사될지라도, 상기 기준 포토 다이오드들(60b) 내에는 어떠한 전하들도 생성되지 않는다. 결과적으로, 상기 기준 포토 다이오드들(60b)을 갖는 기준 화소들은 상기 메인 화소들 상에 입사되는 빛을 전기적인 신호로 변환시키는 과정에서 기준 신호를 제공한다. 상기 기준 신호는 정확성을 기하기 위하여 상기 기준 화소들로부터 출력되는 전기적인 신호들의 평균값인 것이 바람직하다.
이에 더하여, 주변회로 영역(C) 내의 상기 상부 패시베이션막 패턴(77a) 및 상기 층간절연막(72) 사이에 전력 공급선들(power supply lines; 73b)이 배치될 수 있다. 상기 전력 공급선들(73b)은 전원 라인들(power source lines) 및/또는 접지 라인들(ground lines)일 수 있다. 또한, 상기 패드 영역(D) 내의 상기 상부 패시베이션막 패턴(77a) 및 상기 층간절연막(72) 사이에 패드들(73c)이 배치될 수 있다. 이 경우에, 상기 상부 패시베이션막 패턴(77a)은 상기 패드들(73c)을 노출시키는 패드 창들(pad windows; 77p)을 구비할 수 있다. 상기 전력 공급선들(73b) 및 상기 패드들(73c)은 상기 광차단막(73a)과 동일한 금속막일 수 있다.
상기 상부 패시베이션막 패턴(77a)의 하부에 하부 패시베이션막(75)이 제공될 수 있다. 상기 하부 패시베이션막(75)은 상기 패드들(73c), 상기 전력 공급선들(73b) 및 상기 광차단막(73a)을 덮도록 제공된다. 이 경우에, 상기 패드창들(77p)은 상기 하부 패시베이션막(75)을 관통하여 상기 패드들(73c)을 노출시킨다. 상기 하부 패시베이션막(75)은 상기 상부 패시베이션막 패턴(77a)의 물리적인 스트레스를 완화시키는 절연막일 수 있다. 예를 들면, 상기 하부 패시베이션막(75)은 실리콘 산화막일 수 있다. 상기 하부 패시베이션막(75)은 연장되어 상기 메인 화소 어 레이 영역(A1) 및 상기 더미 화소 어레이 영역(A2) 내의 상기 층간절연막(72)을 덮을 수 있다.
상기 상부 패시베이션막 패턴(77a)을 갖는 기판은 하부 평탄층(lower planarized layer; 79)으로 덮여질 수 있다. 상기 하부 평탄층(79)은 수지막(resin layer), 예컨대 폴리이미드막일 수 있다. 상기 화소 어레이 영역(A) 내의 상기 하부 평탄층(79) 상에 복수개의 화소 칼라 필터들이 배치될 수 있다. 상기 화소 칼라 필터들은 2차원적으로 배열된 적색 필터들(81R), 녹색 필터들(81G) 및 청색 필터들(81B)을 포함할 수 있다. 상기 화소 칼라 필터들(81R, 81G, 81B)은 각각 상기 화소들 상에 위치한다. 구체적으로, 상기 화소 칼라 필터들(81G, 81G, 81B)은 각각 적어도 상기 메인 화소들 상에 위치한다. 예를 들면, 상기 화소 칼라 필터들(81R, 81G, 81B)은 도시된 바와 같이 상기 더미 화소 어레이 영역(A2) 내에 배치되지 않을 수 있다.
또 다른 실시예들에서, 상기 주변회로 영역(C) 내의 상기 하부 평탄층(79)은 주변 칼라 필터(81B')로 덮여질 수 있다. 상기 주변 칼라 필터(81B')는 상기 청색 필터(81B)와 동일한 칼라 필터일 수 있다. 상기 청색 필터(81B)는 상기 적색 필터(81R) 및 녹색 필터(81G)에 비하여 낮은 광투과율을 갖는다. 다시 말해서, 상기 청색 필터(81B)는 상기 적색 필터(81R) 및 녹색 필터(81G)에 비하여 높은 광흡수율을 갖는다. 따라서, 상기 주변회로 영역(C) 내의 상기 하부 평탄층(79)이 상기 주변 칼라 필터(81B')로 완전히 덮여지는 경우에, 상기 주변회로 영역(C) 내의 집적회로들이 외부의 빛에 의해 오동작되는 것을 방지할 수 있다.
상기 칼라 필터들(81R, 81G, 81B, 81B')을 갖는 기판 상에 상부 평탄층(83)이 제공될 수 있다. 상기 상부 평탄층(83) 역시 상기 하부 평탄층(79)과 동일한 물질막일 수 있다. 상기 하부 평탄층(79) 및 상기 상부 평탄층(83)이 수지막과 같은 물질막인 경우에, 상기 평탄층들(79, 83)은 상기 상부 패시베이션막 패턴(77a)처럼 습기 차단막으로서의 역할을 할 수 있다. 따라서, 상기 메인 화소 어레이 영역(A1)의 전면 상에 상기 상부 패시베이션막 패턴(77a)이 제공되지 않을지라도, 외부의 습기가 상기 메인 화소 어레이 영역(A1) 내의 상기 메인 화소들 및 상기 배선들(115a, 119a)로 침투하는 것을 방지할 수 있다.
상기 상부 평탄층(83) 및 상기 하부 평탄층(79)은 상기 패드들(73c)을 노출시키는 개구부들(83p)을 갖는다. 상기 화소 어레이 영역(A) 내의 상기 상부 평탄층(83) 상에 복수개의 마이크로 렌즈들(85), 즉 집광 렌즈들이 배치될 수 있다. 상기 마이크로 렌즈들(85)은 각각 적어도 상기 메인 포토 다이오드들(60a) 상에 배치될 수 있다. 예를 들면, 상기 마이크로 렌즈들(85)은 각각 도 4에 도시된 바와 같이 상기 메인 포토 다이오드들(60a) 및 상기 기준 포토 다이오드들(60b) 상에 배치될 수 있다. 따라서, 상기 마이크로 렌즈들(85)을 통과하는 빛들은 상기 메인 포토 다이오드들(60a) 상에 집광되어 상기 메인 포토 다이오드들(60a) 내에 생성되는 전하들의 양을 극대화시킬 수 있다. 결과적으로, 상기 마이크로 렌즈들(85)은 이미지 센서들의 광감도(photo sensitivity), 예컨대 해상도(resolution)를 향상시킬 수 있다.
상술한 실시예들에 따르면, 상기 상부 패시베이션막 패턴(77a)이 상기 메인 화소 어레이 영역(A1)의 전면을 노출시킨다. 따라서, 상기 메인 포토 다이오드들 (60a)의 수광면적(light receiving area)이 극대화되어 상기 메인 화소들의 광감도를 향상시킨다.
도 5는 본 발명의 다른 실시예들에 따른 이미지 센서들을 설명하기 위하여 도 3의 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
도 3 및 도 5를 참조하면, 본 실시예들에 따른 이미지 센서들은 도 4를 참조하여 설명된 것과 동일한 집적회로 기판(51), 소자분리막(53), 화소 활성영역들(53a, 53b, 53c) 및 포토 다이오드들(60a, 60b, 60c)을 구비한다. 즉, 상기 집적회로 기판(101)은 화소 어레이 영역(A), 주변회로 영역(C) 및 패드 영역(D)을 구비할 수 있고, 상기 화소 어레이 영역(A)은 메인 화소 어레이 영역(A1), 더미 화소 어레이 영역(A2) 및 광차단 영역(B)을 구비할 수 있다. 또한, 상기 포토 다이오드들(60a, 60b, 60c)을 갖는 기판 상에 도 4에 도시된 것과 동일한 층간절연막(72), 배선들(65a, 65b, 69a, 69b) 및 상부 패시베이션막 패턴(77a)이 제공된다.
이에 더하여, 상기 광차단 영역(B), 상기 주변회로 영역(C) 및 상기 패드 영역(D) 내에 각각 도 4에 도시된 것과 동일한 광차단막(73a), 전력 공급선들(73b) 및 패드들(73c)이 제공될 수 있고, 상기 상부 패시베이션막 패턴(77a)의 하부에 하부 패시베이션막(75)이 제공될 수 있다.
상기 상부 패시베이션막 패턴(77a)을 갖는 기판의 전면 상에 추가 패시베이션막(additional passivation layer; 129)이 제공된다. 상기 추가 패시베이션막(129)은 상기 상부 패시베이션막 패턴(77a)과 동일한 물질막일 수 있다. 이 경우 에, 상기 추가 패시베이션막(129)은 상기 상부 패시베이션막 패턴(77a)보다 얇은 두께를 가질 수 있다. 구체적으로, 상기 추가 패시베이션막(129)은 상기 메인 화소 어레이 영역(A1) 내의 상기 메인 포토 다이오드들(60a) 상에 입사광이 조사될 때 상기 메인 포토 다이오드들(60a)이 상기 입사광을 감지하기에 충분한 광투과율을 갖도록 얇은 두께를 가져야 한다. 예를 들면, 상기 추가 패시베이션막(129)은 400Å 또는 그 보다 작은 두께를 갖는 실리콘 질화막일 수 있다. 이 경우에, 상기 추가 패시베이션막(129)은 흑백 이미지(black and white image)를 생성시키기에 충분한 광투과율을 보일 수 있다. 즉, 본 실시예들은 흑백 이미지 센서들에 적합할 수 있다. 상기 패시베이션막들(75, 77a, 129)은 상기 패드들(73c)을 노출시키는 패드 창들(129p)을 구비할 수 있다.
상기 추가 패시베이션막(129)을 갖는 기판은 평탄층(planarized layer; 131)으로 덮여질 수 있다. 상기 평탄층(131)은 수지막(resin layer), 예컨대 폴리이미드막일 수 있다. 상기 평탄층(131)은 상기 패드들(73c)을 노출시키는 개구부들(131p)을 구비한다. 상기 화소 어레이 영역(A) 내의 상기 평탄층(131) 상에 복수개의 마이크로 렌즈들(135), 즉 집광 렌즈들(light concentrating lenses)이 배치될 수 있다. 상기 마이크로 렌즈들(135)은 각각 적어도 상기 메인 포토 다이오드들(60a) 상에 배치될 수 있다. 예를 들면, 상기 마이크로 렌즈들(135)은 각각 도 5에 도시된 바와 같이 상기 메인 포토 다이오드들(60a) 및 상기 기준 포토 다이오드들(60b) 상에 배치될 수 있다. 이 경우에, 상기 마이크로 렌즈들(135)을 통과하는 빛들은 상기 메인 포토 다이오드들(60a) 상에 집광되어 상기 메인 포토 다이오드들 (60a) 내에 생성되는 전하들의 양을 극대화시킬 수 있다. 결과적으로, 상기 마이크로 렌즈들(135)은 이미지 센서들, 특히 흑백 이미지 센서들의 광감도(photo sensitivity)를 향상시킬 수 있다.
상술한 실시예들에 따르면, 상기 상부 패시베이션막 패턴(77a)은 상기 메인 화소 어레이 영역(A1)의 전면을 노출시키고, 상기 메인 화소 어레이 영역(A1)은 상기 상부 패시베이션막 패턴(77a)보다 얇은 상기 추가 패시베이션막(129)으로 덮여진다. 따라서, 본 실시예들에 따른 이미지 센서들이 흑백 이미지 센서들로 사용되는 경우에, 상기 메인 포토 다이오드들(60a)의 수광면적(light receiving area)의 감소 없이 상기 이미지 센서들의 광감도 및 신뢰성을 극대화시킬 수 있다.
도 6 내지 도 8은 도 4에 보여진 이미지 센서의 제조방법들을 설명하기 위하여 도 3의 Ⅰ-Ⅰ'에 따라 취해진 단면도들이다. 도면들에 있어서, 참조부호들 "A", "C" 및 "D"는 각각 화소 어레이 영역, 주변회로 영역 및 패드 영역을 나타내고, 참조부호들 "A1", "A2" 및 "B"는 각각 상기 화소 어레이 영역(A)을 구성하는 메인 화소 어레이 영역, 더미 화소 어레이 영역 및 광차단 영역을 나타낸다.
도 6을 참조하면, 집적회로 기판(51)의 소정영역에 소자분리막(53)을 형성하여 상기 화소 어레이 영역(A) 내에 복수개의 화소 활성영역들을 한정한다. 상기 화소 어레이 영역(A)이 메인 화소 어레이 영역(A1), 더미 화소 어레이 영역(A2) 및 광차단 영역(B)을 갖는 경우에, 상기 메인 화소 어레이 영역(A1), 더미 화소 어레이 영역(A2) 및 광차단 영역(B) 내에 각각 메인 화소 활성영역들(53a), 더미 화소 활성영역들(53c) 및 기준 화소 활성영역들(53b)이 한정될 수 있다. 상기 메인 화소 활성영역들(53a), 기준 화소 활성영역들(53b) 및 더미 화소 활성영역들(53c)에 각각 메인 화소들, 기준 화소들 및 더미 화소들을 형성한다. 상기 화소들의 각각은 도 2에 보여진 등가회로도를 갖도록 형성될 수 있다.
구체적으로, 상기 메인 화소들의 각각은 메인 포토 다이오드(60a) 및 플로팅 확산영역(61; 도 2의 N1에 해당)과 아울러서 상기 메인 포토 다이오드(60a) 및 상기 플로팅 확산영역(61) 사이의 채널 영역 상부에 배치된 전송 게이트 전극(57)을 구비하도록 형성된다. 이와 마찬가지로, 상기 기준 화소들의 각각은 기준 포토 다이오드(60b) 및 플로팅 확산영역(61)과 아울러서 상기 기준 포토 다이오드(60b) 및 상기 플로팅 확산영역(61) 사이의 채널 영역 상부에 배치된 전송 게이트 전극(57)을 구비하도록 형성된다. 또한, 상기 더미 화소들의 각각은 더미 포토 다이오드(60c) 및 플로팅 확산영역(61)과 아울러서 상기 더미 포토 다이오드(60c) 및 상기 플로팅 확산영역(61) 사이의 채널 영역 상부에 배치된 전송 게이트 전극(57)을 구비하도록 형성된다. 상기 포토 다이오드들(60a, 60b, 60c)의 각각은 깊은 불순물 영역(55) 및 상기 깊은 불순물 영역(55)에 의해 둘러싸여진 얕은 불순물 영역(59)을 갖도록 형성된다.
상기 화소들을 갖는 기판 상에 제1 층간절연막(63)을 형성하고, 상기 제1 층간절연막(63) 상에 제1 하부배선들(65a) 및 제2 하부배선들(65b)을 형성한다. 상기 제1 하부배선들(65a) 및 상기 제2 하부배선들(65b)은 각각 상기 화소 어레이 영역(A) 및 주변회로 영역(C) 내에 형성된다. 상기 제1 하부 배선들(65a)의 각각은 상기 각 화소들의 플로팅 확산영역(61) 및 드라이브 게이트 전극(도시하지 않음)을 서로 전기적으로 연결시키는 국부배선일 수 있다.
도 7을 참조하면, 상기 제1 및 제2 하부 배선들(65a, 65b)을 갖는 기판 상에 제2 층간절연막(67)을 형성하고, 상기 제2 층간절연막(67) 상에 제1 상부 배선들(69a) 및 제2 상부 배선들(69b)을 형성한다. 상기 제1 상부배선들(69a) 및 제2 상부배선들(69b)은 각각 상기 화소 어레이 영역(A) 및 주변회로 영역(C) 내에 형성된다. 상기 제1 상부배선들(69a)은 상기 화소들의 제어라인들(도 2의 RL, TL WL)에 해당할 수 있다. 상기 제1 하부배선들(65a) 및 상기 제1 상부배선들(69a)은 상기 화소들, 특히 상기 메인 포토 다이오드들(60a)과 중첩하지 않도록 형성된다. 이는, 상기 메인 포토 다이오드들(60a)의 수광면적을 극대화시키기 위함이다.
상기 제1 및 제2 상부배선들(69a, 69b)을 갖는 기판 상에 제3 층간절연막(71)을 형성한다. 상기 제1 내지 제3 층간절연막들(63, 67, 71)은 층간절연막(72)을 구성한다. 상기 층간절연막(72)은 평평한 상부면을 갖도록 형성되는 것이 바람직하다. 즉, 상기 제1 내지 제3 층간절연막들(63, 67, 71)중 적어도 상기 제3 층간절연막은 평탄화된 상부면을 갖도록 형성되는 것이 바람직하다.
상기 층간절연막(72) 상에 도전막을 형성한다. 상기 도전막은 알루미늄막과 같은 금속막으로 형성할 수 있다. 도전막을 패터닝하여 상기 주변회로 영역(C) 및 상기 패드 영역(D) 내에 각각 전력 공급선들(power supply lines; 73b) 및 패드들(73c)을 형성한다. 상기 전력 공급선들(73b)은 전원 라인들(power source lines) 및/또는 접지 라인들(ground lines)일 수 있다. 상기 전력 공급선들(73b) 및 패드들(73c)을 형성하는 동안 상기 광차단 영역(B)을 덮는 광차단막(73a)이 형성될 수 있다.
상기 전력 공급선들(73b) 및 패드들(73c)을 갖는 기판 상에 패시베이션막(78)을 형성한다. 상기 패시베이션막(78)은 하부 패시베이션막(75) 및 상부 패시베이션막(77)을 차례로 적층시키어 형성할 수 있다. 상기 하부 패시베이션막(75)은 실리콘 산화막으로 형성할 수 있고, 상기 상부 패시베이션막(77)은 실리콘 질화막으로 형성할 수 있다. 상기 상부 패시베이션막(77)은 통상적으로 수천 Å의 두께로 형성한다.
도 8을 참조하면, 상기 상부 패시베이션막(77)을 패터닝하여 상기 적어도 상기 메인 화소 어레이 영역(A1)을 노출시키는 상부 패시베이션막 패턴(77a)을 형성한다. 예를 들면, 상기 상부 패시베이션막 패턴(77a)은 상기 메인 화소 어레이 영역(A1) 및 상기 더미 화소 어레이 영역(A2)을 노출시키도록 형성될 수 있다. 이어서, 상기 상부 패시베이션막 패턴(77a) 및 상기 하부 패시베이션막(75)을 연속적으로 패터닝하여 상기 패드들(73c)을 노출시키는 패드 창들(77p)을 형성할 수 있다. 상기 패드 창들(77a)을 갖는 기판 상에 하부 평탄층(79)을 형성한다. 상기 하부 평탄층(79)은 폴리이미드막과 같은 수지막(resin layer)으로 형성할 수 있다.
상기 하부 평탄층(79) 상에 통상의 방법을 사용하여 복수개의 화소 칼라 필터들을 형성한다. 상기 화소 칼라 필터들은 2차원적으로 배열된 적색 필터들(81R), 녹색 필터들(81G) 및 청색 필터들(81B)을 포함할 수 있다. 상기 화소 칼라 필터들은 각각 적어도 상기 메인 화소들의 상부에 형성될 수 있다. 예를 들면, 상기 화소 칼라 필터들은 각각 상기 메인 화소들 및 상기 기준 화소들의 상부에 형성될 수 있 다. 이에 더하여, 상기 화소 칼라 필터들을 형성하는 동안, 상기 주변회로 영역(C)을 덮는 주변 칼라 필터(81B')가 형성될 수 있다.
상기 주변 칼라 필터(81B')는 상기 청색 필터(81B)와 동일한 물질막으로 형성될 수 있다. 즉, 상기 주변 칼라 필터(81B')는 상기 청색 칼라 필터(81B)와 동시에 형성될 수 있다. 상기 청색 필터(81B)는 상기 적색 필터(81R) 및 녹색 필터(81G)에 비하여 낮은 광투과율을 갖는다. 다시 말해서, 상기 청색 필터(81B)는 상기 적색 필터(81R) 및 녹색 필터(81G)에 비하여 높은 광흡수율을 갖는다. 따라서, 상기 주변회로 영역(C) 내에 상기 주변 칼라 필터(81B')가 형성되는 경우에, 상기 주변회로 영역(C) 내의 집적회로들이 외부의 빛에 의해 오동작되는 것을 방지할 수 있다.
상기 칼라 필터들(81R, 81G, 81B, 81B')을 갖는 기판 상에 상부 평탄층(83)을 형성한다. 상기 상부 평탄층(83) 역시 폴리이미드막과 같은 수지막으로 형성할 수 있다. 상기 상부 평탄층(83) 및 상기 하부 평탄층(79)을 패터닝하여 상기 패드들(73c)을 노출시키는 개구부들(83p)을 형성한다. 상기 상부 평탄층(83) 상에 복수개의 마이크로 렌즈들(85), 즉 집광 렌즈들을 형성한다. 상기 마이크로 렌즈들(85)은 각각 적어도 상기 메인 포토 다이오드들(60a)의 상부에 형성될 수 있다. 예를 들면, 상기 마이크로 렌즈들(85)은 각각 상기 화소 칼라 필터들(81R, 81G, 81B)의 상부에 형성될 수 있다.
도 9는 도 5에 보여진 이미지 센서를 제조하는 방법들을 설명하기 위하여 도 3의 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
도 9를 참조하면, 도 6 내지 도 8을 참조하여 설명된 실시예들과 동일한 방법들을 사용하여 집적회로 기판(51) 상에 화소들, 층간절연막(72) 및 상부 패시베이션막 패턴(77a)을 형성한다. 상기 상부 패시베이션막 패턴(77a)을 갖는 기판의 전면 상에 추가 패시베이션막(129)을 형성한다. 상기 추가 패시베이션막(129)은 상기 상부 패시베이션막 패턴(77a)과 동일한 물질막으로 형성할 수 있다. 즉, 상기 추가 패시베이션막(129)은 실리콘 질화막으로 형성할 수 있다. 이 경우에, 상기 추가 패시베이션막(129)은 상기 상부 패시베이션막 패턴(77a)보다 얇은 두께로 형성하는 것이 바람직하다.
상기 추가 패시베이션막(129)의 두께가 증가하면, 상기 메인 포토 다이오드들(60a)의 광감도(photo sensitivity)가 저하된다. 이와 반대로, 상기 추가 패시베이션막(129)의 두께가 감소하면, 상기 메인 화소 어레이 영역(A1) 내로 외부의 수분(external moisture)이 침투하여 이미지 센서의 신뢰성을 저하시킬 수 있다. 따라서, 상기 추가 패시베이션막(129)은 적절한 광투과율을 보일 수 있는 두께로 형성하는 것이 바람직하다. 예를 들면, 상기 추가 패시베이션막(129)을 50Å 내지 400Å의 얇은 두께를 갖는 실리콘 질화막으로 형성하는 경우에, 상기 추가 패시베이션막(129)은 상기 메인 포토 다이오드들(60a)이 적어도 흑백 이미지를 생성시키기에 충분한 광투과율을 보인다. 결과적으로, 본 실시예들은 흑백 이미지 센서들의 제조에 적합한 방법들을 제공할 수 있다.
상기 추가 패시베이션막(129), 상기 상부 패시베이션막 패턴(77a) 및 상기 하부 패시베이션막(75)을 패터닝하여 상기 패드들(73c)을 노출시키는 패드 창들 (129p)을 형성한다. 상기 패드 창들(129p)을 갖는 기판 상에 평탄층(131)을 형성한다. 상기 평탄층(131)은 폴리이미드막과 같은 수지막으로 형성할 수 있다. 상기 평탄층(131) 상에 복수개의 마이크로 렌즈들(135), 즉 집광 렌즈들을 추가로 형성할 수 있다. 상기 마이크로 렌즈들(135) 역시 상기 도 8에 보여진 마이크로 렌즈들(85)처럼 적어도 상기 메인 포토 다이오드들(60a)의 상부에 형성될 수 있다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 평평한 층간절연막 상에 적어도 메인 화소 어레이 영역의 전 부분(total portion)을 노출시키는 상부 패시베이션막 패턴이 제공된다. 이에 따라, 상기 메인 화소 어레이 영역 내에 형성된 메인 포토 다이오드들의 수광면적을 극대화시키어 이미지 센서의 광감도를 향상시킬 수 있다.

Claims (39)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 메인 화소 어레이 영역(main pixel array region), 상기 메인 화소 어레이 영역을 둘러싸는 광차단 영역(optical blocking region) 및 상기 광차단 영역을 둘러싸는 주변회로 영역을 갖는 집적회로 기판;
    상기 메인 화소 어레이 영역 내의 상기 집적회로 기판에 형성되되, 그들의 각각은 메인 포토 다이오드 및 이에 직렬 접속된 전송 트랜지스터를 구비하는 복수개의 메인 화소들;
    상기 광차단 영역 내의 상기 집적회로 기판에 형성된 복수개의 기준 화소들(reference pixels);
    상기 메인 화소들 및 상기 기준 화소들을 갖는 기판 상에 형성되고 평평한 상부면을 갖는 층간절연막;
    상기 광차단 영역 내의 상기 층간절연막을 덮고 상기 메인 화소 어레이 영역 내의 상기 층간절연막을 노출시키는 광차단막(optical blocking layer); 및
    상기 광차단막을 갖는 기판 상에 형성되되, 상기 광차단 영역 및 상기 주변회로 영역을 덮고 상기 메인 화소 어레이 영역을 노출시키는 상부 패시베이션막 패턴을 포함하는 이미지 센서.
  16. 제 15 항에 있어서,
    상기 메인 화소 어레이 영역 및 상기 광차단 영역 사이에 개재된 더미 화소 어레이 영역을 더 포함하는 것을 특징으로 하는 이미지 센서.
  17. 제 15 항에 있어서,
    상기 광차단막은 금속막인 것을 특징으로 하는 이미지 센서.
  18. 제 15 항에 있어서,
    상기 상부 패시베이션막 패턴은 실리콘 질화막인 것을 특징으로 하는 이미지 센서.
  19. 제 15 항에 있어서,
    상기 광차단막 및 상기 상부 패시베이션막 패턴 사이에 개재된 하부 패시베 이션막을 더 포함하되, 상기 하부 패시베이션막은 연장되어 상기 광차단막을 갖는 기판의 전면을 덮는 것을 특징으로 하는 이미지 센서.
  20. 제 15 항에 있어서,
    상기 상부 패시베이션막 패턴을 갖는 기판을 덮는 하부 평탄층; 및
    상기 하부 평탄층 상에 형성되되, 상기 메인 화소들 및 상기 기준 화소들의 상부에 각각 배치된 복수개의 화소 칼라 필터들을 더 포함하는 것을 특징으로 하는 이미지 센서.
  21. 제 20 항에 있어서,
    상기 하부 평탄층은 수지막(resin layer)인 것을 특징으로 하는 이미지 센서.
  22. 제 20 항에 있어서,
    상기 주변회로 영역 내의 상기 하부 평탄층을 덮는 주변 칼라 필터를 더 포함하되, 상기 주변 칼라 필터는 청색 필터인 것을 특징으로 하는 이미지 센서.
  23. 제 20 항에 있어서,
    상기 화소 칼라 필터들을 갖는 기판을 덮는 상부 평탄층; 및
    상기 상부 평탄층 상에 형성되고 상기 화소 칼라 필터들의 상부에 각각 배치 된 복수개의 마이크로 렌즈들을 더 포함하는 것을 특징으로 하는 이미지 센서.
  24. 제 23 항에 있어서,
    상기 상부 평탄층은 수지막(resin layer)인 것을 특징으로 하는 이미지 센서.
  25. 제 15 항에 있어서,
    상기 상부 패시베이션막 패턴을 갖는 기판의 전면을 덮고 상기 상부 패시베이션막 패턴보다 얇은 추가 패시베이션막(additional passivation layer)을 더 포함하되, 상기 추가 패시베이션막은 상기 상부 패시베이션막 패턴과 동일한 물질막인 것을 특징으로 하는 이미지 센서.
  26. 제 25 항에 있어서,
    상기 추가 패시베이션막이 실리콘 질화막인 경우에, 상기 추가 패시베이션막은 400Å 또는 그 보다 작은 두께를 갖는 것을 특징으로 하는 이미지 센서.
  27. 제 25 항에 있어서,
    상기 추가 패시베이션막 상에 형성된 평탄층; 및
    상기 평탄층 상에 형성되고 상기 메인 화소들 및 상기 기준 화소들중 적어도 상기 메인 화소들의 상부에 각각 배치된 복수개의 마이크로 렌즈들을 더 포함하는 것을 특징으로 하는 이미지 센서.
  28. 제 27 항에 있어서,
    상기 평탄층은 수지막(resin layer)인 것을 특징으로 하는 이미지 센서.
  29. 메인 화소 어레이 영역, 상기 메인 화소 어레이 영역을 둘러싸는 광차단 영역 및 상기 광차단 영역을 둘러싸는 주변회로 영역을 갖는 집적회로 기판을 준비하고,
    상기 메인 화소 어레이 영역 내의 상기 집적회로 기판 및 상기 광차단 영역 내의 상기 집적회로 기판에 각각 복수개의 메인 화소들 및 복수개의 기준 화소들을 형성하되, 상기 화소들의 각각은 포토 다이오드 및 이에 직렬 접속된 전송 트랜지스터를 구비하도록 형성되고,
    상기 복수개의 화소들을 갖는 기판 상에 층간절연막을 형성하되, 상기 층간절연막은 평평한 상부면을 갖도록 형성되고,
    상기 광차단 영역 내의 상기 층간절연막을 덮는 광차단막을 형성하고,
    상기 주변회로 영역 내의 상기 층간절연막 및 상기 광차단 영역 내의 상기 광차단막을 덮고 상기 메인 화소 어레이 영역 내의 상기 층간절연막을 노출시키는 상부 패시베이션막 패턴을 형성하는 것을 포함하는 이미지 센서의 제조방법.
  30. 제 29 항에 있어서,
    상기 상부 패시베이션막 패턴을 형성하기 전에 상기 층간절연막 및 상기 광차단막을 덮는 하부 패시베이션막을 형성하는 것을 더 포함하되, 상기 하부 패시베이션막은 실리콘 산화막으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  31. 제 29 항에 있어서,
    상기 상부 패시베이션막 패턴은 실리콘 질화막으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  32. 제 29 항에 있어서,
    상기 상부 패시베이션막 패턴을 갖는 기판 상에 하부 평탄층(lower planarized layer)을 형성하고,
    상기 하부 평탄층 상에 복수개의 칼라 필터들을 형성하는 것을 더 포함하되, 상기 칼라 필터들은 상기 메인 화소들의 상부에 각각 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  33. 제 32 항에 있어서,
    상기 하부 평탄층은 수지막(resin layer)으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  34. 제 32 항에 있어서,
    상기 칼라 필터들을 갖는 기판 상에 상부 평탄층을 형성하고,
    상기 상부 평탄층 상에 복수개의 마이크로 렌즈들을 형성하는 것을 더 포함하되, 상기 마이크로 렌즈들은 상기 칼라 필터들의 상부에 각각 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  35. 제 34 항에 있어서,
    상기 상부 평탄층은 수지막(resin layer)으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  36. 제 29 항에 있어서,
    상기 상부 패시베이션막 패턴을 갖는 기판 상에 상기 상부 패시베이션막 패턴보다 얇은 추가 패시베이션막(additional passivation layer)을 형성하는 것을 더 포함하되, 상기 추가 패시베이션막은 상기 상부 패시베이션막 패턴과 동일한 물질막으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  37. 제 36 항에 있어서,
    상기 추가 패시베이션막이 실리콘 질화막인 경우에, 상기 추가 패시베이션막은 400Å 또는 그 보다 작은 두께로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  38. 제 36 항에 있어서,
    상기 추가 패시베이션막 상에 평탄층을 형성하고,
    상기 평탄층 상에 복수개의 마이크로 렌즈들을 형성하는 것을 더 포함하되, 상기 마이크로 렌즈들은 상기 메인 화소들의 상부에 각각 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  39. 제 38 항에 있어서,
    상기 평탄층은 수지막(resin layer)으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
KR1020040055760A 2004-07-16 2004-07-16 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들 KR100653691B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040055760A KR100653691B1 (ko) 2004-07-16 2004-07-16 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
US11/044,135 US7545423B2 (en) 2004-07-16 2005-01-27 Image sensor having a passivation layer exposing at least a main pixel array region and methods of fabricating the same
CN2005100846497A CN1722459B (zh) 2004-07-16 2005-07-15 图像传感器和制造其的方法
JP2005207859A JP2006032967A (ja) 2004-07-16 2005-07-15 イメージセンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055760A KR100653691B1 (ko) 2004-07-16 2004-07-16 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들

Publications (2)

Publication Number Publication Date
KR20060006650A KR20060006650A (ko) 2006-01-19
KR100653691B1 true KR100653691B1 (ko) 2006-12-04

Family

ID=35598484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055760A KR100653691B1 (ko) 2004-07-16 2004-07-16 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들

Country Status (3)

Country Link
US (1) US7545423B2 (ko)
KR (1) KR100653691B1 (ko)
CN (1) CN1722459B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503683B1 (ko) 2008-03-04 2015-03-20 삼성전자 주식회사 이미지 센서 및 그 제조 방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979588B2 (en) * 2003-01-29 2005-12-27 Hynix Semiconductor Inc. Method for manufacturing CMOS image sensor having microlens therein with high photosensitivity
US7902624B2 (en) * 2004-02-02 2011-03-08 Aptina Imaging Corporation Barrier regions for image sensors
KR100640531B1 (ko) * 2004-08-20 2006-10-30 동부일렉트로닉스 주식회사 자기 정렬 이미지 센서 제조방법
KR100649022B1 (ko) * 2004-11-09 2006-11-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100595601B1 (ko) * 2004-12-14 2006-07-05 동부일렉트로닉스 주식회사 씨모스 이미지 센서 제조방법
KR100654342B1 (ko) * 2005-02-07 2006-12-08 삼성전자주식회사 이미지 센서
US7704778B2 (en) * 2005-02-23 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Microlens structure for image sensors
US20070010042A1 (en) * 2005-07-05 2007-01-11 Sheng-Chin Li Method of manufacturing a cmos image sensor
FR2902236B1 (fr) * 2006-06-08 2008-12-05 St Microelectronics Sa Realisation d'un filtre de couleurs ameliore sur un dispositif microelectronique imageur comportant une cavite
KR100795922B1 (ko) * 2006-07-28 2008-01-21 삼성전자주식회사 이미지 픽업 소자 및 이미지 픽업 소자의 제조방법
US7547573B2 (en) * 2006-08-01 2009-06-16 United Microelectronics Corp. Image sensor and method of manufacturing the same
KR100790288B1 (ko) * 2006-08-31 2008-01-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
CN101197320B (zh) * 2006-12-05 2010-05-12 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器和cmos图像传感器的制造方法
KR100843969B1 (ko) * 2006-12-20 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100866248B1 (ko) * 2006-12-23 2008-10-30 동부일렉트로닉스 주식회사 씨모스 이미지센서의 제조방법
KR100824628B1 (ko) * 2006-12-29 2008-04-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
US7755120B2 (en) * 2007-01-22 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US20080173904A1 (en) * 2007-01-22 2008-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensors with a bonding pad and methods of forming the same
KR100872990B1 (ko) * 2007-03-19 2008-12-08 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조 방법
KR100881200B1 (ko) * 2007-07-30 2009-02-05 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
US20090101947A1 (en) * 2007-10-17 2009-04-23 Visera Technologies Company Limited Image sensor device and fabrication method thereof
KR100924412B1 (ko) * 2007-11-28 2009-10-29 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR100920541B1 (ko) * 2007-12-21 2009-10-08 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
JP2009181976A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 固体撮像装置および撮像装置
KR101463609B1 (ko) * 2008-02-15 2014-11-21 삼성전자 주식회사 이미지 센서 및 그 제조 방법
CN101661943B (zh) * 2008-08-26 2011-01-26 北京大学 一种单片集成紫外图像传感器及其像素单元以及制备方法
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8264377B2 (en) 2009-03-02 2012-09-11 Griffith Gregory M Aircraft collision avoidance system
JP5493461B2 (ja) * 2009-05-12 2014-05-14 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法
CN101989606B (zh) * 2009-07-29 2013-04-03 英属开曼群岛商恒景科技股份有限公司 具外围假像素的影像传感器
US20110032391A1 (en) * 2009-08-04 2011-02-10 Himax Imaging, Inc. Image Sensor with Peripheral Dummy Pixels
US8030776B2 (en) * 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
JP5513872B2 (ja) * 2009-12-18 2014-06-04 株式会社東芝 固体撮像装置
JP2011216865A (ja) * 2010-03-17 2011-10-27 Canon Inc 固体撮像装置
JP2012164768A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 固体撮像装置
US8988440B2 (en) 2011-03-15 2015-03-24 Qualcomm Mems Technologies, Inc. Inactive dummy pixels
US20120249519A1 (en) * 2011-03-29 2012-10-04 Qualcomm Mems Technologies, Inc. Dummy pixels made inactive
CN102760742B (zh) * 2011-04-26 2015-08-05 欣兴电子股份有限公司 电子装置及其制法
JP2012238632A (ja) * 2011-05-10 2012-12-06 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US8569856B2 (en) 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
US9029972B2 (en) * 2012-09-25 2015-05-12 Semiconductor Components Industries, Llc Image sensors with in-pixel anti-blooming drains
CN104576662A (zh) * 2013-10-23 2015-04-29 豪威科技(上海)有限公司 一种高量子转换效率的堆叠式cmos传感器及其制备方法
US9349767B2 (en) * 2014-04-16 2016-05-24 Semiconductor Components Industries, Llc Image sensors with through-oxide via structures
KR102225787B1 (ko) * 2014-10-10 2021-03-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102367384B1 (ko) 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
CN105405857B (zh) * 2015-10-29 2018-08-10 上海集成电路研发中心有限公司 硅基与量子点全集成的图像传感器及制备方法
CN109102758B (zh) * 2017-06-20 2021-08-17 天马微电子股份有限公司 显示装置
US10205033B1 (en) * 2017-12-14 2019-02-12 Sensl Technologies Ltd. ESD protected semiconductor photomultiplier
CN110098218A (zh) 2018-01-31 2019-08-06 松下知识产权经营株式会社 摄像装置
WO2019164898A1 (en) 2018-02-20 2019-08-29 Intelligent Cleaning Equipment Holdings Co. Ltd. Tracking device, system for tracking objects, and associated method of use
DE102020123708A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co. Ltd. Bildsensoren mit dummy-pixel-strukturen
US11682313B2 (en) 2021-03-17 2023-06-20 Gregory M. Griffith Sensor assembly for use in association with aircraft collision avoidance system and method of using the same
US20230307478A1 (en) * 2022-03-25 2023-09-28 Omnivision Technologies, Inc. Image sensor diagonal isolation structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006427A (ko) * 1998-06-24 2000-01-25 가네꼬 히사시 고체촬상장치및그의제조방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936514B1 (ko) 1970-05-13 1974-10-01
JP3798808B2 (ja) 1991-09-27 2006-07-19 ハリス・コーポレーション 高いアーリー電壓，高周波性能及び高降伏電壓特性を具備した相補型バイポーラトランジスター及びその製造方法
US5233181A (en) * 1992-06-01 1993-08-03 General Electric Company Photosensitive element with two layer passivation coating
KR100337870B1 (ko) 1995-09-30 2002-11-07 삼성에스디아이 주식회사 이중섀도우마스크를구비한컬러음극선관장치
US6306676B1 (en) 1996-04-04 2001-10-23 Eastman Kodak Company Method of making self-aligned, high-enegry implanted photodiode for solid-state image sensors
US6023081A (en) 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor
TW396645B (en) * 1998-06-16 2000-07-01 United Microelectronics Corp Manufacturing method of CMOS sensor devices
KR100464955B1 (ko) 1998-06-29 2005-04-06 매그나칩 반도체 유한회사 메모리소자와 함께 집적화된 씨모스 이미지센서
KR100344505B1 (ko) * 1998-11-30 2002-07-24 가부시끼가이샤 도시바 고체 이미징 장치
KR100293719B1 (ko) 1998-12-22 2001-07-12 박종섭 단파장 빛에 대한 광투과를 개선한 이미지센서 및 그 제조방법
JP3934827B2 (ja) 1999-06-30 2007-06-20 株式会社東芝 固体撮像装置
JP4131059B2 (ja) 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
KR100358291B1 (ko) 1999-11-26 2002-10-25 (주)건아계측시스템연구소 암반균열 진전 측정에 의한 낙석 방지 모니터링 시스템
KR100477789B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 이미지센서의 제조 방법
JP3824469B2 (ja) * 2000-04-03 2006-09-20 シャープ株式会社 固体撮像装置、及びその製造方法
JP2002231915A (ja) 2001-01-31 2002-08-16 Sony Corp 固体撮像素子
JP4489319B2 (ja) * 2001-04-26 2010-06-23 富士通マイクロエレクトロニクス株式会社 固体撮像装置
US6566151B2 (en) * 2001-06-21 2003-05-20 United Microelectronics Corp. Method of forming a color filter
KR100776148B1 (ko) 2001-11-06 2007-11-15 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
KR100748318B1 (ko) 2001-12-31 2007-08-09 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
TW513809B (en) * 2002-02-07 2002-12-11 United Microelectronics Corp Method of fabricating an image sensor
JP2003264283A (ja) 2002-03-12 2003-09-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6642076B1 (en) 2002-10-22 2003-11-04 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
KR100919199B1 (ko) * 2002-12-31 2009-09-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
US7372497B2 (en) * 2004-04-28 2008-05-13 Taiwan Semiconductor Manufacturing Company Effective method to improve sub-micron color filter sensitivity
KR100684870B1 (ko) 2004-12-07 2007-02-20 삼성전자주식회사 씨모스 이미지 센서 및 그 형성 방법
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
KR100731130B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006427A (ko) * 1998-06-24 2000-01-25 가네꼬 히사시 고체촬상장치및그의제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020000006427

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503683B1 (ko) 2008-03-04 2015-03-20 삼성전자 주식회사 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060006650A (ko) 2006-01-19
US7545423B2 (en) 2009-06-09
CN1722459B (zh) 2010-05-26
US20060011813A1 (en) 2006-01-19
CN1722459A (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
KR100653691B1 (ko) 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
US7297919B2 (en) Solid-state image pickup device and image pickup camera having shifted wiring openings
US7612395B2 (en) CMOS image sensors
JP5422914B2 (ja) 固体撮像装置の製造方法
US7683451B2 (en) CMOS image sensors with light shielding patterns
KR101036290B1 (ko) 고체촬상장치 및 그 제조방법
US8013370B2 (en) Solid-state imaging device
US7453130B2 (en) Semiconductor apparatus and method for fabricating the same
KR20210130243A (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 전자 기기
US20230246046A1 (en) Image sensors
WO2008065952A1 (fr) Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques
JP4486043B2 (ja) Ｃｍｏｓイメージセンサー及びその製造方法
US7154549B2 (en) Solid state image sensor having a single-layered electrode structure
KR102637626B1 (ko) 이미지 센서
KR100544018B1 (ko) 웨이퍼 후면에서 수광하며 포토다이오드가 확장된 시모스이미지센서 및 그 제조방법
JP2006032967A (ja) イメージセンサ及びその製造方法
KR20220079300A (ko) 이미지 센서
KR100817710B1 (ko) 입사광의 파장에 따라 마이크로렌즈의 곡률반경을 달리한시모스 이미지센서 및 그 제조방법
KR20190038502A (ko) 이미지 센서
US11791362B2 (en) Image sensor and method of fabricating the same
US20220375983A1 (en) Image sensor
US20240162263A1 (en) Imaging device
US12027549B2 (en) Image sensor
WO2022118613A1 (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 14