JP5493461B2 - 固体撮像装置、電子機器及び固体撮像装置の製造方法 - Google Patents

固体撮像装置、電子機器及び固体撮像装置の製造方法 Download PDF

Info

Publication number
JP5493461B2
JP5493461B2 JP2009115843A JP2009115843A JP5493461B2 JP 5493461 B2 JP5493461 B2 JP 5493461B2 JP 2009115843 A JP2009115843 A JP 2009115843A JP 2009115843 A JP2009115843 A JP 2009115843A JP 5493461 B2 JP5493461 B2 JP 5493461B2
Authority
JP
Japan
Prior art keywords
wiring layer
multilayer wiring
region
film
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009115843A
Other languages
English (en)
Other versions
JP2010267675A (ja
Inventor
恭平 水田
総一郎 糸長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009115843A priority Critical patent/JP5493461B2/ja
Priority to TW99112220A priority patent/TWI474474B/zh
Priority to US12/765,432 priority patent/US8445827B2/en
Priority to KR1020100039875A priority patent/KR101683290B1/ko
Priority to EP10004648.1A priority patent/EP2251905A3/en
Priority to CN201410389260.2A priority patent/CN104241307A/zh
Priority to CN201410643384.9A priority patent/CN104485339A/zh
Priority to CN2010101617814A priority patent/CN101887899A/zh
Publication of JP2010267675A publication Critical patent/JP2010267675A/ja
Priority to US13/867,808 priority patent/US8803067B2/en
Application granted granted Critical
Publication of JP5493461B2 publication Critical patent/JP5493461B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、例えばＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ等の固体撮像装置、それを備える電子機器、及び、固体撮像装置の製造方法に関する。
従来、固体撮像装置としては、例えば、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサ等が開発されている。このような固体撮像装置では、半導体基板の表面にフォトダイオード（光電変換素子）が形成され、そのフォトダイオードに光が入射された際に、フォトダイオードで発生した信号電荷によって映像信号を得る構成になっている。そして、このような構成の固体撮像装置において、光学特性を向上させるための様々な構成が従来提案されている（例えば、特許文献１及び２参照）。
図２６に、特許文献１で提案されている固体撮像装置の概略構成断面図を示す。特許文献１に記載の固体撮像装置１００は、半導体基板１０３の表面に１次元または２次元状に配列された光電変換素子１０４からなる受光部１０１と、その周辺に設けられたられた周辺回路部１０２とで構成される。また、固体撮像装置１００は、受光部１０１上に層間膜１１１及び配線１０５からなる配線層を介して形成されたマイクロレンズ１０８及び／又はカラーフィルタ１０７を備える。なお、周辺回路部１０２の半導体基板１０３上には、層間膜１１１、エッチングストッパー層１１２、保護膜１１３及び配線１０６からなる配線層が形成される。
そして、特許文献１に記載の固体撮像装置１００では、受光部１０１の配線層の厚さｄｉを周辺回路部１０２の配線層の厚さｄｃより薄くする。これにより、マイクロレンズ１０８の集光率を向上させ、カラーフィルタ１０７の混色の問題を回避している。
また、図２７に、特許文献２で提案されている固体撮像装置の周辺回路部とセンサ部との境界付近の概略断面図を示す。特許文献２の固体撮像装置１５０では、周辺回路部１５１の基板１６０上に、複数の配線層１６１〜１６３が平坦化膜層１６５を介して積層され、その積層膜の表面高さが、センサ部１５２に向かって階段状に低くなるように構成されている。このような構成にすることにより、周辺回路部１５１とセンサ部１５２との境界での急激な高さの変化を低減し、センサ部１５２上に形成される所定の上層膜１６４の膜厚をセンサ部１５２の全面に渡ってほぼ均一にして光学特性の向上を図っている。
特開２０００−１５０８４６号公報 特開２００４−２７３７９１号公報
上述のように特許文献１及び２では、センサ部と周辺回路部との境界に段差を形成する技術を提案している。特許文献２では、この技術をアルミニウム（Ａｌ）配線プロセスで作製する固体撮像装置に適用しているが、この技術は銅（Ｃｕ）配線プロセスで作製される固体体撮像装置においても適用可能である。図２８に、上記技術を従来のＣｕ配線プロセスで作製される固体撮像装置に適用した際の固体撮像装置の構成断面図を示す。なお、図２８には、固体撮像装置２００がＣＭＯＳイメージセンサである場合の構成例を示す。
従来の固体撮像装置２００は、半導体基板２０１と、層間絶縁膜２０３及びキャッピング膜２０４を介して積層されたメタル膜２０５及び遮光膜２０６からなる多層配線層とを備える。また、固体撮像装置２００は、パッシベーション膜２０７と、カラーフィルタ２０８の層と、オンチップレンズ２０９の層とを備える。そして、多層配線層、パッシベーション膜２０７、カラーフィルタ２０８の層及びオンチップレンズ２０９の層は、半導体基板２０１上にこの順で配置される。なお、図２８には、多層配線層が５つの配線層１ＭＴ〜５ＭＴから構成される例を示す。
また、従来の固体撮像装置２００は、半導体基板２０１上において、センサ部領域２２０と、例えば垂直駆動回路、水平駆動回路等を含む周辺回路領域２３０とで構成される。センサ部領域２２０内の半導体基板２０１の表面には、光電変換素子であるフォトダイオード２０２と、画素トランジスタ（ＭＯＳトランジスタ：不図示）とからなる複数の画素２４０が２次元状に配列される。
また、センサ部領域２２０は、実際に映像信号を出力する有効画素領域２２１と、実際の映像信号を出力しない無効画素領域２２２とを有する。さらに、センサ部領域２２０は、黒レベルの基準信号を出力するオプティカルブラック領域２２３（以下、ＯＰＢ（Optical Black）領域と記す）を有する。そして、無効画素領域２２２及びＯＰＢ領域２２３は、有効画素領域２２１の周辺の所望の位置に配置される。
そして、固体撮像装置２００では、センサ部領域２２０の多層配線層２２０ａの厚さを、周辺回路領域２３０の多層配線層２３０ａの厚さより薄くするので、センサ部領域２２０と周辺回路領域２３０との境界には段差部２１０が形成される。
しかしながら、上述のような構成の固体撮像装置２００では、ＯＰＢ領域２２３の遮光膜２０６を配線層２ＭＴより上の層に形成するので、フォトダイオード２０２とオンチップレンズ２０９との距離を十分に小さくすることができない。それゆえ、従来の固体撮像装置２００では、フォトダイオード２０２での光学的感度を十分に向上させることができないという問題が生じる。
本発明は、上記問題を解決するためになされたものであり、本発明の目的は、感度のより優れた固体撮像装置、それを備える電子機器、及び、固体撮像装置の製造方法を提供することである。
上記課題を解決するために、本発明の固体撮像装置は、基板と、基板に形成された複数の画素と、画素上に形成された第１多層配線層と、第１多層配線層の周辺に配置され且つ画素上に形成された第２多層配線層とを備える構成とする。第１多層配線層は、絶縁膜及び該絶縁膜を介して積層された複数の配線膜を有する構成とし、第２多層配線層は、絶縁膜並びに該絶縁膜を介して積層された遮光膜及び配線膜を有する構成とする。そして、第２多層配線層の厚さが第１多層配線層の厚さより厚くなるように構成する。
また、本発明の電子機器は、光学レンズ系と、上記本発明の固体撮像装置と、固体撮像装置の出力信号に対して所定の処理を行う信号処理回路とを備える構成とする。
さらに、本発明の固体撮像装置の製造方法は、次の手順で行うものとする。まず、基板の表面に複数の画素を形成する。次いで、絶縁膜を介して複数の配線膜及び遮光膜を積層して多層配線層を形成する。そして、多層配線層の一部を除去して、絶縁膜を介して積層された複数の配線膜を有する第１多層配線層と、絶縁膜を介して積層された遮光膜及び配線膜を有し、厚さが第１多層配線層の厚さより厚い第２多層配線層とを形成する。
上述のように、本発明では、第１多層配線層の厚さを、遮光膜を有する第２多層配線層の厚さより薄くする。これにより、第１多層配線層の領域において、光入射側表面から画素までの距離をより短くすることができる。
本発明によれば、第１多層配線層の領域における光入射側表面から画素までの距離をより短くすることができるので、感度をより向上させることができる。
第１の実施形態に係る固体撮像装置の概略構成図である。 図１中のＡ−Ａ断面図である。 第１の実施形態の固体撮像装置を構成する各領域と、段差部及び凹部との位置関係を示す図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第１の実施形態の固体撮像装置の製造方法を説明するための図である。 第２の実施形態に係る固体撮像装置の概略断面構成図である。 第２の実施形態の固体撮像装置の製造方法を説明するための図である。 第２の実施形態の固体撮像装置の製造方法を説明するための図である。 第２の実施形態の固体撮像装置の無効画素領域近傍における塗布膜の形状を示す概略断面図である。 無効画素領域に凹部を設けない場合の無効画素領域近傍における塗布膜の形状を示す概略断面図である。 変形例１の固体撮像装置のＯＰＢ領域の概略構成図である。 比較例の固体撮像装置のＯＰＢ領域の概略構成図である。 変形例１の固体撮像装置において、ＯＰＢ領域内に段差部を設けた場合の概略構成図である。 変形例２の固体撮像装置において、無効画素領域とＯＰＢ領域との境界に形成された段差部の構成図である。 第１の実施形態の固体撮像装置において、無効画素領域とＯＰＢ領域との境界に形成された段差部の構成図である。 変形例３の固体撮像装置において、周辺回路領域とＯＰＢ領域との境界に形成された段差部の構成図である。 変形例４の固体撮像装置における有効画素領域内の凹部の構成図である。 第３の実施形態に係る電子機器の概略構成図である。 従来の固体撮像装置の概略構成図である。 従来の固体撮像装置の概略構成図である。 従来の固体撮像装置の概略構成図である。
以下に、本発明の実施形態に係る固体撮像装置及びそれを備える電子機器の構成例を、図面を参照しながら以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．固体撮像装置の基本構成例
２．光導波路層を含む固体撮像装置の構成例
３．本発明の固体撮像装置を備える電子機器の一構成例
＜１．第１の実施形態＞
［固体撮像装置の構成］
図１に、第１の実施形態に係る固体撮像装置の概略構成を示す。なお、本実施形態では、固体撮像装置１０として、ＣＭＯＳイメージセンサを例に挙げて説明する。固体撮像装置１０は、主に、半導体基板１１に形成されたセンサ部領域２０（画素アレイ領域）と、その周辺に配置された周辺回路領域３０とを有する。
センサ部領域２０は、実際に映像信号を出力する有効画素領域２１と、映像信号を出力しない無効画素領域２２と、黒レベルの基準信号を出力するＯＰＢ領域２３とで構成される。そして、無効画素領域２２及びＯＰＢ領域２３は、有効画素領域２１の周辺において所望の位置に形成される。なお、無効画素領域２２及びＯＰＢ領域２３の配置位置は、デバイスの特性によって、変更可能である。また、センサ部領域２０の半導体基板１１の表面には、後述する複数の画素４０が２次元状にアレイ配置される。
周辺回路領域３０は、図示しないが、例えば、垂直駆動回路、カラム信号処理回路、水平駆動回路、出力回路、制御回路等で構成される。
垂直駆動回路は、例えばシフトレジスタ等で構成され、センサ部領域２０の各画素を行単位で順次垂直方向（例えば図１中のｙ方向）に選択走査する。そして、各画素のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路に供給する。カラム信号処理回路は、例えば、画素列毎に配置されており、１行分の画素から出力される信号に対して、画素列毎にＯＰＢ領域２３の画素からの信号に基づいてノイズ除去や信号増幅等の信号処理を行う。水平駆動回路は、例えばシフトレジスタ等で構成され、水平走査パルスを順次出力することによって、複数のカラム信号処理回路の中から所定の順番で所定のカラム信号処理回路を選択して画素信号を出力させる。出力回路は、各カラム信号処理回路から順次供給（出力）される信号に対し、所定の信号処理を行って出力する。そして、制御回路は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、上記各回路を制御する。
図２に、本実施形態の固体撮像装置１０の概略断面構成を示す。なお、図２は、図１中のＡ−Ａ線上に沿う断面図であり、センサ部領域２０と周辺回路領域３０との境界周辺の断面図である。
固体撮像装置１０は、半導体基板１１と、多層配線層２１ａ，２３ａ，３０ａと、パッシベーション膜５１と、カラーフィルタ５２の層と、オンチップレンズ５３の層とを備える。そして、多層配線層２１ａ，２３ａ，３０ａ、パッシベーション膜５１、カラーフィルタ５２の層及びオンチップレンズ５３の層は、半導体基板１１上にこの順で積層される。
半導体基板１１（基板）は、例えばシリコン基板等で形成され、その表面には、フォトダイオード４１及び画素トランジスタ（ＭＯＳトランジスタ：不図示）からなる複数の画素４０が２次元状に配置される。
パッシベーション膜５１は、例えば、後述する層間絶縁膜４２の形成材料である酸化シリコン(ＳｉＯ２：屈折率１．４５)等よりも高い屈折率を有する材料、例えば窒化シリコン（ＳｉＮ：屈折率２．０）等で形成される。
カラーフィルタ５２は、例えば色素を混合した感光型レジスト等で形成される。また、オンチップレンズ５３は、例えば酸化シリコン（ＳｉＯ２）等で形成される。なお、本実施形態では、無効画素領域２２にもオンチップレンズ５３を形成する例を示すが、無効画素領域２２にオンチップレンズ５３を設けない構成にしてもよい。また、カラーフィルタ５２に集光機能を持たせた場合には、オンチップレンズ５３の層を設けなくてもよい。
そして、本実施形態では、半導体基板１１上に形成される多層配線層２１ａ，２３ａ，３０ａの膜構成は、図３に示すように、固体撮像装置１０を構成する領域により異なる。ここで、各領域に形成される多層配線層の膜構成について説明する。なお、本実施形態では、後述するように、多層配線層を５つの配線層１ＭＴ〜５ＭＴで構成する例を説明するが、本発明はこれに限定されず、配線層の数は、例えば用途、仕様等により適宜変更可能である。
センサ部領域２０の有効画素領域２１及び無効画素領域２２上の多層配線層２１ａ（第１多層配線層）は、メタル膜４４（配線膜）を含む配線層１ＭＴと、メタル膜４５を含む配線層２ＭＴとで構成される。配線層２ＭＴは、キャッピング膜４３及び層間絶縁膜４２（絶縁膜）を介して配線層１ＭＴ上に積層される。また、配線層１ＭＴは、半導体基板１１上に層間絶縁膜４２を介して形成され、配線層２ＭＴとパッシベーション膜５１との間には、配線層２ＭＴ側からキャッピング膜４３及び層間絶縁膜４２が形成される。
なお、多層配線層２１ａ内において、配線層１ＭＴ及び２ＭＴをそれぞれ構成するメタル膜４４及び４５は、オンチップレンズ５３を介してフォトダイオード４１へ入射される光を遮らない位置に形成される。具体的には、メタル膜４４及び４５を、オンチップレンズ５３とフォトダイオード４１とが対向する領域以外の位置に形成する。
さらに、本実施形態では、有効画素領域２１及び無効画素領域２２の多層配線層２１ａの表面に凹部５７を形成する。なお、凹部５７は、隣り合うメタル膜４５の間に形成する。また、本実施形態では、凹部５７の深さが配線層１ＭＴ上に形成されたキャッピング膜４３に到達するように凹部５７を形成する。
センサ部領域２０のＯＰＢ領域２３上の多層配線層２３ａ（第２多層配線層）は、メタル膜４４を含む配線層１ＭＴと、メタル膜４５を含む配線層２ＭＴと、遮光膜４９を含む配線層３ＭＴと、遮光膜５０を含む配線層４ＭＴとで構成される。そして、配線層１ＭＴ〜４ＭＴは、この順で半導体基板１１上に積層される。
なお、多層配線層２３ａにおいて、各配線層間には、下の配線層側からキャッピング膜４３及び層間絶縁膜４２が設けられる。また、配線層１ＭＴは、半導体基板１１上に層間絶縁膜４２を介して形成され、配線層４ＭＴとパッシベーション膜５１との間には、配線層４ＭＴ側からキャッピング膜４３及び層間絶縁膜４２が形成される。なお、多層配線層２３ａにおいて、配線層１ＭＴ及び２ＭＴをそれぞれ構成するメタル膜４４及び４５は、フォトダイオード４１の直上領域以外の位置に形成される。
周辺回路領域３０上の多層配線層３０ａ（第３多層配線層）は、メタル膜４４を含む配線層１ＭＴと、メタル膜４５を含む配線層２ＭＴと、メタル膜４６を含む配線層３ＭＴと、メタル膜４７を含む配線層４ＭＴとを備える。さらに、多層配線層３０ａは、メタル膜４８を含む配線層５ＭＴとで構成される。そして、多層配線層３０ａにおいて、配線層１ＭＴ〜５ＭＴは、この順で、半導体基板１１上に積層される。
なお、多層配線層３０ａにおいて、各配線層間には、下の配線層側からキャッピング膜４３及び層間絶縁膜４２が設けられる。また、配線層１ＭＴは、半導体基板１１上に層間絶縁膜４２を介して形成され、配線層５ＭＴとパッシベーション膜５１との間には、層間絶縁膜４２が形成される。
上述した各領域の多層配線層において、メタル膜４４〜４８及び遮光膜４９，５０は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）等で形成することができる。なお、メタル膜４４〜４８及び遮光膜４９，５０を銅（Ｃｕ）で形成する場合、各膜の近傍に、例えば窒化チタン（ＴｉＮ）等からなる拡散防止膜（不図示）を設けることが好ましい。拡散防止膜を設けることにより、銅の層間絶縁膜４２への拡散を抑制することができる。
また、本実施形態では、配線層３ＭＴの遮光膜４９及び配線層４ＭＴの遮光膜５０の構成（形状、寸法及び膜厚等）は同じとする。なお、遮光膜４９及び５０の構成としては、ＯＰＢ領域２３の全面を覆うようなメタル膜で構成してもよいし、線状のメタル膜を格子状に配置して構成してもよい。また、信号パルスが印加されない配線、すなわち、使用されていない配線を遮光膜として用いてもよい。
層間絶縁膜４２は、例えば酸化シリコン（ＳｉＯ２）等で形成される。また、キャッピング膜４３は、例えば炭化ケイ素（ＳｉＣ）等で形成される。キャッピング膜４３は、各配線層上に形成し、エッチングストッパー層として用いる。このキャッピング膜４３を設けることにより、多層配線層に段差部及び凹部を設ける際のエッチング工程の制御が容易になる。なお、本実施形態では、センサ部領域２０において、全ての配線層上にキャッピング膜４３を設ける構成例を示すが、本発明はこれに限定されず、キャッピング膜４３を所定の配線層上にのみ形成してもよいし、キャッピング膜４３を設けない構成にしてもよい。
上述のように、本実施形態の固体撮像装置１０では、周辺回路領域３０、ＯＰＢ領域２３、並びに、有効画素領域２１及び無効画素領域２２上にそれぞれ形成される多層配線層３０ａ、２３ａ並びに２１ａの膜構成が互いに異なる。そして、多層配線層３０ａ、２３ａ及び２１ａの順で、その膜厚を薄くする。
その結果、周辺回路領域３０及びＯＰＢ領域２３間の境界付近には、両領域間の多層配線層の厚さの違いにより第１段差部５５が形成される。また、ＯＰＢ領域２３及び無効画素領域２２間の境界付近においても、両領域間の多層配線層の厚さの違いにより第２段差部５６が形成される。さらに、本実施形態では、有効画素領域２１及び無効画素領域２２の多層配線層２１ａにおいて、その表面に凹部５７を形成する。
すなわち、本実施形態の固体撮像装置１０では、周辺回路領域３０からセンサ部領域２０の有効画素領域２１にかけて、多層配線層の表面高さが徐々に低下するように複数の段差部が形成され、さらに、有効画素領域２１内に凹部５７が形成される。
ここで、図３に、本実施形態の固体撮像装置１０における、各構成領域と、第１及び第２段差部５５及び５６、並びに、凹部５７との位置関係を示す。図３は、固体撮像装置１０の概略上面構成図であり、第１及び第２段差部５５及び５６、並びに、凹部５７は破線で示す。
本実施形態では、図３に示すように、第１段差部５５は、センサ部領域２０の外周部近傍に沿って形成され、第２段差部５６は、有効画素領域２１を囲むように形成される。また、第２段差部５６で囲まれた有効画素領域２１及び無効画素領域には、複数の凹部５７が所定間隔で２次元状に配置される。なお、図３には、凹部５７の開口形状が正方形状である例を示すが、本発明はこれに限定されず、凹部５７の開口形状を例えば、円形状、多角形状等にしてもよいし、凹部５７を溝で形成してもよい。
［固体撮像装置の製造方法］
次に、本実施形態の固体撮像装置１０の製造方法を、図４〜１２を参照しながら説明する。図４〜１２は、固体撮像装置１０の製造方法における各工程後の成膜状態を示す図である。なお、図４〜１２には、センサ部領域２０と周辺回路領域３０との境界周辺の概略断面図を示す。
まず、半導体基板１１の表面のセンサ部領域２０に、フォトダイオード４１及び画素トランジスタ（不図示）からなる複数の画素４０を２次元状に形成する。次いで、半導体基板１１上に、例えばスパッタリング等の手法により、層間絶縁膜４２、メタル膜４４（配線層１ＭＴ）及びキャッピング膜４３をこの順で形成する。さらに、配線層１ＭＴの表面に形成されたキャッピング膜４３上に、例えばスパッタリング等の手法により、層間絶縁膜４２、メタル膜４５（配線層２ＭＴ）及びキャッピング膜４３をこの順で形成する。図４に、上記工程後の成膜状態を示す。
次いで、配線層２ＭＴの表面に形成されたキャッピング膜４３上に、例えばスパッタリング等の手法により、層間絶縁膜４２、メタル膜４６及び遮光膜４９を含む配線層３ＭＴ、並びに、キャッピング膜４３をこの順で形成する。さらに、配線層３ＭＴの表面に形成されたキャッピング膜４３上に、例えばスパッタリング等の手法により、層間絶縁膜４２、メタル膜４７及び遮光膜５０を含む配線層４ＭＴ、並びに、キャッピング膜４３をこの順で形成する。図５に、上記工程後の成膜状態を示す。
次いで、配線層４ＭＴの表面に形成されたキャッピング膜４３上に、例えばスパッタリング等の手法により、層間絶縁膜４２及びメタル膜４８（配線層５ＭＴ）をこの順で形成する。さらに、本実施形態では、メタル膜４８（配線層５ＭＴ）上に、例えばスパッタリング等の手法により、層間絶縁膜４２を形成する。図６に、上記工程後の成膜状態を示す。本実施形態では、上述した工程により、半導体基板１１上に多層配線層を形成する。
次に、周辺回路領域３０上をレジスト等でマスクし、多層配線層側の表面を、例えば、ドライエッチング、ウェットエッチング等によりエッチングする。これにより、センサ部領域２０上に形成された多層配線層が、その最上に位置する層間絶縁膜４２からエッチングされる。そして、配線層４ＭＴの表面に形成されたキャッピング膜４３上に、ある程度の膜厚を有する層間絶縁膜４２を残して、エッチングを終了する。なお、層間絶縁膜４２を残さないように、キャッピング膜４３に到達するまでエッチングを行ってもよい。図７に、上記エッチング工程後の成膜状態を示す。この工程により、センサ部領域２０（ＯＰＢ領域２３）と周辺回路領域３０との境界に第１段差部５５を形成する。
次いで、周辺回路領域３０及びＯＰＢ領域２３上をレジスト等でマスクし、多層配線層側の表面を、例えば、ドライエッチング、ウェットエッチング等によりエッチングする。これにより、無効画素領域２２及び有効画素領域２１上に形成された多層配線層が、その最上に位置する層間絶縁膜４２からエッチングされる。そして、配線層２ＭＴの表面に形成されたキャッピング膜４３上に、ある程度の膜厚を有する層間絶縁膜４２を残して、エッチングを終了する。なお、層間絶縁膜４２を残さないように、キャッピング膜４３に到達するまでエッチングを行ってもよい。図８に、上記エッチング工程後の成膜状態を示す。この工程により、ＯＰＢ領域２３と無効画素領域２２との境界に第２段差部５６を形成する。
その後、有効画素領域２１及び無効画素領域２２のフォトダイオード４１の直上領域以外の領域をレジスト等でマスクし、多層配線層側の表面を、例えば、ドライエッチング、ウェットエッチング等によりエッチングする。これにより、マスク開口部の領域（フォトダイオード４１の直上領域）がエッチングされる。そして、エッチングが配線層１ＭＴの表面に形成されたキャッピング膜４３に到達すればエッチングを終了する。図９に、上記エッチング工程後の成膜状態を示す。この工程により、有効画素領域２１及び無効画素領域２２のフォトダイオード４１の直上領域に凹部５７を形成する。なお、凹部５７を形成する際、配線層１ＭＴの表面に形成されたキャッピング膜４３上に、ある程度の膜厚を有する層間絶縁膜４２を残して、エッチングを終了してもよい。本実施形態では、上述のようにして、第１段差部５５、第２段差部５６及び凹部５７を所定位置に形成する。
次に、第１段差部５５、第２段差部５６及び凹部５７が形成された多層配線層上に、例えばＣＶＤ（Chemical Vapor Deposition）法により、パッシベーション膜５１を形成する。この際、パッシベーション膜５１を、センサ部領域２０及び周辺回路領域３０の全面に渡って形成する。また、この際、凹部５７がパッシベーション膜５１で埋まり且つ有効画素領域２１におけるパッシベーション膜５１の表面が平坦になるような厚さで、パッシベーション膜５１を形成する。図１０に、上記工程後の成膜状態を示す。
次いで、パッシベーション膜５１上に、例えば色素を混合した感光型レジストからなるカラーフィルタ材料を塗布して、露光及び現像する。これにより、無効画素領域２２及び有効画素領域２１上の所定位置にカラーフィルタ５２を形成する。図１１に、上記工程後の成膜状態を示す。
なお、上述のように、本実施形態では、周辺回路領域３０から有効画素領域２１にかけて、２つの段差部を設けて、多層配線層の表面高さが階段状に徐々に低下するような構成にしている。それゆえ、カラーフィルタ５２の生成工程で、カラーフィルタ材料をパッシベーション膜５１上に塗布した際、各段差部付近に滞留するカラーフィルタ材料の量が少なくなる。この結果、有効画素領域２１上に塗布されるカラーフィルタ材料の膜の厚さは均一となり、カラーフィルタ５２の平坦性が確保される。
次いで、カラーフィルタ５２の層上に、オンチップレンズ材料を塗布する。この工程においても、各段差部付近で滞留するオンチップレンズ材料の量が少なくなり、有効画素領域２１上に塗布されるオンチップレンズ材料の膜の厚さは均一となる。
そして、その後、オンチップレンズ材料の膜表面をパターニングして、有効画素領域２１及び無効画素領域２２の各フォトダイオード４１の直上に所定形状のオンチップレンズ５３を形成する。図１２に、上記工程後の成膜状態を示す。本実施形態は、上述のようにして、固体撮像装置１０を作製する。
上述のように、本実施形態の固体撮像装置１０では、有効画素領域２１及び無効画素領域２２に形成する多層配線層２１ａの厚さをＯＰＢ領域２３のそれより薄くする。それゆえ、本実施形態の固体撮像装置１０では、従来（図２８）に比べて、さらに、有効画素領域２１におけるオンチップレンズ５３とフォトダイオード４１との間隔を狭くすることができる。すなわち、本実施形態では、有効画素領域２１において、光入射側表面から画素４０までの光路の距離をより短くすることができ、光路上での光の散乱界面を少なくすることができる。この結果、本実施形態では、感度等の画素特性をより向上させることができる。
また、本実施形態の固体撮像装置１０では、本実施形態では、周辺回路領域３０からセンサ部領域２０の有効画素領域２１にかけて、多層配線層の表面に複数の段差部（第１及び第２段差部５５及び５６）を形成する。このような構成にすることにより、次のような効果が得られる。
図２８に示す従来の固体撮像装置２００において、オンチップレンズ２０９とフォトダイオード２０２との間隔を狭くするために、周辺回路領域２３０とセンサ部領域２２０との境界の段差をより大きくする手法も考えられる。しかしながら、両領域間の段差を大きくすると、カラーフィルタ２０８の層やオンチップレンズ２０９の層を塗布法により形成した際に掃きムラや額縁ムラ等の問題が生じる。そして、この場合、塗布材料の平坦性が悪くなり、光学特性が劣化するという問題が生じる。
それに対して、本実施形態の固体撮像装置１０では、上述のように、周辺回路領域３０からセンサ部領域２０の有効画素領域２１にかけて、複数の段差部を設けて、多層配線層の表面高さが階段状に徐々に低下するような構成にしている。この場合、各段差部の段差をより小さくすることができるので、カラーフィルタ５２の層やオンチップレンズ５３の層を塗布で形成する際に生じる上記問題を解消することができる。その結果、光学特性の劣化を抑制することができる。
さらに、本実施形態のように、有効画素領域２１及び無効画素領域２２の多層配線層２１ａの表面に凹部５７を形成した場合、フォトダイオード４１の直上領域において配線層２ＭＴ上のキャッピング膜４３が除去される。それゆえ、本実施形態では、これにより、さらに光学特性の劣化を抑制することができる。
＜２．第２の実施形態＞
［固体撮像装置の構成］
図１３に、第２の実施形態に係る固体撮像装置の概略断面構成を示す。なお、図１３において、上記第１の実施形態（図２及び１２）と同様の構成には、同じ符号を付して示す。
固体撮像装置６０は、半導体基板１１と、多層配線層２１ａ，２３ａ，３０ａと、パッシベーション膜６１と、光導波路層６２と、カラーフィルタ５２の層と、オンチップレンズ５３の層とを備える。そして、多層配線層２１ａ，２３ａ，３０ａ、パッシベーション膜６１、光導波路層６２、カラーフィルタ５２の層及びオンチップレンズ５３の層は、この順で半導体基板１１上に積層される。なお、本実施形態の固体撮像装置６０を構成する各領域は、上記第１の実施形態の構成（図１）と同様である。
本実施形態では、パッシベーション膜６１及び光導波路層６２の構成以外の構成は、上記第１の実施形態の構成（図２及び１２）と同様である。それゆえ、ここでは、パッシベーション膜６１及び光導波路層６２についてのみ説明する。
パッシベーション膜６１は、上記第１の実施形態で用いるパッシベーション膜５１と同様の材料で形成することができる。具体的には、パッシベーション膜６１は、例えば、層間絶縁膜４２の形成材料である酸化シリコン(ＳｉＯ２：屈折率１．４５)等よりも高い屈折率を有する窒化シリコン（ＳｉＮ：屈折率２．０）等で形成される。
ただし、上記第１の実施形態では、パッシベーション膜５１の膜厚を厚くして、有効画素領域２１及び無効画素領域２２内の多層配線層２１ａの表面に形成された凹部５７をパッシベーション膜５１で埋める構成とした。それに対して、本実施形態では、図１３に示すように、パッシベーション膜６１の膜厚を薄くして、多層配線層２１ａ，２３ａ，３０ａの表面を被覆するように、パッシベーション膜６１を形成する。それゆえ、本実施形態では、パッシベーション膜６１の表面上にも凹部が形成される。なお、パッシベーション膜６１の膜厚は、例えば０．５μｍ程度にすることができる。
光導波路層６２は、パッシベーション膜６１上に形成され、パッシベーション膜６１の表面に形成された凹部を埋めるような厚さで形成される。光導波路層６２の形成材料には、例えば、層間絶縁膜４２の形成材料である酸化シリコン（ＳｉＯ２：屈折率１．４５）等よりも高い屈折率を有する材料が用いられる。例えば、シロキシサン系樹脂やポリイミド系樹脂等を、光導波路層６２の形成材料として用いることができる。また、光導波路層６２の形成材料として、上述した樹脂材料中に、例えば、酸化チタン、酸化タンタル、酸化ニオブ、酸化タングステン、酸化ジルコニウム、酸化亜鉛、酸化インジウム、酸化ハフニウム等の金属酸化物微粒子を含ませてもよい。この場合には、光導波路層６２の屈折率をより高くすることができる。
［固体撮像装置の製造方法］
次に、本実施形態の固体撮像装置６０の製造方法を、図１４及び１５を参照しながら簡単に説明する。なお、図１４及び１５には、上述した第１の実施形態の固体撮像装置１０の製造方法（図４〜１２）と、異なる工程のみを示す。
まず、第１の実施形態において図４〜９で説明した工程と同様にして、多層配線層の表面に、第１段差部５５、第２段差部５６及び凹部５７を所定位置に形成する（図９参照）。次いで、その多層配線層上に、例えばＣＶＤ法により、パッシベーション膜６１を形成する。この際、パッシベーション膜６１を、センサ部領域２０及び周辺回路領域３０の全面に渡って多層配線層の表面を被覆する程度の膜厚で形成する。図１４に、上記工程後の成膜状態を示す。
次に、パッシベーション膜６１上に、光導波路層６２の形成材料を塗布する。これにより、塗布材料が凹部５７に充填され、有効画素領域２１において表面が平坦な光導波路層６２が形成される。図１５に、上記工程後の成膜状態を示す。
その後は、第１の実施形態において図１１及び１２で説明した工程と同様にして、光導波路層６２上に、カラーフィルタ５２の層及びオンチップレンズ５３の層を形成する。本実施形態では、上述のようにして固体撮像装置６０を形成する。
上述のように、本実施形態では、多層配線層の表面に、第１段差部５５、第２段差部５６及び凹部５７を形成し、さらに、フォトダイオード４１の直上領域に高屈折率を有する光導波路層６２を設ける。それゆえ、本実施形態では、第１の実施形態と同様の効果が得られるとともに、さらに光学特性の優れた固体撮像装置６０を提供することができる。
また、本実施形態では、第１の実施形態と同様に、無効画素領域２２においても多層配線層２１ａの表面に凹部５７を形成する。このような構成にすることにより、本実施形態では、例えば次のような効果も得られる。
図１６に、本実施形態において、光導波路層６２の形成材料を多層配線層２１ａ上に塗布した際の塗布膜の形状を示す。また、図１７に、無効画素領域２２の多層配線層２１ａの表面に凹部５７を形成しない場合において、光導波路層６２の形成材料を塗布した際の塗布膜の形状を示す。図１７に示す構成では、無効画素領域２２に第２段差部５６付近に溜まった塗布材料を吸収する部分がないので、図１７に示すように、無効画素領域２２と有効画素領域２１との境界付近まで塗布膜の表面は平坦にならない。
それに対して、本実施形態のように、無効画素領域２２の多層配線層２１ａの表面に凹部５７を形成すると、第２段差部５６に溜まった塗布材料の一部がその凹部５７に吸収（充填）される。その結果、本実施形態の構成では、図１６に示すように、塗布膜の表面が平坦になるまでのエリアａ１が、図１７の場合のエリアａ２に比べて小さくなる。それゆえ、本実施形態では、無効画素領域２２を小さくすることが可能になる。
なお、上記効果をより向上させるために、凹部５７を溝で形成してもよい。この場合、凹部５７での塗布材料の吸収量が増大するので、塗布膜の表面が平坦になるまでのエリアをより小さくすることができる。ただし、この場合、無効画素領域２２の凹部５７のみを溝で形成してもよいし、無効画素領域２２及び有効画素領域２１の全面に渡って凹部５７を溝で形成してもよい。
［変形例１］
上記第１及び第２の実施形態では、配線層３ＭＴの遮光膜４９と、配線層４ＭＴの遮光膜５０とを同じ構成（形状、寸法及び膜厚等）にする例を説明したが、本発明はこれに限定されない。変形例１では、配線層３ＭＴの遮光膜と、配線層４ＭＴの遮光膜とを異なる構成にする場合の一構成例を説明する。
図１８に、この例の固体撮像装置におけるＯＰＢ領域２３の概略膜構成を示す。なお、図１８では、説明を簡略化するため配線層２ＭＴ〜４ＭＴの膜構成のみを示す。
この例では、ＯＰＢ領域２３から無効画素領域２２に向かう方向において、配線層３ＭＴの遮光膜６５（第１の遮光膜）の長さを、配線層４ＭＴの遮光膜６６（第２の遮光膜）の長さより長くする。すなわち、この例では、光入射側から見て遠い側に位置する遮光膜６５の長さを、光入射側に近い側に位置する遮光膜６６の長さより長くする。そして、配線層３ＭＴの遮光膜６５の無効画素領域２２側の端部を、配線層４ＭＴの遮光膜６６の無効画素領域２２側の端部より、無効画素領域２２側に配置する。
このような構成にすることにより、次のような効果が得られる。ここで、比較のため、ＯＰＢ領域２３から無効画素領域２２に向かう方向において、配線層３ＭＴの遮光膜が、配線層４ＭＴの遮光膜より長い場合（比較例）の構成を考える。図１９に、比較例におけるＯＰＢ領域２３の膜構成を示す。また、比較例では、配線層４ＭＴの遮光膜６８の無効画素領域２２側の端部が、配線層３ＭＴの遮光膜６７の無効画素領域２２側の端部より、無効画素領域２２側に位置する場合を考える。
比較例の構成では、ＯＰＢ領域２３と無効画素領域２２の境界付近において、遮光膜６８の表面に対して斜め方向から光が入射された場合、入射光は遮光膜６７及び６８で反射されず、ＯＰＢ領域２３内の配線層２ＭＴに入射される（図１９中の実線矢印参照）。この場合、ＯＰＢ領域２３の境界付近での遮光性が劣化する。
それに対して、変形例１の構成では、遮光膜６６の表面に対して斜め方向から光が入射されても、その光は配線層３ＭＴの遮光膜６５で反射されるため（図１８中の実線矢印参照）、入射光はＯＰＢ領域２３内の配線層２ＭＴに到達しない。それゆえ、ＯＰＢ領域２３の遮光膜の構成を、変形例１の構成にすることにより、ＯＰＢ領域２３の境界付近での遮光性が向上する。
さらに、変形例１の構成では、次のような利点も得られる。変形例１のＯＰＢ領域２３では、ＯＰＢ領域２３から無効画素領域２２に向かう方向において、配線層４ＭＴの遮光膜６６の長さは、配線層３ＭＴの遮光膜６７のそれより短い。それゆえ、ＯＰＢ領域２３において、配線層３ＭＴの遮光膜６５上の層間絶縁膜４２の領域には、配線層４ＭＴの遮光膜６６が形成されていない領域が存在する。それゆえ、変形例１の構成では、配線層４ＭＴの遮光膜６６が形成されていない層間絶縁膜４２の領域に、新たに段差部を形成することができる。図２０に、その一構成例を示す。
図２０には、配線層３ＭＴの遮光膜６５上の領域において、配線層４ＭＴの遮光膜６６が形成されていない領域の層間絶縁膜４２に、一つの段差部７０設ける例を示す。ただし、本発明はこれに限定されず、配線層４ＭＴの遮光膜６６が形成されていない領域に複数の段差部を設けてもよい。このような構成にすると、周辺回路領域３０から有効画素領域２１までの多層配線層の表面により多くの段差部を設けることができ、各段差部の段差をより小さくすることができる。それゆえ、この場合には、各段差部付近に滞留する塗布材料の量をより減らすことができるので、カラーフィルタ５２の層やオンチップレンズ５３の層を塗布した際の塗布膜の平坦性をより向上させることができる。
［変形例２］
上記第１及び第２の実施形態では、無効画素領域２２とＯＰＢ領域２３との境界に形成される第２段差部５６の段差面と、無効画素領域２２の多層配線層２１ａの表面との間の角度を約９０度にする例を説明したが、本発明はこれに限定されない。第２段差部の段差面と、無効画素領域２２の多層配線層２１ａの表面との間の角度を、９０度を超えるようにしてもよい。すなわち、第２段差部をテーパー形状で構成してもよい。変形例２では、その一構成例を説明する。
図２１に、変形例２の固体撮像装置において、無効画素領域２２とＯＰＢ領域２３との境界に形成される第２段差部の概略断面構成を示す。なお、図２１では、説明を簡略化するために、多層配線層上には、カラーフィルタ５２の層やオンチップレンズ５３の層等の塗布膜７６だけを示す。
このようなテーパー形状の第２段差部７５は、例えば、エッチング工程時に、多層配線層上に設けるマスクの端部をマスク面に対して所定の角度で傾斜させておくことにより形成することができる。
第２段差部７５をテーパー形状にすることにより、次のような効果が得られる。ここで、図２２に、上記実施形態における無効画素領域２２とＯＰＢ領域２３との境界に形成される第２段差部５６の概略断面構成を示す。上記実施形態の構成では、多層配線層上に所定の塗布膜７６を塗布すると、第２段差部５６付近にある程度の量の塗布材料が滞留する。それゆえ、上記実施形態の無効画素領域２２には、塗布膜７６を平坦化するためにある程度の広さが必要になる。
それに対して、この例の構成では、第２段差部７５がテーパー形状で形成されているので、塗布材料を塗布した際の第２段差部７５付近における塗布材料の流れをよりスムーズにすることができる。この結果、図２１に示すように、第２段差部７５付近での塗布材料の滞留量をより少なくすることができる。これにより、塗布膜７６が平坦になるまでのエリアを小さくすることでできる。すなわち、この例では、無効画素領域２２のエリアをより小さくすることができる。
なお、テーパー形状の段差部は、周辺回路領域３０とＯＰＢ領域２３と境界に形成される第１段差部５５に適用してもよい。
［変形例３］
上記第１及び第２の実施形態では、センサ部領域２０（ＯＰＢ領域２３）と周辺回路領域３０との境界、及び、ＯＰＢ領域２３と無効画素領域２２との境界に段差部を設ける例を説明したが、本発明はこれに限定されない。例えば、ＯＰＢ領域２３の多層配線層２３ａの表面に、無効画素領域２２に向かって多層配線層２３ａの表面高さが階段状に低下する段差部を設けてもよい。変形例３では、その一構成例を説明する。
図２３に、この例のＯＰＢ領域２３と周辺回路領域３０との境界付近の概略断面図を示す。なお、図２３には、ＯＰＢ領域２３と周辺回路領域３０の境界に形成された段差部８１以外に、ＯＰＢ領域２３の多層配線層２３ａの表面にあらたに一つの段差部８２を設けた例を示す。ただし、本発明はこれに限定されず、ＯＰＢ領域２３の多層配線層２３ａの表面に２つ以上の段差部を形成してもよい。
この例のようにＯＰＢ領域２３の多層配線層２３ａの表面にあらたに段差部８２を設けることにより、周辺回路領域３０から有効画素領域２１までの多層配線層の表面により多くの段差部を設けることができ、各段差部の段差をより小さくすることができる。それゆえ、この場合には、カラーフィルタ５２の層やオンチップレンズ５３の層を塗布した際の塗布膜の平坦性をより向上させることができる。
［変形例４］
上記第１及び第２の実施形態では、フォトダイオード４１の直上領域において、配線層１ＭＴ上に形成されたキャッピング膜４３を残す構成としたが、本発明はこれに限定されない。有効画素領域２１において凹部５７を形成する際に、配線層１ＭＴ上に形成されたキャッピング膜４３をエッチングで除去してもよい。
図２４に、その一構成例（変形例４）を示す。なお、図２４には、１つのフォトダイオード４１上に形成される膜構成の概略断面構成を示す。また、図２４には、上記第２の実施形態の固体撮像装置に変形例４の構成を適用した例を示すが、第１の実施形態の固体撮像装置に対しても同様に変形例４の構成を適用することができる。
この例では、有効画素領域２１において凹部８５を例えばエッチング等で形成する際に、フォトダイオード４１上に、ある程度の膜厚を有する層間絶縁膜４２を残して、エッチングを終了する。これにより、フォトダイオード４１の直上領域において、配線層１ＭＴ上に形成されたキャッピング膜４３を除去することができる。その後は、第２の実施形態と同様にして、凹部８５上に、パッシベーション膜６１、光導波路層６２、カラーフィルタ５２の層及びオンチップレンズ５３の層がこの順で積層される。
この例の固体撮像装置では、フォトダイオード４１の直上領域において、キャッピング膜４３が存在しないので、より光学特性を向上させることができる。
なお、上記変形例１〜４では、それぞれの構成を別個に上記第１及び／または第２の実施形態に適用する例を説明したが、本発明はこれに限定されず、上記変形例１〜４の構成を適宜組み合わせて用いてもよい。
上記第１及び第２の実施形態、並びに、変形例１〜４では、遮光膜を有するＯＰＢ領域２３がセンサ部領域２０に設けられた固体撮像装置について説明したが、本発明はこれに限定されない。遮光膜を有するＯＰＢ領域２３が周辺回路領域３０に設けられている固体撮像装置に対しても、本発明は同様に適用可能であり、同様の効果が得られる。
また、上記第１及び第２の実施形態、並びに、変形例１〜４では、キャッピング膜４３を備える固体撮像装置について説明したが、本発明はこれに限定されない。キャッピング膜４３を備えない固体撮像装置に対しても、本発明は同様に適用可能であり、同様の効果が得られる。この場合、有効画素領域２１に凹部５７を設けなくてもよい。
さらに、上記第２の実施形態では、無効画素領域２２に凹部５７を設けた固体撮像装置について説明したが、本発明はこれに限定されない。周辺回路領域３０から有効画素領域２１にかけて形成される複数の段差部により、有効画素領域２１の多層配線層２１ａ上に塗布される塗布膜の平坦性を十分に確保できる場合には、無効画素領域２２に凹部５７を設けなくてもよい。
＜３．第３の実施形態＞
上述した本発明に係る固体撮像装置は、固体撮像装置を備えたカメラ、カメラ付き携帯機器、固体撮像装置を備えたその他の機器等の電子機器に適用することができる。第３の実施形態では、そのような電子機器の一例として、本発明の固体撮像装置をカメラに適用した例を挙げて説明する。
図２５に、本実施形態のカメラの概略構成を示す。本実施形態のカメラ９０は、光学系９１（光学レンズ）と、固体撮像装置９２と、信号処理回路９３とを備える。
光学系９１は、被写体からの像光（入射光）を固体撮像装置９２の撮像面上に結像させる。これにより、固体撮像装置９２のフォトダイオード（光電変換素子）において一定期間、信号電荷が蓄積される。固体撮像装置９２には、上述した実施形態及び変形例のいずれか１つの固体撮像装置が適用される。そして、信号処理回路９３は、固体撮像装置９２の出力信号に対して種々の信号処理を施して出力する。
なお、本実施形態のカメラ９０は、カメラ単体の形態で用いることができるだけでなく、光学系９１、固体撮像装置９２及び信号処理回路９３をモジュール化したカメラモジュールの形態として用いることもできる。具体的には、カメラモジュールを備えた例えば携帯電話等に代表されるカメラ付き携帯機器などに、モジュール化した本実施形態のカメラ９０を適用することができる。
本実施形態の電子機器によれば、固体撮像装置における画素特性が優れており、感度ムラ、色ムラが低減された電子機器を提供することができる。
１０，６０，９２…固体撮像装置、１１…半導体基板、２０…センサ部領域、２１…有効画素領域、２１ａ，２３ａ，３０ａ…多層配線層、２２…無効画素領域、２３…ＯＰＢ領域、３０…周辺回路領域、４０…画素、４１…フォトダイオード、４２…層間絶縁膜、４３…キャッピング膜、４４〜４８…メタル膜、４９，５０，６６，６５…遮光膜、５１，６１…パッシベーション膜、５２…カラーフィルタ、５３…オンチップレンズ、５５，５６…段差部、５７…凹部、６２…光導波路層、９０…カメラ、９１…光学系、９３…信号処理回路

Claims (12)

  1. 基板と、
    前記基板に形成された複数の画素を有する画素領域と、
    前記基板に形成された複数の画素を有し前記画素領域の周囲に配置されたＯＰＢ領域と、
    前記画素領域および前記ＯＰＢ領域の周囲に配置された周辺回路領域と、
    絶縁膜及び該絶縁膜を介して積層された複数の配線膜を有し、前記画素領域上に形成された第１多層配線層と、
    絶縁膜並びに該絶縁膜を介して積層された遮光膜及び配線膜を有し、厚さが前記第１多層配線層の厚さより厚く、前記ＯＰＢ領域上に形成された第２多層配線層と、
    絶縁膜及び該絶縁膜を介して積層された複数の配線膜を有し、厚さが前記第２多層配線層の厚さより厚く、前記周辺回路領域上に形成された第３多層配線層と、
    前記第１多層配線層上に設けられたオンチップレンズと
    を備える固体撮像装置。
  2. 前記第１多層配線層の表面における前記画素の直上領域に凹部が形成されている
    請求項１に記載の固体撮像装置。
  3. 前記第１多層配線層の外周付近に形成される前記凹部が溝である
    請求項２に記載の固体撮像装置。
  4. 前記凹部に光導波路材料が充填されている
    請求項２または３に記載の固体撮像装置。
  5. 前記第２多層配線層が、前記絶縁膜を介して積層された複数の遮光膜を有し、前記第２多層配線層から前記第１多層配線層に向かう方向において、第１の遮光膜の前記方向の長さが前記第１の遮光膜より光入射側に位置する第２の遮光膜の前記方向の長さより長く、且つ、前記第１の遮光膜の前記第１多層配線層側の端部が、前記第２の遮光膜の前記第１多層配線層側の端部より、前記第１多層配線層に近い位置に位置する
    請求項１〜４の何れかに記載の固体撮像装置。
  6. 前記第２多層配線層の表面の前記第２の遮光膜が形成されていない領域に、前記第２多層配線層の表面高さを前記第１多層配線層側に向かって階段状に低くする段差部が形成されている
    請求項５に記載の固体撮像装置。
  7. 前記第１及び第２多層配線層間の境界、及び、前記第２及び第３多層配線層間との境界の少なくとも一方に、テーパー形状の段差部が形成されている
    請求項１〜６の何れかに記載の固体撮像装置。
  8. 前記第２多層配線層の表面に、前記第２多層配線層の表面高さを前記第１多層配線層側に向かって階段状に低くする段差部が形成されている
    請求項１〜７の何れかに記載の固体撮像装置。
  9. 前記配線膜上にエッチングストッパー膜が形成されている
    請求項１〜８の何れかに記載の固体撮像装置。
  10. 光学レンズ系と、
    固体撮像装置と、
    前記固体撮像装置の出力信号に対して所定の処理を行う信号処理回路とを備え、
    前記固体撮像装置が、
    基板と、
    前記基板に形成された複数の画素を有する画素領域と、
    前記基板に形成された複数の画素を有し前記画素領域の周囲に配置されたＯＰＢ領域と、
    前記画素領域および前記ＯＰＢ領域の周囲に配置された周辺回路領域と、
    絶縁膜及び該絶縁膜を介して積層された複数の配線膜を有し、前記画素領域上に形成された第１多層配線層と、
    絶縁膜並びに該絶縁膜を介して積層された遮光膜及び配線膜を有し、厚さが前記第１多層配線層の厚さより厚く、前記ＯＰＢ領域上に形成された第２多層配線層と、
    絶縁膜及び該絶縁膜を介して積層された複数の配線膜を有し、厚さが前記第２多層配線層の厚さより厚く、前記周辺回路領域上に形成された第３多層配線層と、
    前記第１多層配線層上に設けられたオンチップレンズとを有する
    電子機器。
  11. 基板における画素領域および当該画素領域の周囲に配置されたＯＰＢ領域の表面に複数の画素を形成する工程と、
    絶縁膜を介して複数の配線膜及び遮光膜を積層して多層配線層を形成する工程と、
    前記多層配線層の一部を除去して、前記絶縁膜を介して積層された前記複数の配線膜を有する第１多層配線層を前記画素領域に形成し、前記絶縁膜を介して積層された前記遮光膜及び前記配線膜を有し、厚さが前記第１多層配線層の厚さより厚い第２多層配線層を前記ＯＰＢ領域に形成し、前記絶縁膜を介して積層された前記遮光膜及び前記配線膜を有し、厚さが前記第２多層配線層の厚さより厚い第３多層配線層を前記画素領域および前記ＯＰＢ領域の周囲に配置された周辺回路領域に形成する工程と、
    前記第１多層配線層上にオンチップレンズを形成する工程と
    を含む固体撮像装置の製造方法。
  12. さらに、前記第１多層配線層の表面における前記画素の直上領域に凹部を形成する工程を含む
    請求項１１に記載の固体撮像装置の製造方法。
JP2009115843A 2009-05-12 2009-05-12 固体撮像装置、電子機器及び固体撮像装置の製造方法 Expired - Fee Related JP5493461B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2009115843A JP5493461B2 (ja) 2009-05-12 2009-05-12 固体撮像装置、電子機器及び固体撮像装置の製造方法
TW99112220A TWI474474B (zh) 2009-05-12 2010-04-19 固態成像器件，電子裝置以及用於製造固態成像器件之方法
US12/765,432 US8445827B2 (en) 2009-05-12 2010-04-22 Multi-wiring layer solid-state imaging device with increased sensitivity, electronic apparatus, and method for manufacturing same
KR1020100039875A KR101683290B1 (ko) 2009-05-12 2010-04-29 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법
EP10004648.1A EP2251905A3 (en) 2009-05-12 2010-05-03 Solid-state imaging device, electronic apparatus, and method for manufacturing solid-state imaging device
CN201410389260.2A CN104241307A (zh) 2009-05-12 2010-05-04 固体摄像器件、电子装置以及该固体摄像器件的制造方法
CN201410643384.9A CN104485339A (zh) 2009-05-12 2010-05-04 固体摄像器件、电子装置以及该固体摄像器件的制造方法
CN2010101617814A CN101887899A (zh) 2009-05-12 2010-05-04 固体摄像器件、电子装置以及该固体摄像器件的制造方法
US13/867,808 US8803067B2 (en) 2009-05-12 2013-04-22 Multi-wiring layer solid-state imaging device with increased sensitivity, electronic apparatus, and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009115843A JP5493461B2 (ja) 2009-05-12 2009-05-12 固体撮像装置、電子機器及び固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010267675A JP2010267675A (ja) 2010-11-25
JP5493461B2 true JP5493461B2 (ja) 2014-05-14

Family

ID=42309651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009115843A Expired - Fee Related JP5493461B2 (ja) 2009-05-12 2009-05-12 固体撮像装置、電子機器及び固体撮像装置の製造方法

Country Status (6)

Country Link
US (2) US8445827B2 (ja)
EP (1) EP2251905A3 (ja)
JP (1) JP5493461B2 (ja)
KR (1) KR101683290B1 (ja)
CN (3) CN104241307A (ja)
TW (1) TWI474474B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769969B1 (ko) * 2010-06-14 2017-08-21 삼성전자주식회사 광 블랙 영역 및 활성 화소 영역 사이의 차광 패턴을 갖는 이미지 센서
JP5783741B2 (ja) * 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5921129B2 (ja) * 2011-02-09 2016-05-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JPWO2012144196A1 (ja) * 2011-04-22 2014-07-28 パナソニック株式会社 固体撮像装置
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2013131553A (ja) * 2011-12-20 2013-07-04 Toshiba Corp 固体撮像装置
CN103367374B (zh) 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
JP2014107383A (ja) 2012-11-27 2014-06-09 Renesas Electronics Corp マスクおよびその製造方法、ならびに半導体装置
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
TW201444069A (zh) * 2013-03-25 2014-11-16 Sony Corp 固體攝像裝置及其製造方法、以及電子機器
JP5956968B2 (ja) * 2013-09-13 2016-07-27 株式会社東芝 受光素子および光結合型信号絶縁装置
JP2015060941A (ja) * 2013-09-18 2015-03-30 キヤノン株式会社 固体撮像装置の製造方法
JP2016225324A (ja) * 2013-10-31 2016-12-28 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR102149772B1 (ko) * 2013-11-14 2020-08-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP6296788B2 (ja) * 2013-12-25 2018-03-20 キヤノン株式会社 撮像装置および撮像システム
JP2015170702A (ja) * 2014-03-06 2015-09-28 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP6368177B2 (ja) * 2014-07-07 2018-08-01 キヤノン株式会社 固体撮像装置及びその製造方法
JP2016029704A (ja) * 2014-07-16 2016-03-03 キヤノン株式会社 光電変換装置、およびそれを用いた撮像システム
US9859292B2 (en) * 2014-12-29 2018-01-02 Macronix International Co., Ltd. 3D memory process and structures
JP6577724B2 (ja) * 2015-03-13 2019-09-18 キヤノン株式会社 固体撮像装置の製造方法
US9991307B2 (en) 2015-04-16 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked grid design for improved optical performance and isolation
US9853076B2 (en) * 2015-04-16 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked grid for more uniform optical input
US9570493B2 (en) 2015-04-16 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric grid bottom profile for light focusing
JP6685653B2 (ja) * 2015-05-14 2020-04-22 キヤノン株式会社 固体撮像装置の製造方法
JP6574808B2 (ja) * 2016-07-01 2019-09-11 キヤノン株式会社 撮像装置
US10319765B2 (en) * 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
GB2558714B (en) 2016-10-28 2020-04-08 Canon Kk Photoelectric conversion apparatus and image pickup system
US10388644B2 (en) * 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
CN108198828A (zh) * 2018-01-11 2018-06-22 德淮半导体有限公司 图像传感器及其制造方法
JP2019192769A (ja) * 2018-04-25 2019-10-31 株式会社東芝 固体撮像素子
WO2020054272A1 (ja) * 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR20220068497A (ko) * 2020-11-19 2022-05-26 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150846A (ja) 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2004273791A (ja) 2003-03-10 2004-09-30 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP4266676B2 (ja) 2003-03-10 2009-05-20 株式会社ジャパンエナジー 電気絶縁油
JP4485151B2 (ja) * 2003-05-30 2010-06-16 パナソニック株式会社 固体撮像装置の製造方法および固体撮像装置。
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
KR100642764B1 (ko) * 2004-09-08 2006-11-10 삼성전자주식회사 이미지 소자 및 그 제조 방법
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
KR100666371B1 (ko) * 2004-12-23 2007-01-09 삼성전자주식회사 이미지 소자의 제조 방법
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
US7919827B2 (en) * 2005-03-11 2011-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for reducing noise in CMOS image sensors
KR100781545B1 (ko) * 2006-08-11 2007-12-03 삼성전자주식회사 감도가 향상된 이미지 센서 및 그의 제조방법
KR100825805B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 이미지 센서 소자 및 그 센서 소자의 제조방법
JP2008270500A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP4341700B2 (ja) * 2007-06-06 2009-10-07 ソニー株式会社 固体撮像装置、カラーフィルタ、カメラ、および、カラーフィルタの製造方法
CN101681578B (zh) * 2007-06-08 2012-04-11 株式会社半导体能源研究所 显示装置
KR100881200B1 (ko) * 2007-07-30 2009-02-05 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JP4799522B2 (ja) * 2007-10-12 2011-10-26 株式会社東芝 撮像装置
JP4735643B2 (ja) * 2007-12-28 2011-07-27 ソニー株式会社 固体撮像装置、カメラ及び電子機器

Also Published As

Publication number Publication date
KR101683290B1 (ko) 2016-12-06
TWI474474B (zh) 2015-02-21
EP2251905A2 (en) 2010-11-17
JP2010267675A (ja) 2010-11-25
US20100288911A1 (en) 2010-11-18
CN104485339A (zh) 2015-04-01
EP2251905A3 (en) 2013-08-28
CN101887899A (zh) 2010-11-17
KR20100122446A (ko) 2010-11-22
CN104241307A (zh) 2014-12-24
US20130241019A1 (en) 2013-09-19
TW201101473A (en) 2011-01-01
US8445827B2 (en) 2013-05-21
US8803067B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
JP5493461B2 (ja) 固体撮像装置、電子機器及び固体撮像装置の製造方法
KR102383190B1 (ko) 고체 촬상 장치 및 그 제조 방법 및 전자 기기
JP4735643B2 (ja) 固体撮像装置、カメラ及び電子機器
JP6060851B2 (ja) 固体撮像装置の製造方法
US8633559B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
WO2015174297A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US8390726B2 (en) Solid-state imaging device with pixels having first and second optical waveguides with shifted positions, and imaging apparatus including the solid-state imaging device
JP2013012506A (ja) 固体撮像素子の製造方法、固体撮像素子、電子機器の製造方法、および電子機器。
JP2012204354A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
TWI771850B (zh) 具有部分包覆衰減層之影像感測器
JP5298617B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP2013214616A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2009099817A (ja) 固体撮像素子
JP5948783B2 (ja) 固体撮像装置、および電子機器
JP4735762B2 (ja) 固体撮像装置の製造方法
WO2014156657A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2008053627A (ja) 固体撮像装置
JP2014022649A (ja) 固体撮像素子、撮像装置、及び電子機器
JP2009146957A (ja) 固体撮像装置及び固体撮像装置の製造方法
JP5332823B2 (ja) 固体撮像素子、撮像装置
JP2004273791A (ja) 固体撮像素子および固体撮像素子の製造方法
JP2008283070A (ja) 撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R151 Written notification of patent or utility model registration

Ref document number: 5493461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees