JP2008270500A - 固体撮像素子およびその製造方法、電子情報機器 - Google Patents

固体撮像素子およびその製造方法、電子情報機器 Download PDF

Info

Publication number
JP2008270500A
JP2008270500A JP2007111013A JP2007111013A JP2008270500A JP 2008270500 A JP2008270500 A JP 2008270500A JP 2007111013 A JP2007111013 A JP 2007111013A JP 2007111013 A JP2007111013 A JP 2007111013A JP 2008270500 A JP2008270500 A JP 2008270500A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
wiring
wiring layer
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007111013A
Other languages
English (en)
Inventor
Akira Uenishi
彰 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007111013A priority Critical patent/JP2008270500A/ja
Priority to US12/081,651 priority patent/US20080258250A1/en
Priority to KR1020080036321A priority patent/KR100983550B1/ko
Priority to CN2008100933342A priority patent/CN101290944B/zh
Publication of JP2008270500A publication Critical patent/JP2008270500A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】固体撮像素子において、多層配線構造を持ちながら、簡便な方法でレンズ−基板間距離を短くして、光学特性を向上させる。
【解決手段】固体撮像素子２０は、画素部Ａの層間絶縁膜５，７および９が一様に掘り込まれており、掘り込み部Ｔの底面が到達する配線層６および８は画素部Ａに配線パターンが設けられず、画素部Ａの周辺回路部Ｂの画素部側にセルフアライン用配線パターンが配置されている。その配線パターンは、配線層の下層から上層に向けて順に、画素部Ａ側の端部が画素部Ａから離れるように形成されている。層間絶縁膜５，７および９の掘り込み端は、セルフアライン掘り込みにより配線パターンによる階段状の段差が形成されている。その層間絶縁膜掘り込み部Ｔにマイクロレンズ１３が形成されている。
【選択図】図１

Description

本発明は、例えばＣＭＯＳイメージセンサーなどの固体撮像素子およびその製造方法、この固体撮像素子を撮像部に用いたデジタルカメラやカメラ付き携帯電話装置などの電子情報機器に関する。
従来より、例えばＣＭＯＳイメージセンサーなどの固体撮像素子の光学特性において、レンズの焦点距離が重要な項目となる。
一般に、従来の固体撮像素子では、入射光が受光部としてのフォトダイオードに効率的に信号電荷として取り込まれるように、フォトダイオードと対向するようにマイクロレンズが配置され、フォトダイオード表面付近にマイクロレンズの焦点が設定されている。
図１０は、従来の固体撮像素子の要部構成例を示す縦断面図である。
図１０において、従来の固体撮像素子１００は、被写体光を光電変換するための複数の受光部としての複数のフォトダイオード２が２次元状でマトリックス状に配置された基板１０１の画素部Ａの領域上に、フォトダイオード１０２で光電変換された信号電荷を読み出すためのゲート電極１０３がフォトダイオード１０２に隣接して設けられている。画素部Ａは複数の単位画素である複数の受光部で構成されている。この基板１０１上に、複数（ここでは３層）の配線層１０４、１０６および１０８がそれぞれ層間絶縁膜１０５、１０７および１０９をそれぞれ介して順次積層された多層配線部が設けられている。配線層１０４、１０６および１０８は、各フォトダイオード１０２に光が入射されるように、フォトダイオード１０２上を開口するように各ゲート電極１０３上方位置にそれそれ設けられている。最上の層間絶縁膜１０９上には、保護膜１１０および層間膜１１１を介してカラーフィルタ１１２さらにマイクロレンズ１１３がこの順に積層されて設けられている。この各マイクロレンズ１１３はそれぞれ、各フォトダイオード１０１とそれぞれ対向するように配置されている。
このように構成された従来の固体撮像素子１００において、焦点距離を調整するためには、一般に、層間絶縁膜１０５、１０７および１０９や層間膜１１１の膜厚を調整する方法が用いられている。
近年、固体撮像素子の微細化に伴ってマイクロレンズの縮小化が更に必要とされており、この場合、レンズの曲率半径が小さくなるため、焦点距離が短くなる。一方、多層配線部が必要とされる構成では、トータル層間膜厚が厚くなるため、レンズ−基板間距離が長くなる傾向にある。したがって、層間絶縁膜や層間膜の厚さによって焦点距離を調整することが困難になり、光学特性が悪くなるという問題が生じている。
この問題の改善策として、例えば特許文献１には、レンズからの光をフォトダイオードに効率良く取り込むために、受光部としてのフォトダイオード上に光導波路を有する固体撮像素子が提案されている。
図１１は、特許文献１に開示されている従来の固体撮像素子の要部構成例を示す縦断面図である。
図１１において、従来の固体撮像素子２００は、シリコン基板２０１に複数のフォトダイオード２０２が２次元状でマトリックス状に配置され、このフォトダイオード２０２に所定の間隔を開けて隣接するように拡散層２０３が設けられている。シリコン基板２０１の表層部には、隣接する単位画素間を分離するために素子分離領域２０４が設けられている。このシリコン基板２０１のフォトダイオード２０２と拡散層２０３間の領域上にゲート絶縁膜２０５を介してゲート電極２０６が平面視でフォトダイオード２０２に隣接して設けられており、一の素子分離領域２０４上にも別のゲート電極２０６ａが設けられている。これらの拡散層２０３、ゲート絶縁膜２０５およびゲート電極２０６によってＭＯＳトランジスタが構成されており、フォトダイオード２０２から信号電荷を拡散層２０３に電荷転送可能としている。
この基板２０１上に、層間絶縁膜２０７、２０９、２１１および２１３と、複数（ここでは３層）の配線層２０８、２１０および２１２とが順次交互に積層された多層配線部が設けられており、この多層配線部を構成する層間絶縁膜２０７、２０９および２１１には、シリコン基板２０１と配線層２０８との間、配線層２０８と配線層２１０との間および配線層２１０と配線層２１２との間をそれぞれ電気的に接続するためのコンタクト部２１４がそれぞれ設けられている。また、層間絶縁膜２０７、２０９、２１１および２１３には、受光部としてのフォトダイオード２０２上に開口部２１５が設けられている。この層間絶縁膜２１３上に保護膜２１６が設けられ、開口部２１５の内壁には、この保護膜２１６を介して反射膜２１７が設けられている。その上に開口部２１５の内部を埋め込んで平坦化するように平坦化絶縁膜２１８が設けられ、この平坦化絶縁膜２１８上には、カラーフィルタ２１９が設けられている。このカラーフィルタ２１９上には、各フォトダイオード２０２のそれぞれと対向するようにマイクロレンズ２２０がそれぞれ配置されている。
この構成によれば、多層配線部が設けられるためにマイクロレンズ２２０とフォトダイオード２０２との距離が離れ過ぎて、マイクロレンズ２２０の焦点がフォトダイオード２０２の表面付近に設定されていなくても、入射光を反射膜２１７によって順次反射させることにより、その反射光をフォトダイオード２０２まで光導波路内を導いて、より効率良く受光部としてのフォトダイオード２０２に集光させることができる。
特開２００３−１９７８８６号公報
しかしながら、上記従来技術では、以下のような問題がある。
まず、図１０に示す従来技術では、層間絶縁膜１０５、１０７および１０９や層間膜１１１の厚さによって焦点距離が調整されている従来の固体撮像素子では、固体撮像素子の微細化に伴ってマイクロレンズ１１３の焦点距離が短くなり、間に介在する多層配線部によりレンズ−基板間距離が長くなるため、光学特性が悪くなるという問題が生じる。
また、これを解決するために提案された図１１に示す特許文献１の従来技術では、受光部としてのフォトダイオード２０２上に光導波路が設けられているが、前述したように光導波路を形成するために、図１０のように層間絶縁膜や層間膜の厚みを調整してマイクロレンズの焦点距離を調整する方法に比べて、製造工程が大幅に増えてしまうという問題がある。
本発明は、上記従来の問題を解決するもので、多層配線構造を持ちながら、簡便な方法によりレンズ−基板間距離を短くして、受光光学特性を向上させることができる固体撮像素子およびその製造方法、この固体撮像素子を撮像部に用いた電子情報機器を提供することを目的とする。
本発明の固体撮像素子は、被写体光を光電変換する複数の受光部が画素部にマトリックス状に配置された半導体基板または基板上に形成された半導体領域上に、複数の配線層が各配線層間に層間絶縁膜をそれぞれ介して積層された多層配線部が設けられ、該画素部において該配線層のない該層間絶縁膜の領域が一様に掘り込まれて該画素部がその周辺部よりも基板厚みが薄く構成され、該層間絶縁膜の掘り込み部の底面上に該複数の受光部とそれぞれ対向するように各マイクロレンズがそれぞれ配置されているものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子において、前記層間絶縁膜の少なくとも一部の代わりに空気層が設けられている。また、好ましくは、本発明の固体撮像素子において、前記複数の配線層が、前記半導体基板または基板上に形成された半導体領域上の各コンタクト部、および前記各配線層間の各コンタクト部によりそれぞれ支持されて前記多層配線部に構成されている。
さらに、好ましくは、本発明の固体撮像素子における層間絶縁膜の掘り込み量は、前記マイクロレンズの焦点が前記受光部の表面となるように調整されている。
さらに、好ましくは、本発明の固体撮像素子における層間絶縁膜の掘り込む深さ領域において、前記画素部の平面視外周部から周辺部にのみ配線パターンが配置されている。
さらに、好ましくは、本発明の固体撮像素子における層間絶縁膜の掘り込みが到達する配線層は、前記周辺部の画素部側の端部が、該配線層の下層側から上層側になるほど順に該画素部側から離れるような階段状の配線パターンに形成されている。
さらに、好ましくは、本発明の固体撮像素子における層間絶縁膜の掘り込み部の平面視外周端は、前記階段状の配線パターンに応じた階段状の段差形状に形成されている。
さらに、好ましくは、本発明の固体撮像素子における層間絶縁膜の掘り込み部の外周端は、断面形状が外部に開くテーパ形状に形成されている。
さらに、好ましくは、本発明の固体撮像素子における層間絶縁膜の掘り込み部の底面上に、保護膜および層間膜がこの順に設けられ、該層間膜上に、前記複数の受光部とそれぞれ対向するようにカラーフィルタの各色フィルタがそれぞれ設けられ、前記各マイクロレンズはそれぞれ該複数の受光部および該カラーフィルタの各色フィルタにそれぞれ対向するように設けられている。
さらに、好ましくは、本発明の固体撮像素子における多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層のみが設けられて、前記掘り込み部として、該第２層間絶縁膜、該第３層間絶縁膜および該第４層間絶縁膜が該第２層間絶縁膜の途中まで掘り込まれている。
さらに、好ましくは、本発明の固体撮像素子における多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層および第２配線層のみが設けられて、前記掘り込み部として、該第３層間絶縁膜および該第４層間絶縁膜が該第３層間絶縁膜の途中まで掘り込まれている。
さらに、好ましくは、本発明の固体撮像素子における多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜、第４配線層、第５層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層および第２配線層のみが設けられて、前記掘り込み部として、該第３層間絶縁膜、該第４層間絶縁膜および該第５層間絶縁膜が該第３層間絶縁膜の途中まで掘り込まれている。
さらに、好ましくは、本発明の固体撮像素子における多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜、第４配線層、第５層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層のみが設けられて、前記掘り込み部として、該第２層間絶縁膜、該第３層間絶縁膜、該第４層間絶縁膜および該第５層間絶縁膜が該第２層間絶縁膜の途中まで掘り込まれている。
さらに、好ましくは、本発明の固体撮像素子における多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜、第４配線層、第５層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層、該第２配線層および該第３配線層のみが設けられて、前記掘り込み部として、該第４層間絶縁膜および該第５層間絶縁膜が該第４層間絶縁膜の途中まで掘り込まれている。
さらに、好ましくは、本発明の固体撮像素子における多層配線部として、前記周辺部において第１〜第Ｎ（３以上の整数）配線層がそれぞれ、第１〜第（Ｎ＋１）層間絶縁膜のそれぞれに順次挟み込まれて設けられており、前記画素部ではＮ層よりも少ない配線層が設けられて、前記掘り込み部として、該配線層を含まない層間絶縁膜が掘り込まれている。
さらに、好ましくは、本発明の固体撮像素子における画素部の各配線層はそれぞれ、縦方向または／および横方向に絶縁膜を介して分割集約されて配線されている。
本発明の固体撮像素子の製造方法は、被写体光を光電変換する複数の受光部が画素部にマトリックス状に配置された半導体基板または基板上に形成された半導体領域上に、複数の配線層と各層間絶縁膜を交互に積層して多層配線部を形成する多層配線部形成工程と、該画素部において該配線層のない該層間絶縁膜の領域を一様に掘り込んで該画素部の周辺部よりも基板厚みを薄く形成する層間絶縁膜掘り込み工程と、該層間絶縁膜の掘り込み部の底面上に該複数の受光部のそれぞれと対向するように各マイクロレンズをそれぞれ形成するマイクロレンズ形成工程とを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子の製造方法における多層配線形成工程は、前記層間絶縁膜の掘り込む深さ領域において、前記画素部の平面視外周部から前記周辺部にのみ配線パターンを形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における多層配線形成工程において、前記層間絶縁膜の掘り込みが到達する配線層を、該配線層の下層側から上層側になるほど順に該画素部側から離れるような階段状の配線パターンに形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における層間絶縁膜掘り込み工程において、掘り込み量を、前記マイクロレンズの焦点が前記受光部の表面となるように調整する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における層間絶縁膜掘り込み工程において、前記階段状の配線パターンをマスクとして用いたセルフアライメントにより前記層間絶縁膜を掘り込むことにより、該層間絶縁膜の掘り込み部の平面視外周端を、その縦断面で前記階段状の配線パターンに応じた階段状の段差形状に形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における層間絶縁膜の掘り込み部の外周端を、等方性エッチングにより縦方向および横方向にエッチングして断面形状が外部に開くテーパ形状に形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における層間絶縁膜掘り込み工程後の層間絶縁膜の掘り込み部の底面上に、保護膜および層間膜をこの順に形成する工程と、該層間膜上に、前記複数の受光部とそれぞれ対向するようにカラーフィルタの各色フィルタをそれぞれ形成するカラーフィルタ形成工程とをさらに有し、前記マイクロレンズ形成工程は、前記各マイクロレンズをそれぞれ、該カラーフィルタ上に、該複数の受光部および該カラーフィルタの各色フィルタにそれぞれ対向するように形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における層間絶縁膜掘り込み工程は、ドライエッチングまたはウェットエッチングにより層間絶縁膜を掘り込む。
本発明の電子情報機器は、本発明の上記固体撮像素子を撮像部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下に、本発明の作用について説明する。
本発明にあっては、画素部の層間絶縁膜を一様に掘り込み、その掘り込み部にマイクロレンズを配置することにより、レンズ−基板間の距離を大幅に短くすることが可能となる。この層間絶縁膜の掘り込み量は、レンズの焦点が受光部表面となるように調整する。これにより、多層配線部構造を持ちながら、簡便な方法によりレンズ−基板間距離を大幅に短くすることが可能となる。
層間絶縁膜の掘り込み方法としては、ドライエッチングにより掘り込む方法およびウェットエッチングにより掘り込む方法などを用いることが可能である。但し、配線層の端部が揃っており、ドライエッチングを用いた場合には、垂直な高段差が生じ、マイクロレンズ形成工程において、スピンコート時の段差による塗布不良のストリエーション（筋状になって均一に塗布されない状態）が発生する可能性が高く、良好な製造の実現が困難である。この垂直高段差を緩和するために、ウェットエッチングによりテーパー形状を設ける方法も考えられるが、ウェットエッチングには一般的にＨＦが用いられ、配線層に対する選択比が小さいため、掘り込み部と配線の距離マージンを確保する必要があり、配線可能領域が小さくなる。
そこで、以下のような方法により、層間絶縁膜の掘り込み部を形成することが好ましい。層間絶縁膜の掘り込み部の底部までが到達する深さの配線層は、画素部には配線パターンが配置されないようにパターン配置を設定し、その周辺部の画素部側の端部に、下層から上層にいくほど順に画素部側から離れるような階段状の配線パターンを形成する。この階段状の配線パターンをマスクとして用いてセルフアラインにより層間絶縁膜を掘り込むことにより、層間絶縁膜の掘り込み端を階段状の配線パターンに応じた階段状の段差形状に形成して、垂直高段差を防ぐことが可能となる。
以上により、本発明によれば、画素部の層間絶縁膜を掘り込むことによって、多層配線構造を持ちながら、レンズ−基板間の距離を大幅に短くして、光学特性を向上させることができる。また、配線パターンを用いたセルフアライン掘り込みにより、掘り込み端を階段状の段差形状として、ストリエーション発生確率を低減させることができる。さらに、セルフアライン掘り込みを行うことにより、画素部の周辺部の配線パターン無効形成領域を少なくすることができる（掘り込み部と配線の距離マージンを少なくすることができる）。
以下に、本発明の本発明の固体撮像素子およびその製造方法の実施形態１〜４について、図面を参照しながら詳細に説明する。
（実施形態１）
図１は、本発明の実施形態１に係る固体撮像素子の要部構成例を示す縦断面図である。
図１において、本実施形態１の固体撮像素子２０は、半導体基板１上（または基板上に設けられた半導体領域上）に、多数の単位画素が配置された画素部Ａ（撮像領域）が設けられ、この画素部Ａの周囲には、各単位画素からの信号読み出し用の制御信号を出力するなどのコントローラ（ロジック回路、シフトレジスタ、ドライバ回路およびクロック回路など、周辺回路部ＢにＤＳＰをも含める場合もある）などの周辺回路部Ｂが設けられている。
この画素部Ａには、複数のフォトダイオード２が２次元状でマトリックス状に配置され、受光部としてのフォトダイオード２で被写体光から光電変換された信号電荷を読み出すためのゲート電極３がフォトダイオード２に隣接して設けられている。
半導体基板１の周辺回路部Ｂには、複数の配線層４、６および８が層間絶縁膜５、７および９を交互に順次介して積層された多層配線部が設けられている。この多層配線部は、アルミニュウムなどのメタル系材料で構成され、画素部Ａでは各単位画素毎にフォトダイオード２に発生した信号電荷を増幅して読み出すための読出回路を構成する各トランジスタ（ＭＯＳトランジス）の各端子に電気的に接続される配線である。また、周辺回路部Ｂでは、多層配線部は、各単位画素毎の読出回路のトランジスタを制御するためのコントローラを構成する各トランジスタ（ＭＯＳトランジス）の各端子に電気的に接続される配線である。この多層配線部は、画素部Ａでは、２層分で回路を繋ぐようにする必要があるところ、１層の配線層４に集約する。即ち、画素部Ａにおいて、縦または横方向に絶縁膜を介して配線層を配置して配線層６を含めて２層の配線層４、６を１層の配線層４だけに集約する。周辺回路部Ｂには、遮光膜も増え画素部Ａよりも配線量も多く、３層の配線層４、６、８で構成されている。
この多層配線部を構成する配線層のうち、後述する層間絶縁膜の掘り込みが到達する配線層６および８は、画素部Ａに配線パターンが配置されておらず（配線層４に配線層６が含まれている）、周辺回路部Ｂの画素部Ａ側端部が、下層から上層に向けて順に画素部Ａから離れるような階段状の配線パターンに形成されている。
層間絶縁膜５，７および９は、画素部Ａにおいて一様に掘り込まれて周辺回路部Ｂよりも厚みが薄く、掘り込まれた底面部はフォトダイオード２の表面側に接近するように形成されている。この層間絶縁膜５，７および９の掘り込み端は、上記階段状の配線パターンに応じた階段状の段差形状に形成（ストリエーション防止）されている。また、この層間絶縁膜５，７および９の掘り込み量は、後述するマイクロレンズ１３の焦点がフォトダイオード２の表面付近となるように調整されている。
掘り込まれた層間絶縁膜５上（掘り込み部Ｔ内の底面上）には、保護膜１０および層間膜１１が設けられており、層間膜１１上に、カラーフィルタ１２およびマイクロレンズ１３がこの順に設けられている。
マイクロレンズ１３のそれぞれは、各フォトダイオード２のそれぞれに対向するように配置されている。また、層間膜１１の厚みは、必要とされるレンズ−基板間距離（マイクロレンズ１３からフォトダイオード２までの距離）に応じて調整されている。
ここで、以下に、上記構成の本実施形態１の固体撮像素子２０の製造方法について、まず簡単に説明する。
本実施形態１では、（１）多層配線部を形成する工程と、（２）層間絶縁膜５，７および９を掘り込む工程と、（３）保護膜１０、層間膜１１、カラーフィルタ１２およびマイクロレンズ１３を形成する工程とが行われて本実施形態１の固体撮像素子２０を作製することができる。
（１）多層配線部形成工程では、層間絶縁膜５、７および９の掘り込み量に応じて、掘り込み部Ｔの底部が到達する配線層については、画素部Ａに配線パターンが配置されないようにパターン形成されている。また、掘り込み底部Ｔが到達する配線層については、周辺回路部Ｂに画素部Ａを囲むように、セルフアライン掘り込みにおいてマスクとして用いられるセルフアライン用配線パターンも、同層の他の配線パターンと同時に配置される。そのセルフアライン用配線パターンは、周辺回路部Ｂの画素部Ａ側端部が、下層から上層になるほど順に画素部Ａ側から離れるような階段状にパターン形成される。配線層としては、例えばＡｌ、Ｃｕ、ＡｌＣｕ、ＴｉＮおよびＴｉなどの単層または積層膜を用いることができる。また、層間絶縁膜５、７および９としては、例えばＢＰＳＧ、ＨＤＰ、ＮＳＧおよびＰＳＧなどの膜を用いることができる。
（２）層間絶縁膜掘り込み工程では、多層配線部形成後の最終の層間絶縁膜９の形成後に、レジストパターンが形成され、そのパターンと上記セルフアライン用配線パターンをマスクとして、画素部Ａの層間絶縁膜をエッチングすることにより掘り込み部Ｔが形成される。層間絶縁膜５、７および９の掘り込み端（平面視で外周端）は、上記セルフアライン用配線パターンの階段状のパターンに応じた階段状の段差形状に形成される。層間絶縁膜５、７および９の掘り込み量は、マイクロレンズ１３の焦点がフォトダイオード２の表面またはその付近となるように調整される。ここでは、層間絶縁膜５の膜厚の途中まで底部が平らになるように掘り込まれる。
（３）保護膜１０、層間膜１１、カラーフィルタ１２およびマイクロレンズ１３の形成工程では、層間絶縁膜５の途中までの掘り込み後に、保護膜１０、層間膜１１、カラーフィルタ１２およびマイクロレンズ１３が形成される。この層間膜１１としては、例えば、シリコン酸化膜および透明樹脂膜などからなる光透過性絶縁膜を用いることができる。この層間膜１１の膜厚が薄いほど、レンズ−基板間距離が小さくなって焦点が合わせ易くなる。
次に、本実施形態１の固体撮像素子２０の製造方法について、図２および図３を用いて、さらに具体的に説明する。
図２（ａ）〜図２（ｃ）、図３（ａ）および図３（ｂ）は、本実施形態１に係る固体撮像素子の各製造工程を説明するための要部縦断面図である。なお、特に、ここでは、多層配線部形成工程以降の各製造工程を示している。
本実施形態１では、多層配線部の積層数や掘り込み深さは任意であるが、この事例では、３層の配線層４，６および８と層間絶縁膜５、７および９を交互に順次積層し、最終の層間絶縁膜９の形成後に配線層４と配線層６の間の層間絶縁膜５の途中まで画素部Ａの層間絶縁膜５、７および９を掘り込む場合について説明する。
まず、図２（ａ）に示すように、半導体基板１にフォトダイオード２およびゲート電極３が形成された基板部上に、配線層４、層間絶縁膜５、配線層６、層間絶縁膜７、配線層８および層間絶縁膜９を順次形成する。この配線層６および８は、画素部Ａの領域にはパターンニングを行わず、その周辺回路部Ｂの領域に、画素部Ａを囲むように、セルフアライン用配線パターンを配置する。このセルフアライン用配線パターンは、配線層６より配線層８の方が、画素部Ａ側の端部から離れるような階段状にパターン形成する。また、画素部Ａにおける１層の配線層４は、縦または横方向に絶縁膜を介して配線層を配置して２層の配線層４、６を含めて１層の配線層４だけに集約する。
次に、図２（ｂ）に示すように、最後の層間絶縁膜９の形成後、その上にレジストパターン１４をフォトリソグラフィー技術により画素部Ａの領域が開口するように形成する。このレジストパターン１４をマスクとして、画素部Ａの層間絶縁膜５、７および９を層間絶縁膜５の途中までドライエッチングすることにより、図２（ｃ）に示すような掘り込み部Ｔを形成する。レジストパターン１４のエッジは、配線層８のセルフアライン用配線パターン上に位置しており、配線層６および８を用いたセルフアライン掘り込みにより、図２（ｃ）に示すように、層間絶縁膜５、７および９の掘り込み端は、配線層６および８の階段状パターンに応じた階段状の段差形状となる。
さらに、図３（ａ）に示すように、Ｏ２プラズマアッシングなどによりレジストパターン１４を除去する。その後、図３（ｂ）に示すように、層間絶縁膜５、７および９の掘り込み部Ｔの底面上に、保護膜１０および層間膜１１をこの順で形成し、さらに、この層間膜１１上にカラーフィルタ１２およびマイクロレンズ１３をこの順で形成することによって、本実施形態１の固体撮像素子２０を作製することができる。
以上により、本実施形態１によれば、多数の単位画素が配列された画素部Ａの層間絶縁膜５、７および９を掘り込むことによって、多層配線構造を持ちながら、レンズ−基板間の距離（マイクロレンズ１３からフォトダイオード２までの距離）を大幅に短くして、受光光学特性を向上させることができる。さらに、配線パターンを用いたセルフアライン掘り込みにより層間絶縁膜５、７および９の掘り込み部Ｔを形成して、その掘り込み端（周囲）を上に開く階段状の段差形状として、塗布不良のストリエーション発生確率を低減させることができる。
なお、層間絶縁膜の掘り込み方法としては、前述したように上に開くように配線層６および８の端が階段状の段差形状とはせずに、配線層６および８の端を揃えた状態でドライエッチングを用いて掘り込みすることもできる。その方法について、本実施形態１の参考例として、図４を用いて説明する。
図４（ａ）に示すように、層間絶縁膜９の形成後、まず、フォトリソグラフィー技術により層間絶縁膜９上にレジストパターン１４を形成する。次に、図４（ｂ）に示すように、ドライエッチングにより層間絶縁膜５、７および９をエッチングして掘り込み部Ｔ１を形成し、図４（ｃ）に示すようにレジストパターン１４を除去する。
このように、配線層６および８の端を揃えた状態でドライエッチングを用いる方法では、一様に深い垂直な高段差が生じて、この後のマイクロレンズ形成工程において、スピンコートによるマイクロレンズ材料の塗布不良のストリエーションが発生する可能性が非常に高く、この場合には良好な製造の実現が困難であることが考えられる。
したがって、垂直高段差を緩和するために、上に開くように配線層６および８の端が階段状の段差形状でウエットエッチングなどによりテーパー形状を設ける方法も考えられる。その方法について、本実施形態１の変形例として、図５を用いて説明する。
図５（ａ）に示すように、最後の層間絶縁膜９の形成後、フォトリソグラフィー技術により層間絶縁膜９上にレジストパターン１４を形成する。次に、図５（ｂ）に示すように、ウェットエッチングにより層間絶縁膜をエッチングして掘り込み部Ｔ２を形成し、図５（ｃ）に示すようにレジストパターン１４を除去する。
このように、上に開くように配線層６および８の端が階段状の段差形状でウェットエッチングを用いる方法では、等方性エッチングによりレジストパターン下の層間絶縁膜も横方向にエッチングされるため、テーパー形状を実現してストリエーション発生確率をより小さくすることができる。しかしながら、ウェットエッチングでは、一般的にフッ化水素ＨＦが用いられ（フッ化水素ＨＦにアルミニュウムやカッパー配線が触れると腐食してしまう）、配線に対する選択比が小さく、横方向にエッチングされてレジストパターン１４によるエッチング位置が大きく変化するため、掘り込み部Ｔ２と配線の距離マージン（配線無効領域）を確保する必要があり、その分、配線可能領域が小さくなる。
したがって、上記実施形態１において、図２および図３を用いて説明したように、この変形例よりも、セルフアライン用配線パターンをマスクとして用いて層間絶縁膜の掘り込み部Ｔを形成する方が、配線に使える領域（配線有効領域）も多くなるなど、好ましい。
（実施形態２）
上記実施形態１では、３層の多層配線部を構成する配線層のうち、層間絶縁膜の掘り込みが到達する配線層６および８の２層は、画素部Ａに配線パターンが配置されておらず、層間絶縁膜の掘り込みが到達しない配線層４は、画素部Ａに配線パターンが配置されており、周辺回路部Ｂの画素部Ａ側の端部が、下層の配線層６から上層の配線層８に向けて順に画素部Ａから離れるような階段状の配線パターンに形成されている場合について説明したが、本実施形態２では、４層の多層配線部を構成する配線層のうち、層間絶縁膜の掘り込みが到達する配線層６および８の２層は、画素部Ａに配線パターンが配置されておらず、層間絶縁膜の掘り込みが到達しない配線層４Ａおよび４Ｂの２層は、画素部Ａに配線パターンが配置されており、周辺回路部Ｂの画素部Ａ側の端部が、下層の配線層６から上層の配線層８に向けて順に画素部Ａから離れるような階段状の配線パターンに形成されている場合について説明する。
図７（ｂ）において、層間絶縁膜５Ｂ，７および９は、画素部Ａにおいて一様に掘り込まれて周辺回路部Ｂよりも厚みが薄く、掘り込まれた底面部はフォトダイオード２の表面側に接近するように形成されている。この層間絶縁膜５Ｂ，７および９の掘り込み端は、上記階段状の配線パターンに応じた階段状の段差形状に形成されている。また、この層間絶縁膜５Ｂ，７および９の掘り込み量は、後述するマイクロレンズ１３の焦点がフォトダイオード２の表面またはその付近となるように調整されている。
掘り込まれた層間絶縁膜５Ｂ上（掘り込み部Ｔ３内の底面上）には、保護膜１０および層間膜１１が設けられており、層間膜１１上には、カラーフィルタ１２およびマイクロレンズ１３がこの順に設けられている。
マイクロレンズ１３のそれぞれは、各フォトダイオード２とそれぞれ対向するように配置されている。また、層間膜１１の厚みは、必要とされるレンズ−基板間距離（マイクロレンズ１３からフォトダイオード２までの距離）に応じて調整されている。
ここで、本実施形態２の固体撮像素子２０Ａの製造方法について、図６および図７を用いて、さらに具体的に説明する。
図６（ａ）〜図６（ｃ）、図７（ａ）および図７（ｂ）は、本実施形態２に係る固体撮像素子の各製造工程を説明するための要部縦断面図である。なお、特に、ここでは、多層配線部形成工程以降の各製造工程を示している。
本実施形態２では、４層の配線層４Ａ，４Ｂ、６および８と層間絶縁膜５Ａ，５Ｂ、７および９を交互に順次積層し、最終の層間絶縁膜９の形成後に配線層４Ｂと配線層６の間の層間絶縁膜５Ｂの途中まで画素部Ａの層間絶縁膜５Ｂ、７および９を掘り込む場合について説明する。
まず、図６（ａ）に示すように、半導体基板１にフォトダイオード２およびゲート電極３が形成された基板部上に、配線層４Ａ、層間絶縁膜５Ａ、配線層４Ｂ、層間絶縁膜５Ｂ、配線層６、層間絶縁膜７、配線層８および層間絶縁膜９を順次形成する。この配線層６および８は、画素部Ａの領域にはパターンニングを行わず、その周辺回路部Ｂの領域に、画素部Ａを囲むように、セルフアライン用配線パターンを配置する。このセルフアライン用配線パターンは、配線層６より配線層８の方が、画素部Ａ側の端部から離れるような階段状にパターン形成する。要するに、画素部Ａにおいて、２層の配線層４Ａおよび４Ｂは、縦または横方向に絶縁膜を介して配線層を配置して上層の配線層６、８を含めて４層または３層の配線層を２層の配線層に集約する。
次に、図６（ｂ）に示すように、最後の層間絶縁膜９の形成後、その上にレジストパターン１４をフォトリソグラフィー技術により画素部Ａの領域が開口（開口部Ｄ）するように形成する。このレジストパターン１４をマスクとして、画素部Ａの層間絶縁膜５Ｂ、７および９を層間絶縁膜５Ｂの途中までドライエッチングすることにより、図６（ｃ）に示すような掘り込み部Ｔ３を形成する。レジストパターン１４のエッジは、配線層８のセルフアライン用配線パターン上に位置しており、配線層６および８を用いたセルフアライン掘り込みにより、図６（ｃ）に示すように、層間絶縁膜５Ｂ、７および９の掘り込み端は、配線層６および８の階段状パターンに応じた階段状の段差形状となる。
さらに、図７（ａ）に示すように、Ｏ２プラズマアッシングなどによりレジストパターン１４を除去する。その後、図７（ｂ）に示すように、層間絶縁膜５Ｂ、７および９の掘り込み部Ｔ３の底面上に、保護膜１０および層間膜１１をこの順で形成し、この層間膜１１上にカラーフィルタ１２およびマイクロレンズ１３をこの順で形成することによって、本実施形態２の固体撮像素子２０Ａを作製することができる。
なお、本実施形態２では、４層の多層配線部を構成する配線層のうち、層間絶縁膜の掘り込みが到達する配線層６および８は、画素部Ａに配線パターンが配置されておらず、層間絶縁膜の掘り込みが到達しない配線層４Ａおよび４Ｂは、画素部Ａに配線パターンが配置されており、周辺回路部Ｂの画素部Ａ側の端部が、下層の配線層６から上層の配線層８に向けて順に画素部Ａから離れるような階段状の配線パターンに形成されている場合について説明したが、これに限らず、４層の多層配線部を構成する配線層のうち、層間絶縁膜の掘り込みが到達する１層の配線層８だけが、画素部Ａに配線パターンが配置されておらず、層間絶縁膜の掘り込みが到達しない残る３層の配線層４Ａおよび４Ｂ、６は、画素部Ａに配線パターンが配置されていてもよい。
（実施形態３）
上記実施形態１では、３層の多層配線部を構成する配線層のうち、層間絶縁膜の掘り込みが到達する配線層８は、画素部Ａには配線パターンが配置されておらず、層間絶縁膜の掘り込みが到達しない配線層４、６Ａは、画素部Ａにも配線パターンが配置されている場合について説明したが、本実施形態３では、３層の多層配線部を構成する配線層のうち、層間絶縁膜の掘り込みが到達する配線層８は、画素部Ａに配線パターンが配置されておらず、層間絶縁膜の掘り込みが到達しない残る２層の配線層４および６Ａは、画素部Ａにも配線パターンが配置されている場合について説明する。
図９（ｂ）において、層間絶縁膜７および９は、画素部Ａにおいて一様に掘り込まれて周辺回路部Ｂよりも厚みが薄く、掘り込まれた底面部はフォトダイオード２の表面側に接近するように形成されている。また、この層間絶縁膜７および９の掘り込み量は、後述するマイクロレンズ１３の焦点がフォトダイオード２の表面またはその付近となるように調整されている。
掘り困れた層間絶縁膜７上（掘り込み部Ｔ４の底面上）には、保護膜１０および層間膜１１が設けられており、層間膜１１上には、カラーフィルタ１２およびマイクロレンズ１３がこの順に設けられている。
マイクロレンズ１３のそれぞれは、各フォトダイオード２とそれぞれ対向するように配置されている。また、層間膜１１の厚みは、必要とされるレンズ−基板間距離（マイクロレンズ１３からフォトダイオード２までの距離）に応じて調整される。
ここで、本実施形態２の固体撮像素子２０Ｂの製造方法について、図８および図９を用いて、さらに具体的に説明する。
図８（ａ）〜図８（ｃ）、図９（ａ）および図９（ｂ）は、本実施形態３に係る固体撮像素子の各製造工程を説明するための要部縦断面図である。なお、特に、ここでは、多層配線部形成工程以降の各製造工程を示している。
本実施形態３では、３層の配線層４，６Ａおよび８と層間絶縁膜５、７および９を交互に順次積層し、最終の層間絶縁膜９の形成後に配線層６Ａと配線層８の間の層間絶縁膜７の途中まで画素部Ａの層間絶縁膜７および９を掘り込む場合について説明する。
まず、図８（ａ）に示すように、半導体基板１にフォトダイオード２およびゲート電極３が形成された基板部上に、配線層４、層間絶縁膜５、配線層６Ａ、層間絶縁膜７、配線層８および層間絶縁膜９を順次形成する。この配線層８は、１層だけ画素部Ａの領域にパターンニングを行わず、その周辺回路部Ｂの領域に、画素部Ａを囲むように、セルフアライン用配線パターンを配置する。要するに、画素部Ａにおける２層の配線層４および６Ａは、縦または横方向に絶縁膜を介して配線層を配置して最上層の配線層８を含めて３層の配線層を２層の配線層に集約することができる。
次に、図８（ｂ）に示すように、最後の層間絶縁膜９の形成後、その上にレジストパターン１４をフォトリソグラフィー技術により画素部Ａの領域が開口（開口部Ｄ）するように形成する。このレジストパターン１４をマスクとして、画素部Ａの層間絶縁膜７および９を層間絶縁膜７の途中までドライエッチングすることにより、図８（ｃ）に示すような掘り込み部Ｔ４を形成する。レジストパターン１４のエッジは、配線層８のセルフアライン用配線パターン上に位置しており、配線層８を用いたセルフアライン掘り込みにより、図８（ｃ）に示すように、層間絶縁膜７および９の掘り込みは、浅い掘り込みとなる。
さらに、図９（ａ）に示すように、Ｏ２プラズマアッシングなどによりレジストパターン１４を除去する。その後、図９（ｂ）に示すように、層間絶縁膜７および９の掘り込み部Ｔ４の底面上に、保護膜１０および層間膜１１をこの順で形成し、この層間膜１１上にカラーフィルタ１２およびマイクロレンズ１３をこの順で形成することによって、本実施形態３の固体撮像素子２０Ｂを作製することができる。
（実施形態４）
本実施形態４では、上記実施形態１〜３の固体撮像装置２０，２０Ａおよび２０Ｂの少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載カメラ、テレビジョン電話用カメラおよび携帯電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。
本実施形態４の電子情報機器は、本発明の上記実施形態１〜３の固体撮像装置２０，２０Ａおよび２０Ｂの少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。
以上により、上記実施形態１〜３によれば、固体撮像素子２０、２０Ａまたは２０Ｂは、画素部Ａの層間絶縁膜が一様に掘り込まれており、掘り込み部の底面が到達する配線層は画素部Ａに配線パターンが設けられず、画素部Ａの周辺回路部Ｂの画素部側にセルフアライン用配線パターンが配置されている。その配線パターンは、配線層の下層から上層に向けて順に、画素部Ａ側の端部が画素部Ａから離れるように形成されている。層間絶縁膜の掘り込み端は、セルフアライン掘り込みにより配線パターンによる階段状の段差が形成されている。その層間絶縁膜掘り込み部にマイクロレンズ１３が形成されている。これによって、多層配線構造を持ちながら、簡便な方法でレンズ−基板間距離を大幅に短くすることができて、集光を改善して光学特性を向上させることができる。
なお、上記実施形態１〜４では、複数の配線層が各配線層間に層間絶縁膜をそれぞれ介して積層された多層配線部が設けられるように構成したが、これに限らず、この層間絶縁膜の代わりに空気層が設けられていてもよい。または、この層間絶縁膜の少なくとも一部の代わりに空気層が設けられていてもよい。例えば、複数の配線層が各配線層間に層間絶縁膜をそれぞれ介して積層された多層配線部が設けられた状態で、層間絶縁膜がエッチング除去されて（または層間絶縁膜が取り去られて）、複数の配線層が、半導体基板または基板上に形成された半導体領域上の各コンタクト部、および各配線層間の各コンタクト部によりそれぞれ支持されてビルト（構築）され、各配線層間に空気層が介在した多層配線部に構成されている。この場合、層間絶縁膜に比べて空気層の方が誘電率が大幅に低く、各配線層間に生じる寄生容量も大幅に削減されて各配線層の信号伝達による信号ヘタリ（信号のなまり）も大幅に軽減されるという効果がある。例えば、マイクロレンズを設ける領域については、層間絶縁膜を残してその上にカラーフィルタおよびマイクロレンズを設けることができる。マイクロレンズを設ける領域以外の周辺領域では、層間絶縁膜の代わりに空気層が設けられていてもよい。
なお、上記実施形態１〜４では、特に説明しなかったが、被写体光を光電変換する複数の受光部が画素部にマトリックス状に配置された半導体基板（または基板上に形成された半導体領域）上に、複数の配線層が各間に層間絶縁膜をそれぞれ介して積層された多層配線部が設けられ、この層間絶縁膜が画素部において一様に掘り込まれて画素部の周辺回路部よりも基板厚みが薄く構成され、層間絶縁膜の掘り込み部の底面上に複数の受光部とそれぞれ対向するように各マイクロレンズがそれぞれ配置されている。これによって、多層配線構造を持ちながら、簡便な方法によりレンズ−基板間距離を短くして、光学特性を向上させることができる本発明の目的を達成することができる。
また、上記実施形態１についてさらに説明すると、多層配線部として、周辺回路部Ｂにおいて層間絶縁膜（図示せず）、配線層４、層間絶縁膜５、配線層６、層間絶縁膜７、配線層８、層間絶縁膜９が下から順に設けられており、画素部Ａでは配線層４のみが設けられて、掘り込み部Ｔとして、層間絶縁膜５、層間絶縁膜７および層間絶縁膜９が層間絶縁膜５の途中まで掘り込まれている。また、上記実施形態３についてさらに説明すると、多層配線部として、周辺回路部Ｂにおいて層間絶縁膜（図示せず）、配線層４、層間絶縁膜５、配線層６Ａ、層間絶縁膜７、配線層８、層間絶縁膜９が下から順に設けられており、画素部Ａでは配線層４および６Ａのみが設けられて、掘り込み部Ｔ４として、層間絶縁膜７および層間絶縁膜９が層間絶縁膜７の途中まで掘り込まれている。さらに、上記実施形態２についてさらに説明すると、多層配線部として、周辺回路部Ｂにおいて層間絶縁膜（図示せず）、配線層４Ａ、層間絶縁膜５Ａ、配線層４Ｂ、層間絶縁膜５Ｂ、配線層６、層間絶縁膜７、配線層８、層間絶縁膜９が下から順に設けられており、画素部Ａでは配線層４Ａおよび４Ｂのみが設けられて、掘り込み部Ｔ３として、層間絶縁膜５Ｂ、層間絶縁膜７および層間絶縁膜９が層間絶縁膜５Ｂの途中まで掘り込まれている。
上記に限らず、多層配線部として、周辺回路部Ｂにおいて層間絶縁膜（図示せず）、配線層４Ａ、層間絶縁膜５Ａ、配線層４Ｂ、層間絶縁膜５Ｂ、配線層６、層間絶縁膜７、配線層８、層間絶縁膜９が下から順に設けられており、画素部Ａでは配線層４Ａのみが設けられて、掘り込み部として、層間絶縁膜５Ｂ、層間絶縁膜６、層間絶縁膜８および層間絶縁膜９が層間絶縁膜５Ｂの途中まで掘り込まれていてもよい。また、上記に限らず、多層配線部として、周辺回路部Ｂにおいて層間絶縁膜（図示せず）、配線層４Ａ、層間絶縁膜５Ａ、配線層４Ｂ、層間絶縁膜５Ｂ、配線層６、層間絶縁膜７、配線層８、層間絶縁膜９が下から順に設けられており、画素部Ａでは配線層４Ａ、配線層４Ｂおよび配線層６のみが設けられて、掘り込み部として、層間絶縁膜７および層間絶縁膜９が層間絶縁膜７の途中まで掘り込まれていてもよい。要するに、多層配線部として、周辺回路部Ｂにおいて第１〜第Ｎ（３以上の整数）配線層がそれぞれ、第１〜第（Ｎ＋１）層間絶縁膜のそれぞれに順次挟み込まれて設けられており、画素部Ａでは層数がＮ層よりも少ない配線層が設けられて、掘り込み部として、配線層を含まない層間絶縁膜が掘り込まれていればよい。
以上のように、本発明の好ましい実施形態１〜４を用いて本発明を例示してきたが、本発明は、この実施形態１〜４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、例えばＣＭＯＳイメージセンサーなどの固体撮像素子およびその製造方法、この固体撮像素子を撮像部に用いたデジタルカメラやカメラ付き携帯電話装置などの電子情報機器の分野において、画素部の層間絶縁膜を掘り込むことによって、多層配線構造を持ちながら、レンズ−基板間の距離を大幅に短くして、光学特性を向上させることができる。また、配線パターンを用いたセルフアライン掘り込みにより、掘り込み端を階段状の段差形状として、ストリエーション発生確率を低減させることができる。さらに、セルフアライン掘り込みを行うことにより、画素部の周辺部の配線パターン無効形成領域を少なくすることができる（掘り込み部と配線の距離マージンを少なくすることができる）。
本発明の実施形態１に係る固体撮像素子の要部構成例を示す縦断面図である。 （ａ）〜（ｃ）は、本発明の実施形態１に係る固体撮像素子の掘り込み部形成工程までの各製造工程について説明するための要部縦断面図である。 （ａ）および（ｂ）は、本発明の実施形態１に係る固体撮像素子のマイクロレンズ形成工程までの各製造工程について説明するための要部縦断面図である。 （ａ）〜（ｃ）は、垂直な高段差の掘り込み部が形成される場合の参考例に係る固体撮像素子の製造工程において、掘り込み部形成工程の他の事例ついて説明するための要部縦断面図である。 （ａ）〜（ｃ）は、本発明の実施形態１の変形例に係る固体撮像素子の製造工程においてウェットエッチングにより掘り込み部を形成する場合について説明するための要部縦断面図である。 （ａ）〜（ｃ）は、本発明の実施形態２に係る固体撮像素子の掘り込み部形成工程までの各製造工程について説明するための要部縦断面図である。 （ａ）および（ｂ）は、本発明の実施形態２に係る固体撮像素子のマイクロレンズ形成工程までの各製造工程について説明するための要部縦断面図である。 （ａ）〜（ｃ）は、本発明の実施形態３に係る固体撮像素子の掘り込み部形成工程までの各製造工程について説明するための要部縦断面図である。 （ａ）および（ｂ）は、本発明の実施形態３に係る固体撮像素子のマイクロレンズ形成工程までの各製造工程について説明するための要部縦断面図である。 従来の固体撮像素子の要部構成例を示す縦断面図である。 特許文献１に開示されている従来の固体撮像素子の要部構成例を示す縦断面図である。
符号の説明
１ 半導体基板
２ フォトダイオード（受光部）
３ ゲート電極
４、４Ａ、４Ｂ、６、６Ａ、８ 配線
５、５Ａ、５Ｂ、７、９ 層間絶縁膜
１０ 保護膜
１１ 層間膜
１２ カラーフィルタ
１３ マイクロレンズ
１４ レジストパターン
Ａ 画素部
Ｂ 周辺回路部
Ｄ 開口部
Ｔ、Ｔ１〜Ｔ４ 掘り込み部

Claims (25)

  1. 被写体光を光電変換する複数の受光部が画素部にマトリックス状に配置された半導体基板または基板上に形成された半導体領域上に、複数の配線層が各配線層間に層間絶縁膜をそれぞれ介して積層された多層配線部が設けられ、該画素部において該配線層のない該層間絶縁膜の領域が一様に掘り込まれて該画素部がその周辺部よりも基板厚みが薄く構成され、該層間絶縁膜の掘り込み部の底面上に該複数の受光部とそれぞれ対向するように各マイクロレンズがそれぞれ配置されている固体撮像素子。
  2. 前記層間絶縁膜の少なくとも一部の代わりに空気層が設けられている請求項１に記載の固体撮像素子。
  3. 前記複数の配線層が、前記半導体基板または基板上に形成された半導体領域上の各コンタクト部、および前記各配線層間の各コンタクト部によりそれぞれ支持されて前記多層配線部に構成されている請求項２に記載の固体撮像素子。
  4. 前記層間絶縁膜の掘り込み量は、前記マイクロレンズの焦点が前記受光部の表面となるように調整されている請求項１に記載の固体撮像素子。
  5. 前記層間絶縁膜の掘り込む深さ領域において、前記画素部の平面視外周部から周辺部にのみ配線パターンが配置されている請求項１に記載の固体撮像素子。
  6. 前記層間絶縁膜の掘り込みが到達する配線層は、前記周辺部の画素部側の端部が、該配線層の下層側から上層側になるほど順に該画素部側から離れるような階段状の配線パターンに形成されている請求項１または５に記載の固体撮像素子。
  7. 前記層間絶縁膜の掘り込み部の平面視外周端は、前記階段状の配線パターンに応じた階段状の段差形状に形成されている請求項６に記載の固体撮像素子。
  8. 前記層間絶縁膜の掘り込み部の外周端は、断面形状が外部に開くテーパ形状に形成されている請求項１に記載の固体撮像素子。
  9. 前記層間絶縁膜の掘り込み部の底面上に、保護膜および層間膜がこの順に設けられ、該層間膜上に、前記複数の受光部とそれぞれ対向するようにカラーフィルタの各色フィルタがそれぞれ設けられ、前記各マイクロレンズはそれぞれ該複数の受光部および該カラーフィルタの各色フィルタにそれぞれ対向するように設けられている請求項１に記載の固体撮像素子。
  10. 前記多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層のみが設けられて、前記掘り込み部として、該第２層間絶縁膜、該第３層間絶縁膜および該第４層間絶縁膜が該第２層間絶縁膜の途中まで掘り込まれている請求項１に記載の固体撮像素子。
  11. 前記多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層および第２配線層のみが設けられて、前記掘り込み部として、該第３層間絶縁膜および該第４層間絶縁膜が該第３層間絶縁膜の途中まで掘り込まれている請求項１に記載の固体撮像素子。
  12. 前記多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜、第４配線層、第５層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層および第２配線層のみが設けられて、前記掘り込み部として、該第３層間絶縁膜、該第４層間絶縁膜および該第５層間絶縁膜が該第３層間絶縁膜の途中まで掘り込まれている請求項１に記載の固体撮像素子。
  13. 前記多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜、第４配線層、第５層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層のみが設けられて、前記掘り込み部として、該第２層間絶縁膜、該第３層間絶縁膜、該第４層間絶縁膜および該第５層間絶縁膜が該第２層間絶縁膜の途中まで掘り込まれている請求項１に記載の固体撮像素子。
  14. 前記多層配線部として、前記周辺部において第１層間絶縁膜、第１配線層、第２層間絶縁膜、第２配線層、第３層間絶縁膜、第３配線層、第４層間絶縁膜、第４配線層、第５層間絶縁膜が下から順に設けられており、前記画素部では該第１配線層、該第２配線層および該第３配線層のみが設けられて、前記掘り込み部として、該第４層間絶縁膜および該第５層間絶縁膜が該第４層間絶縁膜の途中まで掘り込まれている請求項１に記載の固体撮像素子。
  15. 前記多層配線部として、前記周辺部において第１〜第Ｎ（３以上の整数）配線層がそれぞれ、第１〜第（Ｎ＋１）層間絶縁膜のそれぞれに順次挟み込まれて設けられており、前記画素部ではＮ層よりも少ない配線層が設けられて、前記掘り込み部として、該配線層を含まない層間絶縁膜が掘り込まれている請求項１に記載の固体撮像素子。
  16. 前記画素部の各配線層はそれぞれ、縦方向または／および横方向に絶縁膜を介して分割集約されて配線されている請求項１および１０〜１５のいずれかに記載の固体撮像素子。
  17. 被写体光を光電変換する複数の受光部が画素部にマトリックス状に配置された半導体基板または基板上に形成された半導体領域上に、複数の配線層と各層間絶縁膜を交互に積層して多層配線部を形成する多層配線部形成工程と、
    該画素部において該配線層のない該層間絶縁膜の領域を一様に掘り込んで該画素部の周辺部よりも基板厚みを薄く形成する層間絶縁膜掘り込み工程と、
    該層間絶縁膜の掘り込み部の底面上に該複数の受光部のそれぞれと対向するように各マイクロレンズをそれぞれ形成するマイクロレンズ形成工程とを有する固体撮像素子の製造方法。
  18. 前記多層配線形成工程は、前記層間絶縁膜を掘り込む深さ領域において、前記画素部の平面視外周部から前記周辺部にのみ配線パターンを形成する請求項１７に記載の固体撮像素子の製造方法。
  19. 前記多層配線形成工程において、前記層間絶縁膜の掘り込みが到達する配線層を、該配線層の下層側から上層側になるほど順に該画素部側から離れるような階段状の配線パターンに形成する請求項１７または１８に記載の固体撮像素子の製造方法。
  20. 前記層間絶縁膜掘り込み工程において、掘り込み量を、前記マイクロレンズの焦点が前記受光部の表面となるように調整する請求項１７に記載の固体撮像素子の製造方法。
  21. 前記層間絶縁膜掘り込み工程において、前記階段状の配線パターンをマスクとして用いたセルフアライメントにより前記層間絶縁膜を掘り込むことにより、該層間絶縁膜の掘り込み部の平面視外周端を、その縦断面で前記階段状の配線パターンに応じた階段状の段差形状に形成する請求項１９に記載の固体撮像素子の製造方法。
  22. 前記層間絶縁膜の掘り込み部の外周端を、等方性エッチングにより縦方向および横方向にエッチングして断面形状が外部に開くテーパ形状に形成する請求項１７に記載の固体撮像素子の製造方法。
  23. 前記層間絶縁膜掘り込み工程後の層間絶縁膜の掘り込み部の底面上に、保護膜および層間膜をこの順に形成する工程と、該層間膜上に、前記複数の受光部とそれぞれ対向するようにカラーフィルタの各色フィルタをそれぞれ形成するカラーフィルタ形成工程とをさらに有し、前記マイクロレンズ形成工程は、前記各マイクロレンズをそれぞれ、該カラーフィルタ上に、該複数の受光部および該カラーフィルタの各色フィルタにそれぞれ対向するように形成する請求項１７に記載の固体撮像素子の製造方法。
  24. 前記層間絶縁膜掘り込み工程は、ドライエッチングまたはウェットエッチングにより層間絶縁膜を掘り込む請求項１７、２１および２２のいずれかに記載の固体撮像素子の製造方法。
  25. 請求項１〜１６のいずれかに記載の固体撮像素子を撮像部に用いた電子情報機器。
JP2007111013A 2007-04-19 2007-04-19 固体撮像素子およびその製造方法、電子情報機器 Pending JP2008270500A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007111013A JP2008270500A (ja) 2007-04-19 2007-04-19 固体撮像素子およびその製造方法、電子情報機器
US12/081,651 US20080258250A1 (en) 2007-04-19 2008-04-18 Solid-state image capturing device, method of manufacturing the same, and electronic information device
KR1020080036321A KR100983550B1 (ko) 2007-04-19 2008-04-18 고체 촬상 소자, 그 제조 방법, 및 전자 정보 기기
CN2008100933342A CN101290944B (zh) 2007-04-19 2008-04-18 固态图像捕获装置及其制造方法和电子信息装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007111013A JP2008270500A (ja) 2007-04-19 2007-04-19 固体撮像素子およびその製造方法、電子情報機器

Publications (1)

Publication Number Publication Date
JP2008270500A true JP2008270500A (ja) 2008-11-06

Family

ID=39871357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007111013A Pending JP2008270500A (ja) 2007-04-19 2007-04-19 固体撮像素子およびその製造方法、電子情報機器

Country Status (4)

Country Link
US (1) US20080258250A1 (ja)
JP (1) JP2008270500A (ja)
KR (1) KR100983550B1 (ja)
CN (1) CN101290944B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165854A (ja) * 2009-01-15 2010-07-29 Sony Corp 固体撮像装置及び電子機器
KR20100122446A (ko) * 2009-05-12 2010-11-22 소니 주식회사 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법
US8551801B2 (en) 2011-05-27 2013-10-08 Canon Kabushiki Kaisha Method for manufacturing solid-state image pickup device
WO2014156657A1 (ja) * 2013-03-25 2014-10-02 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2016158440A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2016195229A (ja) * 2015-03-31 2016-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2017168532A (ja) * 2016-03-14 2017-09-21 セイコーＮｐｃ株式会社 光センサ及びその製造方法
JP2017168535A (ja) * 2016-03-14 2017-09-21 セイコーＮｐｃ株式会社 光センサ
CN113196741A (zh) * 2018-12-17 2021-07-30 脸谱科技有限责任公司 动态可编程图像传感器
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
US12034015B2 (en) 2018-05-25 2024-07-09 Meta Platforms Technologies, Llc Programmable pixel array
US12075175B1 (en) 2020-09-08 2024-08-27 Meta Platforms Technologies, Llc Programmable smart sensor with adaptive readout
US12108141B2 (en) 2019-08-05 2024-10-01 Meta Platforms Technologies, Llc Dynamically programmable image sensor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627202B2 (ja) * 2009-06-18 2014-11-19 キヤノン株式会社 固体撮像装置及びその製造方法
US20120267741A1 (en) * 2011-04-21 2012-10-25 Panasonic Corporation Solid-state imaging device and method for manufacturing the same
JP6174940B2 (ja) * 2012-10-19 2017-08-02 キヤノン株式会社 撮像素子及び撮像装置
CN103066089B (zh) * 2012-12-26 2018-08-28 上海集成电路研发中心有限公司 Cmos影像传感器像元结构及其制造方法
JP2015032663A (ja) 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
JP2016157782A (ja) * 2015-02-24 2016-09-01 株式会社東芝 パターン形成方法および半導体装置の製造方法
CN105847635A (zh) * 2016-06-20 2016-08-10 联想(北京)有限公司 成像实现方法、摄像装置及电子设备
KR20220013738A (ko) 2020-07-27 2022-02-04 삼성전자주식회사 이미지 센서
CN116884984B (zh) * 2023-09-04 2023-12-29 合肥海图微电子有限公司 一种图像传感器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150846A (ja) * 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2002353304A (ja) * 2001-05-24 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2004071931A (ja) * 2002-08-08 2004-03-04 Sony Corp 固体撮像素子及びその製造方法
WO2005076360A1 (en) * 2004-02-04 2005-08-18 Koninklijke Philips Electronics N.V. Opto-electronic semiconductor device, method of manufacturing same, and camera provided with such a device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111867A (ja) * 2002-09-20 2004-04-08 Canon Inc 固体撮像素子
JP2004319896A (ja) 2003-04-18 2004-11-11 Seiko Epson Corp 固体撮像装置及びその製造方法
KR100606922B1 (ko) * 2004-12-30 2006-08-01 동부일렉트로닉스 주식회사 보호막을 이용한 씨모스 이미지 센서 및 그 제조방법
KR100660321B1 (ko) * 2004-12-30 2006-12-22 동부일렉트로닉스 주식회사 시모스 이미지 센서의 마이크로 렌즈 및 그의 제조방법
JP4325557B2 (ja) * 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
JP2006351758A (ja) * 2005-06-15 2006-12-28 Fujifilm Holdings Corp 固体撮像装置の製造方法
KR100670477B1 (ko) * 2005-09-08 2007-01-16 매그나칩 반도체 유한회사 Ｌｔｏ 보호막을 생략할 수 있는 이미지센서 제조 방법
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US7589306B2 (en) * 2008-02-12 2009-09-15 Omnivision Technologies, Inc. Image sensor with buried self aligned focusing element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150846A (ja) * 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2002353304A (ja) * 2001-05-24 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2004071931A (ja) * 2002-08-08 2004-03-04 Sony Corp 固体撮像素子及びその製造方法
WO2005076360A1 (en) * 2004-02-04 2005-08-18 Koninklijke Philips Electronics N.V. Opto-electronic semiconductor device, method of manufacturing same, and camera provided with such a device

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314870B2 (en) 2009-01-15 2012-11-20 Sony Corporation Solid-state imaging device and electronic apparatus
US8638382B2 (en) 2009-01-15 2014-01-28 Sony Corporation Solid-state imaging device and electronic apparatus
JP2010165854A (ja) * 2009-01-15 2010-07-29 Sony Corp 固体撮像装置及び電子機器
KR20100122446A (ko) * 2009-05-12 2010-11-22 소니 주식회사 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법
JP2010267675A (ja) * 2009-05-12 2010-11-25 Sony Corp 固体撮像装置、電子機器及び固体撮像装置の製造方法
US8803067B2 (en) 2009-05-12 2014-08-12 Sony Corporation Multi-wiring layer solid-state imaging device with increased sensitivity, electronic apparatus, and method for manufacturing same
KR101683290B1 (ko) 2009-05-12 2016-12-06 소니 주식회사 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법
US8551801B2 (en) 2011-05-27 2013-10-08 Canon Kabushiki Kaisha Method for manufacturing solid-state image pickup device
US9018722B2 (en) 2011-05-27 2015-04-28 Canon Kabushiki Kaisha Method for manufacturing solid-state image pickup device
US9912890B2 (en) 2013-03-25 2018-03-06 Sony Corporation Solid-state imaging device and method for producing the same, and electronic apparatus
WO2014156657A1 (ja) * 2013-03-25 2014-10-02 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10812746B2 (en) * 2013-03-25 2020-10-20 Sony Corporation Solid-state imaging device and method for producing the same, and electronic apparatus
US10797097B2 (en) 2015-03-31 2020-10-06 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
JP2021122043A (ja) * 2015-03-31 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US11929380B2 (en) 2015-03-31 2024-03-12 Sony Semiconductor Solutions Corporation Solid-state image-capturing element having floation diffusion and hollow regions
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
JP2016195229A (ja) * 2015-03-31 2016-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2016158440A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP7282822B2 (ja) 2015-03-31 2023-05-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US11183528B2 (en) 2015-03-31 2021-11-23 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and having floating diffusion and hollow regions
JP2017168535A (ja) * 2016-03-14 2017-09-21 セイコーＮｐｃ株式会社 光センサ
JP2017168532A (ja) * 2016-03-14 2017-09-21 セイコーＮｐｃ株式会社 光センサ及びその製造方法
US12034015B2 (en) 2018-05-25 2024-07-09 Meta Platforms Technologies, Llc Programmable pixel array
CN113196741A (zh) * 2018-12-17 2021-07-30 脸谱科技有限责任公司 动态可编程图像传感器
CN113196741B (zh) * 2018-12-17 2023-09-26 元平台技术有限公司 动态可编程图像传感器
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
US12108141B2 (en) 2019-08-05 2024-10-01 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11960638B2 (en) 2019-10-30 2024-04-16 Meta Platforms Technologies, Llc Distributed sensor system
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US12075175B1 (en) 2020-09-08 2024-08-27 Meta Platforms Technologies, Llc Programmable smart sensor with adaptive readout

Also Published As

Publication number Publication date
CN101290944A (zh) 2008-10-22
KR20080094621A (ko) 2008-10-23
KR100983550B1 (ko) 2010-09-24
CN101290944B (zh) 2010-06-23
US20080258250A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP2008270500A (ja) 固体撮像素子およびその製造方法、電子情報機器
US20160204151A1 (en) Solid-state imaging device and camera module
US20080251874A1 (en) Solid-state image capturing Device, method for the same, and electronic information device
US20070001252A1 (en) Solid-state image sensing device equipped with inner lens
JP2015095468A (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2012064824A (ja) 固体撮像素子、その製造方法、カメラ
JP5759148B2 (ja) レンズの製造方法および固体撮像素子の製造方法
JP5002906B2 (ja) 固体撮像装置及びその製造方法
JP5948783B2 (ja) 固体撮像装置、および電子機器
JP5298617B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US8704156B2 (en) Solid-state image pickup apparatus, electronic apparatus, and method of manufacturing a solid-state image pickup apparatus
JP2006332347A (ja) 層内レンズ、固体撮像素子、電子情報装置、層内レンズの形成方法および固体撮像素子の製造方法
WO2012090417A1 (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2007227474A (ja) 固体撮像装置
JP2009081402A (ja) 固体撮像装置、固体撮像装置の製造方法及び撮像装置
JP2014179446A (ja) 半導体撮像素子およびその製造方法
JP2008041958A (ja) 固体撮像装置およびその製造方法、電子情報機器
JP4840850B2 (ja) 固体撮像装置およびその製造方法、電子情報機器
JP2012049270A (ja) 層内レンズおよびその形成方法、固体撮像素子およびその製造方法、電子情報機器
JP6099345B2 (ja) レンズおよびその製造方法、固体撮像素子、電子情報機器
JP4930539B2 (ja) 固体撮像素子の製造方法
JP4345210B2 (ja) 固体撮像素子の製造方法
JP2008147409A (ja) 固体撮像装置およびその製造方法、電子情報機器
US20240162263A1 (en) Imaging device
JP2005203526A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110825