JP2017168532A - 光センサ及びその製造方法 - Google Patents

光センサ及びその製造方法 Download PDF

Info

Publication number
JP2017168532A
JP2017168532A JP2016050155A JP2016050155A JP2017168532A JP 2017168532 A JP2017168532 A JP 2017168532A JP 2016050155 A JP2016050155 A JP 2016050155A JP 2016050155 A JP2016050155 A JP 2016050155A JP 2017168532 A JP2017168532 A JP 2017168532A
Authority
JP
Japan
Prior art keywords
film
light
light receiving
receiving element
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016050155A
Other languages
English (en)
Other versions
JP6692190B2 (ja
Inventor
直樹 小笠原
Naoki Ogasawara
直樹 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2016050155A priority Critical patent/JP6692190B2/ja
Publication of JP2017168532A publication Critical patent/JP2017168532A/ja
Application granted granted Critical
Publication of JP6692190B2 publication Critical patent/JP6692190B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】半導体基板表面の段差に起因して生ずるフィルタの光学特性劣化を遮光膜を用いて少なくした光センサ及びその製造方法を提供する。【解決手段】半導体基板1の表面に素子分離領域13及び受光部に受光素子が形成され、素子分離領域13上に遮光膜11が形成される。半導体基板1上に層間絶縁膜14を遮光膜11を被覆するように形成し、層間絶縁膜14上にメタル配線15を形成する。メタル配線15を被覆するように層間絶縁膜14上にパッシベーション膜16が形成される。パッシベーション膜16は、受光素子に対応する開口を有する。層間絶縁膜14も受光素子に対応する開口を有し、受光素子は誘電体多層膜フィルタ17と直接接している。受光素子、層間絶縁膜14、パッシベーション膜16を被覆するように、光学フィルタ用の誘電体多層膜フィルタ17を形成して光センサが形成される。【選択図】図1

Description

本発明は、半導体基板に形成された光学的フィルタを有し、フィルタからのリーク光を有効に遮光する光センサ及びその光センサの工程を簡略化した製造方法に関するものである。
シリコンなどの半導体基板上に形成したフォトダイオード等の光電変換素子を使った光センサが知られており、とくに、受光する光をフィルタを通してフォトダイオードへ入射させる構造が周知である。フィルタは、光センサが受光する光のうち所定波長をカットして必要な波長のみフォトダイオードに入射させるものである。一例として、蛍光マークなどの検出を行う場合、光源には紫外光ランプが用いられるため、受光部上には紫外線を通さないフィルタを形成し、紫外線光の直接の反射光には反応せず、対象物の蛍光反応による可視光のみを検出するものがある。
このフィルタは、例えば、シリコン基板上の受光部全体に、高屈折率膜と低屈折率膜とを交互に複数積層した誘電体多層膜を形成することで構成され、カットしたい波長は誘電体多層膜の構造(各層の屈折率、膜厚、積層数)を制御することによって選択される。
フォトダイオード上に誘電体多層膜によるフィルタを形成して、不要な光の入射をカットする構造は、例えば、特許文献1に記載されている(図7参照)。
従来の光センサは、このようなフォトダイオード等の受光素子(光電変換素子)が形成された受光部と、受光素子の出力信号をサンプリング及び増幅する周辺回路とを同一半導体基板に形成することにより得られる。
図6は、従来の光センサの受光部を説明する半導体基板の平面図及び部分段面図である。半導体基板100の表面にシリコン酸化膜、シリコン窒化膜を順次形成した後、シリコン窒化膜の一部を除去し、この状態で熱処理を行うことによってシリコン窒化膜が除去された領域にフィールド酸化膜を形成する。その後、熱処理の際にマスクとなった残りのシリコン窒化膜を除去することにより、フィールド酸化膜からなる素子分離領域103を形成し、素子分離領域103に囲まれた領域を受光部102とする。この受光部102の表面領域に受光素子が形成される。図6には受光素子を構成する表面拡散層101が示されている。受光部102において、受光素子を形成してから、半導体基板100上にシリコン酸化膜などの層間絶縁膜104を形成し、これをパターニングして受光素子を露出させる。次に、層間絶縁膜104上にメタル配線105を形成する。メタル配線105は、半導体基板100に形成された受光素子で生成された信号をこの半導体基板に形成された内部回路で処理するために用いられる。次に、更に層間絶縁膜を形成するか或いは最終的なパッシベーション膜106が形成される。その後、図7に示すように、光学フィルタとして用いられる誘電体多層膜を形成して光センサが形成される。
図7は、従来の光センサを構成するフォトダイオードなどの受光素子が形成された受光部を示す半導体基板の断面図である。受光素子は、p型半導体基板100の表面に形成された寄生抵抗を低減するためのn型埋め込み拡散層112と、半導体基板100上に形成されたn型エピタキシャル層113と、n型エピタキシャル層113の表面に形成され、このエピタキシャル層113とpn接合を形成し、且つ受光領域であるp型拡散層114と、p型拡散層114上を除き、n型エピタキシャル層113を含む半導体基板100上に形成されたフィールド酸化膜103と、p型拡散層114の表面上に光学フィルタとして形成された誘電体多層膜115とを有する。また、n型エピタキシャル層113には逆バイアスを印加する電極116が接続され、p型拡散層114には信号取り出し用の電極117が接続されている。
特許文献1には、受光素子であるフォトダイオード上に誘電体多層膜を光学フィルタとして形成した受光素子及びその製造方法が開示されている。半導体基板上に形成されたエピタキシャル層と、エピタキシャル層の表面に形成された受光領域の表面上のフィールド酸化膜が除去され、受光領域の表面上に光学フィルタとして形成された誘電体多層膜が形成されている。リップル(波)のないフラットな分光感度特性を得ることが可能である。また、紫外域の光をカットし、視感度特性に合った分光感度特性を得ることができる。
特開2004−119678号公報
光センサは、半導体基板が複数の受光部及び受光部間を絶縁分離する素子分離層の領域に分かれており(図6参照)、その上に誘電体多層膜フィルタが形成されている構造となっている(図7参照)。ところが、受光部は、受光素子であるフォトダイオードが半導体基板表面領域に形成されて露出しており、その表面に前記フィルタが被覆しているのに対して、素子分離領域(フィールド酸化膜)103に誘電体多層膜フィルタを被覆した構造は、光学設計にて考慮していない。また、層間絶縁膜や最終保護膜(パッシベーション膜)、メタル配線等が形成されるので、いずれかの膜の端部がそこに位置した場合には、そこに段差が生じる。そして、その段差に起因して誘電体多層膜が薄くなる部分ができることがあり、その結果フィルタ特性が悪くなる可能性が高くなる。 また、その段差に起因して誘電体多層膜が高さ方向に対して傾いて積層され、極端な場合には、各層が縦になる場合もある。従来、これらの現象によりフィルタの光学特性が不十分になるという問題があった。例えば、フォトダイオード周辺部分では、そこに形成されたフィルタによって遮光されるはずの波長の光がフォトダイオードまで到達したり、光が斜め入射となる段差側壁に沿って堆積したフィルタは、入射光に対する光学特性がシフトする(設計通りにならない)という問題があった。図6の平面図において、メタル配線は、その形状を明確にするために、パッシベーション膜から露出して表示している。
本発明は、このような事によりなされたものであり、下地となる半導体基板表面の段差に起因して生ずるフィルタの光学特性劣化を少なくした光センサ及びその製造方法を提供する。
本発明の光センサの一態様は、半導体基板の表面に形成された受光素子と、前記半導体基板の表面に形成され前記受光素子を区画する素子分離領域と、前記素子分離領域上に形成された遮光膜と、前記遮光膜を覆うと共に前記素子分離領域及び前記受光素子の周縁領域を覆って形成された層間絶縁膜と、前記層間絶縁膜上に形成された配線層と、前記配線層を覆って形成されると共に、前記受光素子に対応する開口を有し、前記開口の端部が前記遮光膜の上方に位置するパッシベーション膜と、前記開口から露出する受光素子上を含み、前記パッシベーション膜を覆って形成された誘電体多層膜からなるフィルタとを有することを特徴としている。前記遮光膜は、前記受光素子の周縁領域上まで延在しているようにしてもよい。前記誘電体多層膜からなるフィルタによってカットする波長は紫外線であり、前記遮光膜はポリシリコンからなるようにしてもよい。前記遮光膜を構成する材料は、ポリシリコン、Mo、Al、Ti、TiN、Co、Ni、Hf、Pt、Pd、Ta、W、Zrのいずれか1種からなるようにしてもよい。また、これらの材料を含む積層膜であってもよく、例えば、Co−polySi、WSi−polySi、Al−Ti、Al−Ti/TiN,Ti−polySiを用いることができる。
本発明の光センサの製造方法の一態様は、半導体基板の表面に受光素子を形成する工程と、前記半導体基板の表面に前記受光素子を区画する素子分離領域を形成する工程と、前記素子分離領域上に遮光膜を形成する工程と、前記遮光膜を覆うと共に前記素子分離領域及び前記受光素子の周縁領域を覆って層間絶縁膜を形成する工程と、前記層間絶縁膜上に配線層を形成する工程と、前記配線層を覆うと共に、前記受光素子に対応する開口の端部が前記遮光膜の上方に位置するようにパッシベーション膜を形成する工程と、前記開口から露出する受光素子上を含み、前記パッシベーション膜を覆って誘電体多層膜からなるフィルタを形成する工程とを有し、前記遮光膜は、前記半導体基板に形成され、且つ受光素子により検出した信号を処理する内部回路を構成するMOSトランジスタのゲート電極と同一の製造工程で形成することを特徴としている。
本発明では、受光素子周辺の段差部分の下に遮光膜を形成することにより、段差部分に形成されたフィルタ層を透過した光の受光素子への到達が遮断される。これにより、段差部分でフィルタ層の光学特性が設計値からシフトし、遮光波長の光がフィルタ層をリークした場合でも、光センサとして光学特性への影響を無くすことができる。特に、遮光膜にポリシリコンを用いると、この材料は、可視光を透過し紫外光の透過を遮断する為、紫外光をカットするフィルタと組み合わせた場合には、可視・赤外線波長域の感度を低下させずに所望の光学特性を有する光センサとすることができる。また、遮光膜を形成するに際して特別な工程を追加する必要が無いので製造工程を簡略化することができ。
実施例1に係るフィルタを有し光センサが形成された半導体基板の部分断面図。 実施例1に係る光センサが形成された半導体基板の平面図。 実施例1に係る光センサが形成された半導体基板の平面図及び平面図に示されたA−A´部分の断面図。 実施例2に係る光センサが形成された半導体基板の平面図及び平面図に示されたA−A´部分の部分断面図。 実施例2に係るフィルタを有し光センサが形成された半導体基板の部分断面図。 従来の光センサが形成された半導体基板の平面図及び平面図に示されたA−A´部分の部分断面図。 従来の光センサが形成された半導体基板の内部構造を説明する断面図。
本発明は、遮光膜をフォトダイオード周辺部の段差直下の素子分離領域上に形成してこの段差によってフィルタからリークした波長帯の光を遮光することを特徴としている。
以下、実施例を参照して発明の実施の形態を説明する。
図1乃至図3を参照して実施例1を説明する。
図2に示すように、この実施例の光センサは、シリコンなどの半導体基板1に形成されたフォトダイオード等の受光素子10が複数形成された受光部と、受光素子の出力信号をサンプリング及び増幅する内部回路20とを備えている。受光素子の内部構造は、図7に記載された従来のものと同じ構成である。
図3は、この実施例の光センサを説明する半導体基板の平面図及び部分段面図であり、図1は、この半導体基板の表面にフィルタを被覆した断面図を示している。平面図では、メタル配線の形状を明確に示す為にメタル配線上に配置されたパッシベーション膜は表示しない。部分断面図は、受光部上の略中央部分(例えば、図3中のA−A’で示す部分)の断面図である。
半導体基板1の表面にシリコン酸化膜、シリコン窒化膜を順次形成した後、シリコン窒化膜の一部を除去し、この状態で熱処理を行うことによってシリコン窒化膜が除去された領域にフィールド酸化膜を形成する。その後、熱処理の際にマスクとなった残りのシリコン窒化膜を除去することにより、上記フィールド酸化膜からなる素子分離領域13を形成し、素子分離領域13に囲まれた領域を受光部とする。この受光部の表面領域に受光素子が形成される。そして、この受光部を囲むように素子分離領域13上に遮光膜11が形成される。この実施例ではポリシリコンを遮光膜11の材料として用いる。図1及び図3では受光素子を構成する表面拡散層12を素子そのものとして表示している。その後、半導体基板1上にシリコン酸化膜、BPSGなどの層間絶縁膜14を遮光膜11を被覆するように形成し、これをパターニングして受光素子を露出させ、さらに、この層間絶縁膜14上にメタル配線15を形成する。メタル配線15は、半導体基板1に形成された受光素子で生成された信号を半導体基板1に形成された内部回路20で処理するために用いられる。この実施例では、層間絶縁膜は1層であるが、必要に応じて、更に層間絶縁膜を重ねて多層配線層を形成することができる。
次に、メタル配線15を被覆するように層間絶縁膜14上にパッシベーション膜16が形成される。このパッシベーション膜16は、パターニングされ、受光部を露出させることによって受光素子に対応する開口を有する。同様に、層間絶縁膜14も受光素子に対応する開口を有し、受光素子は誘電体多層膜フィルタ17と直接接している。パッシベーション膜16を形成後、図1に示すように、半導体基板1上に露出する受光素子、層間絶縁膜14、パッシベーション膜16を被覆するように、光学フィルタとして用いられる誘電体多層膜フィルタ17を形成して光センサが形成される。
この誘電体多層膜フィルタ17は、受光部及びここから離れた素子分離領域13上は平坦に形成されているが、パッシベーション膜16や層間絶縁膜14の開口部分は段差になるので、段差の側壁に形成される誘電体多層膜フィルタ17の各層は、その積層方向が半導体基板1の表面に対してほぼ垂直に形成される。このような部分が存在すると、外部から受光面に垂直に入射する光に対して、フィルタリングされるべき波長の光がリークしてしまうなど、誘電体多層膜フィルタ17としてのフィルタ特性が劣化する。
この実施例では、所望のフィルタ特性を持たないフィルタ膜の部分を透過する光を、受光部へ到達させないようにするものであり、遮光膜11がこの透過光の受光部への到達を妨げる役割を果たす。遮光膜11は、パッシベーション膜16および層間絶縁膜14の開口の端部がその上方に位置するように、素子分離領域13上に配置されている。これにより、段差部分に形成されたフィルタ層を透過した光の受光素子への到達が遮断され、段差の影響で所望のフィルタ特性に成らなかった部分による光センサの光学特性への影響を補うようになっている。
誘電体多層膜フィルタ17は、膜厚2000ナノメートル程度であり、SiO2、MgF2、Al2O3などの低屈折材料と、Nb2O5、TiO2、Ta2O5、ZrO2、HFO2などの高屈折率材料とを組み合わせた多層膜から構成され、必要としない波長の光をカットするものである。また、遮光膜11を構成する材料は、ポリシリコン、Mo、Al、Ti、TiN、Co、Ni、Hf、Pt、Pd、Ta、W、Zrから選択される。また、これらの材料を含む積層膜であってもよく、例えば、Co−polySi、WSi−polySi、Al−Ti、Al−Ti/TiN,Ti−polySiを用いることができる。特に、遮光膜にポリシリコンを用いると、この材料は、可視光を透過し紫外光の透過を遮断する為、紫外光をカットするフィルタと組み合わせた場合には、紫外光を遮光し、可視・赤外線波長域の感度を低下させずに所望の光学特性を有する光センサとすることができる。
以上、この実施例では、遮光膜を形成することにより、受光素子が形成された段差周辺を透過する光及び斜めの入射となる受光素子が形成された段差側壁に垂直に堆積した誘電体多層膜フィルタに対して、受光素子の光学特性への影響を無くすことができる。
次に、図2、図4及び図5を参照して実施例2を説明する。
実施例1と同様に、この実施例の光センサは、シリコンなどの半導体基板2に形成されたフォトダイオード等の受光素子が複数形成された受光部と、受光素子の出力信号をサンプリング及び増幅する内部回路とを備えている(図2参照)。
図4は、この実施例の光センサを説明する半導体基板の平面図及び部分段面図であり、図5は、この半導体基板の表面にフィルタを被覆した断面図を示している。平面図では、メタル配線の形状を明確に示す為にメタル配線上に配置されたパッシベーション膜は表示しない。部分断面図は、受光部上の略中央部分(例えば、図4中のA−A’で示す部分)の断面図である。
半導体基板2表面シリコン酸化膜、シリコン窒化膜を順次形成した後、シリコン窒化膜の一部を除去し、この状態で熱処理を行うことによってシリコン窒化膜が除去された領域にフィールド酸化膜を形成する。その後、熱処理の際にマスクとなった残りのシリコン窒化膜を除去することにより、上記フィールド酸化膜からなる素子分離領域23を形成し、素子分離領域23に囲まれた領域を受光部とする。この受光部の表面領域に受光素子が形成され、受光部を囲むように素子分離領域23上に遮光膜21が形成される。図4及び図5では表面拡散層22を受光素子として表示している。その後、半導体基板2上に層間絶縁膜24を遮光膜21を被覆するように形成し、これをパターニングして受光素子を露出させ、更に、層間絶縁膜24上にメタル配線25を形成する。メタル配線25は、半導体基板2に形成された受光素子で生成された信号を半導体基板2に形成された内部回路で処理するために用いられる。
次に、メタル配線25を被覆するように層間絶縁膜24上にパッシベーション膜26が形成される。このパッシベーション膜26は、パターニングされ、受光部を露出させることによって受光素子に対応する開口を有する。同様に、層間絶縁膜24も受光素子に対応する開口を有する。受光素子は誘電体多層膜フィルタ27と直接接している。パッシベーション膜26を形成後、半導体基板2上に露出する受光素子、層間絶縁膜24、パッシベーション膜26を被覆するように、光学フィルタとして用いられる誘電体多層膜フィルタ27を形成して光センサが形成される。
この実施例2では、実施例1同様に、所望のフィルタ特性を持たないフィルタ膜の部分を透過する光を、受光部へ到達させないようにするものであり、遮光膜21がこの透過光の受光部への到達を妨げる役割を果たす。この実施例の遮光膜21は、形状が実施例1とは異なる。この遮光膜21は、受光部表面に形成された受光素子を囲むように素子分離領域23に形成される点では実施例1と同じであるが、図4に示すように、遮光膜21は、受光素子を構成する表面拡散層22上にも形成されて、受光素子の周縁領域上まで延在している。
この誘電体多層膜フィルタ27は、パッシベーション膜26の開口部分のみならず層間絶縁膜24の開口部分の周辺も段差が形成される。層間絶縁膜の開口部分は、受光素子と素子分離領域13との境界も含まれ、特に段差の影響が懸念される。上述の実施例同様に、このような段差のある部分は、誘電体多層膜フィルタ27にてフィルタリングされるべき波長の光がリークしてしまうなど、誘電体多層膜フィルタ27としてのフィルタ特性が劣化してしまう。このような所望のフィルタ特性を持たなくなった部分でも、遮光膜21が受光素子の周縁領域上まで延在しているので、フィルタリングされるべき波長のリーク光の受光素子への入射防止の効果を高めることができる。
以上、この実施例では、遮光膜を形成することにより、受光素子が形成された段差周辺を透過する光及び斜めの入射となる受光素子が形成された段差側壁に垂直に堆積した誘電体多層膜フィルタに対して、受光素子の光学特性への影響を無くすことができる。
次に、光センサの製造方法を説明する。
光センサの製造方法は、半導体基板の表面に受光素子を形成する工程と、前記半導体基板の表面に前記受光素子を区画する素子分離領域を形成する工程と、前記素子分離領域上に遮光膜を形成する工程と、前記遮光膜を覆うと共に前記素子分離領域及び前記受光素子の周縁領域を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜上に配線層を形成する工程と、前記配線層を覆うと共に、前記受光素子に対応する開口の端部が前記遮光膜の上方に位置するようにパッシベーション膜を形成する工程と、前記開口から露出する受光素子上を含み、前記パッシベーション膜を覆って誘電体多層膜からなるフィルタを形成する工程とを有する。当該遮光膜は、受光素子により検出した信号を処理する内部回路を構成するMOSトランジスタのゲート電極と同一の製造工程で形成される。
内部回路に、MOSトランジスタを使用する場合、遮光膜と共通するポリシリコンをゲート電極に用いる。半導体基板の素子分離領域及び内部回路を構成するMOSトランジスタのゲート絶縁膜を含む表面上にポリシリコン膜を形成する。そして、このポリシリコン膜をパターニングして、ゲート絶縁膜上にゲート電極を形成し、同時に素子分離領域上に遮光膜を形成する。このとき、遮光膜は、受光素子の周縁領域上まで延在して形成することもできる。
以上、この実施例では、遮光膜を形成することにより、段差部分に形成されたフィルタ層を透過した光の受光素子への到達が遮断される。これにより、段差部分でフィルタ層の光学特性が設計値からシフトし、遮光波長の光がフィルタ層をリークした場合でも、光センサとして光学特性への影響を無くすことができる。また、遮光膜にポリシリコンを用いると、この材料は、可視光を透過し、紫外光の透過を遮断する為、紫外光をカットするフィルタと組み合わせた場合には、可視・赤外線波長域の感度を低下させずに所望の光学特性を有する光センサとすることができる。また、特別な工程を追加する必要が無いので工程が簡略化され、製造コストを抑制できる。
1、2・・・半導体基板
10・・・受光素子
11、21・・・遮光膜
12、22・・・表面拡散層
13、23・・・素子分離領域
14、24・・・層間絶縁膜
15、25・・・メタル配線
16、26・・・パッシベーション膜
17、27・・・誘電体多層膜フィルタ
20・・・内部回路



























Claims (5)

  1. 半導体基板の表面に形成された受光素子と、前記半導体基板の表面に形成され前記受光素子を区画する素子分離領域と、前記素子分離領域上に形成された遮光膜と、前記遮光膜を覆うと共に前記素子分離領域及び前記受光素子の周縁領域を覆って形成された層間絶縁膜と、前記層間絶縁膜上に形成された配線層と、前記配線層を覆って形成されると共に、前記受光素子に対応する開口を有し、前記開口の端部が前記遮光膜の上方に位置するパッシベーション膜と、前記開口から露出する受光素子上を含み、前記パッシベーション膜を覆って形成された誘電体多層膜からなるフィルタとを有することを特徴とする光センサ。
  2. 前記遮光膜は、前記受光素子の周縁領域上まで延在していることを特徴とする請求項1に記載の光センサ。
  3. 前記誘電体多層膜からなるフィルタによってカットする波長は紫外線であり、前記遮光膜はポリシリコンからなることを特徴とする請求項1又は請求項2に記載の光センサ。
  4. 前記遮光膜は、ポリシリコン、Mo、Al、Ti、TiN、Co、Ni、Hf、Pt、Pd、Ta、W、Zrの少なくとも1種を含む材料または積層膜なることを特徴とする請求項1又は請求項2に記載の光センサ。
  5. 半導体基板の表面に受光素子を形成する工程と、前記半導体基板の表面に前記受光素子を区画する素子分離領域を形成する工程と、前記素子分離領域上に遮光膜を形成する工程と、前記遮光膜を覆うと共に前記素子分離領域及び前記受光素子の周縁領域を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜上に配線層を形成する工程と、前記配線層を覆うと共に、前記受光素子に対応する開口の端部が前記遮光膜の上方に位置するようにパッシベーション膜を形成する工程と、前記開口から露出する受光素子上を含み、前記パッシベーション膜を覆って誘電体多層膜からなるフィルタを形成する工程とを有し、前記遮光膜は、前記半導体基板に形成され、受光素子により検出した信号を処理する内部回路を構成するMOSトランジスタのゲート電極と同一の製造工程で形成することを特徴とする光センサの製造方法。

JP2016050155A 2016-03-14 2016-03-14 光センサ及びその製造方法 Active JP6692190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016050155A JP6692190B2 (ja) 2016-03-14 2016-03-14 光センサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016050155A JP6692190B2 (ja) 2016-03-14 2016-03-14 光センサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017168532A true JP2017168532A (ja) 2017-09-21
JP6692190B2 JP6692190B2 (ja) 2020-05-13

Family

ID=59913972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016050155A Active JP6692190B2 (ja) 2016-03-14 2016-03-14 光センサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6692190B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872986A (zh) * 2017-12-04 2019-06-11 新加坡有限公司 光学传感器的封装结构及光学传感器的封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
JP2005109047A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 光半導体集積回路装置及びその製造方法
JP2005286093A (ja) * 2004-03-30 2005-10-13 Sanyo Electric Co Ltd 光半導体集積回路装置
US20080142919A1 (en) * 2006-12-19 2008-06-19 Shin Jong-Cheol CMOS image sensors with light shielding patterns and methods of forming the same
JP2008270500A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
CN101728402A (zh) * 2008-10-24 2010-06-09 欧姆龙株式会社 光传感器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
JP2005109047A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 光半導体集積回路装置及びその製造方法
JP2005286093A (ja) * 2004-03-30 2005-10-13 Sanyo Electric Co Ltd 光半導体集積回路装置
US20080142919A1 (en) * 2006-12-19 2008-06-19 Shin Jong-Cheol CMOS image sensors with light shielding patterns and methods of forming the same
JP2008270500A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
CN101728402A (zh) * 2008-10-24 2010-06-09 欧姆龙株式会社 光传感器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872986A (zh) * 2017-12-04 2019-06-11 新加坡有限公司 光学传感器的封装结构及光学传感器的封装方法
CN109872986B (zh) * 2017-12-04 2023-07-04 新加坡有限公司 光学传感器的封装结构及光学传感器的封装方法

Also Published As

Publication number Publication date
JP6692190B2 (ja) 2020-05-13

Similar Documents

Publication Publication Date Title
JP6094652B2 (ja) 光学センサー、電子機器及び脈拍計
TWI566389B (zh) 固態成像裝置及其製造方法
JP5651746B2 (ja) イメージセンシング装置
US7262404B2 (en) Photodetector manufacturable by semiconductor processes
JP6015034B2 (ja) 光学センサー及び電子機器
JP5999168B2 (ja) 光学センサー及び電子機器
KR20110101054A (ko) 분광 센서 장치 및 전자 기기
US20080079106A1 (en) Solid-state imaging device
CN106783901B (zh) 背照式传感器的制造方法及版图结构
TWI816988B (zh) 半導體裝置、半導體晶圓及其製造方法
US20150295002A1 (en) Pixel structure of cmos image sensor and manufacturing method thereof
US20110031575A1 (en) Solid-state image sensor
JP5810565B2 (ja) 光学センサー及び電子機器
KR100892013B1 (ko) 반도체 장치 제조 방법
CN107403845B (zh) 半导体装置以及半导体装置的制造方法
JP6692190B2 (ja) 光センサ及びその製造方法
JP2013044537A (ja) 光学センサー及び電子機器
JP6654067B2 (ja) 光センサ
US10084006B2 (en) Optical receiver, portable electronic device, and method of producing optical receiver
JP2007329323A (ja) 半導体装置及びその製造方法
WO2017204331A1 (ja) 光センサ
JP6214285B2 (ja) カラーセンサ
US20220059590A1 (en) Solid-state imaging apparatus
JP2018116150A (ja) 分光素子、固体撮像素子および分光素子の製造方法
JP6191196B2 (ja) 分光センサー及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200414

R150 Certificate of patent or registration of utility model

Ref document number: 6692190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250