KR101683290B1 - 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법 - Google Patents
고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법 Download PDFInfo
- Publication number
- KR101683290B1 KR101683290B1 KR1020100039875A KR20100039875A KR101683290B1 KR 101683290 B1 KR101683290 B1 KR 101683290B1 KR 1020100039875 A KR1020100039875 A KR 1020100039875A KR 20100039875 A KR20100039875 A KR 20100039875A KR 101683290 B1 KR101683290 B1 KR 101683290B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring layer
- region
- multilayer wiring
- film
- solid
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title description 22
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000003287 optical effect Effects 0.000 claims description 42
- 230000002093 peripheral effect Effects 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 33
- 229910052751 metal Inorganic materials 0.000 abstract description 30
- 239000002184 metal Substances 0.000 abstract description 30
- 239000010410 layer Substances 0.000 description 208
- 239000011229 interlayer Substances 0.000 description 36
- 238000002161 passivation Methods 0.000 description 35
- 238000000576 coating method Methods 0.000 description 25
- 239000011248 coating agent Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 21
- 230000004048 modification Effects 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 239000010949 copper Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Abstract
상부의 복수의 다이오드와, 제 1의 배선부, 제 2의 배선부, 및 제 3의 배선부를 구비하는 반도체 기판과; 상기 반도체 기판 위에 형성되며 복수의 금속막을 포함하고 상기 배선부 전체에 걸쳐 연장하는 제 1의 배선층; 및 상기 제 1의 배선층 위에 형성되며 상기 제 1의 배선부와 제 2의 배선부에 걸쳐 연장하는 제 2의 배선층을 포함하는 고체 촬상 장치.
Description
본 발명은 2009년 5월 12일자로 일본특허청에 특허출원된 일본특허원 제2009-115843호를 우선권으로 주장한다.
본 발명은, 예를 들면 CMOS 이미지 센서, CCD 이미지 센서 등의 고체 촬상 장치, 그것을 구비한 전자기기, 및, 고체 촬상 장치의 제조 방법에 관한 것이다.
종래, 고체 촬상 장치로서는, 예를 들면, CMOS(Complementary Metal-Oxide Semiconductor)이미지 센서나 CCD(Charge Coupled Device) 이미지 센서 등이 개발되고 있다. 이와 같은 고체 촬상 장치에서는, 반도체 기판의 표면에 포토 다이오드(광전 변환 소자)가 형성되고, 그 포토 다이오드에 빛이 입사될 때, 포토 다이오드에서 발생한 신호 전하에 의해 영상 신호를 얻는다. 그리고, 이와 같은 구성의 고체 촬상 장치에서, 광학 특성을 향상시키기 위한 다양한 구성이 종래 제안되고 있다(예를 들면, 일본 특개2000-150846호 공보 및 일본 특개2004-273791호 공보 참조).
도 26에, 일본 특개2000-150846호 공보에서 제안되고 있는 고체 촬상 장치의 대략 구성 단면도를 나타낸다. 이 문헌에 기재된 고체 촬상 장치(100)는, 반도체 기판(103)의 표면에 1 차원 또는 2 차원상으로 배열된 광전 변환 소자(104)로 된 수광부(101)와, 그 주변에 설치된 주변 회로부(102)로 구성된다. 또, 고체 촬상 장치(100)는, 수광부(101) 상에 층간막(111) 및 배선(105)으로 이루어진 배선층을 통해 형성된 마이크로 렌즈(108) 및/또는 칼라 필터(107)를 구비한다. 또한, 주변 회로부(102)의 반도체 기판(103) 상에는, 층간막(111), 에칭 스토퍼층(112), 보호막(113) 및 배선(106)으로 된 배선층이 형성된다.
그리고, 일본 특개2000-150846호 공보에 기재된 고체 촬상 장치(100)에서는, 수광부(101)의 배선층의 두께(di)를 주변 회로부(102)의 배선층의 두께(dc)보다 얇게 한다. 이것에 의해, 마이크로 렌즈(108)의 집광률을 향상시키고, 칼라 필터(107)의 혼색의 문제를 회피하고 있다.
또, 도 27에, 일본 특개2004-273791호 공보에서 제안되어 있는 고체 촬상 장치의 주변 회로부와 센서부의 경계 부근의 대략 단면도를 나타낸다. 이 문헌의 고체 촬상 장치(150)에서는, 주변 회로부(151)의 기판(160) 상에, 복수의 배선층(161~163)이 평탄화막층(165)을 통해 적층되고, 그 적층막의 표면 높이가, 센서부(152)를 향하여 계단모양으로 낮아지도록 구성되고 있다. 이와 같은 구성으로 하는 것에 의해, 주변 회로부(151)와 센서부(152)의 경계에서의 급격한 높이의 변화를 절감하고, 센서부(152) 상에 형성된 소정의 상층막(164)의 막두께를 센서부(152)의 전면에 걸쳐 거의 균일하게 하여 광학 특성의 향상을 도모하고 있다.
위에서 설명한 바와 같이 일본 특개2000-150846호 공보 및 일본 특개2004-273791호 공보에서는, 센서부와 주변 회로부와의 경계에 단차를 형성하는 기술을 제안하고 있다. 일본 특개2004-273791호 공보에서는, 이 기술을 알루미늄(Al) 배선 프로세스로 제작한 고체 촬상 장치에 적용하고 있지만, 이 기술은 동(Cu)배선 프로세스로 제작된 고체체 촬상 장치도 적용 가능하다. 도 28에, 상기 기술을 종래의 Cu 배선 프로세스로 제작된 고체 촬상 장치에 적용한 때의 고체 촬상 장치의 구성 단면도를 나타낸다. 또한, 도 28에는, 고체 촬상 장치(200)가 CMOS 이미지 센서인 경우의 구성예를 나타낸다.
종래의 고체 촬상 장치(200)는, 반도체 기판(201)과, 층간 절연막(203) 및 캡핑막(capping film; 204)을 통해 적층된 메탈막(205) 및 차광막(206)으로 된 다층 배선층을 구비한다. 또, 고체 촬상 장치(200)는, 패시베이션막(207)과, 칼라 필터(208)의 층과, 온칩 렌즈(209)의 층을 구비한다. 그리고, 다층 배선층, 패시베이션막(207), 칼라 필터(208)의 층 및 온칩 렌즈(209)의 층은, 반도체 기판(201) 상에 이 순서대로 배치된다. 또한, 도 28에는, 다층 배선층이 5개의 배선층(1MT~5MT)으로부터 구성된 예를 나타낸다.
또, 종래의 고체 촬상 장치(200)는, 반도체 기판(201) 상에서, 센서부 영역(220)과, 예를 들면 수직 구동 회로, 수평 구동 회로 등을 포함하는 주변 회로 영역(230)으로 구성된다. 센서부 영역(220) 안의 반도체 기판(201)의 표면에는, 광전 변환 소자인 포토 다이오드(202)와, 픽셀 트랜지스터(MOS 트랜지스터:도시하지 않음)로 이루어진 복수의 픽셀(240)이 2 차원상으로 배열된다.
또, 센서부 영역(220)은, 실제로 영상 신호를 출력하는 유효 픽셀 영역(221)과, 실제의 영상 신호를 출력하지 않는 무효 픽셀 영역(222)을 갖는다. 또한, 센서부 영역(220)은, 검은색 레벨의 기준 신호를 출력하는 광학 블랙 영역(223)(이하, OPB(Optical Black) 영역이라고 한다)을 갖는다. 그리고, 무효 픽셀 영역(222) 및 OPB 영역(223)은, 유효 픽셀 영역(221)의 주변의 원하는 위치에 배치된다.
그리고, 고체 촬상 장치(200)에서는, 센서부 영역(220)의 다층 배선층(220a)의 두께를, 주변 회로 영역(230)의 다층 배선층(230a)의 두께보다 얇게 하기 때문에, 센서부 영역(220)과 주변 회로 영역(230)의 경계에는 단차부(210)가 형성된다.
그렇지만, 상술과 같은 구성의 고체 촬상 장치(200)에서는, OPB 영역(223)의 차광막(206)을 배선층(2MT)보다 상층에 형성하기 때문에, 포토 다이오드(202)와 온칩 렌즈(209)의 거리를 충분히 작게 할 수 없다. 그 때문에, 종래의 고체 촬상 장치(200)에서는, 포토 다이오드(202)의 광학적 감도를 충분히 향상시킬 수 없다는 문제가 생긴다.
본 발명은, 광 입사측의 표면에서 픽셀까지의 거리가 감소되어 감도가 더 향상되는 고체 촬상 장치 및 그 제조 방법을 제공한다.
본 발명에 따른 고체 촬상 장치는: 상부의 복수의 다이오드와, 제 1의 배선부, 제 2의 배선부, 및 제 3의 배선부를 구비하는 반도체 기판과; 상기 반도체 기판 위에 형성되며 복수의 금속막을 포함하고 상기 배선부 전체에 걸쳐 연장하는 제 1의 배선층; 및 상기 제 1의 배선층 위에 형성되며 상기 제 1의 배선부와 제 2의 배선부에 걸쳐 연장하는 제 2의 배선층을 포함한다.
본 발명에 따른 고체 촬상 장치 생성 방법은: 제 1의 배선부, 제 2의 배선부 및 제 3의 배선부를 구비하는 반도체 기판의 상기 제 3의 배선부에 복수의 다이오드를 형성하는 공정과; 복수의 금속막을 포함하며 상기 배선부 전체에 걸쳐 연장하는 제 1의 배선층을 상기 반도체 기판 위에 형성하는 공정; 및 상기 제 1의 배선부 및 상기 제 2의 배선부 위에서 연장하는 제 2의 배선층을 상기 제 1의 배선층 위에 형성하는 공정을 포함한다.
본 발명에 따른 전자기기는: 광학계; 및 상기 광학계로부터 광을 수광하는 고체 촬상 장치를 포함하며, 상기 고체 촬상 장치는: 상부의 복수의 다이오드와, 제 1의 배선부, 제 2의 배선부, 및 제 3의 배선부를 구비하는 반도체 기판과; 상기 반도체 기판 위에 형성되며 복수의 금속막을 포함하고 상기 배선부 전체에 걸쳐 연장하는 제 1의 배선층; 및 상기 제 1의 배선층 위에 형성되며 상기 제 1의 배선부와 제 2의 배선부에 걸쳐 연장하는 제 2의 배선층을 포함한다.
본 발명의 다른 특징 및 이점은 첨부된 도면과 연계한 하기의 상세한 설명으로부터 더욱 명확해질 것이다. 본 발명의 부가적인 특징 및 이점 등은 본원 명세서에 포함되고, 본원 개시의 범위 내에 있으며, 하기의 특허청구범위에 의해 보호되는 것으로 이해되어져야 한다.
도 1은 제 1의 실시형태에 관계된 고체 촬상 장치의 대략 구성도.
도 2는 도 1의 A-A선을 따른 단면도.
도 3은 제 1의 실시형태의 고체 촬상 장치를 구성하는 각 영역과, 단차부 및 오목부와의 위치 관계를 나타내는 도면.
도 4는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 5는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 6은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 7은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 8은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 9는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 10은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 11은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 12는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 13은 제 2의 실시형태에 관계된 고체 촬상 장치의 대략 단면 구성도.
도 14는 제 2의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 15는 제 2의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 16은 제 2의 실시형태의 고체 촬상 장치의 무효 픽셀 영역 부근에 있어서 도포막의 형상을 나타내는 대략 단면도.
도 17은 무효 픽셀 영역에 오목부를 설치하지 않은 경우의 무효 픽셀 영역 부근의 도포막의 형상을 나타내는 대략 단면도.
도 18은 변형예1의 고체 촬상 장치의 OPB 영역의 대략 구성도.
도 19는 비교예의 고체 촬상 장치의 OPB 영역의 대략 구성도.
도 20은 변형예1의 고체 촬상 장치에서, OPB 영역내에 단차부를 설치한 경우의 대략 구성도.
도 21은 변형예2의 고체 촬상 장치에서, 무효 픽셀 영역과 OPB 영역과의 경계에 형성된 단차부의 구성도.
도 22는 제 1의 실시형태의 고체 촬상 장치에서, 무효 픽셀 영역과 OPB 영역의 경계에 형성된 단차부의 구성도.
도 23은 변형예3의 고체 촬상 장치에서, 주변 회로 영역과 OPB 영역의 경계에 형성된 단차부의 구성도.
도 24는 변형예4의 고체 촬상 장치의 유효 픽셀 영역내의 오목부의 구성도.
도 25는 제 3의 실시형태에 관계된 전자기기의 대략 구성도.
도 26은 종래의 고체 촬상 장치의 대략 구성도.
도 27은 종래의 고체 촬상 장치의 대략 구성도.
도 28은 종래의 고체 촬상 장치의 대략 구성도.
도 2는 도 1의 A-A선을 따른 단면도.
도 3은 제 1의 실시형태의 고체 촬상 장치를 구성하는 각 영역과, 단차부 및 오목부와의 위치 관계를 나타내는 도면.
도 4는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 5는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 6은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 7은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 8은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 9는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 10은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 11은 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 12는 제 1의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 13은 제 2의 실시형태에 관계된 고체 촬상 장치의 대략 단면 구성도.
도 14는 제 2의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 15는 제 2의 실시형태의 고체 촬상 장치의 제조 방법을 설명하기 위한 도면.
도 16은 제 2의 실시형태의 고체 촬상 장치의 무효 픽셀 영역 부근에 있어서 도포막의 형상을 나타내는 대략 단면도.
도 17은 무효 픽셀 영역에 오목부를 설치하지 않은 경우의 무효 픽셀 영역 부근의 도포막의 형상을 나타내는 대략 단면도.
도 18은 변형예1의 고체 촬상 장치의 OPB 영역의 대략 구성도.
도 19는 비교예의 고체 촬상 장치의 OPB 영역의 대략 구성도.
도 20은 변형예1의 고체 촬상 장치에서, OPB 영역내에 단차부를 설치한 경우의 대략 구성도.
도 21은 변형예2의 고체 촬상 장치에서, 무효 픽셀 영역과 OPB 영역과의 경계에 형성된 단차부의 구성도.
도 22는 제 1의 실시형태의 고체 촬상 장치에서, 무효 픽셀 영역과 OPB 영역의 경계에 형성된 단차부의 구성도.
도 23은 변형예3의 고체 촬상 장치에서, 주변 회로 영역과 OPB 영역의 경계에 형성된 단차부의 구성도.
도 24는 변형예4의 고체 촬상 장치의 유효 픽셀 영역내의 오목부의 구성도.
도 25는 제 3의 실시형태에 관계된 전자기기의 대략 구성도.
도 26은 종래의 고체 촬상 장치의 대략 구성도.
도 27은 종래의 고체 촬상 장치의 대략 구성도.
도 28은 종래의 고체 촬상 장치의 대략 구성도.
이하에, 본 발명의 실시형태에 관계된 고체 촬상 장치 및 그것을 구비한 전자기기의 구성예를, 도면을 참조하면서 이하의 순서로 설명하다. 또한, 본 발명은 이하의 예에 한정되는 것은 아니다.
1. 고체 촬상 장치의 기본 구성예
2. 광도파로층을 포함하는 고체 촬상 장치의 구성예
3. 본 발명의 고체 촬상 장치를 구비하는 전자기기의 일 구성예
<1. 제 1의 실시형태>
[고체 촬상 장치의 구성]
도 1에, 제 1의 실시형태에 관계된 고체 촬상 장치의 대략 구성을 나타낸다. 또한, 본 실시형태에서는, 고체 촬상 장치(10)로서, CMOS 이미지 센서를 예로 들어 설명한다. 고체 촬상 장치(10)는, 주로, 반도체 기판(11)에 형성된 센서부 영역(20)(픽셀 어레이 영역)과, 그 주변에 배치된 주변 회로 영역(30)을 갖는다.
센서부 영역(20)은, 실제로 영상 신호를 출력하는 유효 픽셀 영역(21)과, 영상 신호를 출력하지 않는 무효 픽셀 영역(22)과, 검은 색 레벨의 기준 신호를 출력하는 OPB 영역(23)으로 구성된다. 그리고, 무효 픽셀 영역(22) 및 OPB 영역(23)은, 유효 픽셀 영역(21)의 주변에서 원하는 위치에 형성된다. 또한, 무효 픽셀 영역(22) 및 OPB 영역(23)의 배치 위치는, 디바이스의 특성에 따라 변경 가능하다. 또, 센서부 영역(20)의 반도체 기판(11)의 표면에는, 후술하는 복수의 픽셀(40)이 2 차원상으로 어레이 배치된다.
주변 회로 영역(30)은, 도시하지 않지만, 예를 들면, 수직 구동 회로, 칼럼 신호 처리 회로, 수평 구동 회로, 출력 회로, 제어 회로 등으로 구성된다.
수직 구동 회로는, 예를 들면 시프트 레지스터 등으로 구성되고, 센서부 영역(20)의 각 픽셀을 행 단위로 순차적으로 수직 방향(예를 들면 도 1의 y 방향)으로 선택 주사한다. 그리고, 각 픽셀의 포토 다이오드에서 수광량에 따라 생성한 신호 전하에 근거한 픽셀 신호를 칼럼 신호 처리 회로에 공급한다. 칼럼 신호 처리 회로는, 예를 들면, 픽셀열마다 배치되고, 1행분의 픽셀로부터 출력된 신호에 대해, 픽셀열마다 OPB 영역(23)의 픽셀로부터의 신호에 근거하여 노이즈 제거나 신호 증폭 등의 신호 처리를 행한다. 수평 구동 회로는, 예를 들면 시프트 레지스터 등으로 구성되고, 수평 주사 펄스를 순차적으로 출력하는 것에 의해, 복수의 칼럼 신호 처리 회로 중에서 소정의 순서로 소정의 칼럼 신호 처리 회로를 선택하고 픽셀 신호를 출력시킨다. 출력 회로는, 각 칼럼 신호 처리 회로로부터 순차적으로 공급(출력)된 신호에 대해, 소정의 신호 처리를 행하고 출력한다. 그리고, 제어 회로는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 근거하여, 상기 각 회로를 제어한다.
도 2에, 본 실시형태의 고체 촬상 장치(10)의 대략 단면 구성을 나타낸다. 또한, 도 2는, 도 1의 A-A선을 따른 단면도이고, 센서부 영역(20)과 주변 회로 영역(30)의 경계 주변의 단면도이다.
고체 촬상 장치(10)는, 반도체 기판(11)과, 다층 배선층(21a, 23a, 30a)과, 패시베이션막(51)과, 칼라 필터(52)의 층과, 온 칩 렌즈(53)의 층을 구비한다. 그리고, 다층 배선층(21a, 23a, 30a), 패시베이션막(51), 칼라 필터(52)의 층 및 온 칩 렌즈(53)의 층은, 반도체 기판(11) 상에 이 순서대로 적층된다.
반도체 기판(11)(기판)은, 예를 들면 실리콘 기판 등으로 형성되고, 그 표면에는, 포토 다이오드(41) 및 픽셀 트랜지스터(MOS 트랜지스터:도시하지 않음)로 된 복수의 픽셀(40)이 2 차원상으로 배치된다.
패시베이션막(51)은, 예를 들면, 후술하는 층간 절연막(42)의 형성 재료인 산화 실리콘(SiO2 :굴절율 1.45) 등보다도 높은 굴절율을 갖는 재료, 예를 들면 질화 실리콘(SiN:굴절율 2.0) 등으로 형성된다.
칼라 필터(52)는, 예를 들면 색소를 혼합한 감광형 레지스트 등으로 형성된다. 또, 온 칩 렌즈(53)는, 예를 들면 산화 실리콘(SiO2) 등으로 형성된다. 또한, 본 실시형태에서는, 무효 픽셀 영역(22)에도 온 칩 렌즈(53)를 형성한 예를 나타내지만, 무효 픽셀 영역(22)에 온 칩 렌즈(53)를 설치하지 않는 구성으로 하여도 좋다. 또, 칼라 필터(52)에 집광 기능을 준 경우에는, 온 칩 렌즈(53)의 층을 설치하지 않아도 좋다.
그리고, 본 실시형태에서는, 반도체 기판(11) 상에 형성된 다층 배선층(21a, 23a, 30a)의 막 구성은, 도 3에 나타낸 바와 같이, 고체 촬상 장치(10)를 구성하는 영역에 따라 다르다. 여기에서, 각 영역에 형성된 다층 배선층의 막 구성에 관하여 설명한다. 또한, 본 실시형태에서는, 후술하는 바와 같이, 다층 배선층을 5개의 배선층(1MT~5MT)으로 구성한 예를 설명하지만, 본 발명은 이것으로 한정되지 않고, 배선층의 수는, 예를 들면 용도, 사양 등에 따라 적절히 변경가능하다.
센서부 영역(20)의 유효 픽셀 영역(21) 및 무효 픽셀 영역(22) 상의 다층 배선층(21a)(제 1 다층 배선층)은, 메탈막(44)(배선막)을 포함하는 배선층(1MT)과, 메탈막(45)을 포함하는 배선층(2MT)으로 구성된다. 배선층(2MT)은, 캡핑막(43) 및 층간 절연막(42)(절연막)을 통해 배선층(1MT) 상에 적층된다. 또, 배선층(1MT)은, 반도체 기판(11) 상에 층간 절연막(42)을 통해 형성되고, 배선층(2MT)과 패시베이션막(51) 사이에는, 배선층(2MT) 측에서 캡핑막(43) 및 층간 절연막(42)이 형성된다.
또한, 다층 배선층(21a) 내에서, 배선층(1MT 및 2MT)을 각각 구성하는 메탈막(44 및 45)은, 온 칩 렌즈(53)를 통해 포토 다이오드(41)에 입사된 빛을 차단하지 않는 위치에 형성된다. 구체적으로는, 메탈막(44 및 45)을, 온 칩 렌즈(53)와 포토 다이오드(41)가 대향하는 영역 이외의 위치에 형성한다.
또한, 본 실시형태에서는, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)의 다층 배선층(21a)의 표면에 오목부(57)를 형성한다. 또한, 오목부(57)는, 서로 이웃한 메탈막(45)의 사이에 형성된다. 또, 본 실시형태에서는, 오목부(57)의 깊이가 배선층(1MT) 상에 형성된 캡핑막(43)에 도달하도록 오목부(57)를 형성한다.
센서부 영역(20)의 OPB 영역(23) 상의 다층 배선층(23a)(제 2의 다층 배선층)은, 메탈막(44)을 포함하는 배선층(1MT)과, 메탈막(45)을 포함하는 배선층(2MT)과, 차광막(49)을 포함하는 배선층(3MT)과, 차광막(50)을 포함하는 배선층(4MT)으로 구성된다. 그리고, 배선층(1MT~4MT)은, 이 순서대로 반도체 기판(11) 상에 적층된다.
또한, 다층 배선층(23a)에서, 각 배선층 간에는, 아래의 배선층 측에 캡핑막(43) 및 층간 절연막(42)이 설치된다. 또, 배선층(1MT)은, 반도체 기판(11) 상에 층간 절연막(42)을 통해 형성되고, 배선층(4MT)과 패시베이션막(51) 사이에는, 배선층(4MT) 측에 캡핑막(43) 및 층간 절연막(42)이 형성되다. 또한, 다층 배선층(23a)에서, 배선층(1MT 및 2MT)을 각각 구성하는 메탈막(44 및 45)은, 포토 다이오드(41)의 바로 위 영역 이외의 위치에 형성된다.
주변 회로 영역(30) 상의 다층 배선층(30a)(제3 다층 배선층)은, 메탈막(44)을 포함하는 배선층(1MT)과, 메탈막(45)을 포함하는 배선층(2MT)과, 메탈막(46)을 포함하는 배선층(3MT)과, 메탈막(47)을 포함하는 배선층(4MT)을 구비한다. 또한, 다층 배선층(30a)은, 메탈막(48)을 포함하는 배선층(5MT)으로 구성된다. 그리고, 다층 배선층(30a)에서, 배선층(1MT~5MT)은, 이 순서대로, 반도체 기판(11) 상에 적층된다.
또한, 다층 배선층(30a)에서, 각 배선층간에는, 아래의 배선층 측에서 캡핑막(43) 및 층간 절연막(42)이 설치된다. 또, 배선층(1MT)은, 반도체 기판(11) 상에 층간 절연막(42)을 통해 형성되고, 배선층(5MT)과 패시베이션막(51) 사이에는, 층간 절연막(42)이 형성된다.
상술한 각 영역의 다층 배선층에서, 메탈막(44~48) 및 차광막(49, 50)은, 예를 들면 동(Cu), 알루미늄(Al) 등으로 형성할 수 있다. 또한, 메탈막(44~48) 및 차광막(49, 50)을 동(Cu)으로 형성한 경우, 각 막의 부근에, 예를 들면 질화 티탄(TiN) 등으로 된 확산 방지막(도시하지 않음)을 설치하는 것이 바람직하다. 확산 방지막을 설치하는 것에 의해, 동(Cu)의 층간 절연막(42)으로의 확산을 억제할 수 있다.
또, 본 실시형태에서는, 배선층(3MT)의 차광막(49) 및 배선층(4MT)의 차광막(50)의 구성(형상, 치수 및 막두께 등)은 동일하게 구성된다. 또한, 차광막(49 및 50)의 구성으로서는, OPB 영역(23)의 전면을 덮도록 한 메탈막으로 구성해도 좋고, 선 형상의 메탈막을 격자상으로 배치하여 구성해도 좋다. 또, 신호 펄스가 인가되지 않는 배선, 즉, 사용되지 않는 배선을 차광막으로서 이용해도 좋다.
층간 절연막(42)은, 예를 들면 산화 실리콘(SiO2) 등으로 형성된다. 또, 캡핑막(43)은, 예를 들면 탄화 규소(SiC) 등으로 형성된다. 캡핑막(43)은, 각 배선층상에 형성되고, 에칭 스토퍼층으로서 이용된다. 이 캡핑막(43)을 설치하는 것에 의해, 다층 배선층에 단차부 및 오목부를 설치할 때의 에칭 공정의 제어가 용이해진다. 또한, 본 실시형태에서는, 센서부 영역(20)에서, 모든 배선층 상에 캡핑막(43)을 설치하는 구성예를 나타내지만, 본 발명은 이것으로 한정되지 않고, 캡핑막(43)을 소정의 배선층 상에만 형성해도 좋고, 캡핑막(43)을 설치하지 않는 구성으로 하여도 좋다.
위에서 설명한 바와 같이, 본 실시형태의 고체 촬상 장치(10)에서는, 주변 회로 영역(30), OPB 영역(23), 및, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22) 상에 각각 형성된 다층 배선층(30a, 23a 및 21a)의 막 구성이 서로 다르다. 그리고, 다층 배선층(30a, 23a 및 21a)의 순서로, 그 막두께를 얇게 한다.
그 결과, 주변 회로 영역(30) 및 OPB 영역(23) 사이의 경계 부근에는, 양 영역간의 다층 배선층의 두께의 차이에 의해 제 1 단차부(55)가 형성된다. 또, OPB 영역(23) 및 무효 픽셀 영역(22) 사이의 경계 부근에도, 양 영역간의 다층 배선층의 두께의 차이에 의해 제 2의 단차부(56)가 형성된다. 또한, 본 실시형태에서는, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)의 다층 배선층(21a)에서, 그 표면에 오목부(57)를 형성한다.
즉, 본 실시형태의 고체 촬상 장치(10)에서는, 주변 회로 영역(30)으로부터 센서부 영역(20)의 유효 픽셀 영역(21)에 걸쳐고, 다층 배선층의 표면 높이가 서서히 저하되도록 복수의 단차부가 형성되고, 또한, 유효 픽셀 영역(21) 안에 오목부(57)가 형성된다.
여기에서, 도 3에, 본 실시형태의 고체 촬상 장치(10)에서의 각 구성 영역과, 제 1 및 제 2의 단차부(55 및 56), 및, 오목부(57)의 위치 관계를 나타낸다. 도 3은, 고체 촬상 장치(10)의 대략 윗면 구성도이고, 제 1 및 제 2의 단차부(55 및 56), 및, 오목부(57)는 파선으로 나타낸다.
본 실시형태에서는, 도 3에 나타낸 바와 같이, 제 1 단차부(55)는, 센서부 영역(20)의 외주부 부근을 따라 형성되고, 제 2의 단차부(56)는, 유효 픽셀 영역(21)을 감싸도록 형성된다. 또, 제 2의 단차부(56)로 둘러싸인 유효 픽셀 영역(21) 및 무효 픽셀 영역에는, 복수의 오목부(57)가 소정 간격으로 2 차원상으로 배치된다. 또한, 도 3에는, 오목부(57)의 개구 형상이 정방형 모양으로 있는 예를 나타내지만, 본 발명은 이것으로 한정되지 않고, 오목부(57)의 개구 형상을 예를 들면, 원형 모양, 다각형상 등으로 하여도 좋고, 오목부(57)를 홈으로 형성해도 좋다.
[고체 촬상 장치의 제조 방법]
다음에, 본 실시형태의 고체 촬상 장치(10)의 제조 방법을, 도 4~도 12를 참조하면서 설명한다. 도 4~도 12는, 고체 촬상 장치(10)의 제조 방법에 있어서 각 공정 후의 성막 상태를 나타내는 도면이다. 또한, 도 4~도 12에는, 센서부 영역(20)과 주변 회로 영역(30)과의 경계 주변의 대략 단면도를 나타낸다.
먼저, 반도체 기판(11)의 표면의 센서부 영역(20)에, 포토 다이오드(41) 및 픽셀 트랜지스터(도시하지 않음)로 된 복수의 픽셀(40)을 2 차원상으로 형성한다. 뒤이어, 반도체 기판(11) 상에, 예를 들면 스퍼터링 등의 수법에 의해, 층간 절연막(42), 메탈막(44)(100 내지 1000㎚의 막두께를 갖는 배선층(1MT)) 및 캡핑막(43)을 이 순서대로 형성한다. 또한, 배선층(1MT)의 표면에 형성된 캡핑막(43) 상에, 예를 들면 스퍼터링 등의 수법에 의해, 층간 절연막(42), 메탈막(45)(50 내지 500㎚의 막두께를 갖는 배선층(2MT)) 및 캡핑막(43)을 이 순서대로 형성한다. 도 4에, 상기 공정 후의 성막 상태를 나타낸다.
뒤이어, 배선층(2MT)의 표면에 형성된 캡핑막(43) 상에, 예를 들면 스퍼터링 등의 수법에 의해, 층간 절연막(42), 메탈막(46) 및 차광막(49)을 포함하는 배선층(3MT), 및, 캡핑막(43)을 이 순서대로 형성한다. 또한, 배선층(3MT)의 표면에 형성된 캡핑막(43) 상에, 예를 들면 스퍼터링 등의 수법에 의해, 층간 절연막(42), 메탈막(47) 및 차광막(50)을 포함하는 배선층(4MT), 및, 캡핑막(43)을 이 순서대로 형성한다. 도 5에, 상기 공정 후의 성막 상태를 나타낸다. 각 배선(3MT 또는 4MT)의 막 두께는 50 내지 500㎚ 사이이다.
뒤이어, 배선층(4MT)의 표면에 형성된 캡핑막(43) 상에, 예를 들면 스퍼터링 등의 수법에 의해, 층간 절연막(42) 및 메탈막(48)(50 내지 6000㎚의 막두께를 갖는 배선층(5MT))을 이 순서대로 형성한다. 또한, 본 실시형태에서는, 메탈막(48)(배선층(5MT))상에, 예를 들면 스퍼터링 등의 수법에 의해, 층간 절연막(42)을 형성한다. 도 6에, 상기 공정 후의 성막 상태를 나타낸다. 본 실시형태에서는, 상술한 공정에 의해, 반도체 기판(11) 상에 다층 배선층을 형성한다.
다음에, 주변 회로 영역(30) 상을 레지스트 등으로 마스크하여, 다층 배선층 측의 표면을, 예를 들면, 드라이 에칭, 웨트 에칭 등에 의해 에칭한다. 이것에 의해, 센서부 영역(20) 상에 형성된 다층 배선층이, 그 최상에 위치한 층간 절연막(42)으로부터 에칭된다. 그리고, 배선층(4MT)의 표면에 형성된 캡핑막(43) 상에, 어느 정도의 막두께를 갖는 층간 절연막(42)을 남기고, 에칭을 종료하다. 또한, 층간 절연막(42)을 남기지 않도록, 캡핑막(43)에 도달할 때까지 에칭을 행해도 좋다. 도 7에, 상기 에칭 공정 후의 성막 상태를 나타낸다. 이 공정에 의해, 30 내지 5000㎚ 사이의 단차(간격, 두께)를 갖는 제 1 단차부(55)가 센서부 영역(20)(OPB 영역(23))과 주변 회로 영역(30)의 경계에 형성된다.
뒤이어, 주변 회로 영역(30) 및 OPB 영역(23) 상을 레지스트 등으로 마스크하여, 다층 배선층 측의 표면을, 예를 들면, 드라이 에칭, 웨트 에칭 등에 의해 에칭한다. 이것에 의해, 무효 픽셀 영역(22) 및 유효 픽셀 영역(21) 상에 형성된 다층 배선층이, 그 최상에 위치한 층간 절연막(42)으로부터 에칭된다. 그리고, 배선층(2MT)의 표면에 형성된 캡핑막(43) 상에, 어느 정도의 막두께를 갖는 층간 절연막(42)을 남기고, 에칭을 종료하다. 또한, 층간 절연막(42)을 남기지 않도록, 캡핑막(43)에 도달할 때까지 에칭을 행해도 좋다. 도 8에, 상기 에칭 공정 후의 성막 상태를 나타낸다. 이 공정에 의해, 100 내지 1000㎚ 사이의 단차(간격, 두께)를 갖는 제 2의 단차부(56)가 OPB 영역(23)과 무효 픽셀 영역(22)의 경계에 형성된다.
그 후, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)의 포토 다이오드(41)의 바로 위 영역 이외의 영역을 레지스트 등으로 마스크하여, 다층 배선층 측의 표면을, 예를 들면, 드라이 에칭, 웨트 에칭 등에 의해 에칭한다. 이것에 의해, 마스크 개구부의 영역(포토 다이오드(41)의 바로 위 영역)이 에칭된다. 그리고, 에칭이 배선층(1MT)의 표면에 형성된 캡핑막(43)에 도달하면 에칭을 종료한다. 도 9에, 상기 에칭 공정 후의 성막 상태를 나타낸다. 이 공정에 의해, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)의 포토 다이오드(41)의 바로 위 영역에 50 내지 500㎚ 사이의 깊이를 갖는 오목부(57)를 형성한다. 또한, 오목부(57)를 형성할 때, 배선층(1MT)의 표면에 형성된 캡핑막(43) 상에, 어느 정도의 막두께를 갖는 층간 절연막(42)을 남기고, 에칭을 종료해도 좋다. 본 실시형태에서는, 위에서 설명한 바와 같이 하여, 제 1 단차부(55), 제 2의 단차부(56) 및 오목부(57)를 소정 위치에 형성한다.
다음에, 제 1 단차부(55), 제 2의 단차부(56) 및 오목부(57)가 형성된 다층 배선층 상에, 예를 들면 CVD(ChemicalVaporDeposition)법에 의해, 패시베이션막(51)을 형성한다. 이때, 패시베이션막(51)을, 센서부 영역(20) 및 주변 회로 영역(30)의 전면에 걸쳐 형성한다. 또, 이때, 오목부(57)가 패시베이션막(51)으로 채워지고 또한 유효 픽셀 영역(21)에서 패시베이션막(51)의 표면이 평탄하게 되도록 하는 두께로, 패시베이션막(51)을 형성한다. 도 10에, 상기 공정 후의 성막 상태를 나타낸다.
뒤이어, 패시베이션막(51) 상에, 예를 들면 색소를 혼합한 감광형 레지스트로 된 칼라 필터 재료를 도포하고, 노광 및 현상한다. 이것에 의해, 무효 픽셀 영역(22) 및 유효 픽셀 영역(21) 상의 소정 위치에 칼라 필터(52)를 형성한다. 도 11에, 상기 공정 후의 성막 상태를 나타낸다.
또한, 위에서 설명한 바와 같이, 본 실시형태에서는, 주변 회로 영역(30)으로부터 유효 픽셀 영역(21)에 걸쳐, 2개의 단차부를 설치하고, 다층 배선층의 표면 높이가 계단모양으로 서서히 낮아지는 구성으로 하고 있다. 그 때문에, 칼라 필터(52)의 생성 공정에서, 칼라 필터 재료를 패시베이션막(51) 상에 도포할 때, 각 단차부 부근에 체류하는 칼라 필터 재료의 양이 적어진다. 이 결과, 유효 픽셀 영역(21) 상에 도포된 칼라 필터 재료의 막의 두께는 균일하게 되고, 칼라 필터(52)의 평탄성이 확보된다.
뒤이어, 칼라 필터(52)의 층상에, 온 칩 렌즈 재료를 도포한다. 이 공정에 있어서도, 각 단차부 부근에서 체류하는 온 칩 렌즈 재료의 양이 적어지고, 유효 픽셀 영역(21) 상에 도포되는 온 칩 렌즈 재료의 막의 두께는 균일하게 된다.
그리고, 그 후, 온 칩 렌즈 재료의 막 표면을 패턴화하여, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)의 각 포토 다이오드(41)의 바로 위에 소정 형상의 온 칩 렌즈(53)를 형성한다. 도 12에, 상기 공정 후의 성막 상태를 나타낸다. 본 실시형태는, 위에서 설명한 바와 같이 하여, 고체 촬상 장치(10)를 제작한다.
위에서 설명한 바와 같이, 본 실시형태의 고체 촬상 장치(10)에서는, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)에 형성한 다층 배선층(21a)의 두께를 OPB 영역(23)의 두께보다 얇게 한다. 그 때문에, 본 실시형태의 고체 촬상 장치(10)에서는, 종래(도 28)와 비교하여, 유효 픽셀 영역(21)에 있어서의 온 칩 렌즈(53)와 포토 다이오드(41)의 간격을 더 좁게 할 수 있다. 즉, 본 실시형태에서는, 유효 픽셀 영역(21)에 있어서, 광 입사측 표면에서 픽셀(40)까지의 광로의 거리를 보다 단축할 수 있고, 광로 상에서의 빛의 산란 계면을 작게 할 수 있다. 이 결과, 본 실시형태에서는, 감도 등의 픽셀 특성을 보다 향상시킬 수 있다.
또, 본 실시형태의 고체 촬상 장치(10)에서는, 주변 회로 영역(30)으로부터 센서부 영역(20)의 유효 픽셀 영역(21)에 걸쳐, 다층 배선층의 표면에 복수의 단차부(제 1 및 제 2의 단차부(55 및 56))를 형성한다. 이와 같은 구성으로 하는 것에 의해, 다음과 같은 효과를 얻을 수 있다.
도 28에 나타내는 종래의 고체 촬상 장치(200)에서, 온칩 렌즈(209)와 포토 다이오드(202)의 간격을 좁게 하기 위해, 주변 회로 영역(230)과 센서부 영역(220)의 경계의 단차를 보다 크게 하는 수법도 생각된다. 그렇지만, 양 영역 간의 단차를 크게 하면, 칼라 필터(208)의 층이나 온칩 렌즈(209)의 층을 도포법에 의해 형성한 때에 브러쉬 얼룩(brushing unevenness)이나 프레임 얼룩(frame unevenness) 등의 문제가 생긴다. 그리고, 이 경우, 도포 재료의 평탄성이 나빠지고, 광학 특성이 떨어진다는 문제가 생긴다.
그것에 대해, 본 실시형태의 고체 촬상 장치(10)에서는, 위에서 설명한 바와 같이, 주변 회로 영역(30)으로부터 센서부 영역(20)의 유효 픽셀 영역(21)에 걸쳐, 복수의 단차부를 설치하고, 다층 배선층의 표면 높이가 계단모양으로 서서히 저하되는 구성으로 하고 있다. 이 경우, 각 단차부의 단차를 보다 작게 할 수 있기 때문에, 칼라 필터(52)의 층이나 온 칩 렌즈(53)의 층을 도포로 형성한 때에 생기는 상기 문제를 해소할 수 있다. 그 결과, 광학 특성의 열화를 억제할 수 있다.
또한, 본 실시형태와 같이, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)의 다층 배선층(21a)의 표면에 오목부(57)를 형성한 경우, 포토 다이오드(41)의 바로 위 영역에서의 배선층(2MT) 상의 캡핑막(43)이 제거된다. 그 때문에, 본 실시형태에서는, 이것에 의해, 또한 광학 특성의 열화를 억제할 수 있다.
<2. 제 2의 실시형태>
[고체 촬상 장치의 구성]
도 13에, 제 2의 실시형태에 관계된 고체 촬상 장치의 대략 단면 구성을 나타낸다. 또한, 도 13에 있어서, 상기 제 1의 실시형태(도 2 및 12)과 동일한 구성에는, 동일한 부호를 병기하여 나타낸다.
고체 촬상 장치(60)은, 반도체 기판(11)과, 다층 배선층(21a, 23a, 30a)과, 패시베이션막(61)과, 광도파로층(62)과, 칼라 필터(52)의 층과, 온 칩 렌즈(53)의 층을 구비한다. 그리고, 다층 배선층(21a, 23a, 30a), 패시베이션막(61), 광도파로층(62), 칼라 필터(52)의 층 및 온 칩 렌즈(53)의 층은, 이 순서대로 반도체 기판(11) 상에 적층된다. 또한, 본 실시형태의 고체 촬상 장치(60)를 구성하는 각 영역은, 상기 제 1의 실시형태의 구성(도 1)과 마찬가지이다.
본 실시형태에서는, 패시베이션막(61) 및 광도파로층(62)의 구성 이외의 구성은, 상기 제 1의 실시형태의 구성(도 2 및 12)과 마찬가지이다. 그 때문에, 여기에서는, 패시베이션막(61) 및 광도파로층(62)에 관해서만 설명한다.
패시베이션막(61)은, 상기 제 1의 실시형태에서 이용한 패시베이션막(51)과 동일한 재료로 형성할 수 있다. 구체적으로는, 패시베이션막(61)은, 예를 들면, 층간 절연막(42)의 형성 재료인 산화 실리콘(SiO2 :굴절율 1.45) 등보다도 높은 굴절율을 갖는 질화 실리콘(SiN:굴절율 2.0) 등으로 형성된다.
단, 상기 제 1의 실시형태에서는, 패시베이션막(51)의 막두께를 두껍게 하고, 유효 픽셀 영역(21) 및 무효 픽셀 영역(22)의 다층 배선층(21a)의 표면에 형성된 오목부(57)를 패시베이션막(51)으로 채우는 구성으로 했다. 그것에 대해, 본 실시형태에서는, 도 13에 나타낸 바와 같이, 패시베이션막(61)의 막두께를 얇게 하고, 다층 배선층(21a, 23a, 30a)의 표면을 피복하도록, 패시베이션막(61)을 형성한다. 그 때문에, 본 실시형태에서는, 패시베이션막(61)의 표면상에도 오목부가 형성된다. 또한, 패시베이션막(61)의 막두께는, 예를 들면 0.5㎛ 정도로 할 수 있다.
광도파로층(62)은, 패시베이션막(61) 상에 형성되고, 패시베이션막(61)의 표면에 형성된 오목부를 채우는 두께로 형성된다. 광도파로층(62)의 형성 재료에는, 예를 들면, 층간 절연막(42)의 형성 재료인 산화 실리콘(SiO2 :굴절율 1.45) 등보다도 높은 굴절율을 갖는 재료가 사용된다. 예를 들면, 실록산계 수지나 폴리이미드계 수지 등을, 광도파로층(62)의 형성 재료로서 이용할 수 있다. 또, 광도파로층(62)의 형성 재료로서, 상술한 수지 재료 중에, 예를 들면, 산화 티탄, 산화 탄타륨, 산화 니오브, 산화 텅스텐, 산화 지르코늄, 산화 아연, 산화 인듐, 산화 하프늄 등의 금속 산화물 미립자를 포함하게 해도 좋다. 이 경우에는, 광도파로층(62)의 굴절율은 더 높아진다.
[고체 촬상 장치의 제조 방법]
다음에, 본 실시형태의 고체 촬상 장치(60)의 제조 방법을, 도 14 및 15를 참조하면서 간단하게 설명한다. 또한, 도 14 및 15에는, 상술한 제 1의 실시형태의 고체 촬상 장치(10)의 제조 방법(도 4~도 12)과, 다른 공정만을 나타낸다.
먼저, 제 1의 실시형태에서 도 4~도 9를 참조하여 설명한 공정과 똑같이 하고, 다층 배선층의 표면에, 제 1 단차부(55), 제 2의 단차부(56) 및 오목부(57)를 소정 위치에 형성한다(도 9 참조). 뒤이어, 그 다층 배선층 상에, 예를 들면 CVD 법에 의해, 패시베이션막(61)을 형성한다. 이때, 패시베이션막(61)을, 센서부 영역(20) 및 주변 회로 영역(30)의 전면에 걸쳐 다층 배선층의 표면을 피복할 정도의 막두께로 형성한다. 도 14에, 상기 공정 후의 성막 상태를 나타낸다.
다음에, 패시베이션막(61) 상에, 광도파로층(62)의 형성 재료를 도포한다. 이것에 의해, 도포 재료가 오목부(57)에 충전되고, 유효 픽셀 영역(21)에서 표면이 평탄한 광도파로층(62)이 형성된다. 도 15에, 상기 공정 후의 성막 상태를 나타낸다.
그 후, 제 1의 실시형태에서 도 11 및 12를 참조하여 설명한 공정과 똑같이 하여, 광도파로층(62) 상에, 칼라 필터(52)의 층 및 온 칩 렌즈(53)의 층을 형성한다. 본 실시형태에서는, 위에서 설명한 바와 같이 하여 고체 촬상 장치(60)를 형성한다.
위에서 설명한 바와 같이, 본 실시형태에서는, 다층 배선층의 표면에, 제 1 단차부(55), 제 2의 단차부(56) 및 오목부(57)를 형성하고, 또한, 포토 다이오드(41)의 바로 위 영역에 고굴절율을 갖는 광도파로층(62)을 설치한다. 그 때문에, 본 실시형태에서는, 제 1의 실시형태와 동일한 효과를 얻을 수 있음과 동시에, 또한 광학 특성이 우수한 고체 촬상 장치(60)를 제공할 수 있다.
또, 본 실시형태에서는, 제 1의 실시형태와 마찬가지로, 무효 픽셀 영역(22)에 있어서도 다층 배선층(21a)의 표면에 오목부(57)를 형성한다. 이와 같은 구성으로 하는 것에 의해, 본 실시형태에서는, 예를 들면 다음과 같은 효과도 얻어진다.
도 16에, 본 실시형태에서, 광도파로층(62)의 형성 재료를 다층 배선층(21a) 상에 도포한 때의 도포막의 형상을 나타낸다. 또한, 도 17에, 무효 픽셀 영역(22)의 다층 배선층(21a)의 표면에 오목부(57)를 형성하지 않은 경우에 있어서, 광도파로층(62)의 형성 재료를 도포한 때의 도포막의 형상을 나타낸다. 도 17에 도시하는 구성에서는, 무효 픽셀 영역(22)에 제 2의 단차부(56) 부근에 쌓인 도포 재료를 흡수하는 부분이 없기 때문에, 도 17에 나타낸 바와 같이, 무효 픽셀 영역(22)과 유효 픽셀 영역(21)의 경계 부근까지 도포막의 표면은 평탄하게 되지 않는다.
그것에 대해, 본 실시형태와 같이, 무효 픽셀 영역(22)의 다층 배선층(21a)의 표면에 오목부(57)를 형성하면, 제 2의 단차부(56)에 쌓인 도포 재료의 일부가 그 오목부(57)에 흡수(충전)된다. 그 결과, 본 실시형태의 구성에서는, 도 16에 나타낸 바와 같이, 도포막의 표면이 평탄하게 되기까지의 영역(a1)이, 도 17의 경우의 영역(a2)과 비교하여 작아진다. 그 때문에, 본 실시형태에서는, 무효 픽셀 영역(22)을 작게 하는 것이 가능해진다.
또한, 상기 효과를 더 향상시키기 위해, 오목부(57)를 홈으로 형성해도 좋다. 이 경우, 오목부(57)로의 도포 재료의 흡수량이 증대하기 때문에, 도포막의 표면이 평탄하게 되기까지의 영역을 보다 작게 할 수 있다. 단, 이 경우, 무효 픽셀 영역(22)의 오목부(57)만을 홈으로 형성해도 좋고, 무효 픽셀 영역(22) 및 유효 픽셀 영역(21)의 전면에 걸쳐 오목부(57)를 홈으로 형성해도 좋다.
[변형예1]
상기 제 1 및 제 2의 실시형태에서는, 배선층(3MT)의 차광막(49)과, 배선층(4MT)의 차광막(50)을 같은 구성(형상, 치수 및 막두께 등)으로 하는 예를 설명했지만, 본 발명은 이것으로 한정되지 않는다. 변형예1에서는, 배선층(3MT)의 차광막과, 배선층(4MT)의 차광막을 다른 구성으로 하는 경우의 일 구성예를 설명한다.
도 18에, 이 예의 고체 촬상 장치에 있어서 OPB 영역(23)의 대략적인 막 구성을 나타낸다. 또한, 도 18에서는, 설명을 간략화하기 위해 배선층(2MT~4MT)의 막 구성만을 나타낸다.
이 예에서는, OPB 영역(23)으로부터 무효 픽셀 영역(22)을 향한 방향에서, 배선층(3MT)의 차광막(65)(제 1의 차광막)의 길이를, 배선층(4MT)의 차광막(66)(제 2의 차광막)의 길이보다 길게 한다. 즉, 이 예에서는, 광 입사측에서 봤을 때 먼 측에 위치하는 차광막(65)의 길이를, 광 입사측에 가까운 측에 위치하는 차광막(66)의 길이보다 길게 한다. 그리고, 배선층(3MT)의 차광막(65)의 무효 픽셀 영역(22) 측의 단부를, 배선층(4MT)의 차광막(66)의 무효 픽셀 영역(22) 측의 단부보다, 무효 픽셀 영역(22) 측에 배치한다.
이와 같은 구성으로 하는 것에 의해, 다음과 같은 효과를 얻을 수 있다. 여기에서, 비교를 위해, OPB 영역(23)으로부터 무효 픽셀 영역(22)을 향한 방향에 있어서, 배선층(3MT)의 차광막이, 배선층(4MT)의 차광막보다 긴 경우(비교예)의 구성을 생각한다. 도 19에, 비교예에 있어서의 OPB 영역(23)의 막 구성을 나타낸다. 또, 비교예에서는, 배선층(4MT)의 차광막(68)의 무효 픽셀 영역(22) 측의 단부가, 배선층(3MT)의 차광막(67)의 무효 픽셀 영역(22) 측의 단부보다, 무효 픽셀 영역(22) 측에 위치한 경우를 생각한다.
비교예의 구성에서는, OPB 영역(23)과 무효 픽셀 영역(22)의 경계 부근에 있어서, 차광막(68)의 표면에 대하여 경사 방향에서 빛이 입사된 경우, 입사광은 차광막(67 및 68)으로 반사되지 않고, OPB 영역(23) 안의 배선층(2MT)에 입사된다(도 19의 실선 화살표 참조). 이 경우, OPB 영역(23)의 경계 부근에서의 차광성이 열화된다.
한편, 변형예1의 구성에서는, 차광막(66)의 표면에 대하여 경사 방향에서 빛이 입사되어도, 그 빛은 배선층(3MT)의 차광막(65)으로 반사되기 때문에(도 18의 실선 화살표 참조), 입사광은 OPB 영역(23) 안의 배선층(2MT)에 도달하지 않는다. 그 때문에, OPB 영역(23)의 차광막의 구성을, 변형예1의 구성으로 하는 것에 의해, OPB 영역(23)의 경계 부근에서의 차광성이 향상한다.
또한, 변형예1의 구성에서는, 다음과 같은 이점도 얻어진다. 변형예1의 OPB 영역(23)에서는, OPB 영역(23)으로부터 무효 픽셀 영역(22)을 향한 방향에서, 배선층(4MT)의 차광막(66)의 길이는, 배선층(3MT)의 차광막(67)의 길이보다 짧다. 그 때문에, OPB 영역(23)에서, 배선층(3MT)의 차광막(65) 상의 층간 절연막(42)의 영역에는, 배선층(4MT)의 차광막(66)이 형성되지 않은 영역이 존재한다. 그 때문에, 변형예1의 구성에서는, 배선층(4MT)의 차광막(66)이 형성되지 않은 층간 절연막(42)의 영역에, 새롭게 단차부를 형성할 수 있다. 도 20에, 그 일 구성예를 나타낸다.
도 20에는, 배선층(3MT)의 차광막(65) 상의 영역에서, 배선층(4MT)의 차광막(66)이 형성되지 않은 영역의 층간 절연막(42)에, 1개의 단차부(70)를 설치한 예를 나타낸다. 단, 본 발명은 이것으로 한정되지 않고, 배선층(4MT)의 차광막(66)이 형성되지 않은 영역에 복수의 단차부를 설치해도 좋다. 이와 같은 구성으로 하면, 주변 회로 영역(30)으로부터 유효 픽셀 영역(21)까지의 다층 배선층의 표면에 의해 많은 단차부를 설치할 수 있고, 각 단차부의 단차를 보다 작게 할 수 있다. 그 때문에, 이 경우에는, 각 단차부 부근에 체류하는 도포 재료의 양을 보다 줄일 수 있기 때문에, 칼라 필터(52)의 층이나 온 칩 렌즈(53)의 층을 도포한 때의 도포막의 평탄성을 보다 향상시킬 수 있다.
[변형예2]
상기 제 1 및 제 2의 실시형태에서는, 무효 픽셀 영역(22)과 OPB 영역(23)과의 경계에 형성된 제 2의 단차부(56)의 단차면과, 무효 픽셀 영역(22)의 다층 배선층(21a)의 표면과의 사이의 각도를 약 90도로 하는 예를 설명했지만, 본 발명은 이것으로 한정되지 않는다. 제 2의 단차부의 단차면과, 무효 픽셀 영역(22)의 다층 배선층(21a)의 표면 사이의 각도를, 90도를 초과하도록 하여도 좋다. 즉, 제 2의 단차부를 테이퍼 형상으로 구성해도 좋다. 변형예2에서는, 그 일 구성예를 설명한다.
도 21에, 변형예2의 고체 촬상 장치에서의 무효 픽셀 영역(22)과 OPB 영역(23)과의 경계에 형성된 제 2의 단차부의 대략 단면 구성을 나타낸다. 또한, 도 21에서는, 설명을 간략화하기 위해, 다층 배선층 상에는, 칼라 필터(52)의 층이나 온 칩 렌즈(53)의 층 등의 도포막(76)만을 나타낸다.
이와 같은 테이퍼 형상의 제 2의 단차부(75)는, 예를 들면, 에칭 공정시에, 다층 배선층 상에 설치하는 마스크의 단부를 마스크면에 대해 소정의 각도로 경사시켜 두는 것에 의해 형성할 수 있다.
제 2의 단차부(75)를 테이퍼 형상으로 하는 것에 의해, 다음과 같은 효과를 얻을 수 있다. 여기에서, 도 22에, 상기 실시형태에 있어서의 무효 픽셀 영역(22)과 OPB 영역(23)의 경계에 형성되는 제 2의 단차부(56)의 대략 단면 구성을 나타낸다. 상기 실시형태의 구성에서는, 다층 배선층 상에 소정의 도포막(76)을 도포하면, 제 2의 단차부(56) 부근에 어느 정도의 양의 도포 재료가 체류한다. 그 때문에, 상기 실시형태의 무효 픽셀 영역(22)에는, 도포막(76)을 평탄화하기 위해 어느 정도의 넓이가 필요해진다.
그것에 대해, 이 예의 구성에서는, 제 2의 단차부(75)가 테이퍼 형상으로 형성되고 있기 때문에, 도포 재료를 도포한 때의 제 2의 단차부(75) 부근에 있어서 도포 재료의 흐름을 보다 순조롭게 할 수 있다. 이 결과, 도 21에 나타낸 바와 같이, 제 2의 단차부(75) 부근에서의 도포 재료의 체류량을 적게 할 수 있다. 이것에 의해, 도포막(76)이 평탄하게 되기까지의 영역을 작게 할 수 있다. 즉, 이 예에서는, 무효 픽셀 영역(22)의 영역을 보다 작게 할 수 있다.
또한, 테이퍼 형상의 단차부는, 주변 회로 영역(30)과 OPB 영역(23)의 경계에 형성되는 제 1 단차부(55)에 적용해도 좋다.
[변형예3]
상기 제 1 및 제 2의 실시형태에서는, 센서부 영역(20)(OPB 영역(23))과 주변 회로 영역(30)의 경계, 및, OPB 영역(23)과 무효 픽셀 영역(22)의 경계에 단차부를 설치한 예를 설명했지만, 본 발명은 이것으로 한정되지 않는다. 예를 들면, OPB 영역(23)의 다층 배선층(23a)의 표면에, 무효 픽셀 영역(22)을 향하여 다층 배선층(23a)의 표면 높이가 계단모양으로 낮아지는 단차부를 설치해도 좋다. 변형예3에서는, 그 일 구성예를 설명한다.
도 23에, 이 예의 OPB 영역(23)과 주변 회로 영역(30)의 경계 부근의 대략 단면도를 나타낸다. 또한, 도 23에는, OPB 영역(23)과 주변 회로 영역(30)의 경계에 형성된 단차부(81) 이외에, OPB 영역(23)의 다층 배선층(23a)의 표면에 새롭게 1개의 단차부(82)를 설치한 예를 나타낸다. 단, 본 발명은 이것으로 한정되지 않고, OPB 영역(23)의 다층 배선층(23a)의 표면에 2개 이상의 단차부를 형성해도 좋다.
이 예와 같이 OPB 영역(23)의 다층 배선층(23a)의 표면에 새롭게 단차부(82)를 설치하는 것에 의해, 주변 회로 영역(30)으로부터 유효 픽셀 영역(21)까지의 다층 배선층의 표면에 보다 많은 단차부를 설치할 수 있고, 각 단차부의 단차를 보다 작게 할 수 있다. 그 때문에, 이 경우에는, 칼라 필터(52)의 층이나 온 칩 렌즈(53)의 층을 도포한 때의 도포막의 평탄성을 보다 향상시킬 수 있다.
[변형예4]
상기 제 1 및 제 2의 실시형태에서는, 포토 다이오드(41)의 바로 위 영역에 서, 배선층(1MT) 상에 형성된 캡핑막(43)을 남기는 구성으로 했지만, 본 발명은 이것으로 한정되지 않는다. 유효 픽셀 영역(21)에 오목부(57)를 형성할 때, 배선층(1MT) 상에 형성된 캡핑막(43)을 에칭으로 제거해도 좋다.
도 24에, 그 일 구성예(변형예4)를 나타낸다. 또한, 도 24에는, 1개의 포토 다이오드(41) 상에 형성되는 막 구성의 대략 단면 구성을 나타낸다. 또한, 도 24에는, 상기 제 2의 실시형태의 고체 촬상 장치에 변형예4의 구성을 적용한 예를 나타내지만, 제 1의 실시형태의 고체 촬상 장치에 대해서도 마찬가지로 변형예4의 구성을 적용할 수 있다.
이 예에서는, 유효 픽셀 영역(21)에서 오목부(85)를 예를 들면 에칭 등으로 형성할 때, 포토 다이오드(41) 상에, 어느 정도의 막두께를 갖는 층간 절연막(42)을 남기고, 에칭을 종료한다. 이것에 의해, 포토 다이오드(41) 바로 위 영역에서, 배선층(1MT) 상에 형성된 캡핑막(43)을 제거할 수 있다. 그 후는, 제 2의 실시형태와 동일하게 하여, 오목부(85) 상에, 패시베이션막(61), 광도파로층(62), 칼라 필터(52)의 층 및 온 칩 렌즈(53)의 층이 이 순서대로 적층된다.
이 예의 고체 촬상 장치에서는, 포토 다이오드(41)의 바로 위 영역에, 캡핑막(43)이 존재하지 않기 때문에, 광학 특성을 더 향상시킬 수 있다.
또한, 상기 변형예1~4에서는, 각각의 구성을 별개로 상기 제 1 및/또는 제 2의 실시형태에 적용한 예를 설명했지만, 본 발명은 이것으로 한정되지 않고, 상기 변형예1~4의 구성을 적절히 조합시켜 이용해도 좋다.
상기 제 1 및 제 2의 실시형태, 및, 변형예1~4에서는, 차광막을 갖는 OPB 영역(23)이 센서부 영역(20)에 설치된 고체 촬상 장치에 관하여 설명했지만, 본 발명은 이것으로 한정되지 않는다. 차광막을 갖는 OPB 영역(23)이 주변 회로 영역(30)에 마련되어 있는 고체 촬상 장치에 대해서도, 본 발명은 마찬가지로 적용 가능하고, 동일한 효과를 얻을 수 있다.
또, 상기 제 1 및 제 2의 실시형태, 및, 변형예1~4에서는, 캡핑막(43)을 구비하는 고체 촬상 장치에 관하여 설명했지만, 본 발명은 이것으로 한정되지 않는다. 캡핑막(43)을 구비하지 않는 고체 촬상 장치에 대해서도, 본 발명은 마찬가지로 적용 가능하고, 동일한 효과를 얻을 수 있다. 이 경우, 유효 픽셀 영역(21)에 오목부(57)를 설치하지 않아도 좋다.
또한, 상기 제 2의 실시형태에서는, 무효 픽셀 영역(22)에 오목부(57)를 설치한 고체 촬상 장치에 관하여 설명했지만, 본 발명은 이것으로 한정되지 않는다. 주변 회로 영역(30)으로부터 유효 픽셀 영역(21)에 걸쳐 형성된 복수의 단차부에 의해, 유효 픽셀 영역(21)의 다층 배선층(21a) 상에 도포된 도포막이 평탄성을 충분히 확보할 수 있는 경우에는, 무효 픽셀 영역(22)에 오목부(57)를 설치하지 않아도 좋다.
<3. 제 3의 실시형태>
상술한 본 발명에 관계된 고체 촬상 장치는, 고체 촬상 장치를 구비한 카메라, 카메라 내장 휴대 기기, 고체 촬상 장치를 구비하는 그 밖의 기기 등의 전자기기에 적용할 수 있다. 제 3의 실시형태에서는, 그러한 전자기기의 일 예로서, 본 발명의 고체 촬상 장치를 카메라에 적용한 예를 들어 설명한다.
도 25에, 본 실시형태의 카메라의 대략 구성을 나타낸다. 본 실시형태의 카메라(90)는, 광학계(91)(광학렌즈)와, 고체 촬상 장치(92)와, 신호 처리 회로(93)를 구비한다.
광학계(91)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(92)의 촬상 면상에 결상시킨다. 이것에 의해, 고체 촬상 장치(92)의 포토 다이오드(광전 변환 소자)에서 일정기간, 신호 전하가 축적된다. 고체 촬상 장치(92)에는, 상술한 실시형태 및 변형예의 어느 하나의 고체 촬상 장치가 적용된다. 그리고, 신호 처리 회로(93)는, 고체 촬상 장치(92)의 출력 신호에 대하여 여러 가지의 신호 처리를 가하고 출력한다.
또한, 본 실시형태의 카메라(90)는, 카메라 단체의 형태로 이용할 수 있을 뿐만 아니라, 광학계(91), 고체 촬상 장치(92) 및 신호 처리 회로(93)를 모듈화한 카메라 모듈의 형태로서 이용하는 것도 가능하다. 구체적으로는, 예를 들면, 카메라 모듈을 구비한 휴대폰 등으로 대표되는 카메라 내장 휴대 기기 등에, 모듈화한 본 실시형태의 카메라(90)를 적용할 수 있다.
본 실시형태의 전자기기에 의하면, 고체 촬상 장치의 픽셀 특성이 우수하고, 감도 얼룩, 색 얼룩이 절감된 전자기기를 제공할 수 있다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서 설계 상의 필요 또는 다른 요인에 따라 상기 실시예에 대한 여러가지 수정예, 조합예, 부분 조합예, 및 변경예를 실시할 수 있을 것이다.
10, 60, 92…고체 촬상 장치
11…반도체 기판
20…센서부 영역
21…유효 픽셀 영역
21a, 23a, 30a…다층 배선층
22…무효 픽셀 영역
23…OPB 영역
30…주변 회로 영역
40…픽셀
41…포토 다이오드
42…층간 절연막
43…캡핑막
44~48…메탈막
49, 50, 66, 65…차광막
51, 61…패시베이션막
52…칼라 필터
53…온 칩 렌즈
55, 56…단차부
57…오목부
62…광도파로층
90…카메라
91…광학계
93…신호 처리 회로
11…반도체 기판
20…센서부 영역
21…유효 픽셀 영역
21a, 23a, 30a…다층 배선층
22…무효 픽셀 영역
23…OPB 영역
30…주변 회로 영역
40…픽셀
41…포토 다이오드
42…층간 절연막
43…캡핑막
44~48…메탈막
49, 50, 66, 65…차광막
51, 61…패시베이션막
52…칼라 필터
53…온 칩 렌즈
55, 56…단차부
57…오목부
62…광도파로층
90…카메라
91…광학계
93…신호 처리 회로
Claims (27)
- 기판과,
상기 기판에 형성된 복수의 화소를 갖는 화소 영역과,
상기 기판에 형성된 복수의 화소를 가지며 상기 화소 영역의 주위에 배치된 OPB(Optical Black) 영역과,
상기 화소 영역 및 상기 OPB 영역의 주위에 배치된 주변 회로 영역과,
절연막 및 그 절연막을 통하여 적층된 복수의 배선막을 가지며, 상기 화소 영역상에 형성된 제1 다층 배선층과,
절연막 및 그 절연막을 통하여 적층된 차광막 및 배선막을 가지며, 두께가 상기 제1 다층 배선층의 두께보다 두껍고, 상기 OPB 영역상에 형성된 제2 다층 배선층과,
절연막 및 그 절연막을 통하여 적층된 복수의 배선막을 가지며, 두께가 상기 제2 다층 배선층의 두께보다 두껍고, 상기 주변 회로 영역상에 형성된 제3 다층 배선층과,
상기 제1 다층 배선층상에 마련된 온 칩 렌즈를 구비하는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 제1 다층 배선층의 표면에서의 상기 화소의 바로 위 영역에 오목부가 형성되어 있는 것을 특징으로 하는 고체 촬상 장치. - 제2항에 있어서,
상기 제1 다층 배선층의 외주 부근에 형성된 상기 오목부가 홈인 것을 특징으로 하는 고체 촬상 장치. - 제2항 또는 제3항에 있어서,
상기 오목부에 광도파로 재료가 충전되어 있는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 제2 다층 배선층이, 상기 절연막을 통하여 적층된 복수의 차광막을 가지며, 상기 제2 다층 배선층부터 상기 제1 다층 배선층을 향하는 방향에서, 제1의 차광막의 상기 방향의 길이가 상기 제1의 차광막보다 광 입사측에 위치하는 제2의 차광막의 상기 방향의 길이보다 길고, 또한, 상기 제1의 차광막의 상기 제1 다층 배선층측의 단부가, 상기 제2의 차광막의 상기 제1 다층 배선층측의 단부보다, 상기 제1 다층 배선층에 가까운 위치에 위치하는 것을 특징으로 하는 고체 촬상 장치. - 제5항에 있어서,
상기 제2 다층 배선층의 표면의 상기 제2의 차광막이 형성되어 있지 않는 영역에, 상기 제2 다층 배선층의 표면 높이를 상기 제1 다층 배선층측을 향하여 계단형상으로 낮게 하는 단차부가 형성되어 있는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 제1 및 제2 다층 배선층간의 경계, 및, 상기 제2 및 제3 다층 배선층간과의 경계의 적어도 한편에, 테이퍼 형상의 단차부가 형성되어 있는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 제2 다층 배선층의 표면에, 상기 제2 다층 배선층의 표면 높이를 상기 제1 다층 배선층측을 향하여 계단형상으로 낮게 하는 단차부가 형성되어 있는 것을 특징으로 하는 고체 촬상 장치. - 제1항에 있어서,
상기 배선막상에 에칭 스토퍼막이 형성되어 있는 것을 특징으로 하는 고체 촬상 장치. - 광학 렌즈계와,
고체 촬상 장치와,
상기 고체 촬상 장치의 출력 신호에 대해 소정의 처리를 행하는 신호 처리 회로를 구비하고,
상기 고체 촬상 장치가,
기판과,
상기 기판에 형성된 복수의 화소를 갖는 화소 영역과,
상기 기판에 형성된 복수의 화소를 가지며 상기 화소 영역의 주위에 배치된 OPB(Optical Black) 영역과,
상기 화소 영역 및 상기 OPB 영역의 주위에 배치된 주변 회로 영역과,
절연막 및 그 절연막을 통하여 적층된 복수의 배선막을 가지며, 상기 화소 영역상에 형성된 제1 다층 배선층과,
절연막 및 그 절연막을 통하여 적층된 차광막 및 배선막을 가지며, 두께가 상기 제1 다층 배선층의 두께보다 두껍고, 상기 OPB 영역상에 형성된 제2 다층 배선층과,
절연막 및 그 절연막을 통하여 적층된 복수의 배선막을 가지며, 두께가 상기 제2 다층 배선층의 두께보다 두껍고, 상기 주변 회로 영역상에 형성된 제3 다층 배선층과,
상기 제1 다층 배선층상에 마련된 온 칩 렌즈를 갖는 것을 특징으로 하는 전자 기기. - 기판에서의 화소 영역 및 당해 화소 영역의 주위에 배치된 OPB(Optical Black) 영역의 표면에 복수의 화소를 형성하는 공정과,
절연막을 통하여 복수의 배선막 및 차광막을 적층하고 다층 배선층을 형성하는 공정과,
상기 다층 배선층의 일부를 제거하여, 상기 절연막을 통하여 적층된 상기 복수의 배선막을 갖는 제1 다층 배선층을 상기 화소 영역에 형성하고,
상기 절연막을 통하여 적층된 상기 차광막 및 상기 배선막을 가지며, 두께가 상기 제1 다층 배선층의 두께보다 두꺼운 제2 다층 배선층을 상기 OPB 영역에 형성하고, 상기 절연막을 통하여 적층된 상기 차광막 및 상기 배선막을 가지며, 두께가 상기 제2 다층 배선층의 두께보다 두꺼운 제3 다층 배선층을 상기 화소 영역 및 상기 OPB 영역의 주위에 배치된 주변 회로 영역에 형성하는 공정과,
상기 제1 다층 배선층상에 온 칩 렌즈를 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법. - 제11항에 있어서,
또한, 상기 제1 다층 배선층의 표면에서의 상기 화소의 바로 위 영역에 오목부를 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009115843A JP5493461B2 (ja) | 2009-05-12 | 2009-05-12 | 固体撮像装置、電子機器及び固体撮像装置の製造方法 |
| JPJP-P-2009-115843 | 2009-05-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100122446A KR20100122446A (ko) | 2010-11-22 |
| KR101683290B1 true KR101683290B1 (ko) | 2016-12-06 |
Family
ID=42309651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100039875A KR101683290B1 (ko) | 2009-05-12 | 2010-04-29 | 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8445827B2 (ko) |
| EP (1) | EP2251905A3 (ko) |
| JP (1) | JP5493461B2 (ko) |
| KR (1) | KR101683290B1 (ko) |
| CN (3) | CN104485339A (ko) |
| TW (1) | TWI474474B (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101769969B1 (ko) * | 2010-06-14 | 2017-08-21 | 삼성전자주식회사 | 광 블랙 영역 및 활성 화소 영역 사이의 차광 패턴을 갖는 이미지 센서 |
| JP5921129B2 (ja) * | 2011-02-09 | 2016-05-24 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置の製造方法 |
| JP5783741B2 (ja) * | 2011-02-09 | 2015-09-24 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置の製造方法 |
| JPWO2012144196A1 (ja) * | 2011-04-22 | 2014-07-28 | パナソニック株式会社 | 固体撮像装置 |
| TWI577001B (zh) * | 2011-10-04 | 2017-04-01 | Sony Corp | 固體攝像裝置、固體攝像裝置之製造方法及電子機器 |
| JP2013131553A (ja) * | 2011-12-20 | 2013-07-04 | Toshiba Corp | 固体撮像装置 |
| CN103367374B (zh) * | 2012-04-02 | 2017-06-09 | 索尼公司 | 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备 |
| JP2014107383A (ja) * | 2012-11-27 | 2014-06-09 | Renesas Electronics Corp | マスクおよびその製造方法、ならびに半導体装置 |
| KR102011102B1 (ko) | 2013-03-13 | 2019-08-14 | 삼성전자주식회사 | 이미지 센서 |
| TW201444069A (zh) * | 2013-03-25 | 2014-11-16 | Sony Corp | 固體攝像裝置及其製造方法、以及電子機器 |
| JP5956968B2 (ja) * | 2013-09-13 | 2016-07-27 | 株式会社東芝 | 受光素子および光結合型信号絶縁装置 |
| JP2015060941A (ja) * | 2013-09-18 | 2015-03-30 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2016225324A (ja) * | 2013-10-31 | 2016-12-28 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
| KR102149772B1 (ko) * | 2013-11-14 | 2020-08-31 | 삼성전자주식회사 | 이미지 센서 및 이를 제조하는 방법 |
| JP6296788B2 (ja) * | 2013-12-25 | 2018-03-20 | キヤノン株式会社 | 撮像装置および撮像システム |
| JP2015170702A (ja) | 2014-03-06 | 2015-09-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| JP6368177B2 (ja) * | 2014-07-07 | 2018-08-01 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| JP2016029704A (ja) * | 2014-07-16 | 2016-03-03 | キヤノン株式会社 | 光電変換装置、およびそれを用いた撮像システム |
| US9859292B2 (en) | 2014-12-29 | 2018-01-02 | Macronix International Co., Ltd. | 3D memory process and structures |
| JP6577724B2 (ja) * | 2015-03-13 | 2019-09-18 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| US9853076B2 (en) | 2015-04-16 | 2017-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked grid for more uniform optical input |
| US9991307B2 (en) | 2015-04-16 | 2018-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked grid design for improved optical performance and isolation |
| US9570493B2 (en) | 2015-04-16 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dielectric grid bottom profile for light focusing |
| JP6685653B2 (ja) * | 2015-05-14 | 2020-04-22 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP6574808B2 (ja) * | 2016-07-01 | 2019-09-11 | キヤノン株式会社 | 撮像装置 |
| US10319765B2 (en) * | 2016-07-01 | 2019-06-11 | Canon Kabushiki Kaisha | Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter |
| US10763298B2 (en) | 2016-10-28 | 2020-09-01 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system |
| US10388644B2 (en) * | 2016-11-29 | 2019-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing conductors and semiconductor device which includes conductors |
| CN108198828A (zh) * | 2018-01-11 | 2018-06-22 | 德淮半导体有限公司 | 图像传感器及其制造方法 |
| JP2019192769A (ja) * | 2018-04-25 | 2019-10-31 | 株式会社東芝 | 固体撮像素子 |
| US20210202561A1 (en) * | 2018-09-11 | 2021-07-01 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus |
| KR20220068497A (ko) * | 2020-11-19 | 2022-05-26 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080522A (ja) | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | イメージ素子及びその製造方法 |
| KR100781545B1 (ko) | 2006-08-11 | 2007-12-03 | 삼성전자주식회사 | 감도가 향상된 이미지 센서 및 그의 제조방법 |
| JP2008270500A (ja) | 2007-04-19 | 2008-11-06 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| JP2009099626A (ja) | 2007-10-12 | 2009-05-07 | Toshiba Corp | 撮像装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150846A (ja) | 1998-11-12 | 2000-05-30 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| JP2004273791A (ja) | 2003-03-10 | 2004-09-30 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| JP4266676B2 (ja) | 2003-03-10 | 2009-05-20 | 株式会社ジャパンエナジー | 電気絶縁油 |
| JP4485151B2 (ja) * | 2003-05-30 | 2010-06-16 | パナソニック株式会社 | 固体撮像装置の製造方法および固体撮像装置。 |
| KR100653691B1 (ko) * | 2004-07-16 | 2006-12-04 | 삼성전자주식회사 | 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들 |
| JP4867152B2 (ja) * | 2004-10-20 | 2012-02-01 | ソニー株式会社 | 固体撮像素子 |
| KR100666371B1 (ko) * | 2004-12-23 | 2007-01-09 | 삼성전자주식회사 | 이미지 소자의 제조 방법 |
| KR100807214B1 (ko) * | 2005-02-14 | 2008-03-03 | 삼성전자주식회사 | 향상된 감도를 갖는 이미지 센서 및 그 제조 방법 |
| US7919827B2 (en) * | 2005-03-11 | 2011-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for reducing noise in CMOS image sensors |
| KR100825805B1 (ko) * | 2007-02-13 | 2008-04-29 | 삼성전자주식회사 | 이미지 센서 소자 및 그 센서 소자의 제조방법 |
| JP4341700B2 (ja) * | 2007-06-06 | 2009-10-07 | ソニー株式会社 | 固体撮像装置、カラーフィルタ、カメラ、および、カラーフィルタの製造方法 |
| WO2008149874A1 (en) * | 2007-06-08 | 2008-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100881200B1 (ko) * | 2007-07-30 | 2009-02-05 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP4735643B2 (ja) * | 2007-12-28 | 2011-07-27 | ソニー株式会社 | 固体撮像装置、カメラ及び電子機器 |
-
2009
- 2009-05-12 JP JP2009115843A patent/JP5493461B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-19 TW TW99112220A patent/TWI474474B/zh not_active IP Right Cessation
- 2010-04-22 US US12/765,432 patent/US8445827B2/en active Active
- 2010-04-29 KR KR1020100039875A patent/KR101683290B1/ko active IP Right Grant
- 2010-05-03 EP EP10004648.1A patent/EP2251905A3/en not_active Ceased
- 2010-05-04 CN CN201410643384.9A patent/CN104485339A/zh active Pending
- 2010-05-04 CN CN2010101617814A patent/CN101887899A/zh active Pending
- 2010-05-04 CN CN201410389260.2A patent/CN104241307A/zh active Pending
-
2013
- 2013-04-22 US US13/867,808 patent/US8803067B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080522A (ja) | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | イメージ素子及びその製造方法 |
| KR100781545B1 (ko) | 2006-08-11 | 2007-12-03 | 삼성전자주식회사 | 감도가 향상된 이미지 센서 및 그의 제조방법 |
| JP2008270500A (ja) | 2007-04-19 | 2008-11-06 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| JP2009099626A (ja) | 2007-10-12 | 2009-05-07 | Toshiba Corp | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100122446A (ko) | 2010-11-22 |
| US8803067B2 (en) | 2014-08-12 |
| TWI474474B (zh) | 2015-02-21 |
| JP2010267675A (ja) | 2010-11-25 |
| CN104485339A (zh) | 2015-04-01 |
| JP5493461B2 (ja) | 2014-05-14 |
| CN104241307A (zh) | 2014-12-24 |
| TW201101473A (en) | 2011-01-01 |
| US8445827B2 (en) | 2013-05-21 |
| US20100288911A1 (en) | 2010-11-18 |
| EP2251905A2 (en) | 2010-11-17 |
| US20130241019A1 (en) | 2013-09-19 |
| CN101887899A (zh) | 2010-11-17 |
| EP2251905A3 (en) | 2013-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101683290B1 (ko) | 고체 촬상 장치, 전자기기 및 고체 촬상 장치의 제조 방법 | |
| KR102383190B1 (ko) | 고체 촬상 장치 및 그 제조 방법 및 전자 기기 | |
| US8477223B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| JP4735643B2 (ja) | 固体撮像装置、カメラ及び電子機器 | |
| KR101587898B1 (ko) | 고체 촬상 장치 및 전자 기기 | |
| US9647026B2 (en) | Solid-state image pickup device, method of manufacturing the same, and electronic apparatus | |
| US8786739B2 (en) | Photoelectric conversion device and imaging system | |
| US8866205B2 (en) | Photoelectric conversion device and image sensing | |
| US8633559B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| US8817164B2 (en) | Solid-State imaging device and imaging apparatus having offset optical waveguides | |
| GB2558967A (en) | Imaging device, imaging system and moveable object | |
| JPWO2011142065A1 (ja) | 固体撮像装置及びその製造方法 | |
| KR20090004465A (ko) | 고체촬상장치 및 카메라 모듈 | |
| US9232162B2 (en) | Optical isolation of optically black pixels in image sensors | |
| TW201214687A (en) | Solid-state imaging element, process for producing solid-state imaging element, and electronic device | |
| JP5298617B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP5948783B2 (ja) | 固体撮像装置、および電子機器 | |
| JP4735762B2 (ja) | 固体撮像装置の製造方法 | |
| JP2008053627A (ja) | 固体撮像装置 | |
| JP2013026565A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| KR20150020014A (ko) | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
| US9215361B2 (en) | Array cameras with light barriers | |
| JP2004273791A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JP2008283070A (ja) | 撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |