JP6296788B2 - 撮像装置および撮像システム - Google Patents

撮像装置および撮像システム Download PDF

Info

Publication number
JP6296788B2
JP6296788B2 JP2013267139A JP2013267139A JP6296788B2 JP 6296788 B2 JP6296788 B2 JP 6296788B2 JP 2013267139 A JP2013267139 A JP 2013267139A JP 2013267139 A JP2013267139 A JP 2013267139A JP 6296788 B2 JP6296788 B2 JP 6296788B2
Authority
JP
Japan
Prior art keywords
pixel region
light
wiring layer
region
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013267139A
Other languages
English (en)
Other versions
JP2015125999A (ja
Inventor
鈴木 健太郎
健太郎 鈴木
智之 手塚
智之 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013267139A priority Critical patent/JP6296788B2/ja
Priority to US14/579,969 priority patent/US9305953B2/en
Publication of JP2015125999A publication Critical patent/JP2015125999A/ja
Application granted granted Critical
Publication of JP6296788B2 publication Critical patent/JP6296788B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith

Description

本発明は撮像装置および撮像システムに係り、より詳細には受光画素領域および被遮光画素領域を有する撮像装置および撮像システムに係る。
撮像装置において、受光画素領域と被遮光画素領域とを備える撮像装置が知られている。特許文献1では、受光画素領域と、受光画素領域の外側に位置する無効画素領域、および無効画素領域の外側に位置するオプティカルブラック領域(OPB領域)を備えた撮像装置が開示されている。受光画素領域、無効画素領域およびOPB領域の上には、各々の画素のフォトダイオードに対応する開口が形成された配線層1MT、2MTが配されている。そしてOPB領域の上には、受光画素領域および無効画素領域の上に配された配線層1MTおよび2MTよりもさらに上の位置に配された配線層3MT、4MTが配されており、配線層3MTおよび4MTによってOPB領域に入射する光を遮断している。
特開2010−267675号公報
特許文献1に開示された撮像装置では、受光画素領域の上、および無効画素領域の上に配された配線層1MTおよび2MTについて、OPB領域の上にも受光画素領域および無効画素領域と同様に開口が形成されている。このため、特に無効画素領域に隣接するOPB領域においては、無効画素領域からOPB領域の方向に向けて斜めに入射してくる光がOPB領域に入射しやすい。OPB領域に光が入射すると、光が遮断されたときの信号(ノイズ信号)を正しく検出することができず、正確な画像信号を得ることが困難となる。また、受光画素領域に入射する光に関しても、より正確な画像信号を得るために、受光画素領域内における各画素に入射する光に対して、その光路差を低減し、色むらを抑制することが望ましい。
本発明は、遮光がなされた被遮光画素領域に対して、受光画素領域の側から進入してくる光が被遮光画素領域に入射することを抑制し、かつ受光画素領域内における各画素に入射する光に対してその光路差を低減することを目的とする。
上述した課題を解決するため、本発明は、撮像装置であって、受光画素領域と、第1の画素領域と、第2の画素領域と、前記受光画素領域の上方に配された第1の配線層と、前記第2の画素領域の上方であって、前記受光画素領域の上に配された配線層のうち最上に位置する配線層よりも上方に配された第2の配線層と、を備え、前記第1の画素領域は、前記受光画素領域と前記第2の画素領域とに隣接し且つ、前記受光画素領域と前記第2の画素領域の間に配されており、前記第1の画素領域は、平面視において、前記第1の配線層が有する第1の遮光部と重なっており、 前記第2の画素領域は、平面視において、前記第2の配線層が有する第2の遮光部と重なっており、前記第1の配線層には、平面視において、前記第2の画素領域と重なる位置に導電パターンが形成されていることを特徴とする。
本発明によれば、遮光がなされた被遮光画素領域に対して、受光画素領域の側から進入してくる光が被遮光画素領域に入射することを抑制し、かつ受光画素領域内における各画素に入射する光に対してその光路差を低減することが可能となる。
本発明に係る撮像装置を説明するための図である。 第1の実施形態に係る撮像装置の断面図である。 第1の実施形態に係る撮像装置の平面図である。 本発明に係る撮像装置の周辺領域を説明するための平面図である。 本発明に係る撮像装置の周辺領域を説明するための断面図である。 第2の実施形態に係る撮像装置の断面図である。 第2の実施形態に係る撮像装置の平面図である。 第3の実施形態に係る撮像装置の断面図である。 第4の実施形態に係る撮像装置の平面図である。 本発明に係る撮像装置を用いた撮像システムを説明するための図である。
(第1の実施形態)
本発明の第1の実施形態について図1を用いて説明する。なお、本明細書で特に図示または記載されない部分に関しては、当該技術分野の周知または公知技術を適用する。以下に説明する実施形態は、発明の一つの実施形態であって、これらに限定されるものではない。
図1に、撮像装置1の平面レイアウト図を示す。図1に示す撮像装置1は、受光画素領域10、被遮光画素領域20、および、周辺回路領域30を含む。被遮光画素領域20は受光画素領域10の外側に設けられた領域であり、受光画素領域10及び被遮光画素領域20には、複数の画素が2次元アレイ状に配列されている。周辺回路領域30は、受光画素領域10の動作の制御や受光画素領域10から読み出された信号の処理を行う領域であり、例えば、増幅回路、水平走査回路及び垂直走査回路を含む。受光画素領域10の上の金属膜からなる遮光膜は、画素毎に開口されているのに対して、被遮光画素領域20及び周辺回路領域30は、半導体基板の表面に対して垂直な方向から見た場合に、遮光膜によって覆われている。被遮光画素領域20に配された画素の少なくとも一部はオプティカルブラック画素(OPB画素)領域であり、OPB画素領域にて得られた信号はノイズ信号として利用される。
図2は、図1に示した平面レイアウト図におけるA−A´部分の断面を示す図である。
図2に示すように、受光画素領域10及び被遮光画素領域20には、行方向および列方向に並んだ複数の光電変換部(以下PD部ともいう)101が、半導体基板(以下、単に基板ともいう)100に設けられている。図面の簡単化のため、半導体基板100に設けられたMOSトランジスタの図示は省略してある。
なお、本発明の以下の説明において、1つの画素領域とは、受光画素領域10および被遮光画素領域20の各々の領域を構成する最小単位を指している。即ち、1つの画素領域とは基板100に配されたPD部101、および他の不図示のゲート電極や電荷検出領域などを含んだ、各画素領域において繰り返し配されている最小単位の構成を指す。
半導体基板100の上方には、絶縁膜102、絶縁膜103、絶縁膜104および絶縁膜108をそれぞれ介して、第1の配線層105、第2の配線層106、第3の配線層107および第4の配線層109が形成されている。図面の簡単化のため、各配線層どうしを接続する金属プラグの図示は省略してある。絶縁膜102、絶縁膜103、絶縁膜104および絶縁膜108は、例えばシリコン酸化膜で形成されている。第1の配線層105、第2の配線層106、第3の配線層107および第4の配線層109は、例えばアルミニウムまたは銅を主成分とする金属、もしくは導電性を有する金属間化合物で形成されている。好ましくは、これらの導電性材料の上下に窒化チタンなどのバリア膜が形成される。受光画素領域10の上には、第1の配線層105、第2の配線層106および第3配線層107が配されている。これに対して、被遮光画素領域20の上には、第1の配線層105、第2の配線層106および第3配線層107に加え、第4の配線層109が配されている。受光画素領域10の上には、第4の配線層109が配されていない。
第4の配線層109は、パッシベーション膜(以下PV膜ともいう)110によって覆われている。PV膜はシリコン酸窒化膜やシリコン窒化膜あるいはこれらの積層膜などから構成される。積層膜の一例としては、下層から順に、シリコン酸窒化膜、シリコン窒化膜、シリコン酸窒化膜を積層する構成が挙げられる。
PV膜110の上には平坦化膜111が形成され、その上にはカラーフィルタ層112が形成される。カラーフィルタ層112は簡略化して図示されており、所定の波長の光のみを透過するように各画素に対して配された所定のカラーフィルタを複数含んで構成される。
本実施形態では、被遮光画素領域20は、第1の被遮光画素領域21と、第2の被遮光画素領域22とを含む。
第2の被遮光画素領域22は、受光画素領域10および被遮光画素領域21よりも外側に設けられた領域である。言い換えると、第1の被遮光画素領域21は、受光画素領域10と第2の被遮光画素領域22とに隣接し且つ、受光画素領域10と第2の被遮光画素領域22の間に配されている。
第1の被遮光画素領域21は、第3の配線層107に設けられた第1の遮光部215により遮光されている。また、第2の被遮光画素領域22は、第4の配線層109に設けられた第2の遮光部225により遮光されている。第1の遮光部215は、第3の配線層107以外の、第1の配線層105や第2の配線層106に設けられても良い。
本実施形態では、第1の遮光部215は、受光画素領域10の上に配された第1の配線層105、第2の配線層106および第3の配線層107のいずれかに設けられる。これに対して、第2の遮光部225は、受光画素領域10の上に配された配線層のいずれよりも上方に設けられた、第4の配線層109に設けられる。
図3は、図1に示した平面レイアウト図の一部を拡大し、より詳細に示した図である。
図3(a)には、第3の配線層107が記載されており、第3の配線層107と受光画素領域10、第1の被遮光画素領域21および第2の被遮光画素領域22との平面的な位置関係を示している。
第3の配線層107について、受光画素領域10の上方に位置する領域には、受光画素領域10に配される受光画素の各々に入射する光に対して、光が通過する領域を規定する開口OP1が形成されている。開口OP1を形成することで、基板100に対して斜め方向に入射した光が、隣接する受光画素に入射することを抑制できる。
ここで、本実施形態では、第3の配線層107において、第2の被遮光画素領域22の上方に位置する領域においても、受光画素領域10の上方に位置する領域に形成された開口OP1と同様の形状を有する導電パターン(開口OP2)が形成されている。なお、ここで、“上方”とは、各領域の直上を意味している。すなわち、開口OP1は、受光画素領域10に含まれる各PD部101の受光面に対して垂直な方向から見た場合に、各PD部101と各開口OP1は同じ領域に位置するように見える。また、開口OP2についても、受光画素領域10に含まれる各PD部101の受光面に対して垂直な方向から見た場合に、被遮光画素領域22に含まれる各PD部101と各開口OP2は同じ領域に位置するように見える。被遮光画素領域22の上方に導電パターンが形成されることで、被遮光画素領域22の上方に導電パターンが形成されていない場合に比べ、受光画素領域10の上方と、被遮光画素領域20全体の上方とにおける開口面積の割合の差を小さくすることができる。受光画素領域10の上方と被遮光画素領域20の上方とにおける開口面積の割合の差を小さくすることで、受光画素領域10の上方と、被遮光画素領域20の上方とにおける層間絶縁膜108の膜厚差を低減することができる。これにより、層間絶縁膜108のうち受光画素領域10の上方に位置する領域における膜厚分布を改善することができる。これは、受光画素領域10の上方と被遮光画素領域20の上方との、各領域における開口面積の割合の相違が大きい場合、層間絶縁膜108を形成する際のCMPによる平坦化工程によって、被遮光画素領域20から受光画素領域10に向かう方向にグローバルな膜厚の勾配が形成されることに起因する。CMPによる平坦化工程においては、配線密度が低い領域では研磨レートが早く、配線密度が高い領域では研磨レートが遅くなる。上述した、CMPの研磨レートのばらつきに起因する層間絶縁膜108における被遮光画素領域20の上方と受光画素領域10の上方との膜厚差が大きくなると、受光画素領域10内の上方における膜厚分布が悪化する可能性がある。この結果、受光画素領域10に含まれる複数の画素の各々における光路長の差異が大きくなり、色むらが生じやすくなる。このような問題に対して本発明では、第3の配線層107に開口OP2を形成することで、層間絶縁膜108の面内におけるグローバルな膜厚分布を低減している。グローバルな膜厚分布を低減させることで、受光画素領域10の上方に位置する領域における層間絶縁膜108の膜厚分布も小さくすることができる。
また、第3の配線層107において、第1の被遮光画素領域21の上方に位置する領域については開口が形成されておらず、第3の配線層107に含まれる一部の配線パターンは、第1の被遮光画素領域を遮光している第1の遮光部215として機能している。すなわち、受光画素領域10に含まれる各PD部101の受光面に対して垂直な方向から見た場合に、第1の被遮光画素領域21と第1の遮光部215とは重なってみえる。第1の被遮光画素領域21は、第3の配線層107に設けられた第1の遮光部215によって、第1の被遮光画素領域21に向けて入射する光が遮られている。
次に、第4の配線層109までが配された状態における平面図を図3(b)に示す。第4の配線層109における、第2の遮光部225の一部を二点鎖線で示している。図3(b)に示すように、被遮光画素領域22の上方に位置する領域に第4の配線層109が配されている。そして、第4の配線層109は、第3の配線層107における開口OP2が形成されている領域を遮蔽する第2の遮光部225を有する。従って、被遮光画素領域22に含まれる画素に入射する光は、第4の配線層109に設けられた第2の遮光部225によって遮られている。すなわち、受光画素領域10に含まれる各PD部101の受光面に対して垂直な方向から見た場合に、第1の被遮光画素領域22と第2の遮光部225とは重なってみえる。
第1の遮光部215と第2の遮光部225は、平面視、即ち基板100の表面に対して垂直な方向から見た場合において、一部が重なるように設けられている。第1の遮光部215と第2の遮光部225との少なくとも一部が重なることで、第1の遮光部215と第2の遮光部225との間隙から、被遮光画素領域20に入射する光の量を低減することが可能となる。
本発明では、第1の被遮光画素領域21よりも受光画素領域10に対して離れて位置している第2の被遮光画素領域22については、第4の配線層109に含まれる第2の遮光部225により遮光されている。即ち、受光画素領域10の上方に設けられた複数の配線層のうち、最上に位置する配線層である第3の配線層107よりも上方に位置している第4の配線層109を用いて、第2の被遮光画素領域22を遮光している。これに対して、受光画素領域10に隣接する第1の被遮光画素領域21は、受光画素領域10の上方に位置する第3の配線層107に設けられた第1の遮光部215により遮光されている。このように、受光画素領域10に隣接する第1の被遮光画素領域21を、他の被遮光画素領域に対してより低い配線層によって遮光することで、受光画素領域10から第1の被遮光画素領域21に向けて斜めに入射する光をより低減することができる。
本実施形態では、第1の遮光部215を第3の配線層107に設けたが、第1の配線層105や第2の配線層106に設けても良い。
また、第2の遮光部225を、基板100の表面に対して垂直である方向において第3の配線層107に隣接する第4の配線層109に設けている。しかし、第4の配線層109よりもさらに上方に位置する配線層を形成し、第2の遮光部を、第4の配線層109よりも上方に位置する配線層に設けても良い。
なお、上述した被遮光画素領域20は、第1の遮光部215および第2の遮光部225よりもさらに上方に配された遮光部により、遮光されていてもよい。その場合においても、第1の遮光部215と第2の遮光部225を有することで、第1の被遮光画素領域21に向けて斜めに入射する光をより低減することができ、且つ層間絶縁膜108の膜厚分布を改善できるためである。
次に、受光画素領域10および被遮光画素領域20の周囲に配される周辺回路領域30について図4および図5を用いて説明する。
図4は受光画素領域10および周辺回路領域30を拡大して示した平面図であり、図5は、図4のA−A´における断面を示す図である。図4には、第3の配線層107、第4の配線層109および第3の配線層107と第4の配線層109を電気的に接続するプラグが配されるスルーホールTH1が記載されている。また、図4には、第3の配線層107および第4の配線層109と、受光画素領域10、第1の被遮光画素領域21および第2の被遮光画素領域22との平面的な位置関係を示している。なお、第3の配線層107と第4の配線層109との平面的な位置関係の説明のために、第4の配線層109が位置する領域を一点鎖線で示している。周辺回路領域30にはPD部101は形成されていない。周辺回路領域30には、例えば垂直駆動回路やカラム信号処理回路、水平駆動回路、出力回路、制御回路などが設けられる。ここでは図示していないが、周辺回路領域には、周辺回路を構成するトランジスタのソース領域、ドレイン領域などが配される。
(第2の実施形態)
以下において、本発明に係る他の実施形態について説明する。以下の説明では第1の実施形態と同様の機能を有する構造や領域には同一の符号を付し、その説明は省略することもある。
図6を用いて、本発明に係る第2の実施形態について説明する。第1の実施形態と同様に、第3の配線層107に第1の遮光部215が設けられ、第4の配線層109に第2の遮光部225が設けられている。ここで、本実施形態においては、第1の遮光部215と第2の遮光部225とが平面視において重なる位置にスルーホールが形成されている点で第1の実施形態と異なる。第1の遮光部215と第2の遮光部225との間には、2つのスルーホールTH2とTH3が形成されている。スルーホールTH2は、スルーホールTH3に対して内側、即ち、受光画素領域10の側に設けられている。スルーホールは、例えばタングステンから構成され、第1の遮光部215と第2の遮光部225とを電気的に接続している。タングステンが層間絶縁膜中に拡散することを防ぐために、スルーホール中のタングステンがTiNなどのバリア膜で覆われていてもよい。また、このとき、第3の配線層107と第4の配線層109とは、スルーホールTH2とTH3とによって電気的に接続されることで、同電位となるように設計されてもよい。
図7は、本実施形態の平面図である。第3の配線層107および第3の配線層107上に形成されたスルーホールTH2とTH3のみを図示している。スルーホールTH2とTH3は、第1の被遮光画素領域21と第2の被遮光画素領域22との境界領域の上方において、平面方向に途切れることなく連続して設けられている。第1の被遮光画素領域21と第2の被遮光画素領域22との境界領域の上方にスルーホールを形成することで、第1の被遮光画素領域21と第2の被遮光画素領域22との間から入射する光をより確実に遮ることが可能となる。
(第3の実施形態)
図8を用いて本発明に係る第3の実施形態について説明する。
図8は、本実施形態の平面図である。図8には、第3の配線層107および第3の配線層107上に形成されたスルーホールのみを図示している。本実施形態では、第1の遮光部215と第2の遮光部225との間に形成されたスルーホールTH4とTH5は、平面方向において連続しておらず、一部が途切れている。しかし、スルーホールTH4とTH5とは、第1の被遮光画素領域21と第2の被遮光画素領域22との境界領域の上方において、行方向または列方向に交互に連続して形成されている。このため、第3の配線層107において、行方向又は列方向において、受光画素領域10の上方に位置する領域から、被遮光画素領域22の上方に位置する領域を見た場合、被遮光画素領域22の上方に位置する領域が見通せない構造となっている。
第2の実施形態に示すような、スルーホールが平面方向において連続した構造である場合、スルーホールに金属を充填してCMPにより研磨を行う際に、スルーホールの面積に対する層間絶縁膜108の面積が小さくなってしまう。このため、スルーホールに充填された金属を除去する際に、層間絶縁膜108に加わる圧力が大きくなり、スルーホールが形成されている領域近傍の層間絶縁膜108が過度に削れる場合がある。過度に削れた領域の層間絶縁膜の膜厚は、他の領域における層間絶縁膜の膜厚よりも薄くなる。このような層間絶縁膜の膜厚が薄い領域が受光画素領域10の上方に位置する領域にまで及ぶと、受光画素領域10に入射する光について各点で光路差が生じてしまう。
本実施形態によれば、第1の遮光部215と第2の遮光部225との間隙による被遮光画素領域22への光の入射を抑制しつつ、平面方向におけるスルーホールの面積を小さくすることが可能となる。換言すれば、層間絶縁膜108に開口を形成し、金属を充填してCMPにより研磨を行う際に、スルーホールの面積に対する層間絶縁膜108の面積を大きくすることができる。この結果、スルーホールに充填された金属を除去する際に、層間絶縁膜108に加わる圧力を低減することが可能となり、スルーホールが形成されている領域近傍の層間絶縁膜108が過度に削れることを抑制することができる。
(第4の実施形態)
図9を用いて本発明に係る第4の実施形態について説明する。
図9は、本実施形態の平面図である。図9には、第3の配線層107および第4の配線層109が図示されている。第3の配線層107と第4の配線層109との平面的な位置関係を示すため、第4の配線層109は二点鎖線で示している。
上述の第1〜第3の実施形態では、PD部101へ入射する光に対して、光が通過する領域を規定する矩形の開口が第3の配線層107に形成されていた。これに対して本実施形態では、PD部101へ入射する光に対して、光が通過する領域を規定する開口が、複数の配線によって形成されている。図9において、受光画素領域10の上方に位置する領域および被遮光画素領域22の上方に位置する領域においては、画素出力線253、電源配線255およびダミー配線251が設けられている。画素出力線253は、PD部101からの信号を周辺回路領域30へ出力する配線であり、電源配線255はPD部101に蓄積された信号電荷を読み出すための、ゲート電極に電圧を印加するための配線である。そしてダミー配線251は、信号の転送や電圧の印加などの役割を有さず、PD部101に対する開口OP3を規定するために設けられる配線である。なお、これらの配線の機能は一例であって、PD部101へ入射する光に対して、光が通過する領域を規定するこれらの配線が、他の機能を有するものであってもよい。
上述の第1〜第3の実施形態では、第3の配線層107において、受光画素領域10の上方に位置する領域には、矩形の開口が形成されていた。そして、受光画素領域の上方に位置する領域に形成された開口と同様の形状の開口が、被遮光画素領域22の上方に位置する領域においても、形成されていた。これに対して、本実施形態では、第3の配線層107における、受光画素領域10の上方に位置する領域において、複数の配線によってPD部101への入射光が通過する領域を規定する開口が形成されている。そして、第3の配線層107における、被遮光画素領域22の上方に位置する領域においても、受光画素領域10の上方に形成された配線パターンと同様のパターンが形成されている。
このように、第3の配線層107において、受光画素領域10の上方に位置する領域と被遮光画素領域22の上方に位置する領域との双方に同様のパターンを形成することが好ましい。これは、第3の配線層107における受光画素領域10と被遮光画素領域20との、各々の領域における開口面積の割合の差を小さくすることが可能となるためである。
次に、上述した各実施形態における撮像装置を用いた撮像システムの一例を図10に示す。撮像システム90は、図10に示すように、主として、光学系、上述の各実施形態に係る撮像装置1及び信号処理部を備える。光学系は、主として、シャッター91、レンズ92及び絞り93を備える。信号処理部は、主として、撮像信号処理回路95、A/D変換器96、画像信号処理部97、メモリ部87、外部I/F部89、タイミング発生部98、全体制御・演算部99、記録媒体88及び記録媒体制御I/F部94を備える。なお、信号処理部は、記録媒体88を備えなくても良い。シャッター91は、光路上においてレンズ92の手前に設けられ、露出を制御する。レンズ92は、入射した光を屈折させて、撮像装置1の撮像面に被写体の像を形成する。絞り93は、光路上においてレンズ92とPD領域との間に設けられ、レンズ92を通過後にPD領域へ導かれる光の量を調節する。撮像装置1のPD領域は、撮像面に形成された被写体の像を画像信号に変換する。撮像装置1は、その画像信号をPD領域から読み出して出力する。撮像信号処理回路95は、撮像装置1に接続されており、撮像装置1から出力された画像信号を処理する。A/D変換器96は、撮像信号処理回路95に接続されており、撮像信号処理回路95から出力された処理後の画像信号(アナログ信号)を画像信号(デジタル信号)へ変換する。画像信号処理部97は、A/D変換器96に接続されており、A/D変換器96から出力された画像信号(デジタル信号)に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部87、外部I/F部89、全体制御・演算部99及び記録媒体制御I/F部94などへ供給される。メモリ部87は、画像信号処理部97に接続されており、画像信号処理部97から出力された画像データを記憶する。外部I/F部89は、画像信号処理部97に接続されている。これにより、画像信号処理部97から出力された画像データを、外部I/F部89を介して外部の機器(パソコン等)へ転送する。タイミング発生部98は、撮像装置1、撮像信号処理回路95、A/D変換器96及び画像信号処理部97に接続されている。これにより、撮像装置1、撮像信号処理回路95、A/D変換器96及び画像信号処理部97へタイミング信号を供給する。そして、撮像装置1、撮像信号処理回路95、A/D変換器96及び画像信号処理部97がタイミング信号に同期して動作する。全体制御・演算部99は、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94に接続されており、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94を全体的に制御する。記録媒体88は、記録媒体制御I/F部94に取り外し可能に接続されている。これにより、画像信号処理部97から出力された画像データを、記録媒体制御I/F部94を介して記録媒体88へ記録する。
1 撮像装置
10 受光画素領域
101 光電変換部
105 第1の配線層
106 第2の配線層
107 第3の配線層
109 第4の配線層
20 被遮光画素領域
21 第1の被遮光画素領域
22 第2の被遮光画素領域
215 第1の遮光部
225 第2の遮光部
30 周辺回路領域

Claims (10)

  1. 半導体基板に設けられた受光画素領域と、第1の画素領域と、第2の画素領域と、
    前記受光画素領域の上方に配された第1の配線層と、
    前記第2の画素領域の上方であって、前記受光画素領域の上に配された配線層のうち最上に位置する配線層よりも上方に配された第2の配線層と、
    前記受光画素領域から前記第1の画素領域と前記第2の画素領域とにわたって設けられ、前記第2の配線層の上に位置する部分の上面の位置よりも、前記第1の配線層の上に位置する部分の上面の位置が前記半導体基板の表面近くに設けられたパッシベーション膜と、を備え、
    前記第1の画素領域は、前記受光画素領域と前記第2の画素領域とに隣接し且つ、前記受光画素領域と前記第2の画素領域の間に配されており、
    前記第1の画素領域は、平面視において、前記第1の配線層が有する第1の遮光部と重なっており、
    前記第2の画素領域は、平面視において、前記第2の配線層が有する第2の遮光部と重なっており、
    前記第1の配線層には、平面視において、前記第2の画素領域と重なる位置に導電パターンが形成されていることを特徴とする撮像装置。
  2. 平面視において、前記第1の遮光部と前記第2の遮光部とが重なっている領域の少なくとも一部であって、前記第1の配線層と前記第2の配線層との間にスルーホールが形成されており、
    前記第1の遮光部と前記第2の遮光部とは前記スルーホールに充填されたプラグにより電気的に接続されていることを特徴とする請求項に記載の撮像装置。
  3. 前記スルーホールは、第1のスルーホールと、第2のスルーホールとを備え、
    平面視において、前記第1のスルーホールおよび前記第2のスルーホールは、非連続であることを特徴とする請求項2に記載の撮像装置。
  4. 前記受光領域の上方に位置する領域から、前記第2の画素領域の上方に位置する領域を見た場合に、前記第2の画素領域の上方を見通せないように、前記第1のスルーホールおよび前記第2のスルーホールが配されていることを特徴とする請求項3に記載の撮像装置。
  5. 前記第1の配線層は、前記受光画素領域の上方に位置する領域において所定のパターンを有し、平面視において前記第2の画素領域と重なる領域の少なくとも一部においても、前記所定のパターンを有することを特徴とする請求項1乃至のいずれか1項に記載の撮像装置。
  6. 前記第1の配線層が有する前記所定のパターンは、前記受光画素領域への入射光に対する開口を規定するパターンであり、前記第1の配線層は、平面視において前記第2の画素領域と重なる領域において、前記所定のパターンと同様の形状を有するパターンを有することを特徴とする請求項に記載の撮像装置。
  7. 前記第2の配線層は、平面視において前記第1の画素領域と重なる領域には配されていないことを特徴とする請求項1乃至のいずれか1項に記載の撮像装置。
  8. 前記第1の画素領域および前記第2の画素領域は、オプティカルブラック画素を含むことを特徴とする請求項1乃至のいずれか1項に記載の撮像装置。
  9. 前記第1の配線層の上方には層間絶縁膜が配されており、
    前記層間絶縁膜は、CMPにより研磨されたものであることを特徴とする請求項1乃至のいずれか1項に記載の撮像装置。
  10. 請求項1乃至のいずれか1項に記載の撮像装置と、
    前記撮像装置における前記受光画素領域へ像を形成する光学系と、
    前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
    を備えたことを特徴とする撮像システム。
JP2013267139A 2013-12-25 2013-12-25 撮像装置および撮像システム Active JP6296788B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013267139A JP6296788B2 (ja) 2013-12-25 2013-12-25 撮像装置および撮像システム
US14/579,969 US9305953B2 (en) 2013-12-25 2014-12-22 Imaging device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013267139A JP6296788B2 (ja) 2013-12-25 2013-12-25 撮像装置および撮像システム

Publications (2)

Publication Number Publication Date
JP2015125999A JP2015125999A (ja) 2015-07-06
JP6296788B2 true JP6296788B2 (ja) 2018-03-20

Family

ID=53536547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013267139A Active JP6296788B2 (ja) 2013-12-25 2013-12-25 撮像装置および撮像システム

Country Status (2)

Country Link
US (1) US9305953B2 (ja)
JP (1) JP6296788B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105681640B (zh) * 2016-03-28 2019-12-27 宁波舜宇光电信息有限公司 摄像模组及其制造方法
JP6574808B2 (ja) * 2016-07-01 2019-09-11 キヤノン株式会社 撮像装置
JP7086558B2 (ja) * 2016-10-28 2022-06-20 キヤノン株式会社 光電変換装置および撮像システム
US10268222B1 (en) * 2017-10-25 2019-04-23 Nanya Technology Corporation Electronic system for adjusting operating voltage
US11244978B2 (en) * 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306648A (en) * 1986-01-24 1994-04-26 Canon Kabushiki Kaisha Method of making photoelectric conversion device
JP3434740B2 (ja) * 1999-06-30 2003-08-11 Necエレクトロニクス株式会社 固体撮像装置
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3709873B2 (ja) * 2003-02-19 2005-10-26 ソニー株式会社 固体撮像装置及び撮像カメラ
JP2004273566A (ja) 2003-03-05 2004-09-30 Sony Corp 固体撮像装置
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
CN101494233A (zh) 2008-01-24 2009-07-29 索尼株式会社 固态摄像装置及其制造方法
JP2009218374A (ja) * 2008-03-11 2009-09-24 Panasonic Corp 固体撮像装置
JP5493461B2 (ja) * 2009-05-12 2014-05-14 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法
WO2012144196A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2015125999A (ja) 2015-07-06
US20150206913A1 (en) 2015-07-23
US9305953B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
US10615215B2 (en) Solid-state imaging device with charge holding section between trenched transfer gate sections, manufacturing method of same, and electronic apparatus
US10158817B2 (en) Solid-state imaging apparatus and imaging system
TWI433308B (zh) 固態成像裝置及其製造方法、和電子設備
JP5493461B2 (ja) 固体撮像装置、電子機器及び固体撮像装置の製造方法
US9666628B2 (en) Solid-state imaging device and method for manufacturing the same
JP5935237B2 (ja) 固体撮像装置および電子機器
JP5274166B2 (ja) 光電変換装置及び撮像システム
JP6296788B2 (ja) 撮像装置および撮像システム
JP6779929B2 (ja) 光電変換装置および機器
GB2558967A (en) Imaging device, imaging system and moveable object
TWI472022B (zh) Solid-state imaging devices and electronic machines
JP2011216865A5 (ja)
CN106463457A (zh) 具有浮动扩散部互连部电容器的图像传感器
JP2013089880A (ja) 固体撮像装置およびカメラ
JP2010135509A5 (ja)
JPWO2016002576A1 (ja) 固体撮像素子、および電子装置
JP5538807B2 (ja) 光電変換装置、光電変換装置の製造方法、および撮像システム
JP2013149758A (ja) 固体撮像装置およびその製造方法ならびにカメラ
JP6218687B2 (ja) 固体撮像装置および撮像装置
JP2009218374A (ja) 固体撮像装置
JP2008103472A (ja) 固体撮像素子及び撮像装置
JP2016029704A (ja) 光電変換装置、およびそれを用いた撮像システム
JP2009064982A (ja) 固体撮像素子
JP5693651B2 (ja) 光電変換装置及び撮像システム
JP2019129193A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180220

R151 Written notification of patent or utility model registration

Ref document number: 6296788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151