JP2014179446A - 半導体撮像素子およびその製造方法 - Google Patents

Abstract

【課題】開口の広い溝を掘った底面からアライメントマークを示す開口の狭い穴を形成することにより、穴の開口の大きさに対する穴の深さのアスペクト比を軽減してアライメントマークへのクラックを抑制または防止すると共に、裏面からのマーク先端の距離を小さくまたは無くしてマーク視認性を向上させる。
【解決手段】半導体層３の表面に対して加工する際に用いる第１アライメントマークと、半導体層３の裏面に対して加工する際に用いる第２アライメントマークとを有し、第１アライメントマークは、半導体層３の表面に形成した開口の大きい溝９外の隣接平坦面の表面領域１１に表面側から視認可能に形成され、第２アライメントマークは、開口の大きい溝９内の平坦面である底面領域１０に裏面側からの視認可能に形成されている。
【選択図】図１

Description

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された半導体撮像素子およびその製造方法に関する。

ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどの従来の固体撮像素子において、フォトダイオードが形成された半導体層の表面側に配線層を形成し、半導体層の裏面側にカラーフィルタやその上のオンチップレンズなどの光学素子を形成し、半導体層の裏面側からフォトダイオードに光を入射させて撮像できるようにしたことにより、受光のための開口率を高くした、所謂裏面照射型の固体撮像素子が知られている。

このような従来の裏面照射型の固体撮像素子の製造においては、配線層の形成時には表面側でアライメントを取る必要があると共に、光学素子の形成時には裏面側でアライメントを取る必要がある。従来の裏面照射型の固体撮像素子における表面側および裏面側でのアライメントについて特許文献１、２に開示されている。

図８は、特許文献１に開示されている従来の固体撮像素子の要部構成例を示す縦断面図である。

図８において、従来の固体撮像素子１００は裏面照射型構造を有し、受光センサ部が形成されたシリコン層１０１の裏面側にレンズ１０２を有している。従来の裏面照射型固体撮像素子１００において、撮像領域１０３の周辺のシリコン層１０１に絶縁層１０４，１０５が埋め込まれて形成されている。パッド部の電極層１０６と表面側の配線層１０７とを接続するコンタクト層１０８の周囲に絶縁層１０５が埋め込まれて形成されている。

また、撮像領域１０３の周辺およびパッド部のシリコン層１０１にそれぞれ溝を形成し、それぞれの溝に絶縁層１０４，１０５を埋め込み、この溝に埋め込まれた絶縁層１０５内に導電材料のコンタクト層１０８を埋め込んでパッド部の配線層１０７に接続し、撮像領域１０３の周辺の溝に埋め込まれた絶縁層１０４を位置合わせマークとし、シリコン層１０１の裏面側には、平坦化層１０９さらにカラーフィルタ１１０を介してレンズ１０２が形成されている。

シリコン層１０１の表面側には、絶縁層１１１、さらに絶縁層１１１内の多層の配線層１１２が設けられている。絶縁層１１１上には接着層１１３，１１４を介して支持基板１１５が配置されている。

これによって、特許文献１に開示されている上記従来の裏面照射型の固体撮像素子１００は、表面側のフォトダイオードと裏面側のレンズ１０２の位置合わせ用のアライメントマークとして表面から裏面に貫通した絶縁層１０４を用いることができる。

図９は、特許文献２に開示されている従来の固体撮像素子の要部構成例を示す縦断面図である。

図９において、従来の固体撮像素子２００は裏面照射型構造を有している。各々の固体撮像素子２００は、半導体層２０１の表面２０１ａ側に配線２０２を含む多層配線部２０３が形成され、多層配線部２０３が支持基板２０４に支持されていると共に、半導体層２０１の裏面２０１ｂ側に光学素子２０５が形成されている。

半導体層２０１には、Ｐ型不純物領域およびＮ型不純物領域を含む光電変換部としてのフォトダイオード２０６が多数規則的に配列されている。

また、半導体層２０１には、表面２０１ａから裏面２０１ｂ付近に向かって窪み部２０１ｃが形成されている。この窪み部２０１ｃ内に、酸化シリコン（ＳｉＯ_２）などの絶縁体が埋め込まれている。この絶縁体が埋め込まれた窪み部２０１ｃにより、裏面２０１ｂ側から識別可能なアライメントマークが形成されている。

多層配線部２０３は、フォトダイオード２０６に接続された変調素子２０７および配線２０２と、変調素子２０７および配線２０２間の層間膜２０８とを含んでいる。変調素子２０７はトランジスタを含んでおり、フォトダイオード２０６において発生した光起電力に応じて変調信号を出力する。配線２０２はアルミニウム（Ａｌ）などの金属によって形成され、層間膜２０８は酸化シリコン（ＳｉＯ_２）などの絶縁体によって形成されている。

支持基板２０４は、例えば単結晶のシリコンによって構成されている。支持基板２０４は、密着層２０９によって多層配線部２０３に密着して固定されている。

光学素子２０５は、カラーフィルタ２１０と、その上のマイクロレンズアレイ２１１とを有している。

窪み部２０１ｃは、裏面２０１ｂ側に貫通せず、窪み部２０１ｃの最も深い位置から半導体層２０１の裏面２０１ｂまでの距離Ｘを有している。したがって、半導体層２０１の裏面２０１ｂには窪み部２０１ｃによって凹凸が形成されず、平坦であるため、裏面２０１ｂに光学素子２０５を高精度に形成することができる。

窪み部２０１ｃの最も深い位置から半導体層２０１の裏面２０１ｂまでの距離Ｘは、可視光によって裏面２０１ｂ側からアライメントマーク（絶縁物を充填した窪み部２０１ｃ）が識別可能な距離となるように形成されている。したがって、赤外光などを用いた特別な装置を使わなくても、通常の露光装置を用いて、光学素子２０５を形成するためのアライメントを行うことができる。より具体的には、露光装置において、可視光を裏面２０１ｂ側から照射してアライメントマーク（絶縁物を充填した窪み部２０１ｃ）を識別し、そのアライメントマークの位置を検出する。そのアライメントマークの位置を基準に、露光処理を行って、光学素子２０５を構成するカラーフィルタ２１０やその上のマイクロレンズアレイ２１１のパターンを形成する。このようにして、アライメントマーク（絶縁物を充填した窪み部２０１ｃ）とカラーフィルタ２１０やマイクロレンズアレイ２１１の位置決めが行われる。

可視光によって裏面２０１ｂ側からアライメントマークが識別可能な距離は、例えば、半導体層２０１における可視光の吸収率によって決定される。具体的には、半導体層２０１を構成するシリコンによる赤色光の吸収率が、厚さ３．０μｍで５０％であるとすれば、半導体層２０１の裏面２０１ｂ側から入射したアライメント用の光（赤色光）が片道３．０μｍの距離を往復すると、７５％が吸収されるので、これより長い距離ではアライメントマークは識別困難である。したがって、窪み部２０１ｃの最も深い位置から半導体層２０１の裏面２０１ｂまでの距離Ｘの最大値は、３．０μｍとすることができる。

窪み部２０１ｃの最も深い位置から半導体層２０１の裏面２０１ｂまでの距離Ｘは、より短い方がアライメントマークの識別は容易となる。窪み部２０１ｃの最も深い位置から半導体層２０１の裏面２０１ｂまでの距離Ｘの好ましい値は、１．０μｍ以下である。

但し、距離Ｘを０．１μｍ以下とし、なおかつ窪み部２０１ｃが裏面２０１ｂ側に貫通しないように加工することは必ずしも容易ではない。したがって、窪み部２０１ｃの最も深い位置から半導体層２０１の裏面２０１ｂまでの距離Ｘの最小値は、例えば０．１μｍとすることができる。

要するに、特許文献２には、フォトダイオード２０６が形成される単結晶シリコン層である半導体層２０１の表面２０１ａ側から裏面２０１ｂ側に貫通しない穴（窪み部２０１ｃ）を形成し、この穴（窪み部２０１ｃ）に酸化膜などの絶縁物を充填してアライメントマークとすることが記載されている。上記アライメントマークは裏面２０１ｂ側からは可視光により透過確認することができるため、表面２０１ａ側からも裏面２０１ｂ側からも識別可能なアライメントマークとすることができる。

特開２００５−１５０４６３号公報 特開２０１２−１２４２８０号公報

特許文献１に開示されている上記従来の裏面照射型の固体撮像素子１００では、アライメントマークとして表面から裏面に貫通した絶縁層１０４を用い、シリコン層１０１の裏面を貫通するような直径と深さのアスペクト比の高い穴に絶縁膜の埋め込みを行った絶縁層１０４，１０５に対して、表面プロセスの熱処理や多層構造による膜ストレスで、アライメントマークとする絶縁層１０４にクラックが入って、裏面からのアライメントが困難になるという問題がある。

特許文献２に開示されている上記従来の裏面照射型固体撮像素子２００では、半導体層２０１の裏面２０１ｂ側付近まで到達するような直径と深さのアスペクト比の高い酸化膜の埋め込みを行った場合に、特許文献１に比べると多少はストレスが少ないものの、表面プロセスの熱処理や多層構造による膜ストレスで、アライメントマーク（絶縁物としての酸化物を充填した窪み部２０１ｃ）とする酸化膜にクラックが入って、裏面２０１ｂからのアライメントが困難になるという問題がある。

特許文献１、２のアライメントマークのアスペクト比についてさらに説明する。

アライメントマークの深さは、できるだけ裏面に近づけた方が裏面側から光学的にはっきりと認識でき、裏面側と表面側とのアライメント精度が向上する。図１０に示すように特許文献１のアライメントマーク（絶縁層１０４，１０５）が貫通するまでアライメントマークの深さＹ１を深くしている。ところが、アライメントマークにおけるアスペクト比（深さＹ１／径Ｘ）が大きくなると、前述したように表面プロセスの熱処理や多層構造による膜ストレスでアライメントマーク自体にクラックが入り、そのクラックが邪魔をして裏面からのアライメントが困難になる、また、熱処理の条件によっては、アライメントマークにクラックが入らない条件も有り得るが、表面プロセスを組む自由度が狭くなって表面プロセスが困難になる虞がある。

一方、図１１に示すように特許文献２のアライメントマークでは、半導体層２０１の裏面２０１ｂにアライメントマーク（絶縁物としての酸化物を充填した窪み部２０１ｃ）を貫通させずに深さＹ２を上記深さＹ１よりも浅く設定している。この特許文献２のアライメントマークの場合には、アライメントマークの径Ｘを同等とすればアライメントマークが貫通していない分だけ特許文献１のアスペクト比に比べてアスペクト比は軽減されるものの、アライメントマークが貫通していないことによって裏面からの光学的認識精度が低下するという問題がある。

本発明は、上記従来の問題を解決するもので、開口の広い溝を掘った底面からアライメントマークを示す開口の狭い穴を形成することにより、穴の開口の大きさに対する穴の深さのアスペクト比を軽減してアライメントマークへのクラックを抑制または防止すると共に、裏面からのマーク先端の距離を小さくまたは無くしてマーク視認性を向上させることができる半導体撮像素子およびその製造方法を提供することを目的とする。

本発明の半導体撮像素子は、半導体基板または半導体層の両面に対して加工を施して作製される半導体撮像素子において、該半導体基板または該半導体層の表面に対して加工する際に用いる第１アライメントマークと、該半導体基板または該半導体層の裏面に対して加工する際に用いる第２アライメントマークとを有し、該第１アライメントマークは、該半導体基板または該半導体層の表面に形成した開口の大きい穴領域外の隣接平坦面に該表面から視認可能に形成され、該第２アライメントマークは、該開口の大きい穴領域内の平坦面に該裏面からの視認可能に形成されているものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明の半導体撮像素子における第１アライメントマークおよび第２アライメントマークは、開口が小さく平面視同一形状で同一深さの一または複数の穴または穴形状で構成されている。

さらに、好ましくは、本発明の半導体撮像素子における開口が小さく平面視同一形状で同一深さの一または複数の穴の該開口の寸法に対する深さ寸法をアスペクト比とし、該アスペクト比が０．８以上２以下である。

さらに、好ましくは、本発明の半導体撮像素子における第１アライメントマークおよび前記第２アライメントマークはスクライブラインの領域に互いに隣接して配設されている。

さらに、好ましくは、本発明の半導体撮像素子における加工は、半導体基板または半導体層の内に表面側から素子分離部および複数の受光部を形成し、半導体基板または半導体層の表面上に表面パターンの多層配線部を形成し、半導体基板または半導体層の裏面上に裏面パターンを積層する。

本発明の半導体撮像素子の製造方法は、半導体基板または半導体層の両面に対して加工を施して作製する半導体撮像素子の製造方法において、該半導体基板または該半導体層の所定表面に形成した開口が大きく所定深さの穴を形成する穴形成工程と、同一マスクを用いて同時に、該開口が大きい穴領域内の平坦面に、裏面から視認可能な第２アライメントマークを形成すると共に、該開口が大きい穴領域外の隣接平坦面に、該表面から視認可能な第１アライメントマークを形成する第１および第２アライメントマーク形成工程とを有しているものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明の半導体撮像素子の製造方法における第１アライメントマークおよび第２アライメントマークとして、前記開口が大きい穴領域内にレジスト膜を成膜したときに穴中央領域で該レジスト膜が平坦化する領域に、該開口が小さく所定深さの一または複数の穴を形成する。

本発明の電子情報機器は、本発明の上記半導体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。

上記構成により、以下、本発明の作用を説明する。

本発明においては、半導体基板または半導体層の両面に対して加工を施して作製される半導体撮像素子において、半導体基板または半導体層の表面に対して加工する際に用いる第１アライメントマークと、半導体基板または半導体層の裏面に対して加工する際に用いる第２アライメントマークとを有し、第１アライメントマークは、半導体基板または半導体層の表面に形成した開口の大きい穴領域外の隣接平坦面に表面から視認可能に形成され、第２アライメントマークは、開口の大きい穴領域内の平坦面に裏面からの視認可能に形成されている。

これによって、開口の広い溝を掘った底面からアライメントマークを示す開口の狭い穴を形成することにより、穴の開口の大きさに対する穴の深さのアスペクト比が軽減されてアライメントマークへのクラックを抑制または防止すると共に、裏面からのマーク先端の距離を小さくまたは無くしてマーク視認性を向上させることが可能となる。

以上により、本発明によれば、開口の広い溝を掘った底面からアライメントマークを示す開口の狭い穴を形成するため、穴の開口の大きさに対する穴の深さのアスペクト比を軽減してアライメントマークへのクラックを抑制または防止すると共に、裏面からのマーク先端の距離を小さくまたは無くしてマーク視認性を向上させることができる。

本発明の実施形態１における固体撮像素子の要部構成例を模式的に示す縦断面図である。 半導体ウエハにおいて図１の４個の固体撮像素子を示す平面図である。 （ａ）は、図２の有効チップ領域間の半導体層における溝の底面領域を示す縦断面図、（ｂ）は、図２の有効チップ領域間の半導体層における表面領域を示す縦断面図である。 （ａ）は図３（ａ）の溝の底面領域にアライメントマークを示す複数の穴を形成した場合を示す縦断面図、（ｂ）は図３（ｂ）の表面領域にアライメントマークを示す複数の穴を形成した場合を示す縦断面図である。 図４（ａ）の溝内にフォトレジストを塗布した場合の断面図である。 図４（ａ）の溝内に形成されるアライメントマークを示す複数の穴として、（ａ）は平面視正方形の複数の穴パターンを示す平面図、（ｂ）は平面視長方形の複数の溝パターンを示す平面図、（ｃ）は平面視円形の複数の穴パターンを示す平面図である。 図１のアライメントマークを示す穴断面のアスペクト比について説明するための縦断面図である。 特許文献１に開示されている従来の固体撮像素子の要部構成例を示す縦断面図である。 特許文献２に開示されている従来の固体撮像素子の要部構成例を示す縦断面図である。 図８のアライメントマークについて説明するための縦断面図である。 図９のアライメントマークについて説明するための縦断面図である。

以下に、本発明の半導体撮像素子およびその製造方法としての固体撮像素子およびその製造方法の実施形態１および、この固体撮像素子の実施形態１を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態２について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。

（実施形態１）
図１は、本発明の実施形態１における固体撮像素子の要部構成例を模式的に示す縦断面図である。図２は、半導体ウエハにおいて図１の４個の固体撮像素子を示す平面図である。

図１および図２において、本実施形態１の固体撮像素子２０は半導体ウエハモジュール（チップ個片化前の状態）で構成されている。本実施形態１の固体撮像素子２０として、半導体層３に複数の有効チップ領域１が平面視マトリクス状に配置されており、各有効チップ領域１間には各有効チップ領域１を個片化するためのスクライブライン部２が格子状に形成されている。各有効チップ領域１にはそれぞれ、被写体からの画像光を光電変換して撮像する図示しない複数の受光部（フォトダイオード）が２次元状に配設されている。

本実施形態１の固体撮像素子２０の各有効チップ領域１はそれぞれ裏面照射型構造を有し、各有効チップ領域１の半導体層３の表面３Ａ側に表面パターンの多層配線部４が形成されている。また、この固体撮像素子２０の半導体層３上の多層配線部４上にはさらに接着層５を介して支持基板６が接着されて、支持基板６により半導体層３および多層配線部４が支持されている。また、半導体層３の裏面３Ｂ側には光学素子を含む裏面パターン７が形成されている。

各有効チップ領域１の半導体層３には、Ｐ型不純物領域およびＮ型不純物領域を含む光電変換部としての複数の受光部（フォトダイオード）が平面視マトリクス状に配列されている。各有効チップ領域１の外周側には、各有効チップ領域１を素子分離するための素子分離層８が配置されている。

各有効チップ領域１間の幅Ｌ（例えば１００μｍ）にはスクライブライン部２が設けられ、スクライブライン部２における半導体層３には、幅Ｌまたは幅Ｌよりも狭い所定幅の溝９（ここでは平面視正方形状の穴）を形成して各有効チップ領域１間を分離している。このスクライブライン部２における半導体層３に形成された溝９の底面領域１０と、溝９に隣接し溝９が設けられていない表面領域１１とに同一のアライメントマークを示す一または複数の穴１２がそれぞれ同時にフォトリソ工程により形成されている。底面領域１０に設けられるのが裏面用のアライメントマークを示す一または複数の穴１２であり、表面領域１１に設けられるのが表面用のアライメントマークを示す一または複数の穴（図示せず）である。

底面領域１０および表面領域１１に形成されるアライメントマークを示す一または複数の穴１２は、同一のレジストマスクを用いたフォトリソ工程により同時に同一形状に形成される。アライメントマークを示す一または複数の穴１２は、平面視で多数の角穴または丸穴の他に角長穴または丸長穴、さらには溝であってもよい。半導体層３の表面３Ａから裏面３Ｂ付近に向かってアライメントマークを示す一または複数の穴１２（または溝）が形成される。この穴１２（または溝）内に、酸化シリコン（ＳｉＯ_２）などの絶縁体が埋め込まれる。この絶縁体が埋め込まれたアライメントマークを示す表面領域１１の図示しない一または複数の穴１２（または溝）が表面３Ａ側から識別可能であり、絶縁体が埋め込まれたアライメントマークを示す溝９の底面領域１０の一または複数の穴１２（または溝）が裏面３Ｂ側から識別可能である。

多層配線部４は、ゲートポリシリコン４１および金属配線用の第１〜第５メタル層４２〜４６がそれぞれの間に層間絶縁膜４７を介在して設けられている。第１〜第５メタル層４２〜４６はアルミニウム（Ａｌ）などの金属によって形成され、層間絶縁膜４７は酸化シリコン（ＳｉＯ_２）などの絶縁体によって形成されている。

支持基板６は、例えば単結晶のシリコンによって構成されている。支持基板６は、密着層５によって多層配線部４上に密着して固定されている。

半導体層３の裏面３Ｂ側に設けられた表面パターン７は、遮光メタル層７１、光学素子としてカラーフィルタ７２およびその上のマイクロレンズアレイ７３を設け、それぞれの下地層として平坦化膜７４が設けられている。遮光メタル層７１は、半導体層３の複数の受光部（図示せず）上に開口している。

上記構成による本実施形態１の固体撮像素子２０の製造方法について説明する。

図３（ａ）は、図２の有効チップ領域１間の半導体層３における溝９の底面領域１０を示す縦断面図、図３（ｂ）は、図２の有効チップ領域１間の半導体層３における表面領域１１を示す縦断面図である。図４（ａ）は図３（ａ）の溝９の底面領域１０にアライメントマークを示す複数の穴を形成した場合を示す縦断面図、図４（ｂ）は図３（ｂ）の表面領域１１にアライメントマークを示す複数の穴を形成した場合を示す縦断面図である。

まず、図３（ａ）に示すように、所定幅Ｌのスクライブライン部２の半導体層３の所定領域に、スクライブライン部２の幅Ｌまたは幅Ｌよりも狭い所定幅で所定深さの溝９を形成する。所定幅Ｌのスクライブライン部２において、図３（ｂ）に示すように所定幅で所定深さの溝９に隣接する半導体層３の表面領域１１には溝９は形成されない。溝９の開口部がスクライブラインの幅Ｌまたはそれ以下で同程度の幅を備える正方形（図２）または、スクライブラインの長手方向に沿って長い長方形状（図６）である。

次に、図４（ａ）に示すように溝９の底面領域１０にアライメントマークを示す複数の穴１２を所定深さに形成すると共に、図４（ｂ）に示すように半導体層３の表面領域１１に、図４（ａ）のアライメントマークと平面視形状およびその深さが同じアライメントマークを示す複数の穴１２を所定深さに形成する。

即ち、底面領域１０と表面領域１１とに同じアライメントマークを示す複数の穴１２をそれぞれ同時に形成する。アライメントマークを示す複数の穴１２の形成は、図５に示すように、半導体層３および溝９上にフォトレジストを塗布してフォトレジスト膜１３を成膜する。所定パターンをマスクとして用いてフォトレジスト膜１３を感光させて所定形状にパターニングする。このとき、溝９の底面領域１０では、レジスト膜１３に段差が発生する。溝９の幅をスクライブラインの幅Ｌと同等の１００μｍ程度とすると、１００μｍよりも狭い中央範囲（例えば幅８０μｍ程度）の溝９内部においてレジスト膜１３の表面が平坦化して安定した領域１３ａが形成される。この領域１３ａに、アライメントマークを示す複数の穴を底面領域１０に形成するための所定パターンを形成することができる。レジスト膜１３の所定パターンをマスクとして底面領域１０をエッチング加工することにより、アライメントマークを示す整列した複数の穴として、例えば幅８０μｍ×４００μｍ（溝９の幅が８０μｍの場合は幅６０μｍ×４００μｍ）の領域など、例えば図６（ａ）に示すような１辺が例えば５μｍの正方形の複数の穴パターン（穴１２）または、例えば図６（ｂ）に示すような短辺が例えば５μｍの長方形の複数の溝パターン（溝１２ａ）、例えば図６（ｃ）に示すような直径が例えば５μｍの円形の複数の穴パターン（穴１２ｂ）を形成する。要するに、複数の穴または溝パターンの形状は裏面に貫通せず裏面から透過した形状が目で認識されやすい形状であればよい。もちろん複数の穴パターンまたは複数の溝パターンは裏面に貫通してもよい。複数の穴パターンまたは複数の溝パターンの全体として絵柄的に、回転も含めたアライメントマークとして機能する。

次に、表面領域１１のアライメントマークを示す複数の穴１２を基準にして、半導体層３内の素子分離部８や複数の受光部（図示せず）を形成する。さらに、半導体層３上に表面パターン（多層配線部４）として、ゲートポリシリコン４１や第１〜第５メタル層４２〜４６を形成する。

その後、半導体基板（半導体ウエハ）上の多層配線部４上に接着層５を介して支持基板６を接着する。半導体基板（半導体ウエハ）をその裏面から裏面照射用に所定厚さまで研磨する。このとき、研磨して残す所定厚さは、底面領域１０のアライメントマークを示す複数の穴１２の底面が貫通せず、裏面から確認できる程度である。

続いて、表面パターン（多層配線部４）が作成され、支持基板６が接着された半導体ウエハモジュールを上下反転させて、光学素子を含む裏面パターン７を作成するが、このとき、裏面から光透過した底面領域１０のアライメントマークを示す複数の穴１２を基準にして、裏面パターン７としての遮光メタル７１、カラーフィルタ７２およびマイクロレンズアレイ７３を順次形成する。カラーフィルタ７２およびマイクロレンズアレイ７３は、複数の受光部のそれぞれに正確に対応させる必要がある。

底面領域１０のアライメントマークを示す複数の穴１２と、表面領域１１のアライメントマークを示す複数の穴１２とは、同じレジストマスクにより、一括して同時に作成されるため、底面領域１０のアライメントマークを示す複数の穴１２と、表面領域１１のアライメントマークを示す複数の穴１２とは位置的に作成時の誤差はない。このため、底面領域１０のアライメントマークを示す複数の穴１２と、表面領域１１のアライメントマークを示す複数の穴１２にて位置合わせを行って作成したそれぞれの部分（例えば受光部とカラーフィルタ７２およびマイクロレンズアレイ７３）においてアライメントずれの発生を抑えることができる。このように、アライメントマークが表面領域１１と裏面用の溝９の底面領域１０との複数あってもアライメントずれが発生しない。

このように、裏面用の溝９の底面領域１０に形成されるアライメンとマークを示す一または複数の穴１２は、溝９内の底面領域１０から下方に形成されるため、溝９の深さ分だけアスペクト比を小さく緩和できる。このため、アライメントマークの一または複数の穴１２に埋め込まれた酸化膜（絶縁体）にクラックが入る問題を解決できる上、従来技術に比べて裏面側付近にさらに近くまでアライメントマークを形成できて、光透過時のアライメントマークの認識精度をさらにより向上させることができる。

図７は、図１のアライメントマークを示す穴断面のアスペクト比について説明するための縦断面図である。ここでは、アライメントマークを示す複数の穴のうち一の穴断面を示している。また、破線で示したカラーフィルタ７２およびマイクロレンズアレイ７３は半導体層３の裏面３Ｂ側に形成されることを示しているだけであって、破線で示したカラーフィルタ７２およびマイクロレンズアレイ７３は、実際は、アライメントマークを示す複数の穴に対応する裏面領域には存在しない。これは従来技術の図１０および図１１についても同様である。

図７において、アライメントマークを示す穴１２は裏面３Ｂ側に貫通せず（貫通してもよいがここでは貫通させていない）、穴１２の最も深い位置（底面）から半導体層３の裏面３Ｂまでの距離Ｚを有している。したがって、半導体層３の裏面３Ｂ側は、貫通しない穴１２によって凹凸が形成されず、凹凸による影響もなく平坦であるため、裏面３Ｂ上に光学素子としてカラーフィルタ７２やその上のマイクロレンズアレイ７３を高精度に形成することができる。なお、カラーフィルタ７２やその上のマイクロレンズアレイ７３は、前述したが、スクライブライン２に形成される溝９に対応する裏面３Ｂ上には、実際は形成されていない。

アライメントマークを示す穴１２の最も深い位置（底面）から半導体層３の裏面３Ｂまでの距離Ｚは、可視光によって裏面３Ｂ側からアライメントマークを示す穴１２の底面が識別可能な距離となるように形成されている。

したがって、赤外光などを用いた特別な装置を使わなくても、通常の露光装置を用いて、光学素子としてカラーフィルタ７２やその上のマイクロレンズアレイ７３を形成するためのアライメントを行うことができる。より具体的には、露光装置において、可視光を裏面３Ｂ側から照射してアライメントマークを示す一または複数の穴１２を識別し、そのアライメントマークを示す一または複数の穴１２の位置を検出する。そのアライメントマークを示す一または複数の穴１２の位置を基準に、露光処理を行って、光学素子を構成するカラーフィルタ７２やその上のマイクロレンズアレイ７３などの裏面パターンを形成することができる。このようにして、アライメントマークを示す一または複数の穴１２とカラーフィルタ７２やマイクロレンズアレイ７３との位置決めが正確に行われる。

例えば図６（ａ）〜図６（ｃ）ではアライメントマークを示す一または複数の穴の辺サイズや径サイズが５μｍなど数μｍの大きい場合を示したが、これに限らず、アライメントマークを示す一または複数の穴の辺サイズや径サイズが小さく細かいアライメントマークの方がアライメント精度がよい。アライメントマークを示す穴の辺サイズや径サイズが例えばＸ＝０．８μｍの小さい場合、例えば半導体層３の厚さが３μｍで、溝９の深さが１．４μｍ、アライメントマークを示す穴１２の底面から半導体層３の裏面３Ｂまでの距離Ｚの値として０．１μｍとし、穴１２の深さをＹ３＝１．５μｍとした場合に、アスペクト比＝Ｙ３／Ｘ＝１．５／０．８＜２である。アスペクト比が１．５／０．８ではクラックは発生しないが、スペクト比が２を超えるとクラック発生の虞がある。したがって、アスペクト比が０．８以上２以下であれば、アライメントマークの開口が小さい穴１２へのクラックをより確実に防止することができる。一方、視認性では、アライメントマークを示す穴１２の辺サイズや径サイズが例えばＸ＝０．８μｍ、アライメントマークを示す穴１２の底面から半導体層３の裏面３Ｂまでの距離Ｚの値として０．１μｍ、穴１２の深さをＹ３＝１．５μｍであれば問題なく、アライメントマークを示す穴を視認することができる。この場合も、アスペクト比が０．８以上２以下であれば、アライメントマークの開口が小さい穴１２の裏面からのマーク先端（穴１２の底面）の視認性をより確実に向上させることができる。

また、視認できる限界としては、アライメントマークを示す穴の辺サイズや径サイズが例えばＸ＝０．５μｍ、アライメントマークを示す穴１２の底面から半導体層３の裏面３Ｂまでの距離Ｚの値として０μｍ（貫通）、穴１２の深さをＹ３＝０．４μｍであれば視認できる。このとき、アスペクト比＝Ｙ３／Ｘ＝０．４／０．５≧０．８である。よって、０．８≦アスペクト比≦２（より好ましくは１≦アスペクト比≦１．５）であれば、クラックが発生せず、アライメントマークを示す穴の視認性も問題ない。この場合に、アスペクト比が少なくなるほどクラックが発生しにくく、アスペクト比が小さいほど視認性が悪くなる。なお、距離Ｚの値が０μｍで穴１２が裏面に貫通する方が視認性がよいのは当然である。

以上により、本実施形態１によれば、半導体層３（または半導体基板；半導体ウエハ基板）の表面に対して加工する際に用いる第１アライメントマークと、半導体層３（または半導体基板；半導体ウエハ基板）の裏面に対して加工する際に用いる第２アライメントマークとを有し、第１アライメントマークは、半導体層３（または半導体基板；半導体ウエハ基板）の表面に形成した開口の大きい溝９（穴領域）外の隣接平坦面（表面領域１１）に表面側から視認可能に形成され、第２アライメントマークは、開口の大きい溝９（穴領域）内の平坦面（底面領域１０）に裏面側からの視認可能に形成されている。

これによって、開口が広い溝９（または穴領域）を掘った底面領域１０から第２アライメントマークの狭い穴１２を一または複数形成するため、従来技術に比べて第２アライメントマークの穴開口寸法に対する穴深さのアスペクト比を軽減することができて第２アライメントマークの開口が小さい穴１２へのクラックを抑制または防止すると共に、裏面からのマーク先端（穴１２の底面）の距離を小さくまたは貫通してマーク視認性を更に向上させることができる。

第１アライメントマークおよび第２アライメントマークは、開口が小さく平面視同一形状で同一深さの一または複数の穴で構成されており、開口が小さく平面視同一形状で同一深さの一または複数の穴の開口の寸法に対する深さ寸法をアスペクト比とし、アスペクト比が０．８以上２以下であれば、第２アライメントマークの開口が小さい穴１２へのクラックをより確実に防止すると共に、裏面からのマーク先端（穴１２の底面）の視認性をより確実に向上させることができる。

（実施形態２）
本実施形態２として、上記実施形態１の固体撮像素子を撮像部に用いた電子情報機器の場合について説明する。

本実施形態２の電子情報機器は、上記実施形態１の固体撮像素子からの撮像信号を所定の信号処理をしてカラー画像信号を得る固体撮像装置と、この固体撮像装置からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部と、この固体撮像装置からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段と、この固体撮像装置からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信部と、この固体撮像装置からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力部とを有している。なお、この電子情報機器として、これに限らず、固体撮像装置の他に、メモリ部と、表示部と、通信部と、プリンタなどの画像出力部とのうちの少なくともいずれかを有していてもよい。

この電子情報機器としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。

したがって、本実施形態２によれば、この固体撮像装置からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力部により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。

以上のように、本発明の好ましい実施形態１、２を用いて本発明を例示してきたが、本発明は、この実施形態１、２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１、２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された半導体撮像素子およびその製造方法、この製造方法により作製された半導体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、開口の広い溝を掘った底面からアライメントマークを示す開口の狭い穴を形成することにより、穴の開口の大きさに対する穴の深さのアスペクト比を軽減してアライメントマークへのクラックを抑制または防止すると共に、裏面からのマーク先端の距離を小さくまたは無くしてマーク視認性を向上させることができる。

１ 各有効チップ領域（半導体撮像素子としての固体撮像素子）
２ スクライブライン部
３ 半導体層（半導体基板）
３Ａ 表面
３Ｂ 裏面
４ 多層配線部（表面パターン）
４１ ゲートポリシリコン
４２〜４６ 第１〜第５メタル層
４７ 層間絶縁膜
５ 接着層
６ 支持基板
７ 光学素子を含む裏面パターン
７１ 遮光メタル層
７２ カラーフィルタ
７３ マイクロレンズアレイ
７４ 平坦化膜
８ 素子分離層
９ 溝（開口の大きい穴または穴領域）
１０ 底面領域
１１ 表面領域
１２，１２ａ，１２ｂ 穴（第１および第２アライメントマーク）
１３ レジスト膜
１３ａ 平坦化領域
２０ 固体撮像素子（半導体ウエハモジュール）

Claims (5)

1. 半導体基板または半導体層の両面に対して加工を施して作製される半導体撮像素子において、
   該半導体基板または該半導体層の表面に対して加工する際に用いる第１アライメントマークと、該半導体基板または該半導体層の裏面に対して加工する際に用いる第２アライメントマークとを有し、
   該第１アライメントマークは、該半導体基板または該半導体層の表面に形成した開口の大きい穴領域外の隣接平坦面に該表面から視認可能に形成され、該第２アライメントマークは、該開口の大きい穴領域内の平坦面に該裏面からの視認可能に形成されている半導体撮像素子。
2. 前記第１アライメントマークおよび前記第２アライメントマークは、開口が小さく平面視同一形状で同一深さの一または複数の穴で構成されている請求項１に記載の半導体撮像素子。
3. 前記開口が小さく平面視同一形状で同一深さの一または複数の穴の該開口の寸法に対する深さ寸法をアスペクト比とし、該アスペクト比が０．８以上２以下である請求項２に記載の半導体撮像素子。
4. 半導体基板または半導体層の両面に対して加工を施して作製する半導体撮像素子の製造方法において、
   該半導体基板または該半導体層の所定表面に形成した開口が大きく所定深さの穴を形成する穴形成工程と、
   同一マスクを用いて同時に、該開口が大きい穴領域内の平坦面に、裏面から視認可能な第２アライメントマークを形成すると共に、該開口が大きい穴領域外の隣接平坦面に、該表面から視認可能な第１アライメントマークを形成する第１および第２アライメントマーク形成工程とを有した半導体撮像素子の製造方法。
5. 前記第１アライメントマークおよび前記第２アライメントマークとして、前記開口が大きい穴領域内にレジスト膜を成膜したときに穴中央領域で該レジスト膜が平坦化する領域に、該開口が小さく所定深さの一または複数の穴を形成する請求項４に記載の半導体撮像素子の製造方法。

Images