JP2006032967A - イメージセンサ及びその製造方法 - Google Patents

Abstract

【課題】 優れた感度（ｓｅｎｓｉｔｉｖｉｔｙ）を有するイメージセンサを提供する。
【解決手段】 本発明のイメージセンサは半導体基板上に形成された活性画素アレイ領域のメイン画素アレイ領域を備えている。前記センサ上部にパッシベーション膜が形成され、前記パッシベーション膜は少なくとも前記メイン画素アレイ領域のすべてを露出させる。その結果、前記メイン画素アレイ領域上で前記パッシベーション膜による光吸収率及び屈折率を取り除いてイメージセンサの光感度を改善させる。
【選択図】 図４

Description

本発明はイメージセンサに関するもので、特に優れた感度を有するＣＭＯＳイメージセンサに関する。

イメージセンサは、物体から反射される光信号を受けて前記光信号を電気的な信号に変換させる素子である。前記電気的な信号は、さらなる信号処理によってデジタル信号に変換され、このようなデジタル信号は、光ディスク、磁気ディスクまたはメモリ素子のような貯蔵媒体内に貯蔵されたり、ディスプレー装置またはプリンタなどによって目で確認できるように表示される。前記イメージセンサはファクシミリ、ビデオカメラ及びデジタルカメラなどに広く用いられている。

前記イメージセンサは電荷結合素子（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ；ＣＣＤ）センサ及びＣＭＯＳイメージセンサ（ＣＩＳ）に分類される。前記電荷結合素子ＣＣＤセンサは静かな雑音動作（ｌｏｗ ｎｏｉｓｅ ｏｐｅｒａｔｉｏｎ）及び素子の均一性を含む長所を有する。前記ＣＭＯＳイメージセンサは低消費電力であるという特徴と共に高速動作が可能である。

図１は従来技術によるイメージセンサの概略的な部分断面図である。図１のイメージセンサは素子分離領域３が形成された半導体基板１を備えている。前記素子分離領域３は画素活性領域３ａを規定する。前記画素活性領域３ａ内の半導体基板１上に多数の光センシング素子８が形成されている。前記光センシング素子８のそれぞれはｎ型不純物領域５及びｐ型不純物領域７を備えている。前記光センシング素子８を有する基板上に第１層間絶縁膜９が形成されている。前記第１層間絶縁膜９上に複数の第１配線１１が形成され、前記第１層間絶縁膜９及び第１配線１１上に第２層間絶縁膜１３が形成されている。前記第２層間絶縁膜１３上に複数の第２配線１５が形成され、前記第２配線１５上にパッシベーション膜１９が積層されている。前記パッシベーション膜１９上にカラーフィルタ２３が形成されていて、前記カラーフィルタ２３はそれぞれ前記画素活性領域３ａ上部に位置している。前記カラーフィルタ２３を有する基板上に平坦化膜２５が積層されていて、前記平坦化膜２５上にマイクロレンズ２７が配置されている。前記マイクロレンズ２７はそれぞれ前記カラーフィルタ２３の上部に位置している。

前記パッシベーション膜１９は、内部回路を外部の湿気から保護するために用いられている。前記パッシベーション膜１９としてはシリコン窒化膜が広く用いられている。しかしながら、前記シリコン窒化膜は絶縁膜として広く用いられているシリコン酸化膜よりも高い光吸収率及び高い屈折率を有する。その結果、前記光センシング素子８に到逹する入射光２９の量は前記パッシベーション膜１９を貫く過程で減少されて前記センサの受光効率、すなわち感度を低下させる。

また他の従来のイメージセンサ及びその製造方法が以下の特許文献１にＢｙｕｎによって開示されている。
大韓民国特許１０−０２９３７１９号明細書

本発明が解決しようする技術的課題は、優れた受光効率を有するイメージセンサを供給することにある。

本発明が解決しようする他の技術的課題は、受光効率を改善させることができるイメージセンサの製造方法を提供することにある。

本発明の一様態によると、イメージセンサが提供される。前記イメージセンサは活性画素アレイ領域、パッド領域及び制御回路領域を有する半導体基板を含む。前記活性画素アレイ領域内にメイン画素アレイ領域が設けられている。前記メイン画素アレイ領域を有する基板上にパッシベーション膜が形成されている。前記パッシベーション膜は前記制御回路領域を覆うとともに前記メイン画素アレイ領域を露出させる。また、前記パッシベーション膜は前記パッド領域内のボンディングパッドを露出させる。

本発明のいくつかの実施例で、前記活性画素アレイ領域はダミー画素アレイ領域を含むことができる。

他の実施例で、前記活性画素アレイ領域は光遮断領域を含むことができる。

また、前記イメージセンサはＣＭＯＳイメージセンサとすることができる。

また、前記パッシベーション膜はシリコン窒化膜とすることができる。

また、前記活性画素アレイ領域内にカラーフィルタを形成することができる。

また、前記活性画素アレイ領域内にマイクロレンズを形成することができる。

また、前記活性画素アレイ領域内に平坦化層を形成することができる。

本発明の他の様態によると、前記イメージセンサは活性画素アレイ領域、パッド領域及び制御回路領域を有する半導体基板を含む。前記活性画素アレイ領域内にメイン画素アレイ領域が設けられている。前記メイン画素アレイ領域を有する基板上に第１パッシベーション膜が形成されている。前記第１パッシベーション膜は前記制御回路領域を覆うとともに前記メイン画素アレイ領域を露出させる。また、前記第１パッシベーション膜は前記パッド領域内のボンディングパッドを露出させる。前記第１パッシベーション膜を有する基板上に第２パッシベーション膜が形成されている。前記第２パッシベーション膜は前記メイン画素アレイ領域を覆っている。

本発明のいくつかの実施例で、前記活性画素アレイ領域はダミー画素アレイ領域を含むことができる。

他の実施例で、前記活性画素アレイ領域は光遮断領域を含むことができる。

また、前記イメージセンサはＣＭＯＳイメージセンサとすることができる。

また、前記第１パッシベーション膜はシリコン窒化膜とすることができる。

また、前記第２パッシベーション膜はシリコン窒化膜とすることができる。

また、前記活性画素アレイ領域内にマイクロレンズを形成することができる。

また、前記活性画素アレイ領域内に平坦化層を形成することができる。

また、前記第２パッシベーション膜は前記パッド領域内のボンディングパッド上に形成されないこともある。

また、前記第２パッシベーション膜は前記制御回路領域を覆うように形成することができる。

また、前記第２パッシベーション膜は、少なくとも前記メイン画素アレイ領域を覆うように形成することができる。

本発明のまた他の様態によると、イメージセンサの製造方法が提供される。この方法は半導体基板上に活性画素アレイ領域、パッド領域及び制御回路領域を形成することと、前記活性画素アレイ領域内にメイン画素アレイ領域を形成することを含む。前記メイン画素アレイ領域を有する基板上に、前記制御回路領域を覆うとともに前記メイン画素アレイ領域を露出させるパッシベーション膜を形成する。前記パッシベーション膜は前記パッド領域内のボンディング領域を露出させるように形成する。

本発明のいくつかの実施例で、前記活性画素アレイ領域内にダミー画素アレイ領域をさらに形成することができる。

他の実施例で、前記活性画素アレイ領域内に光遮断領域をさらに形成することができる。

また、前記イメージセンサはＣＭＯＳイメージセンサとすることができる。

また、前記パッシベーション膜はシリコン窒化膜を含むことができる。

また、前記活性画素アレイ領域内にカラーフィルタをさらに形成することができる。

また、前記活性画素アレイ領域内にマイクロレンズをさらに形成することができる。

また、前記活性画素アレイ領域内に平坦化層をさらに形成することができる。

また、前記メイン画素アレイ領域はｎ型不純物イオン注入工程及びｐ型不純物イオン注入工程を含むニ回のイオン注入工程を用いて形成されることができる。

また、前記メイン画素アレイ領域内にトランジスタを形成することができる。

また、前記パッシベーション膜を形成する前に前記基板上に層間絶縁膜を形成することができ、前記層間絶縁膜上に導電膜を形成することができる。前記導電膜は前記制御回路領域内の一部を覆う電源線、前記パッド領域内の一部を覆うボンディングパッド及び前記活性画素アレイ領域内の光遮断領域を覆う光遮断膜を備えるように形成されていて、前記メイン画素アレイ領域内の前記層間絶縁膜を露出させることができる。また、前記パッシベーション膜を形成した後、前記メイン画素アレイ領域内の前記層間絶縁膜の上部にカラーフィルタを形成することができる。さらに、前記カラーフィルタの上部にマイクロレンズを形成することができる。前記層間絶縁膜を形成する前に前記基板内に光センシング領域を形成することができ、前記層間絶縁膜及び前記パッシベーション膜を覆う絶縁膜を形成することができる。前記カラーフィルタを形成する前に前記パッシベーション膜及び前記絶縁膜を覆う第１平坦化膜を形成することができ、前記カラーフィルタを形成した後、前記カラーフィルタ及び前記第１平坦化膜を覆う第２平坦化膜を形成することができる。前記第１及び第２平坦化膜をエッチングして前記ボンディングパッドを露出できる。

また、本発明の他の様態によると、前記イメージセンサを製造する方法は、基板上に活性画素アレイ領域、パッド領域及び制御回路領域を形成することと、前記活性画素アレイ領域内にメイン画素アレイ領域を形成することを含む。前記メイン画素アレイ領域を有する基板上に第１パッシベーション膜を形成する。前記第１パッシベーション膜は前記制御回路領域を覆って前記メイン画素アレイ領域の全体領域及び前記パッド領域内のボンディング領域を露出させるように形成できる。前記第１パッシベーション膜及び前記メイン画素アレイ領域を覆う第２パッシベーション膜を形成する。

本発明のいくつかの実施例で、前記活性画素アレイ領域内にダミー画素アレイ領域をさらに形成することができる。

他の実施例で、前記活性画素アレイ領域内に光遮断領域をさらに形成することができる。

また、前記イメージセンサはＣＭＯＳイメージセンサとすることができる。

また、前記第１パッシベーション膜はシリコン窒化膜を含むことができる。

また、前記第２パッシベーション膜はシリコン窒化膜を含むことができる。

また、前記活性画素アレイ領域内の前記第２パッシベーション膜の上部にマイクロレンズを形成することができる。

また、前記マイクロレンズを形成する前に前記第２パッシベーション膜上に平坦化層をさらに形成することができる。

また、前記第２パッシベーション膜は前記パッド領域の前記ボンディング領域を露出させるように形成することができる。

また、前記第２パッシベーション膜は前記制御回路領域を覆うように形成されることができる。

本発明の実施例によると、層間絶縁膜上に少なくともメイン画素アレイ領域のすべての部分（ｔｏｔａｌ ｐｏｒｔｉｏｎ）を露出させるパッシベーション膜パターンが形成されている。これによって、前記メイン画素アレイ領域内に形成されたメインフォトダイオードの受光面積を極大化させてイメージセンサの光感度を向上させることができる。

以下、添付した図面を参照しながら本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは、本実施形態を明確にするために実際の厚みや比とは異ならせてある。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。

図２は本発明によるイメージセンサの活性画素ＰＸの概略的なダイヤグラムである。前記活性画素ＰＸは入射光を受け入れ電気的な信号（すなわち、電荷の量）に変換させる光ダイオードＰＤ及び光ダイオードＰＤから電荷を受ける転送トランジスタＴＸを備えている。前記転送トランジスタＴＸは前記光ダイオードＰＤからの電荷を画素の浮遊拡散領域に移動させる。前記浮遊拡散領域内に蓄積された電荷はリセットトランジスタＲＸによってリセットされて前記浮遊拡散領域を基準レベルに変化させる。前記浮遊拡散領域内の電荷の量によってドライバトランジスタＤＸの駆動電流の量が決まり、前記ドライバトランジスタＤＸの駆動電流は選択トランジスタＳＸによって選択的に出力電圧（Ｖｏｕｔ）を発生させる。

前記転送トランジスタＴＸのゲート電極は転送ラインＴＬに電気的に接続されている。前記リセットトランジスタＲＸのゲート電極はリセットラインＲＬに電気的に接続されていて、前記選択トランジスタＳＸのゲート電極はワードラインＷＬに電気的に接続されている。

図３は本発明によるＣＭＯＳイメージセンサＩＳの平面図である。前記イメージセンサＩＳはメイン画素アレイ領域Ａ１、選択的なダミー画素アレイ領域Ａ２及び光遮断領域Ｂを有する活性画素アレイ領域Ａを備えている。また、前記イメージセンサＩＳは、行ドライバＣ１及び列ドライバＥ及び他の回路Ｃ２を有する制御回路領域Ｃを備えている。前記他の回路Ｃ２は前記イメージセンサＩＳを駆動させるのに用いられる回路、例えばアナログ／デジタル変換器（ａｎａｌｏｇ／ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）及びデジタル信号処理器（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）などを含むことができる。また、前記イメージセンサＩＳは、電気的接続のためにワイヤまたは導電性ラインがボンディングされるパッド領域Ｄを備えている。

図４は、図３のイメージセンサＩＳの一実施例を示すためのもので、図３のＩ−Ｉ′による断面図である。図４を参照すると、前記イメージセンサＩＳは活性画素アレイ領域Ａを含み、前記活性画素アレイ領域Ａはメイン画素アレイ領域Ａ１、ダミー画素アレイ領域Ａ２及び光遮断領域Ｂを備えている。さらに、前記イメージセンサＩＳは制御回路領域Ｃ及びパッド領域Ｄを備えている。

図４のイメージセンサは半導体基板５１に形成されている。前記半導体基板５１に素子分離領域５３が設けられていて、メイン画素活性領域５３ａ、基準画素活性領域５３ｂ（光遮断活性領域）及びダミー画素活性領域５３ｃを規定する。前記メイン画素活性領域５３ａ、基準画素活性領域５３ｂ及びダミー画素活性領域５３ｃ内にそれぞれの光センシング領域６０ａ、６０ｂ、６０ｃが設けられていて、前記光センシング領域６０ａ、６０ｂ、６０ｃのそれぞれはｎ型不純物領域５５及びｐ型不純物領域５９を有する光ダイオードとすることができる。

前記光センシング領域を有する基板上に層間絶縁膜７２が形成されている。図４に示す実施例で、前記層間絶縁膜７２は順に積層された第１ないし第３層間絶縁膜６３、６７、７１を含むことができる。前記第１層間絶縁膜６３上に第１配線６５ａ、６５ｂが配置されて、前記第２層間絶縁膜６７は前記第１配線６５ａ、６５ｂ上に形成されている。前記第２層間絶縁膜６７上に第２配線６９ａ、６９ｂが配置されて、前記第３層間絶縁膜７１は前記第２配線６９ａ、６９ｂ上に形成されている。

導電膜７３、例えばアルミニウム膜が前記第３層間絶縁膜７１上に配置されている。前記導電膜７３は前記光遮断領域Ｂ内の光遮断膜７３ａ、前記制御回路領域ｃ内の電源線７３ｂ及び前記パッド領域Ｄ内のボンディングパッド７３ｃを備えることができる。絶縁膜７５、例えばシリコン酸化膜が前記第３層間絶縁膜７１及び前記導電膜７５上に積層されることができる。前記ボンディングパッド７３ｃは前記絶縁膜７５を貫く開口部によって露出される。

前記絶縁膜７５上にパッシベーション膜７７ａ、例えばシリコン窒化膜が形成されている。前記パッシベーション膜７７ａは前記メイン画素アレイ領域Ａ１内には形成されていない。すなわち、前記パッシベーション膜７７ａは前記ダミー画素アレイ領域Ａ２の一部と共に前記光遮断領域Ｂ及び前記パッド領域Ｄを覆うように部分的に形成されている。前記ボンディングパッド７３ｃは前記パッシベーション膜７７ａを貫く開口部によって露出される。

前記パッシベーション膜７７ａを有する基板上に平坦化膜７９が形成されている。前記メイン画素アレイ領域Ａ１、光遮断領域Ｂ及び制御回路領域Ｃ上にカラーフィルタ８１Ｒ、８１Ｇ、８１Ｂ、８１Ｂ′が形成されている。前記カラーフィルタ８１Ｒ、８１Ｇ、８１Ｂ、８１Ｂ′を有する基板は第２平坦化膜８３で覆われている。前記メイン画素アレイ領域Ａ１及び前記光遮断領域Ｂ内の前記平坦化膜８３上にマイクロレンズ８５が配置されている。

本発明によると、前記マイクロレンズ８５及び前記カラーフィルタ８１Ｒ、８１Ｇ、８１Ｂ、８１Ｂ′は前記メイン画素アレイ領域Ａ１を湿気のような外部の環境から保護するものとして用いている。よって、前記パッシベーション膜７７ａは前記メイン画素アレイ領域Ａ１内に用いられていない。すなわち、前記メイン画素アレイ領域Ａ１内で検出される入射光は前記パッシベーション膜７７ａを貫通する必要がない。結果的に、従来のイメージセンサでのパッシベーション膜による高い光吸収率及び高い屈折率による問題点が除去されて高い感度を有するイメージセンサの具現が可能となる。

図４の実施例で、前記パッシベーション膜７７ａは前記メイン画素アレイ領域Ａ１内に形成しない。前記パッシベーション膜７７ａは前記光遮断領域Ｂ内に形成しないこともある。また、前記パッシベーション膜７７ａは前記ダミー画素アレイ領域Ａ２内に形成しないこともある。しかしながら、前記パッシベーション膜７７ａは前記制御回路領域Ｃ内に形成し、前記パッド領域Ｄ内に部分的に形成して前記ボンディングパッド７３ｃを露出させる。

図５は、図３のイメージセンサＩＳの他の実施例として図３のＩ−Ｉ′による断面図である。図５のイメージセンサＩＳは白黒イメージセンサである。すなわち、図５のイメージセンサＩＳは図４の実施例に示されたカラーフィルタを具備していない。この場合、前記カラーフィルタが形成されていないので、前記イメージセンサＩＳは湿気のような外部の環境から保護されない可能性もある。よって、図５のイメージセンサＩＳを外部の湿気などのような環境から保護するために本実施例は図４のパッシベーション膜７７ａに加えて第２パッシベーション膜をさらに形成する。前記第２パッシベーション膜は前記メイン画素アレイ領域Ａ１を外部の湿気から保護するために少なくとも前記メイン画素アレイ領域Ａ１内に形成されている。

図５のイメージセンサは、図４のイメージセンサと類似しているが、カラーフィルタが無いこと及び第２パッシベーション膜が形成されているという側面では異なる。詳しくは、図５のイメージセンサは、図４のイメージセンサの絶縁膜７５までは同じ構造を有する。よって、本実施例で、前記絶縁膜７５及びその下部の構造についての説明は省略する事とする。

図５を参照すると、前記絶縁膜７５を有する基板上にシリコン窒化膜からなっている第１パッシベーション膜７７ａが形成されている。前記第１パッシベーション膜７７ａは図４を参照して説明された前記パッシベーション膜７７ａと同一の形態を有する。前記第１パッシベーション膜７７ａを有する基板上にシリコン窒化膜からなっている第２パッシベーション膜１２９が形成されている。前記第２パッシベーション膜１２９は少なくとも前記メイン画素アレイ領域Ａ１内に形成されている。例えば、前記第２パッシベーション膜１２９は前記メイン画素アレイ領域Ａ１内の前記絶縁膜７５、前記ダミー画素アレイ領域Ａ２内の前記絶縁膜７５、及び前記第１パッシベーション膜７７ａ上に形成されている。本発明の一実施例で、前記第２パッシベーション膜１２９は前記第１パッシベーション膜７７ａの１／５倍の厚さを有することができる。例えば、前記第１パッシベーション膜７７ａが１０００Åの厚さを有する場合、前記第２パッシベーション膜１２９は約２００Åの厚さを有することができる。

前記第２パッシベーション膜１２９上に平坦化膜１３１が形成されている。前記メイン画素アレイ領域Ａ１内の前記平坦化膜１３１及び前記光遮断領域Ｂ内の前記平坦化膜１３１上にマイクロレンズ１３５が選択的に配置されることができる。

上述したような図５のイメージセンサで、前記第２パッシベーション膜１２９は図４の実施例で示すカラーフィルタが形成されていない領域（すなわち、メイン画素アレイ領域）Ａ１内に形成されて、前記メイン画素アレイ領域Ａ１を、湿気のような外部の環境から保護する。また、前記第２パッシベーション膜１２９は相対的に薄いから最小の光吸収率及び最小の屈折率を有する。従って、前記第２パッシベーション膜１２９は本実施例によってイメージセンサの信頼性及び光感度を改善させることができる。

図５の実施例で、前記第１パッシベーション膜７７ａは前記メイン画素アレイ領域Ａ１内に形成されていなく、前記制御回路領域Ｃ内に形成されている。また、前記第１パッシベーション膜７７ａは前記パッド領域Ｄ内に部分的に形成されていて、前記ボンディングパッド７３ｃを露出させる。さらに、前記第１パッシベーション膜７７ａは前記ダミー画素アレイ領域Ａ２及び前記光遮断領域Ｂ内に形成されないこともある。前記第２パッシベーション膜１２９は前記メイン画素アレイ領域Ａ１内に供給されてパッド領域Ｄ内に部分的に形成されている。さらに、前記第２パッシベーション膜１２９は前記制御回路領域Ｃ、前記ダミー画素アレイ領域Ａ２及び前記光遮断領域Ｂ内に選択的に形成できる。前記第２パッシベーション膜１２９が前記制御回路領域Ｃ、前記ダミー画素アレイ領域Ａ２及び前記光遮断領域Ｂ内に形成される場合、前記第２パッシベーション膜１２９をパターニングするための後工程であるフォトリソグラフィー工程が不要になる。よって、前記第２パッシベーション膜１２９が前記メイン画素アレイ領域Ａ１と共に前記制御回路領域Ｃ、前記ダミー画素アレイ領域Ａ２及び前記光遮断領域Ｂを覆うように形成されれば、工程時間及び費用の側面として望ましい。

図６ないし図８は、本発明の一実施例によるイメージセンサの製造方法を説明するためのもので、図３のＩ−Ｉ′による断面図である。

図６を参照すると、半導体基板５１を準備し、前記半導体基板５１の所定領域に素子分離領域５３を形成してメイン画素活性領域５３ａ、基準画素（光遮断）活性領域５３ｂ及びダミー画素活性領域５３ｃを規定する。前記メイン画素活性領域５３ａ、基準画素（光遮断）活性領域５３ｂ及びダミー画素活性領域５３ｃ内にそれぞれの光センシング領域６０ａ、６０ｂ、６０ｃが設けられている。前記光センシング領域６０ａ、６０ｂ、６０ｃが光ダイオードの場合、前記光ダイオードのそれぞれはｎ型の不純物領域５５及びｐ型の不純物領域５９を有するように形成されている。前記光ダイオードは２回のイオン注入工程を用いて形成できる。すなわち、前記光ダイオードは前記ｎ型の不純物領域５５を形成するためのイオン注入工程及び前記ｐ型の不純物領域５９を形成するためのイオン注入工程を用いて形成できる。

前記光センシング領域６０ａ、６０ｂ、６０ｃに隣接するようにゲート構造体を形成して前記ゲート構造体に隣接したｎ型浮遊拡散領域６１を形成することでトランジスタが形成できる。前記トランジスタを有する基板上に第１層間絶縁膜６３を形成し、前記第１層間絶縁膜６３上に第１配線６５ａ、６５ｂを形成する。なお、図中の参照符号５７は、転送ゲート電極である。

図７を参照すると、前記第１配線６５ａ、６５ｂを有する基板上に第２層間絶縁膜６７を形成し、前記第２層間絶縁膜６７上に第２配線を形成する。前記第２配線は前記活性画素アレイ領域Ａ内に形成された第１部分６９ａ及び前記制御回路領域Ｃ内に形成された第２部分６９ｂを含む。前記第２配線６９ａ、６９ｂを有する基板上に第３層間絶縁膜７１を形成する。前記第１ないし第３層間絶縁膜６３、６７、７１は層間絶縁膜７２を構成する。

前記第３層間絶縁膜７１上に導電層（または、導電性ライン）７３を形成する。前記導電層７３はアルミニウム膜のような金属膜で形成することができる。前記導電層７３は前記光遮断領域Ｂ内に形成された光遮断膜７３ａ、前記制御回路領域Ｃ内に形成された電源線７３ｂ及び前記パッド領域Ｄ内に形成されたボンディングパッド７３ｃを備えている。前記導電層７３を有する基板上に絶縁膜７５、例えばシリコン酸化膜を形成し、前記絶縁膜７５上にパッシベーション膜７７、例えばシリコン窒化膜を形成する。前記絶縁膜７５及び前記パッシベーション膜７７は組み合わされたパッシベーション膜（ｃｏｍｂｉｎｅｄ ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）７８を構成する。

図８を参照すると、前記パッシベーション膜７７をパターニングして少なくとも前記メイン画素アレイ領域Ａ１を露出させるパッシベーション膜パターン７７ａを形成する。例えば、前記パッシベーション膜パターン７７ａは、前記メイン画素アレイ領域Ａ１及び前記ダミー画素アレイ領域Ａ２の一部を露出させるように形成できる。続いて、前記パッシベーション膜パターン７７ａ及び前記絶縁膜７５を連続的にパターニングして前記ボンディングパッド７３ｃを露出させる。

前記結果物上に平坦化層７９を形成する。前記平坦化層７９はポリイミド膜のような樹脂膜（ｒｅｓｉｎ ｌａｙｅｒ）で形成することができる。前記平坦化層７９上に複数のカラーフィルタ８１Ｒ、８１Ｇ、８１Ｂ、８１Ｂ′を形成する。前記カラーフィルタは前記メイン画素アレイ領域Ａ１、光遮断領域Ｂ及び制御回路領域Ｃ内に形成することができる。前記カラーフィルタ８１Ｒ、８１Ｇ、８１Ｂ、８１Ｂ′を有する基板上に第２平坦化層８３を形成する。前記第２平坦化層８３もポリイミド膜のような樹脂膜で形成することができる。前記第２平坦化層８３及び前記平坦化層７９をパターニングして前記ボンディングパッド７３ｃを露出させる。前記第２平坦化層８３上に複数のマイクロレンズ８５、すなわち集光レンズを形成する。前記マイクロレンズ８５は、少なくとも前記メイン画素アレイ領域Ａ１内に形成することができる。例えば、前記マイクロレンズ８５は前記メイン画素アレイ領域Ａ１及び光遮断領域Ｂ内に形成できる。

図９は、図５のイメージセンサを製造する方法を説明するためのもので、図３のＩ−Ｉ′による断面図である。

図９を参照すると、図６ないし図８を参照しながら説明された実施例と同一の方法を用いて半導体基板５１上に画素、層間絶縁膜７２、絶縁膜７５及びパッシベーション膜パターン７７ａを形成する。前記パッシベーション膜パターン７７ａを有する基板の表面上に第２パッシベーション膜１２９を形成する。前記第２パッシベーション膜１２９は、前記パッシベーション膜パターン７７ａと同一の物質膜で形成することができる。すなわち、前記第２パッシベーション膜１２９はシリコン窒化膜で形成することができる。この場合、前記第２パッシベーション膜１２９は前記パッシベーション膜パターン７７ａよりも薄く形成することが好ましい。

前記第２パッシベーション膜１２９の厚さが増加すると、前記メインフォトダイオード６０ａの光感度（ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）が低下する。一方、前記第２パッシベーション膜１２９の厚さが減少すると、前記メイン画素アレイ領域Ａ１内に外部の湿気（ｅｘｔｅｒｎａｌ ｍｏｉｓｔｕｒｅ）が浸透してイメージセンサの信頼性を低下させることがある。よって、前記第２パッシベーション膜１２９は、適度な光透過率を有する厚さで形成することが好ましい。例えば、前記第２パッシベーション膜１２９を５０Åないし４００Åの薄い厚さを有するシリコン窒化膜で形成した場合、前記第２パッシベーション膜１２９は、前記メインフォトダイオード６０ａが少なくとも白黒イメージを生成させるに十分な光透過率を示す。また、前記パッシベーション膜パターン７７ａは前記第２パッシベーション膜１２９の５倍にあたる厚さを有するように形成することができる。例えば、前記パッシベーション膜パターン７７ａが１０００Åの厚さで形成された場合、前記第２パッシベーション膜はおよそ２００Åの厚さで形成されることができる。結果的に、本実施例は白黒イメージセンサの製造に好適な方法を供給することができる。前記第２パッシベーション膜１２９、前記パッシベーション膜パターン７７ａ及び前記絶縁膜７５をパターニングして前記ボンディングパッド７３ｃを露出させる。

前記結果物上に平坦化層１３１を形成し、前記平坦化層１３１をパターニングして前記ボンディングパッド７３ｃを露出させる。前記平坦化層１３１はポリイミド膜のような樹脂膜で形成することができる。前記平坦化層１３１上に複数のマイクロレンズ１３５、すなわち集光レンズをさらに形成することができる。前記マイクロレンズ１３５も図８に示すマイクロレンズ８５のように少なくとも前記メインフォトダイオード６０ａの上部に形成されることができる。他の実施例で、前記ボンディングパッド７３ｃは前記平坦化層１３１、前記第２パッシベーション膜１２９及び前記パッシベーション膜パターン７７ａを連続的にエッチングして露出させることもできる。

従来のイメージセンサの概略的な部分断面図である。 本発明による活性画素の概略的なダイヤグラムである。 本発明によるＣＭＯＳイメージセンサの概略的な平面図である。 図３のイメージセンサの一実施例を示すための図３の切断線Ｉ−Ｉ′による断面図である。 図３のイメージセンサの他の実施例を示すための図３の切断線Ｉ−Ｉ′による断面図である。 本発明の一実施例によるイメージセンサの製造方法の工程段階を説明するための図３の切断線Ｉ−Ｉ′による断面図である。 本発明の一実施例によるイメージセンサの製造方法の追加工程段階を説明するための図３の切断線Ｉ−Ｉ′による断面図である。 本発明の一実施例によるイメージセンサの製造方法の追加工程段階を説明するための図３の切断線Ｉ−Ｉ′による断面図である。 本発明の他の実施例によるイメージセンサの製造方法の工程段階を説明するための図３の切断線Ｉ−Ｉ′による断面図である。

符号の説明

１、５１ 半導体基板
３、５３ 素子分離領域
３ａ 画素活性領域
５、５５ ｎ型不純物領域
７、５９ ｐ型不純物領域
８ 光センシング素子
９、６３ 第１層間絶縁膜
１１、６５ａ、６５ｂ 第１配線
１３、６７ 第２層間絶縁膜
１５、６９ａ、６９ｂ 第２配線
１９、７７、７８ パッシベーション膜
２３、８１Ｒ、８１Ｇ、８１Ｂ、８１Ｂ′ カラーフィルタ
２５、７９、１３１ 平坦化膜
２７、８５、１３５ マイクロレンズ
２９ 入射光
５３ａ メイン画素活性領域
５３ｂ 基準画素活性領域
５３ｃ ダミー画素活性領域
６０ａ、６０ｂ、６０ｃ 光センシング領域
６１ ｎ型浮遊拡散領域
７２ 層間絶縁膜
７１ 第３層間絶縁膜
７３ 導電膜
７３ａ 光遮断膜
７３ｂ 電源線
７３ｃ ボンディングパッド
７５ 絶縁膜
７７ａ パッシベーション膜パターン
７９、１３１ 平坦化層
８２ 第２平坦化層
８３ 第２平坦化膜
１２９ 第２パッシベーション膜

Claims (40)

1. メイン画素アレイ領域が形成された活性画素アレイ領域、パッド領域、及び制御回路領域を有する半導体基板を備えたイメージセンサであり、
   前記メイン画素アレイ領域を有する基板上に形成されたパッシベーション膜は、前記制御回路領域を覆うとともに、前記メイン画素領域及び前記パット領域内のボンディングパッドを露出させるように設けられていることを特徴とするイメージセンサ。
2. 前記活性画素アレイ領域は、ダミー画素アレイ領域を含むことを特徴とする請求項１に記載のイメージセンサ。
3. 前記活性画素アレイ領域は、光遮断領域を含むことを特徴とする請求項１に記載のイメージセンサ。
4. 前記イメージセンサは、ＣＭＯＳイメージセンサであることを特徴とする請求項１に記載のイメージセンサ。
5. 前記パッシベーション膜は、シリコン窒化膜であることを特徴とする請求項１に記載のイメージセンサ。
6. 前記活性画素アレイ領域内に形成されたカラーフィルタをさらに含むことを特徴とする請求項１に記載のイメージセンサ。
7. 前記活性画素アレイ領域内に形成されたマイクロレンズをさらに含むことを特徴とする請求項１に記載のイメージセンサ。
8. 前記活性画素アレイ領域内に形成された平坦化層をさらに含むことを特徴とする請求項１に記載のイメージセンサ。
9. メイン画素アレイ領域が形成された活性画素アレイ領域、パッド領域、及び制御回路領域を有する半導体基板を備えたイメージセンサであり、
   前記メイン画素アレイ領域を有する基板上に形成された第１パッシベーション膜は、前記制御回路領域を覆うとともに、前記メイン画素領域及び前記パット領域内のボンディングパッドを露出させるように形成されており、
   前記第１パッシベーション膜上部に形成された第２パッシベーション膜は、前記メイン画素アレイ領域を覆うように形成されていることを特徴とするイメージセンサ。
10. 前記活性画素アレイ領域は、ダミー画素アレイ領域を含むことを特徴とする請求項９に記載のイメージセンサ。
11. 前記活性画素アレイ領域は、光遮断領域を含むことを特徴とする請求項９に記載のイメージセンサ。
12. 前記イメージセンサは、ＣＭＯＳイメージセンサであることを特徴とする請求項９に記載のイメージセンサ。
13. 前記第１パッシベーション膜は、シリコン窒化膜であることを特徴とする請求項９に記載のイメージセンサ。
14. 前記第２パッシベーション膜は、シリコン窒化膜であることを特徴とする請求項９に記載のイメージセンサ。
15. 前記活性画素アレイ領域内に形成されたマイクロレンズをさらに含むことを特徴とする請求項９に記載のイメージセンサ。
16. 前記活性画素アレイ領域内に形成された平坦化層をさらに含むことを特徴とする請求項９に記載のイメージセンサ。
17. 前記第２パッシベーション膜は、前記パッド領域内のボンディングパッド上に設けられていないことを特徴とする請求項９に記載のイメージセンサ。
18. 前記第２パッシベーション膜は、前記制御回路領域を覆うように設けられていることを特徴とする請求項９に記載のイメージセンサ。
19. 半導体基板上に活性画素アレイ領域、パッド領域及び制御回路領域を形成する段階と、
    前記活性画素アレイ領域内にメイン画素アレイ領域を形成する段階と、
    前記メイン画素アレイ領域を有する基板上に、前記制御回路領域を覆うとともに前記メイン画素アレイ領域を露出させるパッシベーション膜を形成する段階と、を含み、
    前記パッシベーション膜を形成する段階は前記パッド領域内のボンディング領域を露出させるように形成する段階、を有することを特徴とするイメージセンサの製造方法。
20. 前記活性画素アレイ領域内にダミー画素アレイ領域を形成する段階をさらに含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
21. 前記活性画素アレイ領域内に光遮断領域を形成する段階をさらに含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
22. 前記イメージセンサは、ＣＭＯＳイメージセンサであることを特徴とする請求項１９に記載のイメージセンサの製造方法。
23. 前記パッシベーション膜は、シリコン窒化膜を含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
24. 前記活性画素アレイ領域内にカラーフィルタを形成する段階をさらに含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
25. 前記活性画素アレイ領域内にマイクロレンズを形成する段階をさらに含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
26. 前記活性画素アレイ領域内に平坦化層を形成する段階をさらに含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
27. 前記メイン画素アレイ領域は、ｎ型不純物イオン注入工程及びｐ型不純物イオン注入工程を含む２回のイオン注入工程を用いて形成されることを特徴とする請求項１９に記載のイメージセンサの製造方法。
28. 前記メイン画素アレイ領域内にトランジスタを形成する段階をさらに含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
29. 前記パッシベーション膜を形成する前に前記基板上に層間絶縁膜を形成する段階と、
    前記制御回路領域内の一部を覆う電源線、前記パッド領域内の一部を覆うボンディングパッド、及び前記活性画素アレイ領域内の光遮断領域を覆う光遮断膜を具備するとともに、前記メイン画素アレイ領域内の前記層間絶縁膜を露出させる導電膜を前記層間絶縁膜上に形成する段階と、
    前記パッシベーション膜を形成した後に前記メイン画素アレイ領域内の前記層間絶縁膜の上部にカラーフィルタを形成する段階と、
    前記カラーフィルタ上部にマイクロレンズを形成する段階と、をさらに含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
30. 前記層間絶縁膜を形成する前に前記基板内に光センシング領域を形成する段階と、
    前記層間絶縁膜及び前記パッシベーション膜を覆う絶縁膜を形成する段階と、
    前記カラーフィルタを形成する前に前記パッシベーション膜及び前記絶縁膜を覆う第１平坦化膜を形成する段階と、
    前記カラーフィルタを形成した後に前記カラーフィルタ及び前記第１平坦化膜を覆う第２平坦化膜を形成する段階と、
    前記第１及び第２平坦化膜をエッチングして前記ボンディングパッドを露出させる段階と、をさらに含むことを特徴とする請求項２９に記載のイメージセンサの製造方法。
31. 基板上に活性画素アレイ領域、パッド領域及び制御回路領域を形成する段階と、
    前記活性画素アレイ領域内にメイン画素アレイ領域を形成する段階と、
    前記制御回路領域を覆うとともに前記メイン画素アレイ領域の全体領域及び前記パッド領域内のボンディング領域を露出させるように形成された第１パッシベーション膜を前記メイン画素アレイ領域を有する基板上に形成する段階と、
    前記第１パッシベーション膜及び前記メイン画素アレイ領域を覆う第２パッシベーション膜を形成する段階と、を含むことを特徴とするイメージセンサの製造方法。
32. 前記活性画素アレイ領域内にダミー画素アレイ領域を形成する段階をさらに含むことを特徴とする請求項３１に記載のイメージセンサの製造方法。
33. 前記活性画素アレイ領域内に光遮断領域を形成する段階をさらに含むことを特徴とする請求項３１に記載のイメージセンサの製造方法。
34. 前記イメージセンサは、ＣＭＯＳイメージセンサであることを特徴とする請求項３１に記載のイメージセンサの製造方法。
35. 前記第１パッシベーション膜は、シリコン窒化膜を含むことを特徴とする請求項３１に記載のイメージセンサの製造方法。
36. 前記第２パッシベーション膜は、シリコン窒化膜を含むことを特徴とする請求項３１に記載のイメージセンサの製造方法。
37. 前記活性画素アレイ領域内の前記第２パッシベーション膜の上部にマイクロレンズを形成する段階をさらに含むことを特徴とする請求項３１に記載のイメージセンサの製造方法。
38. 前記マイクロレンズを形成する前に前記第２パッシベーション膜上に平坦化層を形成する段階をさらに含むことを特徴とする請求項３７に記載のイメージセンサの製造方法。
39. 前記第２パッシベーション膜は、前記パッド領域の前記ボンディング領域を露出させるように形成されることを特徴とする請求項３１に記載のイメージセンサの製造方法。
40. 前記第２パッシベーション膜は、前記制御回路領域を覆うように形成されることを特徴とする請求項３１に記載のイメージセンサの製造方法。
    

Images