JP4603851B2 - Cmosイメージセンサの製造方法 - Google Patents

Cmosイメージセンサの製造方法 Download PDF

Info

Publication number
JP4603851B2
JP4603851B2 JP2004307638A JP2004307638A JP4603851B2 JP 4603851 B2 JP4603851 B2 JP 4603851B2 JP 2004307638 A JP2004307638 A JP 2004307638A JP 2004307638 A JP2004307638 A JP 2004307638A JP 4603851 B2 JP4603851 B2 JP 4603851B2
Authority
JP
Japan
Prior art keywords
pad
film
passivation film
image sensor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004307638A
Other languages
English (en)
Other versions
JP2005129952A (ja
Inventor
恩 志 金
Original Assignee
クロステック・キャピタル,リミテッド・ライアビリティ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロステック・キャピタル,リミテッド・ライアビリティ・カンパニー filed Critical クロステック・キャピタル,リミテッド・ライアビリティ・カンパニー
Publication of JP2005129952A publication Critical patent/JP2005129952A/ja
Application granted granted Critical
Publication of JP4603851B2 publication Critical patent/JP4603851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明はCMOSイメージセンサの製造方法に関し、特に、パッドエッチング工程を2回行い、パッドレイアウトを変更することによってパッド周辺部で低温酸化膜が剥離(delamination)する現象を抑制したCMOSイメージセンサの製造方法に関する。
一般に、イメージセンサとは、光学映像を電気信号に変換する半導体素子であり、イメージセンサには、電荷結合素子(CCD)及びCMOSイメージセンサがある。これらのうち、CCDは、個々のMOSキャパシタが相互に非常に近接して配置され、電荷キャリアがキャパシタに格納されて伝送される素子である。また、CMOSイメージセンサは、制御回路及び信号処理回路を周辺回路として利用するCMOS技術を利用して、画素数と同じ数だけのMOSトランジスタが配列され、これらのMOSトランジスタを使用して、順に出力を検出するスイッチング方式が採用された素子である。
周知の如く、カラーイメージをセンシングするためのイメージセンサは、外部からの光が入射され、光電荷を生成及び蓄積する光感知部の上にカラーフィルタがアレイ状に配置されている。カラーフィルタアレイ(CFA:Color Filter Array)は、レッド、グリーン及びブルーの3色から、若しくはイエロー、マゼンタ及びシアンの3色から構成されている。
また、イメージセンサは、光を感知する光感知部と、感知した光を電気的信号に変換してディジタルデータにするロジック回路部とから構成されており、光感度を上げるために、イメージセンサ素子全体における光感知部の面積が占める割合を大きくする試みがなされている。しかしながら、根本的にロジック回路部を除去することができないため、制限された面積下におけるこのような試みには限界がある。したがって、光感度を上げるために、光感知部以外の領域に入射する光の経路を変えて光感知部に集める集光技術が開発された。この集光のために、イメージセンサでは、カラーフィルタ上にマイクロレンズを設けている。
図1Aは、通常のCMOSイメージセンサにおける、1つのフォトダイオード及び4つのMOSトランジスタから構成された単位画素を示す回路図であり、受光して光電荷を生成するフォトダイオード100と、フォトダイオード100で集められた光電荷をフローティング拡散領域102に伝送するためのトランスファートランジスタ101と、所望の値にフローティング拡散領域102の電位をセットし、電荷を排出してフローティング拡散領域102をリセットするためのリセットトランジスタ103と、ソースフォロアバッファ増幅器の役割をするドライブトランジスタ104、及びスイッチの役割を担いアドレッシング可能にするセレクトトランジスタ105とから構成されている。単位画素の外には出力信号を読み取ることができるように、ロードトランジスタ106が設けられている。
図1Bは、このような単位画素とカラーフィルタ及びマイクロレンズを備えて構成されたCMOSイメージセンサの断面構造を示す断面図である。
図1Bに示されているように、従来の通常のCMOSイメージセンサは、基板10上に形成された素子分離膜11と、基板10内の所定領域に形成されたP型ウェル及びN型ウェルと、基板10上に形成されスペーサ13を備えたゲート電極12と、フォトダイオードを含む単位画素14と、N型イオン注入領域15と、P型イオン注入領域16と、ゲート電極12を含む基板上に形成された層間絶縁膜17と、層間絶縁膜17上に形成された第1金属配線18と、第1金属配線18を覆う第1金属層間絶縁膜19と、第1金属層間絶縁膜19上に形成された第2金属配線20と、第2金属配線20を覆う第2金属層間絶縁膜21と、第2金属層間絶縁膜21上に形成された第3金属配線22と、第3金属配線22を覆い素子保護のためのパッシべーション膜23と、パッシべーション膜23上の単位画素14領域に形成されたカラーフィルタ24と、カラーフィルタ24による段差を補償するオーバーコーティング層25と、オーバーコーティング層25上に形成されたマイクロレンズ26と、マイクロレンズ26を保護するための低温酸化(Low Temperature Oxide:LTO)膜27とを備えて構成されている。
ここで、低温酸化膜27は、単位画素14が形成された受光領域では主にマイクロレンズ26とオーバーコーティング層25上に形成されているが、パッドオープン部の周辺領域(第3金属配線22が露出している部分の周辺領域)ではパッシべーション膜23上に直接形成されている。
図1Cは、図1Bに示す構造の中でパッド周辺部を拡大して示す断面図である。図1Cに示したように、第3金属配線22付近のパッド周辺部ではパッシべーション膜23、オーバーコーティング層25、低温酸化膜27が不安定な接着状態であるため、後続の工程を実行する過程で低温酸化膜27が剥離する現象が頻繁に発生した。
図1Cに示されているように、パッドオープン領域ではパッシべーション膜23と低温酸化膜27とが厚さ方向に略一直線にエッチングされているため、不純物が浸透しやすい構造を有することが分かる。
すなわち、従来では、パッドをオープンするために用いられるパッドフォトレジスト(図1Cには図示せず)を除去するフォトレジスト除去工程(PR Strip)中に、パッシべーション膜23とLTO膜27との間に不純物が浸透し、パッド周辺部が少し浮いたようになる。この状態でウェーハの裏面の研磨や切断工程を行えば、この時加えられる物理的な力によってLTO膜27が剥がれ落ちる現象(LTOクラック)が発生していた。
このようなLTOクラックが画素領域まで広がると、画質に深刻な不良を引き起こし、プローブの収率が顕著に低下する。
本発明は上述した従来技術の問題を解決するためになされたものであって、その目的は、パッドエッチング工程を2回に分けて行い、且つ、パッドレイアウトを変更してLTO膜の剥離を防止することができるCMOSイメージセンサの製造方法を提供することにある。
上記目的を達成するため、本発明の第1のCMOSイメージセンサの製造方法は、パッドオープン部を備えるCMOSイメージセンサの製造方法であって、パッドメタル上にパッシべーション膜を形成するステップと、第1パッドマスクを用いて前記パッシべーション膜をパターニングし、前記パッドメタルの所定部分を露出させるステップと、前記パッドメタルの露出された前記所定部分及び前記パッシべーション膜の上に酸化膜を蒸着するステップと、カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、前記第1パッドマスクよりも面積が小さい第2パッドマスクを用いて、前記低温酸化膜及び前記酸化膜を選択的にエッチングすることにより、前記パッドメタルの一部をオープンさせて前記パッドオープン部を形成するステップとを含むことを特徴としている。
また、本発明の第2のイメージセンサの製造方法は、パッドオープン部を備えるCMOSイメージセンサの製造方法であって、パッドメタル上にパッシべーション膜を形成するステップと、前記パッシべーション膜上に酸化膜を蒸着するステップと、第1パッドマスクを用いて前記パッシべーション膜及び前記酸化膜をエッチングすることによりパターニングし、前記パッドメタルの所定部分を露出させるステップと、カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、前記第1パッドマスクよりも面積が小さい第2パッドマスクを用いて、前記低温酸化膜及び前記酸化膜を選択的にエッチングすることにより、前記パッドメタルの一部をオープンさせて前記パッドオープン部を形成するステップとを含むことを特徴としている。
従来技術ではパッドをオープンさせるパッドエッチング工程を1回だけ行うことによってパッシべーション膜とLTO膜とが一直線にエッチングされているため、不純物が容易に侵入し得た。しかし、本発明ではパッドエッチング工程を2回に分けて行い、また、パッドレイアウトを変更することによってLTO膜が剥離することを防止する。
本発明によれば、2回のパッドエッチング工程、パッシべーション膜とLTO膜との間の接着力を向上させるための酸化膜の導入、及びパッドメタルを取り囲んでホールまたはストリング形状を有するようにパッシべーション膜をパターニングする工程を、CMOSイメージセンサの製造工程に適用することができ、LTO膜の剥離を防止することができ、LTO膜の剥離が全く発生しないようにできる。従って、製品の生産収率を大きく向上させることができる効果を奏する。
以下、本発明の最も好ましい実施の形態を添付する図面を参照して説明する。
図2A〜図2Eは、本発明の実施の形態に係るCMOSイメージセンサの製造方法を説明する各工程における断面図でる。パッシべーション膜32を形成するまでの工程は従来技術と同じであるため、これに関する説明は省略する。
図2Aには、金属層間絶縁膜30上にパッドメタル31が形成され、パッドメタル31を覆うパッシべーション膜32が示されている。ここで、金属層間絶縁膜30は、図1Bに示した第2金属層間絶縁膜21に相当している。また、図2A〜2Fにおいて、金属層間絶縁膜30の下側に存在する、第2金属層間絶縁膜21より下側の構造は省略している。
図2Aに示されているようにパッシべーション膜32まで形成した後に、図2Bに示したように、第1パッドマスク(図示せず)を用いて最初のパッドエッチングを行う(第1パッドエッチング工程)。
従来技術では、パッドエッチング工程を1回だけ行うが、本発明ではパッドエッチング工程を2回行う点が従来の技術と異なる。本発明において、最初の第1パッドエッチング工程で用いられるマスクを第1パッドマスクと言い、2回目の第2パッドエッチング工程で用いられるマスクを第2パッドマスクと言う。
後述するように、第1パッドマスクは、第2パッドマスクに比べてパッドメタル31をより広く露出させる。そして、本発明の実施の形態に係るCMOSイメージセンサの製造方法では、第1パッドマスクとして2種類のマスクが用いられるが、パッドメタルの周辺部に位置するエッチングされる領域の平面形状の違いに応じて、即ち、ホール形状またはストリング形状(幅を持った線状)に応じて各々第1マスク、第2マスクと言う。
図2Bは、第1パッドマスクによりパッシべーション膜32が選択的にエッチングされ、パッドメタル31が露出された状態を示す断面図である。これに対応する平面図は、図3Aまたは図3Bに示す平面図である。
このように第1パッドエッチング工程の後、図2Cに示したように、パッドオープン部及びその周辺領域の上に酸化膜33を蒸着する。ここで、酸化膜33は、後続して蒸着されるLTO膜35とパッシべーション膜32との間の接着力を増大させる役割をする。酸化膜33は、パッドオープン部の周辺領域の上にだけ、即ち、パッドオープン部の周辺に形成され、露出されたパッドメタル及びパッシべーション膜の上に選択的に形成され、カラーフィルタやマイクロレンズが形成される領域の上には形成されないことが好ましい。
本発明の実施の形態では第1パッドエッチング工程の後に酸化膜33を蒸着したが、その順序を変えてもよい。すなわち、先ずパッシべーション膜32上に酸化膜33を蒸着し、その後に第1パッドエッチング処理を行ってもよい。
このように酸化膜33を蒸着した後、カラーフィルタ(図示せず)形成工程を実行する。その後、カラーフィルタ上に、平坦化のためにオーバーコーティング層34を蒸着し、続いてオーバーコーティング層34上にマイクロレンズ(図示せず)を形成する。その後に続く工程で低温酸化膜35を、以上の工程で形成された構造全体の上に蒸着する。
上述の工程により形成されたCMOSイメージセンサの断面が図2Dに示されている。図2Dに示されているように、パッドメタル31の上には、LTO膜35が蒸着されており、パッドメタル31はオープンされていない状態になっている。
したがって、パッドメタル31を実質的にオープンさせるために、第2パッドエッチング工程が続いて実行される。これを図2Eを参照して説明する。
第2パッドエッチング工程に用いられるマスクは、上述したように第2パッドマスクと言い、図2Eに示されているように、第2パッドマスク(図示せず)は、第1パッドマスクに比べてパッドメタル31を露出させる面積が小さい。
図2Eに示されているように、第2パッドエッチングにより、その断面が露出される層は、LTO膜35及び酸化膜33のみであり、パッシべーション膜32が露出されないために、不純物が侵入することを防止でき、従来技術において発生していた剥離現象を防止することができる。
また、図2Eに示されているように、パッシべーション膜32とLTO膜35とは凹凸を有して相互に接触しており、その接触面積が従来に比べて広いため、本発明によってLTO膜の剥離を防止することができる。
また、本発明ではLTO膜35とパッシべーション膜32との間の接着力を増大させる酸化膜33を有し、パッシべーション膜32自体もパッドメタル31の周辺を覆ってホール形状またはストリング形状を有するようにパターニングされている。このため、パッシべーション膜32とLTO膜35との間の接着面積がより一層広くなるだけではなく、パッシべーション膜32に開けられたホールまたはストリングが、LTO膜の剥離をそれ以上進まないようにする剥離止めの役割をすることができる。
図3Aには、パッドメタルの周辺部に位置するエッチング領域の平面形状がホール形状になる第1マスクを用いてパターニングされたパッシべーション膜32が示されている。第1マスクは、上述したように本発明で用いられる第1パッドマスクの1種類であり、これを利用すると、パッドメタルの周辺部においてホール状にパッシべーション膜を選択的にエッチングし、パッドメタルを露出させることができる。
図3Bには、パッドメタルの周辺部に位置するエッチング領域の平面形状がストリング形状になる第2マスクを用いてパターニングされたパッシべーション膜32が示されている。第2マスクは、上述したように本発明で用いられる第1パッドマスクの1種類であり、これを利用すればパッドメタルの周辺部においてストリング状にパッシべーション膜を選択的にエッチングし、パッドメタルを露出させることができる。
次に、図4A〜図4Bを用いて説明する。図4A〜図4Bは、図2Eに示された第2パッドエッチング工程が完了した状態を示す平面図である。これらは、図2Eに示された状態を正確に示しているわけでは無く、説明の便宜上、LTO膜35の下側のパッシべーション膜32も見えているように示した平面図である。
すなわち、図2Eに示した状態を平面図で正確に表現するには、最上部のLTO膜35及び露出されたパッドメタル31のみを示さなければならないが、説明の便宜上、LTO膜35の下側のパッシべーション膜32も実線で示している。
従って、図4Aには、第2パッドエッチング工程により露出されたパッドメタル(パッドオープン部)が示されており、パッドオープン部を取り囲んで、ホールを有するようにパターニングされたパッシべーション膜が示されている。そして、パッドオープン部とパッシべーション膜との間にはLTO膜が示されている。
同様に、図4Bには、パッドメタル31のパッドオープン部の周辺を取り囲んでストリング形状にパターニングされたパッシべーション膜32が示されており、残りの構成要素は図4Aに関する説明と同様である。
上記のように本発明に係る実施の形態を説明したが、本発明は、上記の実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で種々の変更が可能であり、それらも本発明の技術的範囲に属する。
通常のCMOSイメージセンサの単位画素構造を示す回路図である。 従来技術に係るCMOSイメージセンサの断面構造を示した断面図である。 図1Bに示したパッドオープン部の周辺領域で低温酸化膜が剥離される原因を示す断面図である。 本発明の一実施の形態に係るCMOSイメージセンサの製造工程を説明するための断面図である。 本発明の一実施の形態に係るCMOSイメージセンサの製造工程を説明するための断面図である。 本発明の一実施の形態に係るCMOSイメージセンサの製造工程を説明するための断面図である。 本発明の一実施の形態に係るCMOSイメージセンサの製造工程を説明するための断面図である。 本発明の一実施の形態に係るCMOSイメージセンサの製造工程を説明するための断面図である。 第1パッドマスクを用いた第1パッドエッチング工程によってパターニングされたパッシべーション膜とパッドメタルとを示す平面図である。 第2パッドマスクを用いた第1パッドエッチング工程によってパターニングされたパッシべーション膜とパッドメタルとを示す平面図である。 本発明の一実施の形態によって最終的にパッドメタルがオープンされた状態を示す平面図である。 本発明の一実施の形態によって最終的にパッドメタルがオープンされた状態を示す平面図である。
符号の説明
10 基板
11 素子分離膜
12 ゲート電極
13 スペーサ
14 単位画素
15 N型イオン注入領域
16 P型イオン注入領域
17 層間絶縁膜
18 第1金属配線
19 第1金属層間絶縁膜
20 第2金属配線
21 第2金属層間絶縁膜
22 第3金属配線
23、32 パッシべーション膜
24 カラーフィルタ
25、34 オーバーコーティング層
26 マイクロレンズ
27、35 低温酸化膜(LTO)
30 金属層間絶縁膜
31 パッドメタル
33 酸化膜

Claims (8)

  1. パッドオープン部を備えるCMOSイメージセンサの製造方法であって、
    パッドメタル上にパッシべーション膜を形成するステップと、
    第1パッドマスクを用いて前記パッシべーション膜をエッチングすることによりパターニングし、前記パッドメタルの所定部分を露出させるステップと、
    前記パッドメタルの露出された前記所定部分及び前記パッシべーション膜の上に酸化膜を蒸着するステップと、
    カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、
    前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、
    前記パターニングされたパッシベーション膜を露出させずに前記パッドメタルの一部をオープンさせるように、前記低温酸化膜及び前記酸化膜を選択的にエッチングするステップと
    を含むことを特徴とするCMOSイメージセンサの製造方法。
  2. 前記第1パッドマスクを用いて前記パッシべーション膜をパターニングする前記ステップが、
    露出した前記パッドメタルの周囲を取り囲む複数のホールを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項1に記載のCMOSイメージセンサの製造方法。
  3. 前記第1パッドマスクを用いて前記パッシべーション膜をパターニングする前記ステップが、
    露出した前記パッドメタルの周囲を取り囲むストリングを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項1に記載のCMOSイメージセンサの製造方法。
  4. 前記低温酸化膜及び前記酸化膜を選択的にエッチングするステップが、前記第1パッドマスクよりも面積が小さい第2パッドマスクを用いてエッチングすることを特徴とする請求項1に記載のCMOSイメージセンサの製造方法。
  5. パッドオープン部を備えるCMOSイメージセンサの製造方法であって、
    パッドメタル上にパッシべーション膜を形成するステップと、
    前記パッシべーション膜上に酸化膜を蒸着するステップと、
    第1パッドマスクを用いて前記パッシべーション膜及び前記酸化膜をエッチングすることによりパターニングし、前記パッドメタルの所定部分を露出させるステップと、
    カラーフィルタ、平坦化膜及びマイクロレンズを順に形成するステップと、
    前記マイクロレンズを保護する低温酸化膜を、以上のステップによって形成された構造全体の上に塗布するステップと、
    前記パターニングされたパッシベーション膜を露出させずに前記パッドメタルの一部をオープンさせるように、前記低温酸化膜を選択的にエッチングするステップと
    を含むことを特徴とするCMOSイメージセンサの製造方法。
  6. 前記第1パッドマスクを用いて前記パッシべーション膜をパターニングするステップが、
    露出した前記パッドメタルの周囲を取り囲む複数のホールを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項に記載のCMOSイメージセンサの製造方法。
  7. 前記第1パッドマスクを用いて前記パッシべーション膜をパターニングするステップが、
    露出した前記パッドメタルの周囲を取り囲むストリングを形成するように、前記パッシべーション膜をパターニングするステップを含むことを特徴とする請求項に記載のCMOSイメージセンサの製造方法。
  8. 前記低温酸化膜を選択的にエッチングするステップが、
    前記第1パッドマスクによって露出される前記パッドメタルの面積よりも、第2パッドマスクによって露出される前記パッドメタルの面積の方が小さく、
    前記第2パッドマスクを用いてエッチングすることを特徴とする請求項5に記載のCMOSイメージセンサの製造方法。
JP2004307638A 2003-10-24 2004-10-22 Cmosイメージセンサの製造方法 Active JP4603851B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0074572A KR100505894B1 (ko) 2003-10-24 2003-10-24 저온산화막의 박리현상을 개선한 시모스 이미지센서의제조방법

Publications (2)

Publication Number Publication Date
JP2005129952A JP2005129952A (ja) 2005-05-19
JP4603851B2 true JP4603851B2 (ja) 2010-12-22

Family

ID=34511060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004307638A Active JP4603851B2 (ja) 2003-10-24 2004-10-22 Cmosイメージセンサの製造方法

Country Status (5)

Country Link
US (1) US7232698B2 (ja)
JP (1) JP4603851B2 (ja)
KR (1) KR100505894B1 (ja)
CN (1) CN1311544C (ja)
TW (1) TWI351111B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8844160B2 (en) 1997-04-29 2014-09-30 Whirlpool Corporation Modular fabric revitalizing system
US20070151312A1 (en) * 2005-12-30 2007-07-05 Bruce Beihoff C Modular fabric revitalizing system
KR100640531B1 (ko) * 2004-08-20 2006-10-30 동부일렉트로닉스 주식회사 자기 정렬 이미지 센서 제조방법
KR100649022B1 (ko) * 2004-11-09 2006-11-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100595601B1 (ko) * 2004-12-14 2006-07-05 동부일렉트로닉스 주식회사 씨모스 이미지 센서 제조방법
KR100672698B1 (ko) * 2004-12-24 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
KR100672995B1 (ko) * 2005-02-02 2007-01-24 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서
US20070001100A1 (en) * 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Light reflection for backside illuminated sensor
KR100720509B1 (ko) * 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
KR100790225B1 (ko) * 2005-12-26 2008-01-02 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR100741273B1 (ko) * 2005-12-27 2007-07-19 동부일렉트로닉스 주식회사 이미지 센서의 정렬 키 형성 방법
US20070163097A1 (en) * 2005-12-30 2007-07-19 Metcalfe Ld Low absorbency pad system for a fabric treatment appliance
US20070151041A1 (en) * 2005-12-30 2007-07-05 Mcallister Karl D Control process for a revitalizing appliance
US7735345B2 (en) * 2005-12-30 2010-06-15 Whirlpool Corporation Automatic fabric treatment appliance with a manual fabric treatment station
US7665227B2 (en) * 2005-12-30 2010-02-23 Whirlpool Corporation Fabric revitalizing method using low absorbency pads
US20070163096A1 (en) * 2005-12-30 2007-07-19 Mcallister Karl D Fluid delivery system for a fabric treatment appliance
US20070163094A1 (en) * 2005-12-30 2007-07-19 Tremitchell Wright Fabric revitalizing method using mist
US7921578B2 (en) 2005-12-30 2011-04-12 Whirlpool Corporation Nebulizer system for a fabric treatment appliance
US20070163095A1 (en) * 2005-12-30 2007-07-19 Mcallister Karl D Fabric revitalizing system and treatment appliance
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
TWI301315B (en) * 2006-04-13 2008-09-21 Advanced Semiconductor Eng Substrate structure having solder mask layer and process for making the same
US8704277B2 (en) * 2006-05-09 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spectrally efficient photodiode for backside illuminated sensor
US7638852B2 (en) * 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
US7791170B2 (en) * 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
KR100780246B1 (ko) * 2006-09-26 2007-11-27 동부일렉트로닉스 주식회사 이미지 센서 제조방법
KR100812078B1 (ko) * 2006-09-26 2008-03-07 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
US8436443B2 (en) * 2006-09-29 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside depletion for backside illuminated image sensors
US7485940B2 (en) * 2007-01-24 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure for improving crosstalk of backside illuminated image sensor
KR100881458B1 (ko) * 2007-02-23 2009-02-06 삼성전자주식회사 마이크로렌즈 보호패턴을 갖는 촬상소자, 카메라모듈, 및그 제조방법
US20080237761A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for enhancing light sensitivity for backside illumination image sensor
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
US7656000B2 (en) * 2007-05-24 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Photodetector for backside-illuminated sensor
US7999342B2 (en) 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
US8257997B2 (en) * 2007-10-17 2012-09-04 Sifotonics Technologies (Usa) Inc. Semiconductor photodetectors
US8264377B2 (en) 2009-03-02 2012-09-11 Griffith Gregory M Aircraft collision avoidance system
KR101585218B1 (ko) * 2010-02-04 2016-01-13 삼성전자주식회사 입출력 패드 영역과 중첩된 공정 모니터링 패턴을 포함하는 반도체 소자, 반도체 모듈, 전자 회로 기판 및 전자 시스템 및 반도체 소자를 제조하는 방법
US8466000B2 (en) 2011-04-14 2013-06-18 United Microelectronics Corp. Backside-illuminated image sensor and fabricating method thereof
JP6168915B2 (ja) * 2013-08-22 2017-07-26 キヤノン株式会社 半導体装置の製造方法
US10249661B2 (en) * 2014-08-22 2019-04-02 Visera Technologies Company Limited Imaging devices with dummy patterns
US9679941B2 (en) * 2015-03-17 2017-06-13 Visera Technologies Company Limited Image-sensor structures
JP2018011018A (ja) 2016-07-15 2018-01-18 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2019080017A (ja) * 2017-10-27 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、並びに、電子機器
US10560811B2 (en) 2018-02-20 2020-02-11 Intelligent Cleaning Equipment Holdings Co., Ltd. Tracking device, system for tracking objects, and associated method of use
KR20220007389A (ko) 2020-07-10 2022-01-18 에스케이하이닉스 주식회사 이미지 센싱 장치
US11682313B2 (en) 2021-03-17 2023-06-20 Gregory M. Griffith Sensor assembly for use in association with aircraft collision avoidance system and method of using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164836A (ja) * 1998-11-25 2000-06-16 Nikon Corp 固体撮像装置等の半導体装置の製造方法
JP2001339059A (ja) * 2000-05-29 2001-12-07 Sony Corp 固体撮像素子の製造方法
JP2002100755A (ja) * 2000-08-18 2002-04-05 Hynix Semiconductor Inc Cmosイメージセンサ及びその製造方法
JP2003273341A (ja) * 2002-03-14 2003-09-26 Tobu Denshi Kk イメージセンサ用半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143855A (en) * 1991-06-17 1992-09-01 Eastman Kodak Company Method for making contact openings in color image sensor passivation layer
JPH0595097A (ja) * 1991-10-01 1993-04-16 Fujitsu Ltd 固体撮像装置
JPH06302794A (ja) * 1993-04-19 1994-10-28 Olympus Optical Co Ltd 固体撮像素子の製法
KR20000041461A (ko) * 1998-12-22 2000-07-15 김영환 개선된 이미지센서 제조방법
US6344369B1 (en) * 2000-07-03 2002-02-05 Taiwan Semiconductor Manufacturing Company Method of protecting a bond pad structure, of a color image sensor cell, during a color filter fabrication process
TW513809B (en) * 2002-02-07 2002-12-11 United Microelectronics Corp Method of fabricating an image sensor
US6632700B1 (en) * 2002-04-30 2003-10-14 Taiwan Semiconductor Manufacturing Company Method to form a color image sensor cell while protecting the bonding pad structure from damage
KR100486113B1 (ko) * 2002-09-18 2005-04-29 매그나칩 반도체 유한회사 렌즈 내장형 이미지 센서의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164836A (ja) * 1998-11-25 2000-06-16 Nikon Corp 固体撮像装置等の半導体装置の製造方法
JP2001339059A (ja) * 2000-05-29 2001-12-07 Sony Corp 固体撮像素子の製造方法
JP2002100755A (ja) * 2000-08-18 2002-04-05 Hynix Semiconductor Inc Cmosイメージセンサ及びその製造方法
JP2003273341A (ja) * 2002-03-14 2003-09-26 Tobu Denshi Kk イメージセンサ用半導体素子の製造方法

Also Published As

Publication number Publication date
US20050090035A1 (en) 2005-04-28
CN1311544C (zh) 2007-04-18
CN1624900A (zh) 2005-06-08
TWI351111B (en) 2011-10-21
US7232698B2 (en) 2007-06-19
JP2005129952A (ja) 2005-05-19
TW200515607A (en) 2005-05-01
KR100505894B1 (ko) 2005-08-01
KR20050039157A (ko) 2005-04-29

Similar Documents

Publication Publication Date Title
JP4603851B2 (ja) Cmosイメージセンサの製造方法
JP5422914B2 (ja) 固体撮像装置の製造方法
US6369417B1 (en) CMOS image sensor and method for fabricating the same
JP5318325B2 (ja) イメージセンサの製造方法
US7498190B2 (en) Method for fabricating a CMOS image sensor
KR100504563B1 (ko) 이미지 센서 제조 방법
JP4486043B2 (ja) Cmosイメージセンサー及びその製造方法
JP2006140483A (ja) Cmosイメージセンサ及びその製造方法
US20070152249A1 (en) Method for fabricating cmos image sensor
US20060183266A1 (en) Method of fabricating CMOS image sensor
JP2006351775A (ja) カラーフィルタの製造方法、固体撮像素子の製造方法およびこれを用いた固体撮像素子
KR20010061308A (ko) 박막 이미지센서의 제조 방법
JP2006032967A (ja) イメージセンサ及びその製造方法
KR100449951B1 (ko) 이미지센서 및 그 제조 방법
KR100648994B1 (ko) 씨모스 이미지 센서의 제조방법
KR100843967B1 (ko) 이미지 센서의 제조방법
KR100749252B1 (ko) 시모스 이미지 센서
KR100399897B1 (ko) 이미지센서의 제조방법
KR20050011951A (ko) 마이크로렌즈 캡핑레이어의 들뜸 현상을 방지한 시모스이미지센서의 제조방법
KR20030039713A (ko) 이미지센서 및 그 제조 방법
JP2006319133A (ja) カラーフィルタの製造方法、固体撮像素子の製造方法、カラーフィルタ、固体撮像素子
JP2007199386A (ja) カラーフィルタ、その製造方法、これを用いた固体撮像素子、およびその製造方法
KR100672693B1 (ko) 씨모스 이미지 센서의 제조 방법
KR100720463B1 (ko) 시모스 이미지 센서의 제조방법
KR100793917B1 (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4603851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250