KR100749252B1 - 시모스 이미지 센서 - Google Patents

시모스 이미지 센서 Download PDF

Info

Publication number
KR100749252B1
KR100749252B1 KR1020050114336A KR20050114336A KR100749252B1 KR 100749252 B1 KR100749252 B1 KR 100749252B1 KR 1020050114336 A KR1020050114336 A KR 1020050114336A KR 20050114336 A KR20050114336 A KR 20050114336A KR 100749252 B1 KR100749252 B1 KR 100749252B1
Authority
KR
South Korea
Prior art keywords
pixel array
image sensor
dummy
microlens
cmos image
Prior art date
Application number
KR1020050114336A
Other languages
English (en)
Other versions
KR20070055866A (ko
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050114336A priority Critical patent/KR100749252B1/ko
Publication of KR20070055866A publication Critical patent/KR20070055866A/ko
Application granted granted Critical
Publication of KR100749252B1 publication Critical patent/KR100749252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 웨이퍼 후면연마나 Sawing 공정시 발생하는 LTO 크랙을 방지하여 화질이 개선된 시모스 이미지 센서를 제공하기 위한 것으로서, 이를 위해 본 발명은 웨이퍼 상에 상기 웨이퍼를 절단하기 위하여 매트릭스 형태로 배열된 스크라이브 라인과, 상기 스크라이브 라인 사이에 형성된 화소 어레이와, 상기 스크라이브 라인 절단시 발생되는 크랙이 상기 화소 어레이로 전달되는 것을 방지하기 위하여 상기 스크라이브 라인과 상기 화소 어레이 사이에 형성된 더미패턴을 포함하는 시모스 이미지 센서를 제공한다.
이미지 센서, 스크라이브 라인, 화소 어레이, 마이크로렌즈, 더미패턴.

Description

시모스 이미지 센서{CMOS IMAGE SENSOR}
도 1은 일반적인 CMOS 이미지 센서의 단위 화소를 도시한 회로도.
도 2는 도 1에 도시된 단위 화소와 칼라필터 및 마이크로렌즈를 포함하여 구성된 CMOS 이미지 센서의 단면구조를 도시한 단면도.
도 3은 본 발명에 실시예1 및 2에 따라 웨이퍼 내에 형성된 CMOS 이미지 센서를 도시한 평면도.
도 4는 본 발명의 실시예1에 따라 도 3에 도시된 'A' 부위를 확대하여 도시한 평면도.
도 5는 본 발명의 실시예2에 따라 도 3에 도시된 'A' 부위를 확대하여 도시한 평면도.
<도면의 주요부분에 대한 부호의 설명>
DP : 더미패턴
PA : 화소 어레이
SL : 스크라이브 라인
OCL : 오버코팅레이어
GD : 그린 더미
S : 스페이스
100 : 마이크로렌즈 더미패턴
C : LTO 크랙
본 발명은 이미지 센서에 관한 것으로, 특히 시모스(CMOS, Complementary Metal-Oxide-Semiconductor) 이미지 센서의 마이크로렌즈 더미패턴(Dummy pattern) 형성에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체 소자로서, 전하결합소자(CCD :Charge Coupled Device)형과 CMOS형으로 나뉜다. CCD 이미지 센서는 개개의 MOS(Metal Oxide Semiconductor) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS 이미지 센서는 제어회로(Contro circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
잘 알려진 바와 같이, 칼라 이미지를 구현하기 위한 이미지 센서는 외부로부 터의 빛을 받아 광전하를 생성 및 축적하는 광감지부분 상부에 칼라 필터가 어레이되어 있다. 칼라필터어레이(CFA : Color Filter Array)는 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 칼라로 이루어지거나, 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 칼라로 이루어진다.
또한, 이미지 센서는 빛을 감지하는 광감지부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있는바, 광감도를 높이기 위하여 전체 이미지 센서 소자에서 광감지 부분의 면적이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 면적하에서 이러한 노력에는 한계가 있다. 따라서, 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지 센서는 칼라필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.
도 1은 통상의 CMOS 이미지 센서에서 1개의 포토 다이오드(Photo Diode)와, 4개의 MOS 트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토 다이오드(PD)와, 포토 다이오드(PD)에서 모아진 광전하를 플로팅 확산영역(FD : Floating Diffusion)으로 운송하기 위한 트랜스퍼 트랜지스터(30)와, 원하는 값으로 플로팅 확산영역(FD)의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(FD)을 리셋시키기 위한 리셋 트랜지스터(40)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(50) 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀 렉트 트랜지스터(60)로 구성된다. 단위 화소 밖에는 출력신호(Output signal)를 읽을 수 있도록 로드(Load) 트랜지스터(70)가 형성되어 있다.
도 2는 이러한 단위 화소와 칼라필터 및 마이크로렌즈를 포함하여 구성된 시모스 이미지 센서의 단면구조를 도시한 단면도이다.
도 2를 참조하면, 종래의 CMOS 이미지 센서는 기판(10)에 형성된 소자분리막(11)과, 기판(10) 내의 일정영역에 형성된 P웰(P-Well) 및 N웰(N-Well)과, 기판(10) 상에 형성되며 스페이서(13)를 구비한 게이트 전극(12)과, 포토 다이오드를 포함하는 단위 화소(14)와, n형 이온주입영역(15)과, p형 이온주입영역(16)과, 게이트 전극(12)을 포함하는 기판(10) 상에 형성된 층간절연막(17, ILD : Inter Layer Dielectric)과, 층간절연막(17) 상에 형성된 제1 금속배선(18, M1)과, 제1 금속배선(18)을 덮는 제1 금속간 층간절연막(19, IMD : Inter Metal Dielectric)과, 제1 금속간 층간절연막(19) 상에 형성된 제2 금속배선(20, M2)과, 제2 금속배선(20)을 덮는 제2 금속간 층간절연막(21)과, 제2 금속간 층간절연막(21) 상에 형성된 제3 금속배선(22, M3)과, 제3 금속배선(22)을 덮으며 소자보호를 위한 패시베이션막(23)과, 패시베이션막(23) 상의 단위화소 영역에 형성된 칼라필터(24)와, 칼라필터(24)로 인한 단차를 보상하는 오버코팅레이어(25, Over Coating Layer; 이하, OCL이라 함)와, OCL(25) 상에 형성된 마이크로렌즈(26)와, 마이크로렌즈(26)를 보호하기 위한 저온산화막(Low Temperature Oxide : LTO, 27)을 포함하여 구성된다.
한편, LTO(27)는 단위 화소가 형성된 수광영역에서는 주로 마이크로렌즈(26) 와 OCL(25) 상에 형성되고 있으나, 패드 오픈(Pad open)부에서는 패시베이션막(23) 상에 바로 형성되고 있다.
이때, 종래에는 패드 오픈을 위해 사용되는 패드 포토레지스트를 제거하는 스트립(Strip) 공정 중에, 패시베이션막(23)과 LTO(27) 사이로 불순물이 침투하여 패드 주변부가 약간 들떠 있게 되는데, 이와 같은 상태에서 웨이퍼 후면연마(Back grinding)나 Sawing 공정을 진행하게 되면, 이때 가해지는 물리적인 힘에 의해 LTO(27)가 떨어져 나가는 LTO 크랙(Crack)이 발생한다.
이러한 LTO 크랙이 화소 영역으로 침투하면 이미지 센서의 화질에 심각한 불량을 야기하여 프루브(Probe) 수율을 현격히 저하시키는 문제가 발생된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 웨이퍼 후면연마나 Sawing 공정시 발생하는 LTO 크랙을 방지하여 화질이 개선된 시모스 이미지 센서를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일측면에 따른 본 발명은, 웨이퍼 상에 상기 웨이퍼를 절단하기 위하여 매트릭스 형태로 배열된 스크라이브 라인; 상기 스크라이브 라인 사이에 형성된 다수의 마이크로 렌즈를 포함하는 화소 어레이; 및 상기 스크라이브 라인 절단시 발생되는 크랙이 상기 화소 어레이로 전달되는 것을 방지하기 위하여 상기 스크라이브 라인과 상기 화소 어레이 사이에 상기 화소 어레이를 둘러싸도록 상기 화소 어레이 내의 상기 마이크로 렌즈와 동시에 동일한 형상으로 형성된 더미패턴을 포함하는 시모스 이미지 센서를 제공한다.
또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 웨이퍼 상에 상기 웨이퍼를 절단하기 위하여 매트릭스 형태로 배열된 스크라이브 라인; 상기 스크라이브 라인 사이에 형성된 다수의 마이크로 렌즈를 포함하는 화소 어레이; 및 상기 스크라이브 라인 절단시 발생되는 크랙이 상기 화소 어레이로 전달되는 것을 방지하기 위하여 서로 일정 간격으로 이격되어 상기 스크라이브 라인과 상기 화소 어레이 사이에 상기 화소 어레이를 둘러싸도록 상기 스크라이브 라인에서 상기 화소 어레이 방향으로 복층 구조로 상기 화소 어레이 내의 상기 마이크로 렌즈와 동시에 동일한 형상으로 형성된 복수의 더미패턴을 포함하는 시모스 이미지 센서를 제공한다.
본 발명에 있어서, 상기 더미패턴은 상기 화소 어레이를 둘러싸도록 상기 스크라이브 라인에서 상기 화소 어레이 방향으로 복층 구조로 배치된다.
본 발명에 있어서, 상기 복층 구조로 배치된 더미패턴은 순차적으로 서로 엇갈리게 배치될 수 있다. 예컨대, 상기 복층 구조로 배치된 더미패턴 중 홀수 번째에 배치된 상기 더미패턴끼리는 서로 중첩되도록 동일 평면 상에 배치되고 짝수 번째에 배치된 상기 더미패턴끼리는 서로 중첩되도록 동일 평면 상에 배치되되, 상기 홀수 번째 및 짝수 번째에 배치된 더미패턴끼리는 서로 엇갈리게 중첩되도록 배치된다.
본 발명에 있어서, 상기 복수의 더미패턴 간 간격은 적어도 0.3㎛ 이상이 되고, 상기 더미패턴의 폭은 상기 화소 어레이에 형성된 마이크로렌즈 폭보다 작으며, 상기 더미패턴은 상기 화소 어레이와 일정 간격 이격되어 형성된다.
상기한 본 발명에 따르면, 스크라이브 라인과 화소 어레이 사이에 서로 일정 간격으로 이격된 복수의 더미패턴을 형성함으로써, 스크라이브 라인 절단시에 발생되는 LTO 크랙이 화소 어레이로 전달되어 이미지 센서의 화질을 저하시키는 문제를 해결할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예1
도 3은 본 발명에 실시예1 및 2에 따라 웨이퍼 내에 형성된 시모스 이미지 센서를 도시한 평면도이고, 도 4는 본 발명의 실시예1에 따라 도 3에 도시된 'A' 부위를 확대하여 도시한 평면도이다.
도 3 및 도 4를 참조하면, 본 발명의 실시예1에 따른 시모스(이하, CMOS라 함) 이미지 센서는 웨이퍼(Wafer) 상에 웨이퍼를 절단하기 위하여 매트릭스(matrix) 형태로 배열된 스크라이브 라인(Scribe Line, SL)과, 스크라이브 라인(SL) 사이에 형성된 화소 어레이(Pixel Array, PA)와, 스크라이브 라인(SL) 절단시 발생되는 크랙이 화소 어레이(PA)로 전달되는 것을 방지하기 위하여 서로 일정 간격으로 이격되어 스크라이브 라인(SL)과 화소 어레이(PA) 사이에 형성된 복수의 더미패턴(Dummy Pattern, DP)을 포함한다.
여기서, 더미패턴(DP)은 화소 어레이(PA)를 둘러싸도록 스크라이브 라인(SL)에서 화소 어레이(PA) 방향으로 복층 구조로 배치된다. 예컨대, 복수의 마이크로렌즈 더미패턴(100)이 서로 일정 간격(L) 이격되어 형성된다. 바람직하게는, 복수의 마이크로렌즈 더미패턴(100) 간 간격은 적어도 0.3㎛ 이상, 예컨대 0.3㎛~1㎛이 되어야 한다. 이는, 마이크로렌즈 더미패턴(100) 간 브릿지(Bridge)를 방지할 수 있는 적절한 수치이다.
이처럼, 본 발명의 실시예1에 따르면 스크라이브 라인(SL)에서 화소 어레이(PA) 방향으로 복층 구조로 배치된 복수의 마이크로렌즈 더미패턴(100)을 스크라이브 라인(SL)과 화소 어레이(PA) 사이에 배치함으로써, 스크라이브 라인(SL) 절단시 발생하는 LTO 크랙이 화소 어레이(PA) 내에 형성된 실제 마이크로렌즈에 영향을 미치지 않도록 할 수 있다.
또한, 마이크로렌즈 더미패턴(100)은 화소 어레이(PA)에 형성된 실제 마이크로렌즈의 폭보다 작은 폭(CD)으로 형성된다. 예컨대, 마이크로렌즈 더미패턴(100)은 화소 어레이(PA)에 형성된 실제 마이크로렌즈 폭보다 0.3~0.5㎛ 작은 폭으로 형성된다. 바람직하게는, 마이크로렌즈 더미패턴(100)의 폭(CD)은 화소 어레이(PA)에 형성된 실제 마이크로렌즈 폭보다 0.4㎛ 작은 값을 갖는다.
이처럼 마이크로렌즈 더미패턴(100)의 폭(CD)을 화소 어레이(PA)에 형성된 실제 마이크로렌즈 폭보다 작게 하는 이유는, 마이크로렌즈 더미패턴(100)이 화소 어레이(PA)에 형성되는 마이크로렌즈보다 형성되는 폭의 임계치수(Critical Dimension)가 커지는 경향이 있어 마이크로렌즈 브릿지(Bridge)를 유발할 수 있는 위험부담이 있기 때문이다.
이에 따라, 화소 어레이(PA)에 실제 마이크로렌즈를 형성하기 위해 사용되는 마스크 패턴의 임계치수가 2.8㎛이고 마스크 패턴 간 간격이 0.4㎛인 경우에는, 마이크로렌즈 더미패턴(100)을 형성하기 위해 사용되는 마스크 패턴의 임계치수를 2.4㎛로 하고 마스크 패턴 간 간격을 0.8㎛로 설정한다.
특히, 더미패턴(DP)은 화소 어레이(PA)와 일정 간격 이격되도록 더미패턴(DP)과 화소 어레이(PA) 사이에는 스페이스(Space, S)가 존재하는데, 이때 스페이스(S)의 폭, 즉 더미패턴(DP)과 화소 어레이(PA) 간의 간격(D1)은 적어도 10㎛ 이상, 예컨대 10㎛~20㎛가 되는 것이 바람직하다.
또한, 본 발명의 실시예1에 따른 시모스 이미지 센서는 마이크로렌즈 형성 전에 형성되는 오버코팅레이어(OCL) 및 그린 더미(GD : Green Dummy)를 더 포함할 수 있다.
이때, 그린 더미(GD)는 픽셀 어레이(PA) 및 더미패턴(DP)과 중첩되도록 형성되되, 더미패턴(DP)보다 넓게 형성된다. 예컨대, 더미패턴(DP)의 외곽으로부터 스크라이브 라인(SL) 방향으로 5~10㎛(D2)까지 연장되어 형성된다.
또한, 오버코팅레이어(OCL)는 픽셀 어레이(PA), 더미패턴(DP) 및 그린 더미 (GD) 모두와 중첩되도록 형성되되 그린 더미(GD)보다 넓게 형성된다. 예컨대, 그린 더미(GD)의 외곽으로부터 스크라이브 라인(SL) 방향으로 일정 거리 연장되어 형성된다.
실시예2
도 3은 본 발명에 실시예1 및 2에 따라 웨이퍼 내에 형성된 CMOS 이미지 센서를 도시한 평면도이고, 도 5는 본 발명의 실시예2에 따라 도 3에 도시된 'A' 부위를 확대하여 도시한 평면도이다. 여기서, 본 발명의 실시예2는 본 발명의 실시예1과 동일하되 더미패턴(DP)의 배치방식만 다르게 한다.
도 3 및 도 5를 참조하면, 본 발명의 실시예2에 따른 CMOS 이미지 센서는 도 4와 동일하되, 마이크로 더미패턴(100)의 배치방식이 다르다.
특히, 본 발명의 실시예2에 따르면, 마이크로 더미패턴(100)이 화소 어레이(PA)를 둘러싸도록 스크라이브 라인(SL)에서 화소 어레이(PA) 방향으로 복층 구조로 배치되되, 순차적으로 서로 엇갈리게 배치된다.
예컨대, 복층 구조로 배치된 복수의 마이크로렌즈 더미패턴(100) 중 홀수 번째에 배치된 마이크로렌즈 더미패턴(100)끼리는 서로 중첩되도록 동일 평면 상에 배치되고 짝수 번째에 배치된 마이크로렌즈 더미패턴(100)끼리는 서로 중첩되도록 동일 평면 상에 배치되되, 홀수 번째 및 짝수 번째에 배치된 마이크로렌즈 더미패턴(100)끼리는 서로 엇갈리게 중첩되도록 배치된다.
바람직하게는, 짝수 번째에 배치된 마이크로렌즈 더미패턴(100)은 홀수 번째에 배치된 마이크로렌즈 더미패턴(100) 사이 영역과 중첩되도록 배치된다.
즉, 본 발명의 실시예2에 따르면 스크라이브 라인(SL)에서 화소 어레이(PA) 방향으로 복층 구조로 배치된 복수의 마이크로렌즈 더미패턴(100)을 스크라이브 라인(SL)과 화소 어레이(PA) 사이에 배치하되 짝수 번째에 배치된 마이크로렌즈 더미패턴(100)이 홀수 번째에 배치된 마이크로렌즈 더미패턴(100) 사이 영역과 중첩되도록 배치함으로써, 스크라이브 절단시 발생되는 LTO 크랙이 마이크로렌즈 더미패턴(100) 사이 영역을 따라 전달되는 것을 방지할 수 있다.
이는, 짝수 번째에 배치된 마이크로렌즈 더미패턴(100)이 홀수 번째에 배치된 마이크로렌즈 더미패턴(100) 사이 영역과 중첩되어 배치됨에 따라, 짝수 번째에 배치된 마이크로렌즈 더미패턴(100)이 홀수 번째에 배치된 마이크로렌즈 더미패턴(100) 사이 영역을 따라 전달되는 LTO 크랙을 차단할 수 있기 때문이다. 따라서, LTO 크랙이 화소 어레이(PA)에 형성된 실제 마이크로 렌즈에 영향을 미치는 것을 방지할 수 있다.
여기서, 복수의 마이크로렌즈 더미패턴(100)은 서로 일정 간격(L) 이격되어 형성된다. 바람직하게는, 복수의 마이크로렌즈 더미패턴(100) 간 간격은 적어도 0.3㎛ 이상, 예컨대 0.3㎛~1㎛가 되어야 한다. 이는, 마이크로렌즈 더미패턴(100) 간 브릿지를 방지할 수 있는 적절한 수치이다.
또한, 마이크로렌즈 더미패턴(100)은 화소 어레이(PA)에 형성된 실제 마이크로렌즈의 폭보다 작은 폭(CD)으로 형성된다. 예컨대, 마이크로렌즈 더미패턴(100)은 화소 어레이(PA)에 형성된 실제 마이크로렌즈 폭보다 0.3~0.5㎛ 작은 폭으로 형성된다. 바람직하게는, 마이크로렌즈 더미패턴(100)의 폭(CD)은 화소 어레이(PA)에 형성된 실제 마이크로렌즈 폭보다 0.4㎛ 작은 값을 갖는다.
이처럼 마이크로렌즈 더미패턴(100)의 폭(CD)을 화소 어레이(PA)에 형성된 실제 마이크로렌즈 폭보다 작게 하는 이유는, 마이크로렌즈 더미패턴(100)이 화소 어레이(PA)에 형성되는 마이크로렌즈보다 형성되는 폭의 임계치수(Critical Dimension)가 커지는 경향이 있어 마이크로렌즈 브릿지를 유발할 수 있는 위험부담이 있기 때문이다.
이에 따라, 화소 어레이(PA)에 실제 마이크로렌즈를 형성하기 위해 사용되는 마스크 패턴의 임계치수가 2.8㎛이고 마스크 패턴 간 간격이 0.4㎛인 경우에는, 마이크로렌즈 더미패턴(100)을 형성하기 위해 사용되는 마스크 패턴의 임계치수를 2.4㎛로 하고 마스크 패턴 간 간격을 0.8㎛로 설정한다.
특히, 더미패턴(DP)은 화소 어레이(PA)와 일정 간격 이격되도록 더미패턴(DP)과 화소 어레이(PA) 사이에는 스페이스(Space, S)가 존재하는데, 이때 스페이스(S)의 폭, 즉 더미패턴(DP)과 화소 어레이(PA) 간의 간격(D1)은 적어도 10㎛ 이상, 예컨대 10㎛~20㎛가 되는 것이 바람직하다.
또한, 본 발명의 실시예2에 따른 시모스 이미지 센서는 마이크로렌즈 형성 전에 형성되는 오버코팅레이어(OCL) 및 그린 더미(GD : Green Dummy)를 더 포함할 수 있다.
이때, 그린 더미(GD)는 픽셀 어레이(PA) 및 더미패턴(DP)과 중첩되도록 형성되되, 더미패턴(DP)보다 넓게 형성된다. 예컨대, 더미패턴(DP)의 외곽으로부터 스 크라이브 라인(SL) 방향으로 5~10㎛(D2)까지 연장되어 형성된다.
또한, 오버코팅레이어(OCL)는 픽셀 어레이(PA), 더미패턴(DP) 및 그린 더미(GD) 모두와 중첩되도록 형성되되 그린 더미(GD)보다 넓게 형성된다. 예컨대, 그린 더미(GD)의 외곽으로부터 스크라이브 라인(SL) 방향으로 일정 거리 연장되어 형성된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 스크라이브 라인에서 화소 어레이 방향으로 복층 구조로 배치된 복수의 마이크로렌즈 더미패턴을 스크라이브 라인과 화소 어레이 사이에 배치함으로써, 스크라이브 라인 절단시 발생하는 LTO 크랙이 화소 어레이 내에 형성된 실제 마이크로렌즈에 영향을 미치지 않도록 할 수 있다.
또한, 본 발명에 의하면, 스크라이브 라인에서 화소 어레이 방향으로 복층 구조로 배치된 복수의 마이크로렌즈 더미패턴을 스크라이브 라인과 화소 어레이 사이에 배치하되 짝수 번째에 배치된 마이크로렌즈 더미패턴이 홀수 번째에 배치된 마이크로렌즈 더미패턴 사이 영역과 중첩되도록 배치함으로써, 스크라이브 절단시 발생되는 LTO 크랙이 마이크로렌즈 더미패턴 사이 영역을 따라 전달되는 것을 원천적으로 방지할 수 있다.
따라서, 스크라이브 라인 절단시 발생하는 LTO 크랙이 화소 어레이로 전달되어 이미지 센서의 화질을 저하시키는 문제를 확실히 해결할 수 있다.
또한, 본 발명에 의하면, 마이크로렌즈 더미패턴이 형성됨에 따라 화소 어레이에 마이크로렌즈 형성을 위한 포토레지스트 현상(Develope)공정시 현상되는 포토레지스트 양이 감소하므로 포토레지스트 현상 불량율을 감소시킬 수 있다.

Claims (14)

  1. 웨이퍼 상에 상기 웨이퍼를 절단하기 위하여 매트릭스 형태로 배열된 스크라이브 라인;
    상기 스크라이브 라인 사이에 형성된 다수의 마이크로 렌즈를 포함하는 화소 어레이; 및
    상기 스크라이브 라인 절단시 발생되는 크랙이 상기 화소 어레이로 전달되는 것을 방지하기 위하여 상기 스크라이브 라인과 상기 화소 어레이 사이에 상기 화소 어레이를 둘러싸도록 상기 화소 어레이 내의 상기 마이크로 렌즈와 동시에 동일한 형상으로 형성된 더미패턴
    을 포함하는 시모스 이미지 센서.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 더미패턴은 상기 화소 어레이와 일정 간격 이격되어 형성된 시모스 이미지 센서.
  4. 제 3 항에 있어서,
    상기 더미패턴과 상기 화소 어레이 간의 간격은 10㎛~20㎛가 되는 시모스 이미지 센서.
  5. 웨이퍼 상에 상기 웨이퍼를 절단하기 위하여 매트릭스 형태로 배열된 스크라이브 라인;
    상기 스크라이브 라인 사이에 형성된 다수의 마이크로 렌즈를 포함하는 화소 어레이; 및
    상기 스크라이브 라인 절단시 발생되는 크랙이 상기 화소 어레이로 전달되는 것을 방지하기 위하여 서로 일정 간격으로 이격되어 상기 스크라이브 라인과 상기 화소 어레이 사이에 상기 화소 어레이를 둘러싸도록 상기 스크라이브 라인에서 상기 화소 어레이 방향으로 복층 구조로 상기 화소 어레이 내의 상기 마이크로 렌즈와 동시에 동일한 형상으로 형성된 복수의 더미패턴
    을 포함하는 시모스 이미지 센서.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 복층 구조로 배치된 더미패턴은 순차적으로 서로 엇갈리게 배치된 시모스 이미지 센서.
  8. 제 7 항에 있어서,
    상기 복층 구조로 배치된 더미패턴 중 홀수 번째에 배치된 상기 더미패턴끼리는 서로 중첩되도록 동일 평면 상에 배치되고 짝수 번째에 배치된 상기 더미패턴끼리는 서로 중첩되도록 동일 평면 상에 배치되되, 상기 홀수 번째 및 짝수 번째에 배치된 더미패턴끼리는 서로 엇갈리게 중첩되도록 배치된 시모스 이미지 센서.
  9. 제 8 항에 있어서,
    상기 짝수 번째에 배치된 더미패턴은 상기 홀수 번째에 배치된 더미패턴 사이 영역과 중첩되도록 배치된 시모스 이미지 센서.
  10. 제 5 항, 제 7 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 복수의 더미패턴 간 간격은 0.3㎛~1㎛가 되는 시모스 이미지 센서.
  11. 제 5 항, 제 7 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 더미패턴은 상기 화소 어레이에 형성된 상기 마이크로렌즈 보다 폭이 작도록 형성된 시모스 이미지 센서.
  12. 제 11 항에 있어서,
    상기 더미패턴은 상기 화소 어레이에 형성된 상기 마이크로렌즈 보다 폭이 0.3~0.5㎛ 작게 형성된 시모스 이미지 센서.
  13. 제 5 항, 제 7 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 더미패턴은 상기 화소 어레이와 일정 간격 이격된 시모스 이미지 센서.
  14. 제 13 항에 있어서,
    상기 더미패턴과 상기 화소 어레이 간 간격은 10㎛~20㎛가 되는 시모스 이미지 센서.
KR1020050114336A 2005-11-28 2005-11-28 시모스 이미지 센서 KR100749252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050114336A KR100749252B1 (ko) 2005-11-28 2005-11-28 시모스 이미지 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050114336A KR100749252B1 (ko) 2005-11-28 2005-11-28 시모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20070055866A KR20070055866A (ko) 2007-05-31
KR100749252B1 true KR100749252B1 (ko) 2007-08-13

Family

ID=38277136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114336A KR100749252B1 (ko) 2005-11-28 2005-11-28 시모스 이미지 센서

Country Status (1)

Country Link
KR (1) KR100749252B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102225787B1 (ko) 2014-10-10 2021-03-10 삼성전자주식회사 이미지 센서 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002594A (ko) * 1994-06-27 1996-01-26 김주용 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법
KR20030001030A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 볼 그리드 어레이 패키지용 반도체 기판
KR20030058196A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시장치
KR20030069483A (ko) * 2002-02-20 2003-08-27 엘지.필립스 엘시디 주식회사 액정 패널의 절단 방법
KR20040038773A (ko) * 2002-10-30 2004-05-08 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20050050114A (ko) * 2003-04-30 2005-05-27 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법, 반도체 웨이퍼 및 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002594A (ko) * 1994-06-27 1996-01-26 김주용 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법
KR20030001030A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 볼 그리드 어레이 패키지용 반도체 기판
KR20030058196A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시장치
KR20030069483A (ko) * 2002-02-20 2003-08-27 엘지.필립스 엘시디 주식회사 액정 패널의 절단 방법
KR20040038773A (ko) * 2002-10-30 2004-05-08 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20050050114A (ko) * 2003-04-30 2005-05-27 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법, 반도체 웨이퍼 및 반도체 장치

Also Published As

Publication number Publication date
KR20070055866A (ko) 2007-05-31

Similar Documents

Publication Publication Date Title
JP5318325B2 (ja) イメージセンサの製造方法
US11302733B2 (en) Image sensors
JP4603851B2 (ja) Ｃｍｏｓイメージセンサの製造方法
US7550813B2 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
KR20090082121A (ko) 고체 촬상 장치 및 그 제조 방법
JP2010114323A (ja) 固体撮像装置、及び電子機器
KR100749252B1 (ko) 시모스 이미지 센서
KR20060041548A (ko) 씨모스 이미지 센서 및 그 제조방법
JP2007324321A (ja) カラーフィルタ、その製造方法、これを用いた固体撮像素子、およびその製造方法
KR20040058664A (ko) 시모스 이미지센서 및 그 제조방법
KR100873289B1 (ko) 경사입사광의 영향을 감소시킨 시모스 이미지센서
KR20090037604A (ko) 수직형 씨모스 이미지 센서 및 그의 제조 방법
KR20050011955A (ko) 마이크로렌즈 캡핑레이어의 들뜸 현상을 방지한 시모스이미지센서의 제조방법
WO2010110275A1 (ja) 裏面入射型固体撮像素子
KR100749265B1 (ko) 이미지 센서
KR100776145B1 (ko) 다층 칼라필터를 이용한 이미지 센서
KR101001093B1 (ko) 특성을 향상시킨 시모스 이미지센서 및 그 제조방법
KR100802303B1 (ko) 이미지 센서 제조방법
US20230057857A1 (en) Image sensor including a light blocking film
KR20060114414A (ko) 이미지센서 및 그 제조 방법
JP2006319133A (ja) カラーフィルタの製造方法、固体撮像素子の製造方法、カラーフィルタ、固体撮像素子
KR20050039165A (ko) 시모스 이미지센서의 제조방법
JP2006344656A (ja) 固体撮像素子及びその製造方法
KR20060020387A (ko) 광 집적도를 향상시킨 시모스 이미지센서의 제조방법
KR100720463B1 (ko) 시모스 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 12