WO2010110275A1 - 裏面入射型固体撮像素子 - Google Patents

裏面入射型固体撮像素子 Download PDF

Info

Publication number
WO2010110275A1
WO2010110275A1 PCT/JP2010/055004 JP2010055004W WO2010110275A1 WO 2010110275 A1 WO2010110275 A1 WO 2010110275A1 JP 2010055004 W JP2010055004 W JP 2010055004W WO 2010110275 A1 WO2010110275 A1 WO 2010110275A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge transfer
electrode
region
illuminated solid
transfer electrode
Prior art date
Application number
PCT/JP2010/055004
Other languages
English (en)
French (fr)
Inventor
久則 鈴木
康人 米田
村松　雅治
晃永 山本
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN201080014116.0A priority Critical patent/CN102365743B/zh
Priority to EP10756071.6A priority patent/EP2413361B1/en
Priority to US13/258,696 priority patent/US8624301B2/en
Publication of WO2010110275A1 publication Critical patent/WO2010110275A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/1485—Frame transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding

Definitions

  • the present invention relates to a back-illuminated solid-state imaging device.
  • BT (Back-illuminated Thinning) -CCD is known as a back-illuminated solid-state imaging device in which a light incident surface side of a substrate is thinned.
  • interference etalon phenomenon
  • the thickness of the photosensitive region is increased, and an antireflection film is further provided in the photosensitive region.
  • the conventional BT-CCD solution technique sacrifices the inherent advantage of BT-CCD, which is improved detection sensitivity by thinning the film, and has not led to an essential improvement in image quality.
  • the present invention has been made in view of such a problem, and an object thereof is to provide a back-illuminated solid-state imaging device capable of suppressing image deterioration due to an etalon phenomenon and improving image quality.
  • a back-illuminated solid-state imaging device is provided on a semiconductor substrate having a light incident surface on the back surface side and a light detection surface opposite to the light incident surface of the semiconductor substrate.
  • a back-illuminated solid-state imaging device having a plurality of charge transfer electrodes is characterized in that a plurality of light transmission openings are formed between adjacent ones of the charge transfer electrodes.
  • the solid-state imaging device of the present invention Although the light incident on the back surface is detected on the light detection surface side, in the solid-state imaging device of the present invention, a part of the light used for light detection is originally transmitted to the outside through the opening. Thereby, since there is no charge transfer electrode in the opening, reflection is suppressed, and interference between incident light and reflected light is suppressed. Therefore, image degradation due to the etalon phenomenon is suppressed, and image quality is improved.
  • the openings are preferably arranged in alignment along the charge transfer direction. As described above, when the openings formed between the adjacent charge transfer electrodes are aligned, the reflected light is suppressed although the configuration is simple. However, in this structure, alignment accuracy at the time of manufacturing the charge transfer electrode is required, and when the alignment accuracy is low, the area of the opening in the pixel for each column is different, and the characteristics of each pixel vary. There is room for further improvement.
  • the openings are preferably arranged in a staggered manner along the charge transfer direction. That is, the openings are arranged alternately.
  • the charge transfer electrodes in the odd-numbered rows p + 1 row and p + 3 row (p is an integer of 0 or more)) are formed at the same time, and the even-numbered rows (p + 2).
  • the charge transfer electrodes of the (row) and (p + 4) rows are formed separately at the same time, the charge transfer electrodes of the even-numbered rows are shifted laterally during manufacturing, and an opening between the charge transfer electrodes of the (p + 1) th and p + 2th rows is formed.
  • the opening area between the charge transfer electrodes in the p + 3 and p + 4 rows decreases. That is, this structure has a high tolerance of alignment accuracy, and the amount of transmitted light for each pixel becomes equal, and the characteristics become uniform.
  • the charge transfer electrode in the (p + 1) th row has the first shape
  • the charge transfer electrode in the (p + 2) th row has the second shape
  • the charge transfer electrode in the (p + 3) th row has the first shape.
  • the charge transfer electrodes in the p + 4th row have a fourth shape, the first to fourth shapes are all different from each other, and the first to fourth charge transfer electrodes are between the p + 1th row and the p + 2th row.
  • a pattern opening is formed, and a second pattern opening is formed between the charge transfer electrodes in the p + 3 and p + 4 rows, and the first and second patterns are preferably different from each other.
  • the shape of the charge transfer electrode and the pattern of the opening are different, the randomness of the opening is high.
  • the charge transfer electrodes in the p + 2 and p + 4 rows are laterally displaced. Even in this case, fluctuations in the opening area can be suppressed.
  • a back-illuminated solid-state imaging device includes a semiconductor substrate having a light incident surface on the back surface side, and a plurality of charge transfer electrodes provided on a light detection surface opposite to the light incident surface of the semiconductor substrate.
  • a plurality of light transmitting openings are formed in each charge transfer electrode.
  • a high-quality image can be acquired.
  • FIG. 1 is a perspective view of a back-illuminated solid-state imaging device 100 according to an embodiment.
  • FIG. 2 is a bottom view of the back-illuminated solid-state imaging device 100 as viewed from the side opposite to the light incident direction.
  • FIG. 3 is a diagram showing the imaging region 10 and the horizontal shift register 20 formed on the front surface side (the side opposite to the light incident surface (back surface)).
  • FIG. 4 is a vertical cross-sectional view of a pixel obtained by cutting one pixel along the XZ plane.
  • FIG. 5 is a plan view of the imaging region for explaining the structure of the charge transfer electrode 2 (mp + 1 to mp + 17...) Of the comparative example. 6 is a cross-sectional view taken along the line BB in the pixel shown in FIG. FIG.
  • FIG. 7 is a plan view of the imaging region for explaining the structure of the charge transfer electrodes 2 (mp + 1 to mp + 17%)
  • FIG. 8 is a cross-sectional view taken along the line BB in the pixel shown in FIG.
  • FIG. 9 is a plan view of the imaging region for explaining the structure of the charge transfer electrodes 2 (mp + 1 to mp + 17%)
  • 10 is a cross-sectional view taken along the line B1-B1 in the pixel shown in FIG.
  • FIG. 11 is a cross-sectional view taken along arrow B2-B2 in the pixel shown in FIG.
  • FIG. 12 is a plan view of the imaging region for explaining the structure of the charge transfer electrodes 2 (mp + 1 to mp + 17%)
  • FIG. 13 is a plan view of the imaging region for explaining the structure of the charge transfer electrode 2 (mp + 1 to mp + 17%) According to the embodiment.
  • FIG. 1 is a perspective view of a back-illuminated solid-state imaging device 100 according to an embodiment.
  • a three-dimensional orthogonal coordinate system including an X axis, a Y axis, and a Z axis orthogonal to each other is shown.
  • the back-illuminated solid-state imaging device 100 is a BT-CCD (charge-coupled device) in which the back side of a semiconductor substrate is thinned by etching with a KOH aqueous solution or the like, and a concave portion TD is formed in the etched central region. There is a thick frame around the TD. Side surfaces 102 a, 102 b, 102 c, 102 d of the recess TD are inclined with an obtuse angle with respect to the bottom surface 101. Note that the frame portion may be removed by etching to form a back-illuminated solid-state imaging device in which the entire region is thinned.
  • BT-CCD charge-coupled device
  • the thinned central region of the semiconductor substrate is a light sensitive region (imaging region), and a light image L from an object enters the light sensitive region along the negative direction of the Z axis.
  • the bottom surface 101 of the recess TD of the semiconductor substrate constitutes a light incident surface.
  • an imaging CCD composed of a plurality of vertical shift registers is formed as a pixel.
  • FIG. 2 is a bottom view of the back-illuminated solid-state imaging device 100 as viewed from the side opposite to the light incident direction.
  • An imaging region 10 is formed in a region corresponding to the bottom surface 101 of the thinned semiconductor substrate.
  • the light image incident on the imaging region 10 is converted into a two-dimensional charge image, and this charge is transferred along the negative direction of the Y axis.
  • a horizontal shift register 20 is provided at the end of the imaging region 10 in the charge transfer direction, and the charges of each pixel transferred in the vertical direction are sequentially transferred along the X-axis direction.
  • a plurality of electrode pads are provided on the frame portion of the back-illuminated solid-state imaging device 100.
  • the main electrode pads are electrode pads P1V and P2V for applying a two-phase transfer voltage to the charge transfer electrode, electrode pads P1H and P2H for applying a two-phase transfer voltage to the charge transfer electrode, and the semiconductor substrate to ground.
  • the electrode pad SS for connecting to the electrode pad, the electrode pad SG, OG, OD, RG, RD for reading out the charges transferred in the horizontal direction, and the output can be taken out from the electrode pad OS.
  • Electrodes may be provided as appropriate according to specifications.
  • the electrode pad TG for functioning the charge transfer gate to the horizontal shift register 20 and the electrode pad ISV for inputting a test signal are used.
  • ISH and electrode pads 1G1V, 1G2V, 1G1H, 1G2H for functioning the charge transfer gates of these test signals.
  • Known CCD charge transfer methods include a frame transfer method, an interline transfer method, and a full frame transfer method. Many such CCD structures are known and are not particularly limited. As an example, a full frame transfer CCD will be described.
  • FIG. 3 is a diagram showing the imaging region 10 and the horizontal shift register 20 formed on the front surface side (the side opposite to the light incident surface (back surface)).
  • This figure is a schematic diagram, and the shape of each transfer electrode extending in the X-axis direction is a rectangle, and there is a gap between them. A part or all of them are overlapped, and the shape thereof is set so as to have an opening for light transmission as will be described later.
  • the imaging area 10 is formed by arranging a plurality of vertical shift registers n 1 to n N (N is an integer of 2 or more), that is, vertical charge transfer CCDs. Note that the actual imaging area is the central area of the imaging area 10, and surrounding pixels are shielded from light as necessary.
  • the pixels in the vertical direction are arranged along the Y axis, and each of the charge transfer electrodes m 1 to m M (M is an integer of 2 or more) extends along the X axis.
  • Charge transfer electrodes m 1 ⁇ m M, the electrode pads P1V, transfer voltage of two phases is applied from the P2V, charge transfer electrodes m 1 ⁇ m M accumulated in the semiconductor region directly below the vertical charge (Y-axis negative Direction).
  • an isolation region having a conductivity type opposite to the charge flowing through the CCD channel is formed.
  • the isolation region suppresses mutual mixing of charges from different pixel columns.
  • the final position of the vertical charge transfer is provided with the transfer gate electrodes m T, depending on the voltage from the electrode pad TG, horizontal shift register via the potential immediately under the transfer gate electrodes m T from the imaging region 10 Charges will flow into 20.
  • horizontal charge transfer CCDs that transfer charges in the horizontal direction (X-axis positive direction) are aligned along the X-axis, and are disposed on the semiconductor charge transfer region HSR extending in the X-axis direction.
  • Charge transfer electrodes h 1 to h K (K is an integer of 2 or more) are provided, and these charge transfer electrodes are arranged along the X-axis direction.
  • a charge readout circuit is provided at the final position of the X-axis charge transfer.
  • the charge readout circuit includes a signal gate region located at the end of a horizontal shift register connected to the electrode pad SG. Next to this signal the gate region, the floating diffusion region FD is provided via a transistor to Q 1 MOS-FET structure. Floating diffusion region FD is connected to the reset drain electrode pads RD via the reset transistor Q 2, also connected to the gate electrode of the output transistor Q 3. One terminal of the output transistor Q 3 are connected to the overflow drain electrode pads OD, other constitutes an output terminal OS.
  • a load resistor R is connected to the output terminal OS.
  • the gate electrode of the transistor Q 2 is connected to the reset gate electrode pad RG.
  • a suitable high level potential is applied to the electrode pads OG, OD, and RD throughout.
  • the electrode pad SG and the electrode pad RG are set to high level, the potential of the floating diffusion region FD is set to the reset potential of the reset electrode pad RD, and then the electrode pad RG is set to low level.
  • the output signal becomes a floating level.
  • the electrode pad SG to a low level, the signal charge temporarily stored in the signal gate region flows into the floating diffusion region FD, and the output signal taken out from the electrode pad OS is stored in the amount of stored charge.
  • the signal level according to.
  • the remaining configuration is for performing a test operation.
  • a test signal is input from the electrode pads ISV and ISH, and an appropriate potential is applied to the electrode pads IG1V, IG2V, IG1H, and IG2H, and the test operation is performed.
  • Electrode pads ISV is connected to the electrode m V which is electrically connected to the semiconductor substrate, the electrode pads IG1V, IG2V is connected to the gate electrode m G1, m G2 provided via an insulating film on a CCD channel ing.
  • FIG. 4 is a longitudinal sectional view of a pixel obtained by cutting one pixel along the XZ plane.
  • Incident light L enters from the back surface (light incident surface) of the semiconductor substrate. That is, the semiconductor substrate has a light incident surface.
  • the semiconductor substrate 4 includes a P-type semiconductor substrate 4C, an N-type semiconductor layer 4A formed on the P-type semiconductor substrate 4C, an accumulation layer 4D formed on the back side of the P-type semiconductor substrate 4C, and both sides of the CCD channel. And an isolation region 4B formed on the substrate.
  • the P-type semiconductor substrate 4C and the N-type semiconductor layer 4A are in contact with each other to form a PN junction, and a buried channel CCD is configured.
  • the N-type semiconductor layer 4A (PN junction) can be omitted, and in this case, the CCD functions as a surface channel CCD.
  • the protective film 1 is made of BPSG (Boro-Phospho Silicate Glass)
  • the charge transfer electrode 2 is made of polysilicon
  • the insulating layer 3 is made of SiO 2
  • the isolation region 4B and the accumulation layer 4D are both It is made of Si to which a high concentration P-type impurity is added.
  • the high concentration means that the impurity concentration is higher than the impurity concentration of the P-type semiconductor substrate 4C, and is preferably a concentration of 1 ⁇ 19 cm 3 or more.
  • a P-type semiconductor substrate 4C is prepared.
  • the semiconductor substrate 4C is thinned.
  • a mask is formed by patterning in a region corresponding to a pixel, and a P-type impurity is added to the substrate surface using an ion implantation method or a diffusion method to form an isolation region 4B, and then thermal oxidation is performed.
  • the insulating layer 3 is formed on the isolation region 4B.
  • the insulating layer 3 made of SiO 2 is also formed on the photodetecting surface of silicon.
  • N-type impurities are ion-implanted into the semiconductor substrate through the insulating layer 3 to form an N-type semiconductor layer 4A in a region immediately below the insulating layer 3. Since the initial semiconductor substrate is a P-type semiconductor substrate 4C, a PN junction is formed between them. Next, a charge transfer electrode 2 made of a metal such as Al or polysilicon is formed on the insulating layer 3, and a protective film 1 made of BPSG is formed thereon.
  • a high concentration P-type impurity is added to the back side of the semiconductor substrate 4 to form an accumulation layer 4D, and subsequently, an antireflection film 5 is formed on the accumulation layer 4D.
  • the antireflection film 5 is made of a dielectric multilayer film, and is formed, for example, by laminating Si and Ge oxides.
  • SiO 2 is formed after the formation of the lower charge transfer electrode 2.
  • An insulating layer serving as a spacer is formed so as to be continuous with the original insulating layer 3, and an upper charge transfer electrode 2 is formed through the spacer. Since these forming processes are different, the alignment accuracy of the mask for forming the lower-layer (odd-numbered row) charge transfer electrode 2 and the mask for forming the upper-layer (even-numbered row) charge transfer electrode 2 is high. Required.
  • FIG. 5 is a plan view of the imaging region for explaining the structure of the charge transfer electrode 2 (mp + 1 to mp + 17%) Of the comparative example, and shows a plurality of charge transfer electrodes extending in the X-axis direction and the Y-axis direction.
  • An extended CCD channel n N (nk + 1 to nk + 4) is shown (where p and k are integers).
  • a region surrounded by a dotted line PIXEL in the figure corresponds to one pixel.
  • the cross-sectional view taken along the line AA in this pixel is the same as that shown in FIG.
  • a low-concentration N-type semiconductor region 4A ′ is formed immediately below the upper-layer electrodes mp + 6, mp + 8, and mp + 10.
  • Low concentration means an impurity concentration lower than that of the N-type semiconductor region 4A.
  • the N-type semiconductor layer 4A and the low-concentration N-type semiconductor layer 4A ′ form the surface layer of the P-type semiconductor substrate 4C, and the low-concentration N-type semiconductor layer 4A ′ is between adjacent N-type semiconductor layers 4A. Is located.
  • This low-concentration N-type semiconductor region 4A ' is formed so as to have an impurity concentration lower than that of the N-type semiconductor region 4A.
  • a method for controlling the impurity concentration there are a method in which the formation time and the amount of impurities added are different, a method in which the thickness of the insulating layer 3 is increased on the low concentration side, and ion implantation is performed through this.
  • the structure of this charge transfer electrode is a part of the comparative example that is cut away and constitutes a so-called open gate structure.
  • FIG. 7 is a plan view of the imaging region for explaining the structure of the charge transfer electrodes 2 (mp + 1 to mp + 17...) According to the embodiment, and includes a plurality of charge transfer electrodes extending in the X-axis direction, and a Y-axis.
  • a CCD channel n N (nk + 1 to nk + 4) extending in the direction is shown (where p and k are integers).
  • a region surrounded by a dotted line PIXEL in the figure corresponds to one pixel.
  • the cross-sectional view taken along the line AA in this pixel is the same as that shown in FIG.
  • a low-concentration N-type semiconductor region 4A ′ is formed immediately below the upper-layer electrodes mp + 6, mp + 8, and mp + 10.
  • This low-concentration N-type semiconductor region 4A ' is formed so as to have an impurity concentration lower than that of the N-type semiconductor region 4A.
  • the method for controlling the impurity concentration is as described above.
  • a part of the adjacent charge transfer electrodes 2 (mp + 1 to mp + 17%) Along the charge transfer direction (Y-axis) is overlapped.
  • upper charge transfer electrodes mp + 6, mp + 8, mp + 10... are formed through the insulating layer 3 serving as a spacer.
  • a plurality of light transmission openings OP are formed between the charge transfer electrodes 2 (mp + 1 to mp + 17%) Adjacent to each other along the Y-axis direction. Yes.
  • the structure of the charge transfer electrode will be described in detail.
  • the side not mentioned is a straight line parallel to the X axis.
  • One side of the charge transfer electrode mp + 7 has a notch that is periodically recessed in a trapezoidal shape in the positive direction of the Y axis, and one side of the charge transfer electrode mp + 8 adjacent thereto has a period in the negative direction of the Y axis.
  • it has a notch that is recessed in a trapezoidal shape, and the opening OP is defined by the two notches facing each other.
  • an opening OP is formed between the notch portions of the adjacent charge transfer electrode mp + 9 and charge transfer electrode mp + 10.
  • These four charge transfer electrodes mp + 7 to mp + 10 are included in the same pixel PIXEL.
  • a high-concentration P-type semiconductor region 4C ′ is formed in a region immediately below the opening OP. Therefore, in such a region, no PN junction is formed and carriers are not accumulated.
  • the light L incident on the back surface is detected on the light detection surface side, but in the solid-state imaging device of the present embodiment, a part of the light used for light detection is transmitted to the outside through the opening OP.
  • a part of the light used for light detection is transmitted to the outside through the opening OP.
  • the plurality of openings OP are arranged in alignment along the charge transfer direction (Y-axis direction).
  • the configuration is simple.
  • alignment accuracy at the time of manufacturing the lower and upper charge transfer electrodes is required, and when the alignment accuracy is low, the area of the opening OP in the pixel for each column is different.
  • further improvement such as variations in characteristics.
  • FIG. 9 is a plan view of the imaging region for explaining the structure of the charge transfer electrodes 2 (mp + 1 to mp + 17...)
  • a plurality of charge transfer electrodes extending in the X-axis direction, and the Y-axis
  • a CCD channel n N (nk + 1 to nk + 4) extending in the direction is shown (where p and k are integers).
  • a region surrounded by a dotted line PIXEL in the figure corresponds to one pixel.
  • the cross-sectional view taken along the line AA in this pixel is the same as that shown in FIG.
  • FIG. 10 a cross-sectional view taken along arrow B1-B1 in this pixel is shown in FIG. 10, and a cross-sectional view taken along arrow B2-B2 is shown in FIG.
  • a low-concentration N-type semiconductor region 4A ′ is formed immediately below the upper-layer electrodes mp + 6, mp + 8, and mp + 10.
  • This low-concentration N-type semiconductor region 4A ' is formed so as to have an impurity concentration lower than that of the N-type semiconductor region 4A.
  • the method for controlling the impurity concentration is as described above.
  • a part of the adjacent charge transfer electrodes 2 (mp + 1 to mp + 17%) Along the charge transfer direction (Y-axis) is overlapped.
  • upper charge transfer electrodes mp + 6, mp + 8, mp + 10... are formed through the insulating layer 3 serving as a spacer.
  • a plurality of light transmission electrodes 2 Adjacent to each other along the Y-axis direction are arranged.
  • An opening OP is formed.
  • One side of the charge transfer electrode mp + 7 has a notch that is periodically recessed in a trapezoidal shape in the positive direction of the Y axis, and one side of the charge transfer electrode mp + 8 adjacent thereto has a period in the negative direction of the Y axis.
  • it has a notch that is recessed in a trapezoidal shape, and the opening OP is defined by the two notches facing each other. The period along the X-axis direction of the formation position of these notches is the same.
  • an opening OP is formed between the notch portions of the adjacent charge transfer electrode mp + 9 and charge transfer electrode mp + 10.
  • the formation position of the notches of the charge transfer electrodes mp + 7 and mp + 8 is, in other words, the formation position along the X-axis direction.
  • the phase is inverted.
  • These four charge transfer electrodes mp + 7 to mp + 10 are included in the same pixel PIXEL.
  • a high-concentration P-type semiconductor region 4C ′ is formed in the region immediately below the opening OP. Therefore, in such a region, no PN junction is formed and carriers are not accumulated.
  • the openings OP are arranged in a staggered manner along the charge transfer direction (Y-axis direction). That is, the openings OP are arranged alternately.
  • the odd-numbered charge transfer electrodes mp + 1, mp + 3, mp + 5, mp + 7...) Located in the lower layer are simultaneously formed, and the even-numbered rows (mp + 2, mp + 4, mp + 6, mp + 8,.
  • the charge transfer electrode (1) is formed at the same time after the formation of the lower electrode. Therefore, when the staggered opening arrangement as in the present embodiment is adopted, the charge transfer electrodes in the even-numbered rows are shifted in the horizontal direction during manufacturing, for example, an opening between the charge transfer electrode mp + 7 and the charge transfer electrode mp + 8.
  • this structure has a high tolerance of alignment accuracy, and the amount of transmitted light for each pixel is equal, and has the advantage of uniform characteristics, and the occurrence of a fixed noise pattern is also suppressed.
  • FIG. 12 is a plan view of an imaging region for explaining the structure of the charge transfer electrodes 2 (mp + 1 to mp + 17).
  • a plurality of charge transfer electrodes extending in the X-axis direction, and the Y-axis CCD channels n N (nk + 1 to nk + 4) extending in the direction are shown (where p and k are integers).
  • a region surrounded by a dotted line PIXEL in the figure corresponds to one pixel.
  • the only difference from the above embodiment is the shape and arrangement of the charge transfer electrodes 2 (mp + 1 to mp + 17).
  • the other configuration is the same as that described above except that a P-type impurity is added immediately below the opening OP to form a P-type semiconductor region 4C ′ as shown in FIG. 8, FIG. 10, or FIG. This is the same as the embodiment. Further, the cross-sectional structure of the pixel cut along a plane perpendicular to the charge transfer direction (Y axis) and not passing through the opening is the same as that shown in FIG.
  • the charge transfer electrode mp + 7 has a first shape
  • the charge transfer electrode mp + 8 has a second shape
  • the charge transfer electrode mp + 9 has a third shape
  • the charge transfer electrode p + 4 has a fourth shape.
  • These first to fourth shapes are all different from each other, and these four shapes are repeated along the charge transfer direction for each pixel.
  • the first shape of the charge transfer electrode mp + 7 has a cutout portion whose one side is periodically recessed in a trapezoidal shape in the positive direction of the Y axis.
  • the second shape of the charge transfer electrode mp + 8 has a cutout portion with one side periodically recessed in a trapezoidal shape in the negative Y-axis direction, but the cycle is the same as that of the charge transfer electrode mp + 7. Thus, the length of the innermost side of the notch is different from that of the charge transfer electrode mp + 7.
  • the cutout portions of the charge transfer electrode mp + 7 and the charge transfer electrode mp + 8 face each other to form an opening OP of the first pattern.
  • the third shape of the charge transfer electrode mp + 9 has a cutout portion with one side periodically recessed in a trapezoidal shape or a triangular shape in the positive direction of the Y-axis.
  • the number of notches per unit length in the X-axis direction is larger than the number of notches in the charge transfer electrodes mp + 7 and mp + 8.
  • the trapezoidal cutouts and the triangular cutouts are alternately formed along the X axis.
  • the fourth shape of the charge transfer electrode mp + 10 has a cutout portion with one side periodically recessed in a trapezoidal shape in the negative Y-axis direction, but the cycle is the same as that of the charge transfer electrode mp + 9.
  • the length of the innermost side of the notch is longer than the length of the innermost side of the trapezoidal notch in the charge transfer electrode mp + 9.
  • the cutout portions of the charge transfer electrode mp + 9 and the charge transfer electrode mp + 10 face each other to form the opening OP of the second pattern. Further, the first pattern and the second pattern of the opening OP are different from each other.
  • the general shape of the charge transfer electrode is such that when p is an integer greater than or equal to 0, the charge transfer electrode in the (p + 1) th row has the first shape, and the charge transfer electrode in the (p + 2) th row has the second shape. , The charge transfer electrode in the (p + 3) th row has a third shape, and the charge transfer electrode in the (p + 4) th row has a fourth shape.
  • FIG. 13 is a plan view of an imaging region for explaining the structure of the charge transfer electrodes 2 (mp + 1 to mp + 17%)
  • a CCD channel n N (nk + 1 to nk + 4) extending in the axial direction is shown (where p and k are integers).
  • a region surrounded by a dotted line PIXEL in the figure corresponds to one pixel.
  • each of the charge transfer electrodes 2 (mp + 1 to mp + 17%) Linearly extending along the X axis has a plurality of openings OP.
  • a P-type impurity is added immediately below, and a P-type semiconductor region 4C ′ as shown in FIG. 8, FIG. 10, or FIG. 11 is formed immediately below the opening OP.
  • Other configurations are the same as those of the above-described comparative example.
  • the cross-sectional structure of the pixel cut along a plane perpendicular to the charge transfer direction (Y axis) and not passing through the opening is the same as that shown in FIG. Note that the number and arrangement of the openings OP in each pixel are the same.
  • a plurality of light transmission openings OP are formed in each charge transfer electrode 2 (mp + 1 to mp + 17). The portion is transmitted to the outside through the opening OP.
  • the present invention is not limited to the above embodiment, and for example, a compound semiconductor such as GaAs or GaN can be used as the semiconductor material.
  • SYMBOLS 100 Back-illuminated solid-state image sensor, L ... Incident light, 1 ... Protective film, 2 ... Charge transfer electrode, 3 ... Insulating layer, 4 ... Semiconductor substrate, 5 ... Antireflection film, 4A ... N-type semiconductor layer, 4B ... Isolation region, 4C... P-type semiconductor substrate, 4D... Accumulation layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　この裏面入射型固体撮像素子は、裏面側に光入射面を有する半導体基板４と、半導体基板４の光入射面とは反対側の光検出面に設けられた複数の電荷転送電極２と、を備えた裏面入射型固体撮像素子において、電荷転送電極２の隣接するもの同士の間に、光透過用の複数の開口部ＯＰが形成されている。また、各電荷転送電極２内に、光透過用の複数の開口部ＯＰを形成することもできる。

Description

裏面入射型固体撮像素子
　本発明は、裏面入射型固体撮像素子に関する。
　ＢＴ（Ｂａｃｋ－ｉｌｌｕｍｉｎａｔｅｄ　Ｔｈｉｎｎｉｎｇ）－ＣＣＤは、基板の光入射面側を薄膜化した裏面入射型固体撮像素子として知られている。非特許文献１によれば、ＢＴ－ＣＣＤに入射する被検出光と、入射した被検出光がＢＴ－ＣＣＤの検出側の面で反射した光との間で干渉（エタロン現象）が発生し、近赤外域の検出特性に影響する。このエタロン現象を抑制するため、同文献では、光感応領域の厚さを大きくし、更に、反射防止膜を光感応領域に設けることとしている。
「Etaloning in Back-Illuminated CCDs」, ＲＯＰＥＲ　ＳＣＩＥＮＴＩＦＩＣ　ＴＥＣＨＩＮＩＣＡＬ　ＮＯＴＥ、ＲＯＰＥＲ　ＳＣＩＥＮＴＩＦＩＣ発行、２０００年、Ｎｏ．７
　しかしながら、従来のＢＴ－ＣＣＤの解決手法は、薄膜化による検出感度の向上というＢＴ－ＣＣＤ本来の利点を犠牲にしており、画像品質の本質的な向上には至っていない。
　本発明は、このような課題に鑑みてなされたものであり、エタロン現象による画像劣化を抑制し、画像品質を向上可能な裏面入射型固体撮像素子を提供することを目的とする。
　上述の課題を解決するため、本発明に係る裏面入射型固体撮像素子は、裏面側に光入射面を有する半導体基板と、半導体基板の光入射面とは反対側の光検出面に設けられた複数の電荷転送電極とを備えた裏面入射型固体撮像素子において、電荷転送電極の隣接するもの同士の間に、光透過用の複数の開口部が形成されていることを特徴とする。
　裏面入射した光は、光検出面側において検出されるが、本発明の固体撮像素子では、本来、光検出に供する光の一部を、開口部を介して外部に透過させている。これにより、開口部においては電荷転送電極がないため、反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
　また、上記開口部は、電荷転送方向に沿って整列して配置されていることが好ましい。このように、隣接する電荷転送電極の間に形成された開口部が整列している場合、その構成が簡易であるにも拘らず、反射光が抑制される。しかしながら、この構造の場合、電荷転送電極の製造時の合わせ精度が要求され、合わせ精度が低い場合には各列毎の画素における開口部の面積が異なることとなり、画素毎の特性がばらつく等の更に改良すべき余地がある。
　そこで、上記開口部は、電荷転送方向に沿って千鳥状に配置されていることが好ましい。すなわち、開口部は、互い違いに配置されている。このような千鳥状の開口部配置を採用する場合、奇数行目（ｐ＋１行目とｐ＋３行目（ｐを０以上の整数とする））の電荷転送電極は同時に形成され、偶数行目（ｐ＋２行目とｐ＋４行目）の電荷転送電極が別途同時に形成されるとすると、偶数行目の電荷転送電極が製造時に横方向にずれてｐ＋１行目とｐ＋２行目の電荷転送電極の間の開口部面積が増加した場合、ｐ＋３行目とｐ＋４行目の電荷転送電極の間の開口部面積は減少する。すなわち、この構造は合わせ精度のトレランスが高く、画素毎の透過光量は等しくなり、特性が均一化する。
　また、電荷転送電極の形状及び配置に関し、ｐ＋１行目の電荷転送電極は第１形状を有し、ｐ＋２行目の電荷転送電極は第２形状を有し、ｐ＋３行目の電荷転送電極は第３形状を有し、ｐ＋４行目の電荷転送電極は第４形状を有し、第１乃至第４形状は互いに全て異なり、ｐ＋１行目とｐ＋２行目の電荷転送電極との間には第１パターンの開口部が形成され、ｐ＋３行目とｐ＋４行目の電荷転送電極との間には第２パターンの開口部が形成され、第１及び第２パターンは互いに異なっていることが好ましい。
　このような構造の場合、電荷転送電極の形状や開口部のパターンが異なっているため、開口部のランダム性が高く、例えば、ｐ＋２行目とｐ＋４行目の電荷転送電極が横方向にずれた場合においても、開口部面積の変動を抑制することができる。
　また、本発明に係る裏面入射型固体撮像素子は、裏面側に光入射面を有する半導体基板と、半導体基板の光入射面とは反対側の光検出面に設けられた複数の電荷転送電極とを備えた裏面入射型固体撮像素子において、各電荷転送電極内に、光透過用の複数の開口部が形成されていることを特徴とする。
　この構造の場合においても、光検出に供する光の一部を、開口部を介して外部に透過させている。これにより、開口部においては電荷転送電極がないため、反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
　本発明の裏面入射型固体撮像素子によれば、高品質な画像を取得することができる。
図１は実施の形態に係る裏面入射型固体撮像素子１００の斜視図である。 図２は裏面入射型固体撮像素子１００を光入射方向とは逆側から見た底面図である。 図３は表面側（光入射面（裏面）とは逆側）に形成された撮像領域１０と水平シフトレジスタ２０を示す図である。 図４は１つの画素をＸＺ平面に沿って切った当該画素の縦断面図である。 図５は比較例の電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図である。 図６は図５に示した画素におけるＢ－Ｂ矢印断面図である。 図７は実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図である。 図８は図７に示した画素におけるＢ－Ｂ矢印断面図である。 図９は実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図である。 図１０は図９に示した画素におけるＢ１－Ｂ１矢印断面図である。 図１１は図９に示した画素におけるＢ２－Ｂ２矢印断面図である。 図１２は実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図である。 図１３は実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図である。
　以下、実施の形態に係る裏面入射型固体撮像素子１００について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
　図１は、実施の形態に係る裏面入射型固体撮像素子１００の斜視図である。なお、同図には、説明の便宜上、互いに直交するＸ軸、Ｙ軸及びＺ軸からなる三次元直交座標系が示されている。
　裏面入射型固体撮像素子１００は、半導体基板の裏面側をＫＯＨ水溶液などでエッチングして薄膜化したＢＴ－ＣＣＤ（電荷結合素子）であり、エッチングされた中央領域には凹部ＴＤが形成され、凹部ＴＤの周囲には厚い枠部が存在している。凹部ＴＤの側面１０２ａ，１０２ｂ，１０２ｃ，１０２ｄは、底面１０１に対して鈍角を成して傾斜している。なお、この枠部は、エッチングによって除去し、全領域が薄膜化された裏面入射型固体撮像素子とすることも可能である。
　半導体基板の薄膜化された中央領域は光感応領域（撮像領域）であり、この光感応領域に対象物からの光像Ｌが、Ｚ軸の負方向に沿って入射する。半導体基板の凹部ＴＤの底面１０１は、光入射面を構成している。光感応領域には複数の垂直シフトレジスタからなる撮像用のＣＣＤが画素として形成されている。
　図２は、裏面入射型固体撮像素子１００を光入射方向とは逆側から見た底面図である。薄膜化された半導体基板の底面１０１に対応する領域には、撮像領域１０が形成されている。撮像領域１０に入射した光像は、二次元電荷像に変換され、この電荷はＹ軸の負方向に沿って転送される。撮像領域１０の電荷転送方向の終端には、水平シフトレジスタ２０が設けられており、垂直方向に転送されてきた各画素の電荷は、Ｘ軸方向に沿って順次転送される。裏面入射型固体撮像素子１００の枠部には複数の電極パッドが設けられている。
　主な電極パッドは、二相の転送電圧を電荷転送電極に印加するための電極パッドＰ１Ｖ，Ｐ２Ｖ、二相の転送電圧を電荷転送電極に印加するための電極パッドＰ１Ｈ，Ｐ２Ｈ、半導体基板をグランドに接続するための電極パッドＳＳ、水平方向に転送された電荷を読み出すための電極パッドＳＧ，ＯＧ，ＯＤ，ＲＧ，ＲＤであり、出力は電極パッドＯＳから取り出すことができる。
　その他の電極パッドは、仕様に応じて適宜設ければよいが、本例では、水平シフトレジスタ２０への電荷転送ゲートを機能させるための電極パッドＴＧ、テスト用信号を入力するための電極パッドＩＳＶ，ＩＳＨ、これらのテスト用信号の電荷転送ゲートを機能させるための電極パッド１Ｇ１Ｖ，１Ｇ２Ｖ，１Ｇ１Ｈ，１Ｇ２Ｈを備えている。ＣＣＤの電荷転送方式としては、フレームトランスファー方式、インターライントランスファー方式、フル・フレームトランスファー方式などが知られている。このようなＣＣＤの構造は数多く知られており、特に限定されないが、一例として、フル・フレームトランスファー方式のＣＣＤについて説明する。
　図３は、表面側（光入射面（裏面）とは逆側）に形成された撮像領域１０と水平シフトレジスタ２０を示す図である。なお、同図は模式的な図であり、Ｘ軸方向に延びる各転送電極の形状は長方形であって、これらの間に隙間が存在するように記載されているが、実際には、これらの一部又は全部が重なり、その形状は後述のように、光透過用の開口部を有するように設定されている。
　撮像領域１０は、複数の垂直シフトレジスタｎ１～ｎＮ（Ｎは２以上の整数）、すなわち垂直電荷転送用ＣＣＤが整列してなる。なお、実際の撮像領域は、撮像領域１０の中央領域であり、周辺の画素は必要に応じて遮光が行われている。垂直方向の画素はＹ軸に沿って並んでおり、電荷転送電極ｍ１～ｍＭ（Ｍは２以上の整数）のぞれぞれはＸ軸に沿って延びている。電荷転送電極ｍ１～ｍＭには、電極パッドＰ１Ｖ，Ｐ２Ｖから二相の転送電圧が印加され、電荷転送電極ｍ１～ｍＭ直下の半導体領域に蓄積された電荷を垂直方向（Ｙ軸負方向）に転送する。なお、各垂直シフトレジスタｎ１～ｎＮを構成する垂直ＣＣＤチャネル（半導体電荷転送領域）の間には、このＣＣＤチャネルを流れる電荷とは反対の導電型のアイソレーション領域が形成されており、アイソレーション領域は異なる画素列からの電荷の相互混合を抑制している。
　垂直方向の電荷転送の最終位置には転送ゲート電極ｍＴが設けられており、電極パッドＴＧからの電圧に依存して、撮像領域１０から転送ゲート電極ｍＴの直下のポテンシャルを経て水平シフトレジスタ２０内に電荷が流れ込むことになる。水平シフトレジスタ２０は、水平方向（Ｘ軸正方向）に電荷を転送する水平電荷転送用ＣＣＤがＸ軸に沿って整列したものであり、Ｘ軸方向に延びた半導体電荷転送領域ＨＳＲの上に、電荷転送電極ｈ１～ｈＫ（Ｋは２以上の整数）が設けられ、これらの電荷転送電極がＸ軸方向に沿って並んでいる。
　電荷転送電極ｈ１～ｈＫには、電極パッドＰ１Ｈ，Ｐ２Ｈから二相の転送電圧が印加され、電荷転送電極ｈ１～ｈＫの直下の半導体領域に蓄積された電荷を水平方向（Ｘ軸方向）に転送する。Ｘ軸の電荷転送の最終位置には、電荷読出回路が設けられている。電荷読出回路は、電極パッドＳＧに接続された水平シフトレジスタの終端に位置する信号ゲート領域を備えている。この信号ゲート領域の隣には、ＭＯＳ－ＦＥＴ構造のトランジスタＱ１を介してフローティング・ディフュージョン領域ＦＤが設けられている。フローティング・ディフュージョン領域ＦＤは、リセットトランジスタＱ２を介してリセットドレイン電極パッドＲＤに接続され、また、出力トランジスタＱ３のゲート電極に接続されている。出力トランジスタＱ３の一方の端子は、オーバーフロードレイン電極パッドＯＤに接続され、他方は出力端子ＯＳを構成している。出力端子ＯＳには、負荷抵抗Ｒが接続される。トランジスタＱ２のゲート電極にはリセットゲート電極パッドＲＧが接続されている。
　電極パッドＯＧ，ＯＤ，ＲＤには終始適当なハイレベルの電位が印加される。信号読み出し時においては、電極パッドＳＧ及び電極パッドＲＧをハイレベルとし、フローティング・ディフュージョン領域ＦＤの電位をリセット用の電極パッドＲＤのリセット電位とした後、電極パッドＲＧをローレベルとすることで、出力信号がフローティングレベルとなる。次に、電極パッドＳＧをローレベルとすることで、信号ゲート領域に一時的に蓄積されていた信号電荷が、フローティング・ディフュージョン領域ＦＤ内に流れ込み、電極パッドＯＳから取り出される出力信号が蓄積電荷量に応じた信号レベルとなる。
　残りの構成は、テスト動作を行うためのものであり、電極パッドＩＳＶ，ＩＳＨからテスト信号を入力し、電極パッドＩＧ１Ｖ，ＩＧ２Ｖ，ＩＧ１Ｈ，ＩＧ２Ｈに、適当な電位を与えて、テスト動作を行う。電極パッドＩＳＶは、半導体基板に電気的に接続された電極ｍＶに接続され、電極パッドＩＧ１Ｖ，ＩＧ２Ｖは、ＣＣＤチャネル上に絶縁膜を介して設けられたゲート電極ｍＧ１，ｍＧ２に接続されている。これらに適当な信号を入力して、正常である場合とは異なる出力が得られた場合には、異常であると判定する。
　なお、図３における各ＣＣＤチャネルｎＮと数本の転送電極ｍＭとの交差領域が、各画素を構成している（図７の画素ＰＩＸＥＬ参照）。
　図４は、１つの画素をＸＺ平面に沿って切った当該画素の縦断面図である。
　入射光Ｌは、半導体基板の裏面（光入射面）から入射する。すなわち、半導体基板は光入射面を有している。この画素は、基板表面側から順番に保護膜１、電荷転送電極２（＝図３に示した各電荷転送電極ｍ１～ｍＭ）、絶縁層３、Ｓｉからなる半導体基板４、反射防止膜５を備えている。半導体基板４は、Ｐ型半導体基板４Ｃと、Ｐ型半導体基板４Ｃ上に形成されたＮ型半導体層４Ａと、Ｐ型半導体基板４Ｃの裏面側に形成されたアキュムレーション層４Ｄと、ＣＣＤチャネルの両側に形成されたアイソレーション領域４Ｂとを備えている。Ｐ型半導体基板４ＣとＮ型半導体層４Ａとは接触してＰＮ接合を形成しており、埋め込みチャネル型ＣＣＤが構成されている。なお、Ｎ型半導体層４Ａ（ＰＮ接合）は省略することもでき、この場合には、当該ＣＣＤは表面チャネル型ＣＣＤとして機能する。
　本例では、保護膜１は、ＢＰＳＧ（Boro-Phospho Silicate Glass）からなり、電荷転送電極２はポリシリコンからなり、絶縁層３はＳｉＯ２からなり、アイソレーション領域４Ｂ及びアキュムレーション層４Ｄは、共に高濃度のＰ型不純物が添加されたＳｉからなる。なお、画素においては、半導体における導電型は、Ｐ型とＮ型を入れ替えても機能する。高濃度とは不純物濃度がＰ型半導体基板４Ｃの不純物濃度よりも高いことを意味し、好適には１×１９ｃｍ３以上の濃度である。
　ここで、上記構造の固体撮像素子の製造方法について説明する。
　まず、図４に示すように、Ｐ型の半導体基板４Ｃを用意する。この半導体基板４Ｃは薄膜化されている。次に、画素に相当する領域にマスクをパターニング形成し、基板表面にＰ型不純物をイオン注入法又は拡散法を用いて添加してアイソレーション領域４Ｂを形成し、しかる後、熱酸化を行うことで、アイソレーション領域４Ｂ上に絶縁層３を形成する。次に、マスクを除去し、更に熱酸化を行うと、ＳｉＯ２からなる絶縁層３はシリコンの光検出面上にも形成される。
　この絶縁層３を介して半導体基板内部にＮ型の不純物をイオン注入し、絶縁層３の直下領域にＮ型半導体層４Ａを形成する。当初の半導体基板はＰ型半導体基板４Ｃであるため、これらの間にＰＮ接合が形成される。次に絶縁層３上にＡｌなどの金属又はポリシリコンからなる電荷転送電極２を形成し、その上にＢＰＳＧからなる保護膜１を形成する。
　次に、図４に示したように、半導体基板４の裏面側に、高濃度のＰ型不純物を添加してアキュムレーション層４Ｄを形成し、続いて、アキュムレーション層４Ｄ上に反射防止膜５を形成する。反射防止膜５は、誘電体多層膜からなり、例えばＳｉ及びＧｅの酸化物を積層してなる。以上の工程により、上述の裏面入射型固体撮像素子は完成するが、実際には、隣接する電荷転送電極２が重複している構造であるため、下層の電荷転送電極２の形成後、ＳｉＯ２からなりスペーサとなる絶縁層を当初の絶縁層３に連続するように形成し、このスペーサを介して、上層の電荷転送電極２を形成する。これらの形成工程は異なっているので、下層（奇数行目）の電荷転送電極２を形成するためのマスクと、上層（偶数行目）の電荷転送電極２を形成するためのマスクの合わせ精度が要求される。
　次に、電荷転送電極の構造について説明する。まず、比較例となる従来の電極構造について説明する。
　図５は、比較例の電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図であり、Ｘ軸方向に延びた複数の電荷転送電極と、Ｙ軸方向に延びたＣＣＤチャネルｎＮ（ｎｋ＋１～ｎｋ＋４）が示されている（但しｐ，ｋは整数）。同図の点線ＰＩＸＥＬで囲まれた領域が１つの画素に相当する。この画素におけるＡ－Ａ矢印断面図は、図４に示したものと同一である。
　また、この画素におけるＢ－Ｂ矢印断面図は、図６に示されている。上層の電極ｍｐ＋６、ｍｐ＋８、ｍｐ＋１０の直下には、低濃度のＮ型半導体領域４Ａ’が形成されている。低濃度とは、Ｎ型半導体領域４Ａよりも低い不純物濃度を意味する。Ｎ型半導体層４Ａ及び低濃度のＮ型半導体層４Ａ’は、Ｐ型半導体基板４Ｃの表層を形成しており、隣接するＮ型半導体層４Ａの間に、低濃度のＮ型半導体層４Ａ’が位置している。この低濃度のＮ型半導体領域４Ａ’は、Ｎ型半導体領域４Ａよりも不純物濃度が低くなるように形成される。不純物濃度の制御手法としては、これらの形成時期と不純物添加量を異ならせる方法や、絶縁層３の厚みを低濃度側で厚くしておき、これを介してイオン注入を行う方法などがある。
　次に、上記実施形態に係る電荷転送電極の構造について説明する。この電荷転送電極の構造は、比較例のものから一部分を切り欠いて除いたものであり、所謂オープンゲート構造を構成している。
　図７は、上記実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図であり、Ｘ軸方向に延びた複数の電荷転送電極と、Ｙ軸方向に延びたＣＣＤチャネルｎＮ（ｎｋ＋１～ｎｋ＋４）が示されている（但しｐ，ｋは整数）。同図の点線ＰＩＸＥＬで囲まれた領域が１つの画素に相当する。この画素におけるＡ－Ａ矢印断面図は、図４に示したものと同一である。
　また、この画素におけるＢ－Ｂ矢印断面図は、図８に示されている。上層の電極ｍｐ＋６、ｍｐ＋８、ｍｐ＋１０の直下には、低濃度のＮ型半導体領域４Ａ’が形成されている。この低濃度のＮ型半導体領域４Ａ’は、Ｎ型半導体領域４Ａよりも不純物濃度が低くなるように形成される。不純物濃度の制御手法は、上述の通りである。
　電荷転送方向（Ｙ軸）に沿って隣接する電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の一部分は重複しており、その形成にあたっては、下層の電荷転送電極ｍｐ＋７、ｍｐ＋９、ｍｐ＋１１・・・の形成後、スペーサとなる絶縁層３を介して上層の電荷転送電極ｍｐ＋６、ｍｐ＋８、ｍｐ＋１０・・・を形成する。
　ここで、図７に示すように、電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）のＹ軸方向に沿って隣接するもの同士の間には、光透過用の複数の開口部ＯＰが形成されている。以下、電荷転送電極の構造について詳細に説明する。なお、以下の電荷転送電極の説明において、言及しない辺はＸ軸に平行な直線である。電荷転送電極ｍｐ＋７の一辺はＹ軸正方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、これに隣接する電荷転送電極ｍｐ＋８の一辺はＹ軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、双方の切り欠き部が対向することで開口部ＯＰが画成されている。
　これと同様の関係で、隣接する電荷転送電極ｍｐ＋９と電荷転送電極ｍｐ＋１０の切り欠き部の間に開口部ＯＰが形成されている。これらの４つの電荷転送電極ｍｐ＋７～ｍｐ＋１０は同一の画素ＰＩＸＥＬ内に含まれている。開口部ＯＰの直下の領域には、図８に示すように、高濃度のＰ型半導体領域４Ｃ’が形成されている。したがって、かかる領域においては、ＰＮ接合は形成されておらず、キャリアが蓄積されない。
　裏面入射した光Ｌは、光検出面側において検出されるが、本実施形態の固体撮像素子においては、光検出に供する光の一部を、開口部ＯＰを介して外部に透過させている。これにより、開口部ＯＰにおいては電荷転送電極がないため、入射光の反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
　また、図７に示すように、複数の開口部ＯＰは、電荷転送方向（Ｙ軸方向）に沿って整列して配置されている。このように、隣接する電荷転送電極の間に形成された開口部ＯＰが整列している場合、その構成が簡易である。しかしながら、この構造の場合、下層及び上層の電荷転送電極の製造時の合わせ精度が要求され、合わせ精度が低い場合には各列毎の画素における開口部ＯＰの面積が異なることとなり、画素毎の特性がばらつく等の更に改良すべき余地がある。エタロン特性、ダーク特性などに若干の固定ノイズパターンが生じる虞もある。　そこで、開口部ＯＰの配列を更に改良した実施形態について、次に説明する。
　図９は、この実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図であり、Ｘ軸方向に延びた複数の電荷転送電極と、Ｙ軸方向に延びたＣＣＤチャネルｎＮ（ｎｋ＋１～ｎｋ＋４）が示されている（但しｐ，ｋは整数）。同図の点線ＰＩＸＥＬで囲まれた領域が１つの画素に相当する。この画素におけるＡ－Ａ矢印断面図は、図４に示したものと同一である。
　また、この画素におけるＢ１－Ｂ１矢印断面図は図１０に示されており、Ｂ２－Ｂ２矢印断面図は図１１に示されている。上層の電極ｍｐ＋６、ｍｐ＋８、ｍｐ＋１０の直下には、低濃度のＮ型半導体領域４Ａ’が形成されている。この低濃度のＮ型半導体領域４Ａ’は、Ｎ型半導体領域４Ａよりも不純物濃度が低くなるように形成される。不純物濃度の制御手法は、上述の通りである。
　電荷転送方向（Ｙ軸）に沿って隣接する電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の一部分は重複しており、その形成にあたっては、下層の電荷転送電極ｍｐ＋７、ｍｐ＋９、ｍｐ＋１１・・・の形成後、スペーサとなる絶縁層３を介して上層の電荷転送電極ｍｐ＋６、ｍｐ＋８、ｍｐ＋１０・・・を形成する。
　図７に示したものと同様に、図９の構造においても、電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）のＹ軸方向に沿って隣接するもの同士の間には、光透過用の複数の開口部ＯＰが形成されている。電荷転送電極ｍｐ＋７の一辺はＹ軸正方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、これに隣接する電荷転送電極ｍｐ＋８の一辺はＹ軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、双方の切り欠き部が対向することで開口部ＯＰが画成されている。これらの切り欠き部の形成位置のＸ軸方向に沿った周期は同一である。
　これと同様の関係で、隣接する電荷転送電極ｍｐ＋９と電荷転送電極ｍｐ＋１０の切り欠き部の間に開口部ＯＰが形成されている。これらの切り欠き部の形成位置のＸ軸方向に沿った周期は同一であるが、電荷転送電極ｍｐ＋７、ｍｐ＋８の切り欠き部の形成位置とは、言うなればＸ軸方向に沿った形成位置の位相が反転した関係を有している。これらの４つの電荷転送電極ｍｐ＋７～ｍｐ＋１０は同一の画素ＰＩＸＥＬ内に含まれている。開口部ＯＰの直下の領域には、図１０に示すように、高濃度のＰ型半導体領域４Ｃ’が形成されている。したがって、かかる領域においては、ＰＮ接合は形成されておらず、キャリアが蓄積されない。
　ここで、図９に示すように、開口部ＯＰは、電荷転送方向（Ｙ軸方向）に沿って千鳥状に配置されている。すなわち、開口部ＯＰは、互い違いに配置されている。上述のように、下層に位置する奇数行目の電荷転送電極（ｍｐ＋１、ｍｐ＋３、ｍｐ＋５、ｍｐ＋７・・・）は同時に形成され、上層に位置する偶数行目（ｍｐ＋２、ｍｐ＋４、ｍｐ＋６、ｍｐ＋８・・・）の電荷転送電極は、下層の電極の形成後において同時に形成される。したがって、本実施形態のような千鳥状の開口部配置を採用する場合、偶数行目の電荷転送電極が製造時に横方向にずれて、例えば、電荷転送電極ｍｐ＋７と電荷転送電極ｍｐ＋８の間の開口部ＯＰの面積が増加した場合、電荷転送電極ｍｐ＋９と電荷転送電極ｍｐ＋１０の間の開口部ＯＰの面積は減少する。すなわち、この構造は合わせ精度のトレランスが高く、画素毎の透過光量は等しくなり、特性が均一化するという利点を有し、固定ノイズパターンの発生も抑制される。
　次に、上記電荷転送電極の構造を更に変形した実施形態について説明する。
　図１２は、この実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図であり、Ｘ軸方向に延びた複数の電荷転送電極と、Ｙ軸方向に延びたＣＣＤチャネルｎＮ（ｎｋ＋１～ｎｋ＋４）が示されている（但しｐ，ｋは整数）。同図の点線ＰＩＸＥＬで囲まれた領域が１つの画素に相当する。上記実施形態との相違点は、電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の形状と配置のみである。その他の構成は、開口部ＯＰの直下においてＰ型の不純物が添加され、図８、図１０又は図１１に示されるように、Ｐ型半導体領域４Ｃ’が形成されている点を除いて、上述の実施形態と同一である。また、電荷転送方向（Ｙ軸）に垂直であって開口部を通らない平面で切った画素の断面構造は図４に示したものと同一である。
　電荷転送電極ｍｐ＋７は第１形状を有し、電荷転送電極ｍｐ＋８は第２形状を有し、電荷転送電極ｍｐ＋９は第３形状を有し、電荷転送電極ｐ＋４は第４形状を有している。これらの第１乃至第４形状は互いに全て異なっており、これらの４つの形状が画素毎に電荷転送方向に沿って繰り返されている。
　電荷転送電極ｍｐ＋７の有する第1形状は、その一辺がＹ軸正方向に向かって周期的に台形状に凹んだ切り欠き部を有している。
　電荷転送電極ｍｐ＋８の有する第２形状は、その一辺がＹ軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しているが、その周期は電荷転送電極ｍｐ＋７と同一であって、切り欠き部の最奥部の辺の長さが電荷転送電極ｍｐ＋７とは異なる。電荷転送電極ｍｐ＋７と電荷転送電極ｍｐ＋８の切り欠き部は対向して第１パターンの開口部ＯＰを形成している。
　電荷転送電極ｍｐ＋９の有する第３形状は、その一辺がＹ軸正方向に向かって周期的に台形状又は三角形状に凹んだ切り欠き部を有している。電荷転送電極ｍｐ＋９においては、Ｘ軸方向の単位長当たりの切り欠き部の数は、電荷転送電極ｍｐ＋７、ｍｐ＋８の切り欠き部の数よりも多い。なお、台形状の切り欠き部と三角形状の切り欠き部はＸ軸に沿って交互に形成されている。
　電荷転送電極ｍｐ＋１０の有する第４形状は、その一辺がＹ軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しているが、その周期は電荷転送電極ｍｐ＋９と同一であって、切り欠き部の最奥部の辺の長さが、電荷転送電極ｍｐ＋９における台形状の切り欠き部の最奥部の辺の長さよりも長い。これらの電荷転送電極ｍｐ＋９と電荷転送電極ｍｐ＋１０の切り欠き部は対向して第２パターンの開口部ＯＰを形成している。また、開口部ＯＰの第１パターン及び第２パターンは互いに異なっている。
　このような構造の場合、電荷転送電極の形状や開口部のパターンが異なっているため、開口部ＯＰのランダム性が高く、例えば、電荷転送電極ｍｐ＋８とｍｐ＋１０が横方向にずれた場合においても、開口部面積の変動を抑制することができる。
　なお、上記電荷転送電極の一般形状は、ｐを０以上の整数とした場合、ｐ＋１行目の電荷転送電極は第１形状を有し、ｐ＋２行目の電荷転送電極は第２形状を有し、ｐ＋３行目の電荷転送電極は第３形状を有し、ｐ＋４行目の電荷転送電極は第４形状を有していると表現することができる。
　図１３は、別の実施形態に係る電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）の構造を説明するための撮像領域の平面図であり、Ｘ軸方向に延びた複数の電荷転送電極と、Ｙ軸方向に延びたＣＣＤチャネルｎＮ（ｎｋ＋１～ｎｋ＋４）が示されている（但しｐ，ｋは整数）。同図の点線ＰＩＸＥＬで囲まれた領域が１つの画素に相当する。上記比較例との相違点は、Ｘ軸に沿って直線的に延びた電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）が、それぞれ複数の開口部ＯＰを有している点であり、開口部ＯＰの直下には、Ｐ型の不純物が添加され、図８、図１０又は図１１に示されるようなＰ型半導体領域４Ｃ’が開口部ＯＰの直下に形成されている。その他の構成は上述の比較例と同一である。また、電荷転送方向（Ｙ軸）に垂直であって開口部を通らない平面で切った画素の断面構造は図４に示したものと同一である。なお、各画素内の開口部ＯＰの数及び配列は互いに同一である。
　このように、本実施形態の固体撮像素子では、各電荷転送電極２（ｍｐ＋１～ｍｐ＋１７・・）内に、光透過用の複数の開口部ＯＰが形成されており、光検出に供する光の一部を、開口部ＯＰを介して外部に透過させている。これにより、開口部ＯＰにおいては電荷転送電極がないため、入射光の反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
　なお、本発明は、上記実施形態に限定されるものではなく、例えば、半導体材料としてはＧａＡｓやＧａＮなどの化合物半導体を用いることも可能である。
　１００…裏面入射型固体撮像素子、Ｌ…入射光、１…保護膜、２…電荷転送電極、３…絶縁層、４…半導体基板、５…反射防止膜、４Ａ…Ｎ型半導体層、４Ｂ…アイソレーション領域、４Ｃ…Ｐ型半導体基板、４Ｄ…アキュムレーション層。    
 
 

Claims (5)

  1. 　裏面側に光入射面を有する半導体基板と、
    　前記半導体基板の前記光入射面とは反対側の光検出面に設けられた複数の電荷転送電極と、を備えた裏面入射型固体撮像素子において、
    　前記電荷転送電極の隣接するもの同士の間に、光透過用の複数の開口部が形成されていることを特徴とする裏面入射型固体撮像素子。
  2. 　前記開口部は、電荷転送方向に沿って整列して配置されていることを特徴とする請求項１に記載の裏面入射型固体撮像素子。
  3. 　前記開口部は、電荷転送方向に沿って千鳥状に配置されていることを特徴とする請求項１に記載の裏面入射型固体撮像素子。
  4. 　ｐは０以上の整数であり、
    　ｐ＋１行目の前記電荷転送電極は第１形状を有し、
    　ｐ＋２行目の前記電荷転送電極は第２形状を有し、
    　ｐ＋３行目の前記電荷転送電極は第３形状を有し、
    　ｐ＋４行目の前記電荷転送電極は第４形状を有し、
    　前記第１乃至第４形状は互いに全て異なり、
    　ｐ＋１行目とｐ＋２行目の前記電荷転送電極との間には第１パターンの前記開口部が形成され、
    　ｐ＋３行目とｐ＋４行目の前記電荷転送電極との間には第２パターンの前記開口部が形成され、
    　前記第１及び第２パターンは互いに異なっている、ことを特徴とする請求項１に記載の裏面入射型固体撮像素子。
  5. 　裏面側に光入射面を有する半導体基板と、
    　前記半導体基板の前記光入射面とは反対側の光検出面に設けられた複数の電荷転送電極と、を備えた裏面入射型固体撮像素子において、
    　各電荷転送電極内に、光透過用の複数の開口部が形成されていることを特徴とする裏面入射型固体撮像素子。
     
PCT/JP2010/055004 2009-03-27 2010-03-23 裏面入射型固体撮像素子 WO2010110275A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080014116.0A CN102365743B (zh) 2009-03-27 2010-03-23 背面入射型固体摄像元件
EP10756071.6A EP2413361B1 (en) 2009-03-27 2010-03-23 Back-illuminated solid-state image pickup device
US13/258,696 US8624301B2 (en) 2009-03-27 2010-03-23 Back-illuminated solid-state image pickup device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009079563A JP5410808B2 (ja) 2009-03-27 2009-03-27 裏面入射型固体撮像素子
JP2009-079563 2009-03-27

Publications (1)

Publication Number Publication Date
WO2010110275A1 true WO2010110275A1 (ja) 2010-09-30

Family

ID=42780968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/055004 WO2010110275A1 (ja) 2009-03-27 2010-03-23 裏面入射型固体撮像素子

Country Status (7)

Country Link
US (1) US8624301B2 (ja)
EP (1) EP2413361B1 (ja)
JP (1) JP5410808B2 (ja)
KR (1) KR101653435B1 (ja)
CN (1) CN102365743B (ja)
TW (1) TWI470782B (ja)
WO (1) WO2010110275A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5410808B2 (ja) * 2009-03-27 2014-02-05 浜松ホトニクス株式会社 裏面入射型固体撮像素子
JP6306989B2 (ja) 2014-09-09 2018-04-04 浜松ホトニクス株式会社 裏面入射型固体撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168669A (ja) * 1988-09-14 1990-06-28 Mitsubishi Electric Corp 固体撮像素子
JP2001057418A (ja) * 1999-08-18 2001-02-27 Fuji Film Microdevices Co Ltd 固体撮像素子
JP2002231925A (ja) * 2001-01-31 2002-08-16 Hamamatsu Photonics Kk 半導体エネルギー線検出器
JP2003078826A (ja) * 2001-09-06 2003-03-14 Sony Corp 固体撮像素子
JP2004241653A (ja) * 2003-02-06 2004-08-26 Hamamatsu Photonics Kk Ｘ線撮像素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125391A (ja) * 1984-07-13 1986-02-04 Sanyo Electric Co Ltd カラ−固体撮像装置
US5760431A (en) * 1995-11-29 1998-06-02 Massachusetts Institute Of Technology Multidirectional transfer charge-coupled device
DE60045484D1 (de) * 1999-09-30 2011-02-17 Shimadzu Corp Ultraschnelles bildaufnahmegerät
FR2857160B1 (fr) 2003-07-01 2005-09-23 Atmel Grenoble Sa Capteur d'image ergonomique
JP4281613B2 (ja) * 2004-05-07 2009-06-17 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び固体撮像素子の駆動方法
JP4710305B2 (ja) * 2004-11-15 2011-06-29 ソニー株式会社 固体撮像素子
JP5410808B2 (ja) * 2009-03-27 2014-02-05 浜松ホトニクス株式会社 裏面入射型固体撮像素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168669A (ja) * 1988-09-14 1990-06-28 Mitsubishi Electric Corp 固体撮像素子
JP2001057418A (ja) * 1999-08-18 2001-02-27 Fuji Film Microdevices Co Ltd 固体撮像素子
JP2002231925A (ja) * 2001-01-31 2002-08-16 Hamamatsu Photonics Kk 半導体エネルギー線検出器
JP2003078826A (ja) * 2001-09-06 2003-03-14 Sony Corp 固体撮像素子
JP2004241653A (ja) * 2003-02-06 2004-08-26 Hamamatsu Photonics Kk Ｘ線撮像素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Etaloning in Back-Illuminated CCDs", ROPER SCIENTIFIC TECHNICAL NOTE, 2000
See also references of EP2413361A4

Also Published As

Publication number Publication date
CN102365743A (zh) 2012-02-29
US20120256287A1 (en) 2012-10-11
JP5410808B2 (ja) 2014-02-05
KR101653435B1 (ko) 2016-09-01
EP2413361B1 (en) 2021-04-28
US8624301B2 (en) 2014-01-07
TW201104858A (en) 2011-02-01
TWI470782B (zh) 2015-01-21
EP2413361A1 (en) 2012-02-01
EP2413361A4 (en) 2013-04-17
JP2010232495A (ja) 2010-10-14
CN102365743B (zh) 2015-05-13
KR20110137376A (ko) 2011-12-22

Similar Documents

Publication Publication Date Title
US11348953B2 (en) Solid-state image sensor and camera
US10784306B2 (en) Solid-state imaging device and electronic apparatus
US7800191B2 (en) Solid-state imaging device and method for driving the same
KR101688249B1 (ko) 이면 입사형 고체 촬상 소자
KR101159032B1 (ko) 고체 촬상 소자
EP2226843B1 (en) Solid-state image pickup element, method of manufacturing the same, and electronic apparatus using the same
US20200395397A1 (en) Image sensor and image-capturing device
JP2013048132A (ja) 固体撮像装置
JP5410808B2 (ja) 裏面入射型固体撮像素子
JP5711807B2 (ja) 裏面入射型固体撮像素子
JP2001057421A (ja) 固体撮像装置
WO2011155182A1 (ja) 固体撮像素子
JP2024072796A (ja) イメージセンサ及びその製造方法
JP2007299806A (ja) 固体撮像装置及びその製造方法
JPH0917989A (ja) 固体撮像素子および固体撮像素子における信号電荷の読み出し方法
JP2005093915A (ja) 固体撮像素子
JP2001053264A (ja) 固体撮像素子
JP2006179696A (ja) 固体撮像装置
JP2010258268A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
JP2002289827A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080014116.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10756071

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010756071

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13258696

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117024971

Country of ref document: KR

Kind code of ref document: A