JP5711807B2 - 裏面入射型固体撮像素子 - Google Patents

裏面入射型固体撮像素子 Download PDF

Info

Publication number
JP5711807B2
JP5711807B2 JP2013231349A JP2013231349A JP5711807B2 JP 5711807 B2 JP5711807 B2 JP 5711807B2 JP 2013231349 A JP2013231349 A JP 2013231349A JP 2013231349 A JP2013231349 A JP 2013231349A JP 5711807 B2 JP5711807 B2 JP 5711807B2
Authority
JP
Japan
Prior art keywords
charge transfer
semiconductor substrate
type semiconductor
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013231349A
Other languages
English (en)
Other versions
JP2014060424A (ja
Inventor
久則 鈴木
久則 鈴木
康人 米田
康人 米田
村松 雅治
雅治 村松
晃永 山本
晃永 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2013231349A priority Critical patent/JP5711807B2/ja
Publication of JP2014060424A publication Critical patent/JP2014060424A/ja
Application granted granted Critical
Publication of JP5711807B2 publication Critical patent/JP5711807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、裏面入射型固体撮像素子に関する。
BT(Back−illuminated Thinning)−CCDは、基板の光入射面側を薄膜化した裏面入射型固体撮像素子として知られている。非特許文献1によれば、BT−CCDに入射する被検出光と、入射した被検出光がBT−CCDの検出側の面で反射した光との間で干渉(エタロン現象)が発生し、近赤外域の検出特性に影響する。このエタロン現象を抑制するため、同文献では、光感応領域の厚さを大きくし、更に、反射防止膜を光感応領域に設けることとしている。
「Etaloning in Back-IlluminatedCCDs」, ROPER SCIENTIFIC TECHINICAL NOTE(ロパー・サイエンティフィック・テクニカルノート)、ROPER SCIENTIFIC(ロパー・サイエンティフィック社)発行、2000年、No.7
しかしながら、従来のBT−CCDの解決手法は、薄膜化による検出感度の向上というBT−CCD本来の利点を犠牲にしており、画像品質の本質的な向上には至っていない。
本発明は、このような課題に鑑みてなされたものであり、エタロン現象による画像劣化を抑制し、画像品質を向上可能な裏面入射型固体撮像素子を提供することを目的とする。
第1の発明に係る裏面入射型固体撮像素子は、裏面入射型固体撮像素子において、半導体基板と、前記半導体基板上に隣接して設けられ、隣接するもの同士の間に形成される開口部が、電荷転送方向に沿って千鳥状に配置された電荷転送電極と、を備え、前記半導体基板は、第1導電型の半導体基板と、前記第1導電型の半導体基板上に形成された第2導電型の半導体領域と、を備え、前記第1導電型の半導体基板と前記第2導電型の半導体領域との間には、PN接合が形成され、前記開口部の直下の領域には、前記第1導電型の半導体基板と同一導電型の半導体領域が形成されており、PN接合が形成されていないことを特徴とする。
第2の発明に係る裏面入射型固体撮像素子は、裏面側に光入射面を有する半導体基板と、前記半導体基板の前記光入射面とは反対側の光検出面に設けられた複数の電荷転送電極と、を備えた裏面入射型固体撮像素子において、前記電荷転送電極の隣接するもの同士の間に、光透過用の複数の開口部が形成されており、前記開口部は、電荷転送方向に沿って千鳥状に配置されており、前記半導体基板は、第1導電型の半導体基板と、前記第1導電型の半導体基板上に形成された第2導電型の半導体領域と、を備え、前記第1導電型の半導体基板と前記第2導電型の半導体領域との間には、PN接合が形成され、前記開口部の直下の領域には、前記第1導電型の半導体基板と同一導電型の半導体領域が形成されており、PN接合が形成されていないことを特徴とする。
第3の発明に係る裏面入射型固体撮像素子は、前記第2導電型の半導体領域上に形成された絶縁層と、前記絶縁層上に形成された前記電荷転送電極と、前記電荷転送電極上に形成された保護膜と、を備えることを特徴とする。
第4の発明に係る裏面入射型固体撮像素子においては、隣接する前記電荷転送電極の一部分は、スペーサとなる前記絶縁層を介して、重複しており、隣接する前記電荷転送電極は、それぞれが台形状に凹んだ切り欠き部を有しており、隣接する前記電荷転送電極の前記切り欠き部が対向することで、前記開口部が画成されている、ことを特徴とする。
本発明の裏面入射型固体撮像素子によれば、高品質な画像を取得することができる。
実施の形態に係る裏面入射型固体撮像素子100の斜視図である。 裏面入射型固体撮像素子100を光入射方向とは逆側から見た底面図である。 表面側(光入射面(裏面)とは逆側)に形成された撮像領域10と水平シフトレジスタ20を示す図である。 1つの画素をXZ平面に沿って切った当該画素の縦断面図である。 比較例の電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図である。 図5に示した画素におけるB−B矢印断面図である。 実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図である。 図7に示した画素におけるB−B矢印断面図である。 実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図である。 図9に示した画素におけるB1−B1矢印断面図である。 図9に示した画素におけるB2−B2矢印断面図である。 実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図である。 実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図である。
以下、実施の形態に係る裏面入射型固体撮像素子100について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
図1は、実施の形態に係る裏面入射型固体撮像素子100の斜視図である。なお、同図には、説明の便宜上、互いに直交するX軸、Y軸及びZ軸からなる三次元直交座標系が示されている。
裏面入射型固体撮像素子100は、半導体基板の裏面側をKOH水溶液などでエッチングして薄膜化したBT−CCD(電荷結合素子)であり、エッチングされた中央領域には凹部TDが形成され、凹部TDの周囲には厚い枠部が存在している。凹部TDの側面102a,102b,102c,102dは、底面101に対して鈍角を成して傾斜している。なお、この枠部は、エッチングによって除去し、全領域が薄膜化された裏面入射型固体撮像素子とすることも可能である。
半導体基板の薄膜化された中央領域は光感応領域(撮像領域)であり、この光感応領域に対象物からの光像Lが、Z軸の負方向に沿って入射する。半導体基板の凹部TDの底面101は、光入射面を構成している。光感応領域には複数の垂直シフトレジスタからなる撮像用のCCDが画素として形成されている。
図2は、裏面入射型固体撮像素子100を光入射方向とは逆側から見た底面図である。薄膜化された半導体基板の底面101に対応する領域には、撮像領域10が形成されている。撮像領域10に入射した光像は、二次元電荷像に変換され、この電荷はY軸の負方向に沿って転送される。撮像領域10の電荷転送方向の終端には、水平シフトレジスタ20が設けられており、垂直方向に転送されてきた各画素の電荷は、X軸方向に沿って順次転送される。裏面入射型固体撮像素子100の枠部には複数の電極パッドが設けられている。
主な電極パッドは、二相の転送電圧を電荷転送電極に印加するための電極パッドP1V,P2V、二相の転送電圧を電荷転送電極に印加するための電極パッドP1H,P2H、半導体基板をグランドに接続するための電極パッドSS、水平方向に転送された電荷を読み出すための電極パッドSG,OG,OD,RG,RDであり、出力は電極パッドOSから取り出すことができる。
その他の電極パッドは、仕様に応じて適宜設ければよいが、本例では、水平シフトレジスタ20への電荷転送ゲートを機能させるための電極パッドTG、テスト用信号を入力するための電極パッドISV,ISH、これらのテスト用信号の電荷転送ゲートを機能させるための電極パッド1G1V,1G2V,1G1H,1G2Hを備えている。CCDの電荷転送方式としては、フレームトランスファー方式、インターライントランスファー方式、フル・フレームトランスファー方式などが知られている。このようなCCDの構造は数多く知られており、特に限定されないが、一例として、フル・フレームトランスファー方式のCCDについて説明する。
図3は、表面側(光入射面(裏面)とは逆側)に形成された撮像領域10と水平シフトレジスタ20を示す図である。なお、同図は模式的な図であり、X軸方向に延びる各転送電極の形状は長方形であって、これらの間に隙間が存在するように記載されているが、実際には、これらの一部又は全部が重なり、その形状は後述のように、光透過用の開口部を有するように設定されている。
撮像領域10は、複数の垂直シフトレジスタn〜n(Nは2以上の整数)、すなわち垂直電荷転送用CCDが整列してなる。なお、実際の撮像領域は、撮像領域10の中央領域であり、周辺の画素は必要に応じて遮光が行われている。垂直方向の画素はY軸に沿って並んでおり、電荷転送電極m〜m(Mは2以上の整数)のぞれぞれはX軸に沿って延びている。電荷転送電極m〜mには、電極パッドP1V,P2Vから二相の転送電圧が印加され、電荷転送電極m〜m直下の半導体領域に蓄積された電荷を垂直方向(Y軸負方向)に転送する。なお、各垂直シフトレジスタn〜nを構成する垂直CCDチャネル(半導体電荷転送領域)の間には、このCCDチャネルを流れる電荷とは反対の導電型のアイソレーション領域が形成されており、アイソレーション領域は異なる画素列からの電荷の相互混合を抑制している。
垂直方向の電荷転送の最終位置には転送ゲート電極mが設けられており、電極パッドTGからの電圧に依存して、撮像領域10から転送ゲート電極mの直下のポテンシャルを経て水平シフトレジスタ20内に電荷が流れ込むことになる。水平シフトレジスタ20は、水平方向(X軸正方向)に電荷を転送する水平電荷転送用CCDがX軸に沿って整列したものであり、X軸方向に延びた半導体電荷転送領域HSRの上に、電荷転送電極h〜h(Kは2以上の整数)が設けられ、これらの電荷転送電極がX軸方向に沿って並んでいる。
電荷転送電極h〜hには、電極パッドP1H,P2Hから二相の転送電圧が印加され、電荷転送電極h〜hの直下の半導体領域に蓄積された電荷を水平方向(X軸方向)に転送する。X軸の電荷転送の最終位置には、電荷読出回路が設けられている。電荷読出回路は、電極パッドSGに接続された水平シフトレジスタの終端に位置する信号ゲート領域を備えている。この信号ゲート領域の隣には、MOS−FET構造のトランジスタQを介してフローティング・ディフュージョン領域FDが設けられている。フローティング・ディフュージョン領域FDは、リセットトランジスタQを介してリセットドレイン電極パッドRDに接続され、また、出力トランジスタQのゲート電極に接続されている。出力トランジスタQの一方の端子は、オーバーフロードレイン電極パッドODに接続され、他方は出力端子OSを構成している。出力端子OSには、負荷抵抗Rが接続される。トランジスタQのゲート電極にはリセットゲート電極パッドRGが接続されている。
電極パッドOG,OD,RDには終始適当なハイレベルの電位が印加される。信号読み出し時においては、電極パッドSG及び電極パッドRGをハイレベルとし、フローティング・ディフュージョン領域FDの電位をリセット用の電極パッドRDのリセット電位とした後、電極パッドRGをローレベルとすることで、出力信号がフローティングレベルとなる。次に、電極パッドSGをローレベルとすることで、信号ゲート領域に一時的に蓄積されていた信号電荷が、フローティング・ディフュージョン領域FD内に流れ込み、電極パッドOSから取り出される出力信号が蓄積電荷量に応じた信号レベルとなる。
残りの構成は、テスト動作を行うためのものであり、電極パッドISV,ISHからテスト信号を入力し、電極パッドIG1V,IG2V,IG1H,IG2Hに、適当な電位を与えて、テスト動作を行う。電極パッドISVは、半導体基板に電気的に接続された電極mに接続され、電極パッドIG1V,IG2Vは、CCDチャネル上に絶縁膜を介して設けられたゲート電極mG1,mG2に接続されている。これらに適当な信号を入力して、正常である場合とは異なる出力が得られた場合には、異常であると判定する。
なお、図3における各CCDチャネルnと数本の転送電極mとの交差領域が、各画素を構成している(図7の画素PIXEL参照)。
図4は、1つの画素をXZ平面に沿って切った当該画素の縦断面図である。
入射光Lは、半導体基板の裏面(光入射面)から入射する。すなわち、半導体基板は光入射面を有している。この画素は、基板表面側から順番に保護膜1、電荷転送電極2(=図3に示した各電荷転送電極m〜m)、絶縁層3、Siからなる半導体基板4、反射防止膜5を備えている。半導体基板4は、P型半導体基板4Cと、P型半導体基板4C上に形成されたN型半導体領域(層)4Aと、P型半導体基板4Cの裏面側に形成されたアキュムレーション層4Dと、CCDチャネルの両側に形成されたアイソレーション領域4Bとを備えている。P型半導体基板4CとN型半導体領域4Aとは接触してPN接合を形成しており、埋め込みチャネル型CCDが構成されている。なお、N型半導体領域4A(PN接合)は省略することもでき、この場合には、当該CCDは表面チャネル型CCDとして機能する。
本例では、保護膜1は、BPSG(Boro-Phospho SilicateGlass)からなり、電荷転送電極2はポリシリコンからなり、絶縁層3はSiOからなり、アイソレーション領域4B及びアキュムレーション層4Dは、共に高濃度のP型不純物が添加されたSiからなる。なお、画素においては、半導体における導電型は、P型とN型(第1導電型・第2導電型)を入れ替えても機能する。高濃度とは不純物濃度がP型半導体基板4Cの不純物濃度よりも高いことを意味し、好適には1×19cm以上の濃度である。
ここで、上記構造の固体撮像素子の製造方法について説明する。
まず、図4に示すように、P型の半導体基板4Cを用意する。この半導体基板4Cは薄膜化されている。次に、画素に相当する領域にマスクをパターニング形成し、基板表面にP型不純物をイオン注入法又は拡散法を用いて添加してアイソレーション領域4Bを形成し、しかる後、熱酸化を行うことで、アイソレーション領域4B上に絶縁層3を形成する。次に、マスクを除去し、更に熱酸化を行うと、SiOからなる絶縁層3はシリコンの光検出面上にも形成される。
この絶縁層3を介して半導体基板内部にN型の不純物をイオン注入し、絶縁層3の直下領域にN型半導体領域4Aを形成する。当初の半導体基板はP型半導体基板4Cであるため、これらの間にPN接合が形成される。次に絶縁層3上にAlなどの金属又はポリシリコンからなる電荷転送電極2を形成し、その上にBPSGからなる保護膜1を形成する。
次に、図4に示したように、半導体基板4の裏面側に、高濃度のP型不純物を添加してアキュムレーション層4Dを形成し、続いて、アキュムレーション層4D上に反射防止膜5を形成する。反射防止膜5は、誘電体多層膜からなり、例えばSi及びGeの酸化物を積層してなる。以上の工程により、上述の裏面入射型固体撮像素子は完成するが、実際には、隣接する電荷転送電極2が重複している構造であるため、下層の電荷転送電極2の形成後、SiOからなりスペーサとなる絶縁層を当初の絶縁層3に連続するように形成し、このスペーサを介して、上層の電荷転送電極2を形成する。これらの形成工程は異なっているので、下層(奇数行目)の電荷転送電極2を形成するためのマスクと、上層(偶数行目)の電荷転送電極2を形成するためのマスクの合わせ精度が要求される。
次に、電荷転送電極の構造について説明する。まず、比較例となる従来の電極構造について説明する。
図5は、比較例の電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図であり、X軸方向に延びた複数の電荷転送電極と、Y軸方向に延びたCCDチャネルn(nk+1〜nk+4)が示されている(但しp,kは整数)。同図の点線PIXELで囲まれた領域が1つの画素に相当する。この画素におけるA−A矢印断面図は、図4に示したものと同一である。
また、この画素におけるB−B矢印断面図は、図6に示されている。上層の電極mp+6、mp+8、mp+10の直下には、低濃度のN型半導体領域4A’が形成されている。低濃度とは、N型半導体領域4Aよりも低い不純物濃度を意味する。N型半導体領域4A及び低濃度のN型半導体領域(層)4A’は、P型半導体基板4Cの表層を形成しており、隣接するN型半導体領域4Aの間に、低濃度のN型半導体領域4A’が位置している。この低濃度のN型半導体領域4A’は、N型半導体領域4Aよりも不純物濃度が低くなるように形成される。不純物濃度の制御手法としては、これらの形成時期と不純物添加量を異ならせる方法や、絶縁層3の厚みを低濃度側で厚くしておき、これを介してイオン注入を行う方法などがある。
次に、上記実施形態に係る電荷転送電極の構造について説明する。この電荷転送電極の構造は、比較例のものから一部分を切り欠いて除いたものであり、所謂オープンゲート構造を構成している。
図7は、上記実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図であり、X軸方向に延びた複数の電荷転送電極と、Y軸方向に延びたCCDチャネルn(nk+1〜nk+4)が示されている(但しp,kは整数)。同図の点線PIXELで囲まれた領域が1つの画素に相当する。この画素におけるA−A矢印断面図は、図4に示したものと同一である。
また、この画素におけるB−B矢印断面図は、図8に示されている。上層の電極mp+6、mp+8、mp+10の直下には、低濃度のN型半導体領域4A’が形成されている。この低濃度のN型半導体領域4A’は、N型半導体領域4Aよりも不純物濃度が低くなるように形成される。不純物濃度の制御手法は、上述の通りである。
電荷転送方向(Y軸)に沿って隣接する電荷転送電極2(mp+1〜mp+17・・)の一部分は重複しており、その形成にあたっては、下層の電荷転送電極mp+7、mp+9、mp+11・・・の形成後、スペーサとなる絶縁層3を介して上層の電荷転送電極mp+6、mp+8、mp+10・・・を形成する。
ここで、図7に示すように、電荷転送電極2(mp+1〜mp+17・・)のY軸方向に沿って隣接するもの同士の間には、光透過用の複数の開口部OPが形成されている。以下、電荷転送電極の構造について詳細に説明する。なお、以下の電荷転送電極の説明において、言及しない辺はX軸に平行な直線である。電荷転送電極mp+7の一辺はY軸正方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、これに隣接する電荷転送電極mp+8の一辺はY軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、双方の切り欠き部が対向することで開口部OPが画成されている。
これと同様の関係で、隣接する電荷転送電極mp+9と電荷転送電極mp+10の切り欠き部の間に開口部OPが形成されている。これらの4つの電荷転送電極mp+7〜mp+10は同一の画素PIXEL内に含まれている。開口部OPの直下の領域には、図8に示すように、高濃度のP型半導体領域4C’が形成されている。したがって、かかる領域においては、PN接合は形成されておらず、キャリアが蓄積されない。
裏面入射した光Lは、光検出面側において検出されるが、本実施形態の固体撮像素子においては、光検出に供する光の一部を、開口部OPを介して外部に透過させている。これにより、開口部OPにおいては電荷転送電極がないため、入射光の反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
また、図7に示すように、複数の開口部OPは、電荷転送方向(Y軸方向)に沿って整列して配置されている。このように、隣接する電荷転送電極の間に形成された開口部OPが整列している場合、その構成が簡易である。しかしながら、この構造の場合、下層及び上層の電荷転送電極の製造時の合わせ精度が要求され、合わせ精度が低い場合には各列毎の画素における開口部OPの面積が異なることとなり、画素毎の特性がばらつく等の更に改良すべき余地がある。エタロン特性、ダーク特性などに若干の固定ノイズパターンが生じる虞もある。
そこで、開口部OPの配列を更に改良した実施形態について、次に説明する。
図9は、この実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図であり、X軸方向に延びた複数の電荷転送電極と、Y軸方向に延びたCCDチャネルn(nk+1〜nk+4)が示されている(但しp,kは整数)。同図の点線PIXELで囲まれた領域が1つの画素に相当する。この画素におけるA−A矢印断面図は、図4に示したものと同一である。
また、この画素におけるB1−B1矢印断面図は図10に示されており、B2−B2矢印断面図は図11に示されている。上層の電極mp+6、mp+8、mp+10の直下には、低濃度のN型半導体領域4A’が形成されている。この低濃度のN型半導体領域4A’は、N型半導体領域4Aよりも不純物濃度が低くなるように形成される。不純物濃度の制御手法は、上述の通りである。
電荷転送方向(Y軸)に沿って隣接する電荷転送電極2(mp+1〜mp+17・・)の一部分は重複しており、その形成にあたっては、下層の電荷転送電極mp+7、mp+9、mp+11・・・の形成後、スペーサとなる絶縁層3を介して上層の電荷転送電極mp+6、mp+8、mp+10・・・を形成する。
図7に示したものと同様に、図9の構造においても、電荷転送電極2(mp+1〜mp+17・・)のY軸方向に沿って隣接するもの同士の間には、光透過用の複数の開口部OPが形成されている。電荷転送電極mp+7の一辺はY軸正方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、これに隣接する電荷転送電極mp+8の一辺はY軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しており、双方の切り欠き部が対向することで開口部OPが画成されている。これらの切り欠き部の形成位置のX軸方向に沿った周期は同一である。
これと同様の関係で、隣接する電荷転送電極mp+9と電荷転送電極mp+10の切り欠き部の間に開口部OPが形成されている。これらの切り欠き部の形成位置のX軸方向に沿った周期は同一であるが、電荷転送電極mp+7、mp+8の切り欠き部の形成位置とは、言うなればX軸方向に沿った形成位置の位相が反転した関係を有している。これらの4つの電荷転送電極mp+7〜mp+10は同一の画素PIXEL内に含まれている。開口部OPの直下の領域には、図10に示すように、高濃度のP型半導体領域4C’が形成されている。したがって、かかる領域においては、PN接合は形成されておらず、キャリアが蓄積されない。
ここで、図9に示すように、開口部OPは、電荷転送方向(Y軸方向)に沿って千鳥状に配置されている。すなわち、開口部OPは、互い違いに配置されている。上述のように、下層に位置する奇数行目の電荷転送電極(mp+1、mp+3、mp+5、mp+7・・・)は同時に形成され、上層に位置する偶数行目(mp+2、mp+4、mp+6、mp+8・・・)の電荷転送電極は、下層の電極の形成後において同時に形成される。したがって、本実施形態のような千鳥状の開口部配置を採用する場合、偶数行目の電荷転送電極が製造時に横方向にずれて、例えば、電荷転送電極mp+7と電荷転送電極mp+8の間の開口部OPの面積が増加した場合、電荷転送電極mp+9と電荷転送電極mp+10の間の開口部OPの面積は減少する。すなわち、この構造は合わせ精度のトレランスが高く、画素毎の透過光量は等しくなり、特性が均一化するという利点を有し、固定ノイズパターンの発生も抑制される。
次に、上記電荷転送電極の構造を更に変形した実施形態について説明する。
図12は、この実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図であり、X軸方向に延びた複数の電荷転送電極と、Y軸方向に延びたCCDチャネルn(nk+1〜nk+4)が示されている(但しp,kは整数)。同図の点線PIXELで囲まれた領域が1つの画素に相当する。上記実施形態との相違点は、電荷転送電極2(mp+1〜mp+17・・)の形状と配置のみである。その他の構成は、開口部OPの直下においてP型の不純物が添加され、図8、図10又は図11に示されるように、P型半導体領域4C’が形成されている点を除いて、上述の実施形態と同一である。また、電荷転送方向(Y軸)に垂直であって開口部を通らない平面で切った画素の断面構造は図4に示したものと同一である。
電荷転送電極mp+7は第1形状を有し、電荷転送電極mp+8は第2形状を有し、電荷転送電極mp+9は第3形状を有し、電荷転送電極p+4は第4形状を有している。これらの第1乃至第4形状は互いに全て異なっており、これらの4つの形状が画素毎に電荷転送方向に沿って繰り返されている。
電荷転送電極mp+7の有する第1形状は、その一辺がY軸正方向に向かって周期的に台形状に凹んだ切り欠き部を有している。
電荷転送電極mp+8の有する第2形状は、その一辺がY軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しているが、その周期は電荷転送電極mp+7と同一であって、切り欠き部の最奥部の辺の長さが電荷転送電極mp+7とは異なる。電荷転送電極mp+7と電荷転送電極mp+8の切り欠き部は対向して第1パターンの開口部OPを形成している。
電荷転送電極mp+9の有する第3形状は、その一辺がY軸正方向に向かって周期的に台形状又は三角形状に凹んだ切り欠き部を有している。電荷転送電極mp+9においては、X軸方向の単位長当たりの切り欠き部の数は、電荷転送電極mp+7、mp+8の切り欠き部の数よりも多い。なお、台形状の切り欠き部と三角形状の切り欠き部はX軸に沿って交互に形成されている。
電荷転送電極mp+10の有する第4形状は、その一辺がY軸負方向に向かって周期的に台形状に凹んだ切り欠き部を有しているが、その周期は電荷転送電極mp+9と同一であって、切り欠き部の最奥部の辺の長さが、電荷転送電極mp+9における台形状の切り欠き部の最奥部の辺の長さよりも長い。これらの電荷転送電極mp+9と電荷転送電極mp+10の切り欠き部は対向して第2パターンの開口部OPを形成している。また、開口部OPの第1パターン及び第2パターンは互いに異なっている。
このような構造の場合、電荷転送電極の形状や開口部のパターンが異なっているため、開口部OPのランダム性が高く、例えば、電荷転送電極mp+8とmp+10が横方向にずれた場合においても、開口部面積の変動を抑制することができる。
なお、上記電荷転送電極の一般形状は、pを0以上の整数とした場合、p+1行目の電荷転送電極は第1形状を有し、p+2行目の電荷転送電極は第2形状を有し、p+3行目の電荷転送電極は第3形状を有し、p+4行目の電荷転送電極は第4形状を有していると表現することができる。
図13は、別の実施形態に係る電荷転送電極2(mp+1〜mp+17・・)の構造を説明するための撮像領域の平面図であり、X軸方向に延びた複数の電荷転送電極と、Y軸方向に延びたCCDチャネルn(nk+1〜nk+4)が示されている(但しp,kは整数)。同図の点線PIXELで囲まれた領域が1つの画素に相当する。上記比較例との相違点は、X軸に沿って直線的に延びた電荷転送電極2(mp+1〜mp+17・・)が、それぞれ複数の開口部OPを有している点であり、開口部OPの直下には、P型の不純物が添加され、図8、図10又は図11に示されるようなP型半導体領域4C’が開口部OPの直下に形成されている。その他の構成は上述の比較例と同一である。また、電荷転送方向(Y軸)に垂直であって開口部を通らない平面で切った画素の断面構造は図4に示したものと同一である。なお、各画素内の開口部OPの数及び配列は互いに同一である。
このように、本実施形態の固体撮像素子では、各電荷転送電極2(mp+1〜mp+17・・)内に、光透過用の複数の開口部OPが形成されており、光検出に供する光の一部を、開口部OPを介して外部に透過させている。これにより、開口部OPにおいては電荷転送電極がないため、入射光の反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
なお、本発明は、上記実施形態に限定されるものではなく、例えば、半導体材料としてはGaAsやGaNなどの化合物半導体を用いることも可能である。
以上、説明したように、上述の裏面入射型固体撮像素子は、裏面側に光入射面を有する半導体基板と、半導体基板の光入射面とは反対側の光検出面に設けられた複数の電荷転送電極とを備えた裏面入射型固体撮像素子において、電荷転送電極の隣接するもの同士の間に、光透過用の複数の開口部が形成されていることを特徴とする。
裏面入射した光は、光検出面側において検出されるが、本発明の固体撮像素子では、本来、光検出に供する光の一部を、開口部を介して外部に透過させている。これにより、開口部においては電荷転送電極がないため、反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
また、上記開口部は、電荷転送方向に沿って整列して配置されていることが好ましい。このように、隣接する電荷転送電極の間に形成された開口部が整列している場合、その構成が簡易であるにも拘らず、反射光が抑制される。しかしながら、この構造の場合、電荷転送電極の製造時の合わせ精度が要求され、合わせ精度が低い場合には各列毎の画素における開口部の面積が異なることとなり、画素毎の特性がばらつく等の更に改良すべき余地がある。
そこで、上記開口部は、電荷転送方向に沿って千鳥状に配置されていることが好ましい。すなわち、開口部は、互い違いに配置されている。このような千鳥状の開口部配置を採用する場合、奇数行目(p+1行目とp+3行目(pを0以上の整数とする))の電荷転送電極は同時に形成され、偶数行目(p+2行目とp+4行目)の電荷転送電極が別途同時に形成されるとすると、偶数行目の電荷転送電極が製造時に横方向にずれてp+1行目とp+2行目の電荷転送電極の間の開口部面積が増加した場合、p+3行目とp+4行目の電荷転送電極の間の開口部面積は減少する。すなわち、この構造は合わせ精度のトレランスが高く、画素毎の透過光量は等しくなり、特性が均一化する。
また、電荷転送電極の形状及び配置に関し、p+1行目の電荷転送電極は第1形状を有し、p+2行目の電荷転送電極は第2形状を有し、p+3行目の電荷転送電極は第3形状を有し、p+4行目の電荷転送電極は第4形状を有し、第1乃至第4形状は互いに全て異なり、p+1行目とp+2行目の電荷転送電極との間には第1パターンの開口部が形成され、p+3行目とp+4行目の電荷転送電極との間には第2パターンの開口部が形成され、第1及び第2パターンは互いに異なっていることが好ましい。
このような構造の場合、電荷転送電極の形状や開口部のパターンが異なっているため、開口部のランダム性が高く、例えば、p+2行目とp+4行目の電荷転送電極が横方向にずれた場合においても、開口部面積の変動を抑制することができる。
また、上述の裏面入射型固体撮像素子は、裏面側に光入射面を有する半導体基板と、半導体基板の光入射面とは反対側の光検出面に設けられた複数の電荷転送電極とを備えた裏面入射型固体撮像素子において、各電荷転送電極内に、光透過用の複数の開口部が形成されていることを特徴とする。
この構造の場合においても、光検出に供する光の一部を、開口部を介して外部に透過させている。これにより、開口部においては電荷転送電極がないため、反射が抑制され、入射光と反射光の干渉が抑制される。したがって、エタロン現象による画像劣化が抑制され、画像品質が向上する。
100…裏面入射型固体撮像素子、L…入射光、1…保護膜、2…電荷転送電極、3…絶縁層、4…半導体基板、5…反射防止膜、4A…N型半導体領域(層)、4B…アイソレーション領域、4C…P型半導体基板、4D…アキュムレーション層。

Claims (4)

  1. 裏面入射型固体撮像素子において、
    半導体基板と、
    前記半導体基板上に隣接して設けられ、隣接するもの同士の間に形成される開口部が、電荷転送方向に沿って千鳥状に配置された電荷転送電極と、
    を備え
    前記半導体基板は、
    第1導電型の半導体基板と、
    前記第1導電型の半導体基板上に形成された第2導電型の半導体領域と、
    を備え、
    前記第1導電型の半導体基板と前記第2導電型の半導体領域との間には、PN接合が形成され、
    前記開口部の直下の領域には、前記第1導電型の半導体基板と同一導電型の半導体領域が形成されており、PN接合が形成されていない、
    ことを特徴とする裏面入射型固体撮像素子。
  2. 裏面側に光入射面を有する半導体基板と、
    前記半導体基板の前記光入射面とは反対側の光検出面に設けられた複数の電荷転送電極と、
    を備えた裏面入射型固体撮像素子において、
    前記電荷転送電極の隣接するもの同士の間に、光透過用の複数の開口部が形成されており、
    前記開口部は、電荷転送方向に沿って千鳥状に配置され、
    前記半導体基板は、
    第1導電型の半導体基板と、
    前記第1導電型の半導体基板上に形成された第2導電型の半導体領域と、
    を備え、
    前記第1導電型の半導体基板と前記第2導電型の半導体領域との間にはPN接合が形成され、
    前記開口部の直下の領域には、前記第1導電型の半導体基板と同一導電型の半導体領域が形成されており、PN接合が形成されていない、
    ことを特徴とする裏面入射型固体撮像素子。
  3. 前記第2導電型の半導体領域上に形成された絶縁層と、
    前記絶縁層上に形成された前記電荷転送電極と、
    前記電荷転送電極上に形成された保護膜と、
    を備えることを特徴とする請求項1又は2に記載の裏面入射型固体撮像素子。
  4. 隣接する前記電荷転送電極の一部分は、スペーサとなる前記絶縁層を介して、重複しており、
    隣接する前記電荷転送電極は、それぞれが台形状に凹んだ切り欠き部を有しており、隣接する前記電荷転送電極の前記切り欠き部が対向することで、前記開口部が画成されている、ことを特徴とする請求項3に記載の裏面入射型固体撮像素子。
JP2013231349A 2013-11-07 2013-11-07 裏面入射型固体撮像素子 Active JP5711807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013231349A JP5711807B2 (ja) 2013-11-07 2013-11-07 裏面入射型固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013231349A JP5711807B2 (ja) 2013-11-07 2013-11-07 裏面入射型固体撮像素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009079563A Division JP5410808B2 (ja) 2009-03-27 2009-03-27 裏面入射型固体撮像素子

Publications (2)

Publication Number Publication Date
JP2014060424A JP2014060424A (ja) 2014-04-03
JP5711807B2 true JP5711807B2 (ja) 2015-05-07

Family

ID=50616574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013231349A Active JP5711807B2 (ja) 2013-11-07 2013-11-07 裏面入射型固体撮像素子

Country Status (1)

Country Link
JP (1) JP5711807B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168669A (ja) * 1988-09-14 1990-06-28 Mitsubishi Electric Corp 固体撮像素子
JP4092409B2 (ja) * 1999-08-18 2008-05-28 富士フイルム株式会社 固体撮像素子
JP2003078826A (ja) * 2001-09-06 2003-03-14 Sony Corp 固体撮像素子
JP2004241653A (ja) * 2003-02-06 2004-08-26 Hamamatsu Photonics Kk X線撮像素子

Also Published As

Publication number Publication date
JP2014060424A (ja) 2014-04-03

Similar Documents

Publication Publication Date Title
US10504947B2 (en) Solid-state image sensor and camera
KR102600673B1 (ko) 이미지 센서
KR101688249B1 (ko) 이면 입사형 고체 촬상 소자
US7800191B2 (en) Solid-state imaging device and method for driving the same
US20100177226A1 (en) Solid-state imaging device and electronic apparatus
KR101159032B1 (ko) 고체 촬상 소자
JP2012248682A (ja) 光電変換装置及び光電変換装置の製造方法
US20180308889A1 (en) Image sensor and image-capturing device
JP2013026264A (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP2013048132A (ja) 固体撮像装置
JP2007243094A (ja) 固体撮像装置
JP5410808B2 (ja) 裏面入射型固体撮像素子
JP5711807B2 (ja) 裏面入射型固体撮像素子
KR102439210B1 (ko) 고체 촬상 장치
JP2001057421A (ja) 固体撮像装置
WO2011155182A1 (ja) 固体撮像素子
JP6133113B2 (ja) Tdi方式リニアイメージセンサ
JP2016058507A (ja) 裏面入射型固体撮像装置
JP2007299806A (ja) 固体撮像装置及びその製造方法
JP2005093915A (ja) 固体撮像素子
JPH0917989A (ja) 固体撮像素子および固体撮像素子における信号電荷の読み出し方法
JP2006179696A (ja) 固体撮像装置
JP2010258268A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
JP2006019756A (ja) 固体撮像素子
JP2002289827A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150306

R150 Certificate of patent or registration of utility model

Ref document number: 5711807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250