JP2005093915A - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP2005093915A JP2005093915A JP2003328416A JP2003328416A JP2005093915A JP 2005093915 A JP2005093915 A JP 2005093915A JP 2003328416 A JP2003328416 A JP 2003328416A JP 2003328416 A JP2003328416 A JP 2003328416A JP 2005093915 A JP2005093915 A JP 2005093915A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- transfer register
- vertical transfer
- receiving sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 読み出し電圧を高くせずに、ブルーミングの発生を抑制することができる構成の固体撮像素子を提供する。
【解決手段】 入射光を受光する受光センサ部2と、受光センサ部2の一方の側に設けられた垂直転送レジスタ3と、受光センサ部2と垂直転送レジスタ3との間に設けられた読み出しゲート部14と、垂直転送レジスタ3の、読み出しゲート部14とは反対側に設けられたチャネルストップ領域13とを有し、垂直転送レジスタ3を構成する第1導電型の転送チャネル領域11よりも、この転送チャネル領域11の下に形成された第2導電型の半導体領域12が、前記チャネルストップ領域13側に、広く形成されている固体撮像素子を構成する。
【選択図】 図2
【解決手段】 入射光を受光する受光センサ部2と、受光センサ部2の一方の側に設けられた垂直転送レジスタ3と、受光センサ部2と垂直転送レジスタ3との間に設けられた読み出しゲート部14と、垂直転送レジスタ3の、読み出しゲート部14とは反対側に設けられたチャネルストップ領域13とを有し、垂直転送レジスタ3を構成する第1導電型の転送チャネル領域11よりも、この転送チャネル領域11の下に形成された第2導電型の半導体領域12が、前記チャネルストップ領域13側に、広く形成されている固体撮像素子を構成する。
【選択図】 図2
Description
本発明は、固体撮像素子に関する。
先ず、従来の、インターライントランスファ(IT)型のCCD固体撮像素子の概略平面図を図5に示す。
この固体撮像素子31は、画素を構成する、例えばフォトダイオードからなる受光センサ部32が多数マトリクス状に配列され、受光センサ部32の各列の一方の側に垂直方向に延びる垂直転送レジスタ33が形成されて、撮像領域34が構成されている。さらに、撮像領域34の垂直方向の端部に水平転送レジスタ35が配置され、この水平転送レジスタ35に電荷電圧変換手段(図示せず)を介して出力部36が接続されて構成される。
この固体撮像素子31は、画素を構成する、例えばフォトダイオードからなる受光センサ部32が多数マトリクス状に配列され、受光センサ部32の各列の一方の側に垂直方向に延びる垂直転送レジスタ33が形成されて、撮像領域34が構成されている。さらに、撮像領域34の垂直方向の端部に水平転送レジスタ35が配置され、この水平転送レジスタ35に電荷電圧変換手段(図示せず)を介して出力部36が接続されて構成される。
次に、図5の撮像領域34のA―A線上における拡大断面図を図6に示す。
撮像領域34では、第1導電型、例えばN型のシリコンから成る半導体基板37内に、第2導電型、例えばP型の第1の半導体ウェル領域38が形成され、半導体基板37の表面側には、受光センサ部32を構成する高濃度のN型の半導体領域(所謂電荷蓄積領域)39と、その上の表面の高濃度のP型の半導体領域(正電荷蓄積領域)40からなるフォトダイオードが形成される。受光センサ部32列の一方の側には、垂直転送レジスタ33を構成するN型の転送チャネル領域41が形成され、N型の転送チャネル領域41の下には、P型の第2の半導体ウェル領域42が形成されている。受光センサ部32列の他方の側には、水平方向に隣り合う画素間を分離するための画素分離領域、すなわちP型のチャネルストップ領域43が形成されている。受光センサ部32と垂直転送レジスタ33との間には、受光センサ部42に蓄積された信号電荷を垂直転送レジスタ33に読み出すための、読み出しゲート部44が形成されている。
撮像領域34では、第1導電型、例えばN型のシリコンから成る半導体基板37内に、第2導電型、例えばP型の第1の半導体ウェル領域38が形成され、半導体基板37の表面側には、受光センサ部32を構成する高濃度のN型の半導体領域(所謂電荷蓄積領域)39と、その上の表面の高濃度のP型の半導体領域(正電荷蓄積領域)40からなるフォトダイオードが形成される。受光センサ部32列の一方の側には、垂直転送レジスタ33を構成するN型の転送チャネル領域41が形成され、N型の転送チャネル領域41の下には、P型の第2の半導体ウェル領域42が形成されている。受光センサ部32列の他方の側には、水平方向に隣り合う画素間を分離するための画素分離領域、すなわちP型のチャネルストップ領域43が形成されている。受光センサ部32と垂直転送レジスタ33との間には、受光センサ部42に蓄積された信号電荷を垂直転送レジスタ33に読み出すための、読み出しゲート部44が形成されている。
半導体基板37の表面上には、絶縁膜45が形成され、読み出しゲート部44、N型の転送チャネル領域41及びチャネルストップ領域43上に、例えば多結晶シリコン層より転送電極46が形成されている。そして、転送チャネル領域41、転送電極46とにより垂直転送レジスタ43が構成される。この転送電極46上には、層間絶縁膜47を介して例えばAlからなる遮光膜48が形成される。
遮光膜48上には、図示せざるも、全面を覆って平坦化膜が形成され、この平坦化膜上にはカラーフィルタが形成される。そして、このカラーフィルタ上の受光センサ部32と対応する位置には、オンチップレンズが形成されている。
ところで、このような構成の固体撮像素子31においては、ブルーミングの発生を抑制するために、例えば読み出しゲート部44下のブルーミングパスとなる領域Xにおいて、不純物濃度を高くする構成が知られている。
すなわち、ブルーミングパスとなる領域XのP型の不純物濃度を高くすることで、この領域Xにおけるポテンシャルバリアを高くし、例えば読み出し時以外に、受光センサ部42から垂直転送レジスタ43への信号電荷の流出を抑えるようにしている。
すなわち、ブルーミングパスとなる領域XのP型の不純物濃度を高くすることで、この領域Xにおけるポテンシャルバリアを高くし、例えば読み出し時以外に、受光センサ部42から垂直転送レジスタ43への信号電荷の流出を抑えるようにしている。
このように、領域XのP型の不純物濃度を高くするには、例えば、第1の半導体ウェル領域38内に、第2の半導体ウェル領域42を形成する際に、高濃度のP型の不純物を注入して読み出しゲート部44下へと拡散させることにより行っている。
また、このような構成以外にも、例えば、垂直転送レジスタの第2の半導体ウェル領域を、読み出しゲート部下まで延在させる構成が知られている(特許文献1参照)。
すなわち、読み出しゲート部下まで、P型の第2の半導体ウェル領域を延在させることで、読み出しゲート部下のブルーミングパスとなる領域XのP型の不純物濃度が、P型の第2の半導体ウェル領域に影響を受けて高くなり、この領域Xにおけるポテンシャルバリアが高くなるようにしている。これにより、上述した場合と同様に、例えば読み出し時以外に、受光センサ部から垂直転送レジスタへの信号電荷の流出を抑えるようにしている。
特開平11−54739号公報
すなわち、読み出しゲート部下まで、P型の第2の半導体ウェル領域を延在させることで、読み出しゲート部下のブルーミングパスとなる領域XのP型の不純物濃度が、P型の第2の半導体ウェル領域に影響を受けて高くなり、この領域Xにおけるポテンシャルバリアが高くなるようにしている。これにより、上述した場合と同様に、例えば読み出し時以外に、受光センサ部から垂直転送レジスタへの信号電荷の流出を抑えるようにしている。
しかしながら、第2の半導体ウェル領域42を形成する際の、高濃度のP型の不純物の拡散により、ブルーミングパスとなる領域XのP型の不純物濃度を高くする場合、この領域Xのみだけではなく、その上の読み出しゲート部44の読み出しパスとなる領域YまでにもP型の不純物の拡散が広がり、読み出しゲート部44のP型の不純物濃度も高くなってしまう。
また、読み出しゲート部下まで、垂直転送レジスタの第2の半導体ウェル領域を延在させることで、ブルーミングパスとなる領域XのP型の不純物濃度を高くする場合(上記特許文献1参照)、この領域のみが、延在された第2の半導体ウェル領域の影響を受けるだけではなく、その上の読み出しゲート部の読み出しパスとなる領域も第2の半導体領域の影響を受けてしまい、読み出しゲート部のP型の不純物濃度も高くなってしまうことが考えられる。
すなわち、ブルーミングの発生を抑制するために、読み出しゲート部下のブルーミングパスとなる領域の不純物濃度を高く変えようとすると、どうしても読み出しゲート部の不純物濃度までにも影響を与えてしまう。
このように、読み出しゲート部を構成する不純物濃度が高くなった場合、そのポテンシャルバリアも高くなるので、例えば信号電荷の読み出し時は、転送電極46に印加される読み出し電圧を高くしないと、読み出しゲート部44のポテンシャルバリアを潰すことができず、信号電荷を受光センサ部32から垂直転送レジスタ33に効率よく読み出すことが困難となる。
なお、このような問題は、固体撮像素子を微細化していった場合にさらに顕著になる。
上述した点に鑑み、本発明は、読み出し電圧を高くせずに、ブルーミングの発生を抑制することができる構成の固体撮像素子を提供するものである。
本発明に係る固体撮像素子は、入射光を受光する受光センサ部と、受光センサ部の一方の側に設けられた垂直転送レジスタと、受光センサ部と垂直転送レジスタとの間に設けられた読み出しゲート部と、垂直転送レジスタの、読み出しゲート部とは反対側に設けられたチャネルストップ領域とを有し、垂直転送レジスタを構成する第1導電型の転送チャネル領域よりも、この転送チャネル領域の下に形成された第2導電型の半導体領域が、チャネルストップ領域側に、広く形成されている構成とする。
本発明に係る固体撮像素子によれば、入射光を受光する受光センサ部と、受光センサ部の一方の側に設けられた垂直転送レジスタと、受光センサ部と垂直転送レジスタとの間に設けられた読み出しゲート部と、垂直転送レジスタの、読み出しゲート部とは反対側に設けられたチャネルストップ領域とを有し、垂直転送レジスタを構成する第1導電型の転送チャネル領域よりも、この転送チャネル領域の下に形成された第2導電型の半導体領域が、チャネルストップ領域側に、広く形成されているので、例えば、第2導電型の半導体領域のポテンシャルバリアが、その周囲の第1導電型の転送チャネル領域より受ける3次元的な変調を抑制することができ、第2導電型の半導体領域のポテンシャルバリアを、読み出しゲート部下の領域まで広げて強化することができる。
これにより、例えば、読み出しゲート部下の領域の不純物濃度を変えることなく、読み出しゲート部下の領域のポテンシャルバリアを強化することが可能になる。
したがって、例えば、読み出しゲート部下の領域の不純物濃度を変えることによる、読み出しゲート部の不純物濃度への影響を低減することができる。
これにより、例えば、読み出しゲート部下の領域の不純物濃度を変えることなく、読み出しゲート部下の領域のポテンシャルバリアを強化することが可能になる。
したがって、例えば、読み出しゲート部下の領域の不純物濃度を変えることによる、読み出しゲート部の不純物濃度への影響を低減することができる。
本発明の固体撮像素子によれば、読み出しゲート部の不純物濃度に影響を与えずに、ポテンシャルバリアを強化してブルーミング特性のみを向上することができる。
これにより、例えば、読み出しゲート部の不純物濃度が影響を受けることによる、読み出し電圧が高くなることを抑制することができる。
したがって、低い読み出し電圧で、ブルーミング特性が確保された構成の固体撮像素子を提供することが可能になる。
また、微細化されても、低い読み出し電圧で、ブルーミング特性が確保された構成の固体撮像素子を提供することが可能になる。
これにより、例えば、読み出しゲート部の不純物濃度が影響を受けることによる、読み出し電圧が高くなることを抑制することができる。
したがって、低い読み出し電圧で、ブルーミング特性が確保された構成の固体撮像素子を提供することが可能になる。
また、微細化されても、低い読み出し電圧で、ブルーミング特性が確保された構成の固体撮像素子を提供することが可能になる。
以下、図面を参照して、本発明の実施の形態を説明する。
先ず、本発明の固体撮像素子の一実施の形態として、CCD型の固体撮像素子の概略構成図を、図1に示す。
なお、図1は、CCD型の固体撮像素子を、例えばインターライントランスファ(IT)型の方式に適用した場合の概略平面図を示している。
この固体撮像素子1は、画素を構成する例えばフォトダイオードからなる受光センサ部2が多数マトリクス状に配列され、受光センサ部2の各列の一方の側に垂直方向に延びる垂直転送レジスタ3が形成されて、撮像領域4が構成されている。さらに、撮像領域4の垂直方向の端部に水平転送レジスタ5が配置され、この水平転送レジスタ5に電荷電圧変換手段(図示せず)を介して出力部6が接続されて構成される。
なお、図1は、CCD型の固体撮像素子を、例えばインターライントランスファ(IT)型の方式に適用した場合の概略平面図を示している。
この固体撮像素子1は、画素を構成する例えばフォトダイオードからなる受光センサ部2が多数マトリクス状に配列され、受光センサ部2の各列の一方の側に垂直方向に延びる垂直転送レジスタ3が形成されて、撮像領域4が構成されている。さらに、撮像領域4の垂直方向の端部に水平転送レジスタ5が配置され、この水平転送レジスタ5に電荷電圧変換手段(図示せず)を介して出力部6が接続されて構成される。
次に、図1の撮像領域34のA―A線上における拡大断面図を図2に示す。
撮像領域4では、第1導電型、例えばN型のシリコン半導体基板7内に、第2導電型、例えばP型の第1の半導体ウェル領域8が形成され、半導体基板7の表面側には、受光センサ部2を構成する高濃度のN型の半導体領域(所謂電荷蓄積領域)9と、その上の表面の高濃度のP型の半導体領域(正電荷蓄積領域)10からなるフォトダイオードが形成される。受光センサ部2列の一方の側には、読み出しゲート部14を介して、垂直転送レジスタ3を構成する、第1導電側、例えばN型の転送チャネル領域11が形成され、N型の転送チャネル領域11の下には、第2導電型、例えばP型の第2の半導体ウェル領域12が形成されている。そして、垂直転送レジスタ3の、読み出しゲート部14側と反対側には、水平方向に隣り合う単位画素間を分離するための画素分離領域、すなわち高濃度のP型のチャネルストップ領域13が形成されている。
撮像領域4では、第1導電型、例えばN型のシリコン半導体基板7内に、第2導電型、例えばP型の第1の半導体ウェル領域8が形成され、半導体基板7の表面側には、受光センサ部2を構成する高濃度のN型の半導体領域(所謂電荷蓄積領域)9と、その上の表面の高濃度のP型の半導体領域(正電荷蓄積領域)10からなるフォトダイオードが形成される。受光センサ部2列の一方の側には、読み出しゲート部14を介して、垂直転送レジスタ3を構成する、第1導電側、例えばN型の転送チャネル領域11が形成され、N型の転送チャネル領域11の下には、第2導電型、例えばP型の第2の半導体ウェル領域12が形成されている。そして、垂直転送レジスタ3の、読み出しゲート部14側と反対側には、水平方向に隣り合う単位画素間を分離するための画素分離領域、すなわち高濃度のP型のチャネルストップ領域13が形成されている。
半導体基板7の表面上には、絶縁膜15が形成され、読み出しゲート部14、N型の転送チャネル領域11及びチャネルストップ領域13上に、例えば多結晶シリコン層より転送電極16が形成されている。そして、転送チャネル領域11、転送電極16とにより垂直転送レジスタ3が構成される。この転送電極16上には、層間絶縁膜17を介して例えばAlからなる遮光膜18が形成される。
また、遮光膜18上には、図示せざるも、全面を覆って平坦化膜が形成され、この平坦化膜上にはカラーフィルタが形成される。そして、このカラーフィルタ上の受光センサ部と対応する位置には、オンチップレンズが形成されている。
また、遮光膜18上には、図示せざるも、全面を覆って平坦化膜が形成され、この平坦化膜上にはカラーフィルタが形成される。そして、このカラーフィルタ上の受光センサ部と対応する位置には、オンチップレンズが形成されている。
そして、本実施の形態においては、特に、P型の第2の半導体ウェル領域12を、垂直転送レジスタ3のN型の転送チャネル領域11よりもチャネルストップ領域13側に広く形成する。
すなわち、従来の固体撮像素子の垂直転送レジスタにおいては、N型の転送チャネル領域とP型の第2の半導体ウェル領域は、それぞれ同じ幅D(41D,42D)で形成されていたが(図6参照)、本実施の形態の固体撮像素子1の垂直転送レジスタ3においては、N型の転送チャネル領域11の幅11DよりもP型の第2の半導体ウェル領域12の幅12Dを、チャネルストップ領域13側に広く形成する。
図2の場合では、P型の第2の半導体ウェル領域12は、チャネルストップ領域13内の途中まで広く形成している。
すなわち、従来の固体撮像素子の垂直転送レジスタにおいては、N型の転送チャネル領域とP型の第2の半導体ウェル領域は、それぞれ同じ幅D(41D,42D)で形成されていたが(図6参照)、本実施の形態の固体撮像素子1の垂直転送レジスタ3においては、N型の転送チャネル領域11の幅11DよりもP型の第2の半導体ウェル領域12の幅12Dを、チャネルストップ領域13側に広く形成する。
図2の場合では、P型の第2の半導体ウェル領域12は、チャネルストップ領域13内の途中まで広く形成している。
ここで、P型の第2の半導体ウェル領域12を、N型の転送チャネル領域11よりもチャネルストップ領域13側に広げるには、例えば、以下に示すようにして行うことができる。
例えば、その開口幅が、後述する転送チャネル領域11形成用のパターンのレジストマスクの場合よりも広い、第2の半導体ウェル領域12形成用のパターンのレジストマスクをマスクとして、第1の半導体ウェル領域8内の所定の位置にP型の不純物をイオン注入(イオンプランテーション)することにより、幅12Dの第2の半導体ウェル領域12を形成し、次に、N型の転送チャネル領域11形成用のパターンのレジストマスクをマスクとして、先に形成されたP型の第2の半導体ウェル領域12上にN型の不純物をイオン注入(イオンインプランテーション)することで、第2の半導体ウェル領域12上に、幅11Dの転送チャネル領域11を形成する。
例えば、その開口幅が、後述する転送チャネル領域11形成用のパターンのレジストマスクの場合よりも広い、第2の半導体ウェル領域12形成用のパターンのレジストマスクをマスクとして、第1の半導体ウェル領域8内の所定の位置にP型の不純物をイオン注入(イオンプランテーション)することにより、幅12Dの第2の半導体ウェル領域12を形成し、次に、N型の転送チャネル領域11形成用のパターンのレジストマスクをマスクとして、先に形成されたP型の第2の半導体ウェル領域12上にN型の不純物をイオン注入(イオンインプランテーション)することで、第2の半導体ウェル領域12上に、幅11Dの転送チャネル領域11を形成する。
このように、P型の第2の半導体ウェル領域12の幅12Dを、N型の転送チャネル領域11の幅11Dよりもチャネルストップ領域13側に広く形成した場合、P型の第2の半導体領域の幅12Dが、N型の転送チャネル領域11の幅11Dよりも広く形成される分、P型の第2の半導体ウェル領域12のポテンシャルバリアが、その周囲に形成されたN型の半導体領域11より受ける3次元的な変調を抑制して、ポテンシャルバリアを強化させることができる。
すなわち、このような構成とした場合の、受光センサ部2及び読み出しゲート部14、並びに垂直転送レジスタ3付近のポテンシャル断面図を図3Aに示すように、第2の半導体ウェル領域12では、そのポテンシャルの間隔が密になっており、ポテンシャルバリアが強化されていることが分かる。
そして、この強化された第2の半導体ウェル領域12のポテンシャルバリアが、読み出しゲート部14下のブルーミングパスとなる領域Xまで広がって、この領域Xのポテンシャルバリアを強化していることが分かる。
そして、この強化された第2の半導体ウェル領域12のポテンシャルバリアが、読み出しゲート部14下のブルーミングパスとなる領域Xまで広がって、この領域Xのポテンシャルバリアを強化していることが分かる。
ここで、比較例として、例えば、N型の転送チャネル領域とP型の第2の半導体領域が同じ幅Dで形成された場合の、受光センサ部及び読み出しゲート部、並びに垂直転送レジスタのポテンシャル断面図を図3Bに示す。
このような構成とされた場合、P型の第2の半導体ウェル領域の幅とN型の転送チャネル領域の幅が同じ幅Dで形成されているので、P型の第2の半導体ウェル領域が形成するポテンシャルバリアが、その周囲に形成されたN型の半導体領域より、3次元的な変調を強く受けることになり、図3Aに示したように、P型の第2の半導体ウェル領域12の幅12Dを、N型の転送チャネル領域11の幅11Dよりもチャネルストップ領域13側に広く形成した場合と比べると、第2の半導体ウェル領域では、そのポテンシャルの間隔が広くなっており、ポテンシャルバリアが弱いことが分かる。
また、読み出しゲート部下のブルーミングパスとなる領域Xにおいても、そのポテンシャルの間隔は広いままで、この領域Xのポテンシャルバリアも弱いことが分かる。
このような構成とされた場合、P型の第2の半導体ウェル領域の幅とN型の転送チャネル領域の幅が同じ幅Dで形成されているので、P型の第2の半導体ウェル領域が形成するポテンシャルバリアが、その周囲に形成されたN型の半導体領域より、3次元的な変調を強く受けることになり、図3Aに示したように、P型の第2の半導体ウェル領域12の幅12Dを、N型の転送チャネル領域11の幅11Dよりもチャネルストップ領域13側に広く形成した場合と比べると、第2の半導体ウェル領域では、そのポテンシャルの間隔が広くなっており、ポテンシャルバリアが弱いことが分かる。
また、読み出しゲート部下のブルーミングパスとなる領域Xにおいても、そのポテンシャルの間隔は広いままで、この領域Xのポテンシャルバリアも弱いことが分かる。
本実施の形態の固体撮像素子1によれば、垂直転送レジスタ3において、N型の転送チャネル領域11の幅11DよりもP型の第2の半導体ウェル領域12の幅12Dを、チャネルストップ領域13側へ広く形成したので、P型の第2の半導体ウェル領域のポテンシャルバリアが、その周囲に形成されたN型の半導体領域(N型の転送チャネル領域11)より受ける3次元的な変調を少なくすることができる。
これにより、図3Aに示したように、第2の半導体ウェル領域12のポテンシャルバリアを広く強化することができ、読み出しゲート部12下のブルーミングパスとなる領域Xのポテンシャルバリアをも強化することが可能になる。
すなわち、ブルーミングパスとなるその底部側の深い領域(例えば基板1表面から2.5μm以上)Xでは、従来のように、P型の不純物の濃度を高く変えることなく、ブルーミングに対するポテンシャルバリアを強化することが可能になる。
これにより、図3Aに示したように、第2の半導体ウェル領域12のポテンシャルバリアを広く強化することができ、読み出しゲート部12下のブルーミングパスとなる領域Xのポテンシャルバリアをも強化することが可能になる。
すなわち、ブルーミングパスとなるその底部側の深い領域(例えば基板1表面から2.5μm以上)Xでは、従来のように、P型の不純物の濃度を高く変えることなく、ブルーミングに対するポテンシャルバリアを強化することが可能になる。
このように、読み出しゲート部下のブルーミングパスとなる領域XのP型の不純物濃度を高く変えなくとも、ブルーミングパスとなる領域Xのポテンシャルバリアを強化することが可能になるので、従来のように、例えば、高濃度のP型の不純物の拡散や第2の半導体領域を読み出しゲート部下まで延在させる構成等を用いて読み出しゲート部下のブルーミングパスとなる領域Xの不純物濃度を高く変える必要がなくなる。
したがって、読み出しパスとなるその表面側の浅い領域(例えば基板1表面から0μm〜2.5μm)Yでは、P型の不純物濃度を高く変えることによる影響を受けず、ポテンシャルバリアが高くなることを抑制することができる。
したがって、読み出しパスとなるその表面側の浅い領域(例えば基板1表面から0μm〜2.5μm)Yでは、P型の不純物濃度を高く変えることによる影響を受けず、ポテンシャルバリアが高くなることを抑制することができる。
これにより、読み出し電圧を高くせずに、受光センサ部2に蓄積された信号電荷を垂直転送レジスタ3に効率よく読み出すことが可能になる。
また、第2の半導体ウェル領域12はチャネルストップ領域13側に広く形成されており、例えば読み出しゲート部14側に広く形成されていないので、このような構成においても、読み出しゲート部の不純物濃度に与える影響を低減している。
上述した実施の形態の固体撮像素子1では、図2に示したように、P型の第2の半導体ウェル領域12の幅12Dを、チャネルストップ領域13内の途中まで広く形成したが、図4に示すように、隣接する単位画素の受光センサ部5までさらに広く形成することもできる。
なお、その他の構成は、図2に示した構成と同様であるので、対応する部分には同一符号を付して重複説明を省略している。
なお、その他の構成は、図2に示した構成と同様であるので、対応する部分には同一符号を付して重複説明を省略している。
このような構成とされた固体撮像素子の場合は、P型の第2の半導体ウェル領域12をチャネルストップ領域13内の途中まで広く形成した場合に比べて、さらにP型の第2の半導体ウェル領域12の幅12Dが広がるので、このP型の第2の半導体ウェル領域12のポテンシャルバリアが、その周囲のN型の転送チャネル領域11より受ける3次元的な影響をさらに少なくすることができる。
これにより、第2の半導体ウェル領域12のポテンシャルバリアを、さらに広くして強化させることができるので、この強化されたポテンシャルバリアのさらなる広がりにより、ブルーミングパスとなる領域Xのポテンシャルバリアもさらに強化させることができる。
これにより、第2の半導体ウェル領域12のポテンシャルバリアを、さらに広くして強化させることができるので、この強化されたポテンシャルバリアのさらなる広がりにより、ブルーミングパスとなる領域Xのポテンシャルバリアもさらに強化させることができる。
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
1・・・固体撮像素子、2・・・受光センサ部、3・・・垂直転送レジスタ、7・・・半導体基板、8・・・P型の第1の半導体ウェル領域、9・・・高濃度のN型の半導体領域、11・・・N型の転送チャネル領域、11D・・・N型の転送チャネル領域の幅、12・・・P型の第2の半導体ウェル領域、12D・・・P型の第2の半導体ウェル領域の幅、13・・・チャネルストップ領域、14・・・読み出しゲート部
Claims (1)
- 入射光を受光する受光センサ部と、
前記受光センサ部の一方の側に設けられた垂直転送レジスタと、
前記受光センサ部と前記垂直転送レジスタとの間に設けられた読み出しゲート部と、
前記垂直転送レジスタの、前記読み出しゲート部とは反対に設けられたチャネルストップ領域とを有し、
前記垂直転送レジスタを構成する第1導電型の転送チャネル領域よりも、該転送チャネル領域の下に形成された第2導電型の半導体領域が、前記チャネルストップ領域側に、広く形成されている
ことを特徴とする固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328416A JP2005093915A (ja) | 2003-09-19 | 2003-09-19 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328416A JP2005093915A (ja) | 2003-09-19 | 2003-09-19 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005093915A true JP2005093915A (ja) | 2005-04-07 |
Family
ID=34457997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003328416A Pending JP2005093915A (ja) | 2003-09-19 | 2003-09-19 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005093915A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085331B2 (en) | 2007-12-21 | 2011-12-27 | Panasonic Corporation | Solid-state imaging device, driving method thereof, and camera |
-
2003
- 2003-09-19 JP JP2003328416A patent/JP2005093915A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085331B2 (en) | 2007-12-21 | 2011-12-27 | Panasonic Corporation | Solid-state imaging device, driving method thereof, and camera |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10504947B2 (en) | Solid-state image sensor and camera | |
KR101683307B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 | |
CN101609837B (zh) | 固体摄像器件、它的驱动方法以及使用它的电子装置 | |
JP5537523B2 (ja) | 固体撮像装置 | |
JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
US9299867B2 (en) | Method of manufacturing solid-state imaging apparatus | |
KR101159032B1 (ko) | 고체 촬상 소자 | |
US8643757B2 (en) | Method of producing solid state imaging device with optimized locations of internal electrical components | |
US9966399B2 (en) | Pixel having a plurality of pinned photodiodes | |
JP2010114275A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
JP4371145B2 (ja) | 固体撮像装置および撮像装置 | |
JP2004273640A (ja) | 固体撮像素子及びその製造方法 | |
US10896922B2 (en) | Imaging apparatus, imaging system, moving object, and method for manufacturing imaging apparatus | |
JP2005109021A (ja) | 固体撮像素子 | |
JP2011054596A (ja) | Ccdイメージセンサ | |
JP2001057421A (ja) | 固体撮像装置 | |
JP2005093915A (ja) | 固体撮像素子 | |
EP3082165A1 (en) | A pixel having a plurality of pinned photodiodes | |
JP4867309B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP4951898B2 (ja) | 固体撮像素子、固体撮像素子の製造方法および固体撮像素子を用いた画像撮影装置 | |
JP2003347537A (ja) | 固体撮像素子 | |
JP6178835B2 (ja) | 固体撮像装置およびカメラ | |
JP2007299806A (ja) | 固体撮像装置及びその製造方法 | |
JP2010080791A (ja) | 固体撮像装置、及び電子機器 | |
JP2010129735A (ja) | 固体撮像素子 |