JP2001057418A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【課題】 垂直電荷転送路の局所的な狭チャネル効果の
影響を低減する。 【解決手段】 ２次元表面を画定する半導体基板１と、
その表面に配列された第１導電型の半導体領域を含む光
電変換素子３と、各光電変換素子列Ｐ１、Ｐ２は、奇数
行または偶数行の光電変換素子のみを含む光電変換素子
と隣接する光電変換素子列Ｐ１、Ｐ２間の半導体基板１
表面に形成され蛇行しつつ列方向に延在する複数の第１
の第２導電型半導体層を含む分離領域１５と、各光電変
換素子列Ｐ１、Ｐ２とその一方の側の分離領域１５との
間に形成され、蛇行しつつ列方向に延在する複数の第１
導電型半導体層を含む垂直電荷転送路５であって、列の
光電変換素子３ａ、３ｂと分離領域１５との間の領域に
おける幅Ｗ₁と比べ、該列内の隣接する光電変換素子３
ａ、３ｂ間の領域で広い幅Ｗ₂の部分を有する垂直電荷
転送路５とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像素子に関
し、より詳細には垂直電荷転送路の構造に関する。

【０００２】

【従来の技術】図７に一般的な固体撮像素子の平面図を
示す。

【０００３】固体撮像素子Ａにおいては、半導体基板１
０１上に多数の画素１０３、１０３、１０３が水平方向
及び垂直方向に整列して配置されている。複数本の垂直
電荷転送路１０５が、垂直方向に整列された複数の画素
列間に形成されている。垂直電荷転送路１０５の一端に
は、水平電荷転送路１０７が形成されている。

【０００４】垂直電荷転送路１０５は、第１の第１導電
型半導体層（ｎ型半導体層）を含む。

【０００５】水平電荷転送路１０７の一端にアンプ１１
１が形成されている。

【０００６】画素１０３領域の半導体基板１０１上に、
フォトダイオード（光電変換素子）１０３ａが形成され
ている。フォトダイオード１０３ａと垂直電荷転送路１
０５との間には、読み出しゲート（トランスファーゲー
ト）１０３ｂが形成されている。

【０００７】フォトダイオード１０３ａにより光電変換
された電気信号は、読み出しゲート１０３ｂを通って垂
直電荷転送路１０５に転送される。垂直電荷転送路１０
５内に転送された電荷は、例えば４相駆動方式により垂
直方向に転送され、水平電荷転送路１０７内に入る。水
平電荷転送路１０７内に転送された電荷は、例えば２相
駆動方式によりアンプ１１１まで転送される。アンプ１
１１により電気信号を増幅して外部に画像情報を出力す
る。

【０００８】上記の固体撮像素子Ａにおいて、フォトダ
イオード１０３ａ、読み出しゲート１０３ｂ、垂直電荷
転送路１０５、水平電荷転送路１０７及び出力アンプ１
１１等の構成要素が形成されていない領域をフィールド
領域１１７と称する。

【０００９】フィールド領域１１７のうち、例えば、フ
ォトダイオード１０３ａと垂直電荷転送路１０５との間
の領域のうち読み出しゲート１０３ｂが形成されていな
い領域（図 における第１の領域１２１ａ、１２１
ｂ）、一の垂直電荷転送路１０５と、当該一の垂直電荷
転送路１０５と読み出しゲート１０３ｂにより接続され
ていないが水平方向に隣接するフォトダイオード１０３
ａ領域との間の領域（図における第２の領域１２５）、
一の垂直電荷転送路１０５に読み出しゲート１０３ｂを
介して接続されている複数のフォトダイオード１０３
ａ、１０３ａ、１０３ａのうち垂直方向に隣接するフォ
トダイオード１０３ａ、１０３ａ間の領域（図における
第３の領域１３１）を電子が飛び越えることは、固体撮
像素子における誤動作の原因ともなるため好ましくな
い。

【００１０】固体撮像素子の画素密度がそれほど高くな
い場合には、第１から第３まで領域１２１、１２５、１
３１におけるフォトダイオード１０３ａ間又はフォトダ
イオード１０３ａと垂直電荷転送路１０５との間の距離
を十分にとることができる。

【００１１】従って、上記誤動作が生じる恐れは少な
い。

【００１２】

【発明が解決しようとする課題】ところが、近年の固体
撮像素子の高画素密度化に伴って、例えば、上記の固体
撮像素子Ａにおいて、第１から第３まで領域１２１、１
２５、１３１におけるフォトダイオード１０３ａ間又は
フォトダイオード１０３ａと垂直電荷転送路１０５との
間の距離を十分にとることが困難になってくる。

【００１３】特に、高画素密度化に対応可能な構造とし
て期待される、画素ずらし構造を備えた固体撮像素子に
おいて、上記の問題が顕著になってくる。

【００１４】本発明の目的は、高画素密度化に伴う上記
の問題点を解決する固体撮像素子を提供することであ
る。

【００１５】

【課題を解決するための手段】本発明の一観点によれ
ば、２次元表面を画定する半導体基板と、前記半導体基
板の表面に一定のピッチで複数列、複数行に配列された
第１導電型半導体層を含む多数の光電変換素子であっ
て、奇数列の光電変換素子に対し、偶数列の光電変換素
子は各列内の光電変換素子ピッチの約１／２ずれてお
り、奇数行の光電変換素子に対し偶数行の光電変換素子
は各行内の光電変換素子ピッチの約１／２ずれており、
前記各光電変換素子列は、奇数行または偶数行の光電変
換素子のみを含む多数個の光電変換素子と、各々が、隣
接する光電変換素子列間の半導体基板表面に形成され、
蛇行しつつ列方向に延在する複数の第１の第２導電型半
導体層を含む分離領域と、各光電変換素子列とその一方
の側の分離領域との間に形成され、蛇行しつつ列方向に
延在する複数の第１導電型半導体層を含む垂直電荷転送
路であって、該列の光電変換素子と前記分離領域との間
の領域における幅Ｗ₁と比べ、該列内の隣接する光電変
換素子間の領域で広い幅Ｗ₂の部分を有する垂直電荷転
送路とを有する固体撮像素子が提供される。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。

【００１７】図１に、本発明の第１の実施の形態による
固体撮像素子の平面図を示す。

【００１８】固体撮像素子Ｂにおいては、半導体基板１
上に多数の画素３、３、３が配置されている。より詳細
には、固体撮像素子Ｂに、垂直方向に整列して形成され
る複数のフォトダイオード（光電変換素子）３ａ、３
ａ、３ａを含む第１の画素列Ｐ１と、第１の画素列Ｐ１
と水平方向に隣接し垂直方向に１／２ピッチずれて形成
される複数のフォトダイオード３ｂ、３ｂ、３ｂを含む
第２の画素列Ｐ２とが含まれる。１ピッチとは、垂直方
向に隣接するフォトダイオード３ａとフォトダイオード
３ａとの中心間の距離、又は、フォトダイオード３ｂと
フォトダイオード３ｂとの中心間の距離で定義される。
両者は通常同じ距離である。

【００１９】一の第１の画素列Ｐ１とそれと水平方向に
隣接する一の第２の画素列Ｐ２とにより一の画素群ＰＧ
が形成される。水平方向に多数の画素群ＰＧ、ＰＧ、Ｐ
Ｇが配置されて画素部を形成する。

【００２０】フォトダイオード３ａ及びフォトダイオー
ド３ｂは、ほぼ正八角形の形状を有している。

【００２１】第１の画素列Ｐ１に含まれるフォトダイオ
ード３ａ、３ａ、３ａと第２の画素列Ｐ２に含まれるフ
ォトダイオード３ｂ、３ｂ、３ｂとの間を蛇行するよう
に、垂直電荷転送路５ａが垂直方向に延びている。

【００２２】垂直電荷転送路５ａ、５ａ、５ａは、半導
体基板１上に形成されたｎ型（第１導電型）半導体層を
含む。

【００２３】１本の垂直電荷転送路５ａに対して、水平
方向の第１の方向（図１では、左方向）に隣接する第１
の画素列Ｐ１又は第２の画素列Ｐ２のいずれかの画素列
に含まれるフォトダイオード３ａ、３ａ、３ａ又は光電
変換素子３ｂ、３ｂ、３ｂのみから電荷が読み出され
る。

【００２４】フォトダイオード３ａ又は３ｂから電荷を
読み出す垂直電荷転送路５ａの外周に沿って、垂直電荷
転送路５ａと水平方向に第１の方向（図では、左方向）
に隣接する画素列（第１の画素列Ｐ１又は第２の画素列
Ｐ２）との間の領域に、フォトダイオード３からの電荷
を転送するための比較的低いドーピング濃度を有するｐ
型（第１の第２導電型）半導体層を含む読み出しゲート
領域２１が形成されている。

【００２５】垂直電荷転送路５ａの外周のうち読み出し
ゲート領域２１が形成されている領域以外の領域に、ゲ
ート領域のｐ型不純物濃度よりも高い不純物濃度を有す
るｐ型（第２の第２導電型）半導体層を含む分離領域１
５ａが垂直電荷転送路５ａに沿って形成されている。

【００２６】垂直電荷転送路５ａの一端に、水平電荷転
送路７が形成されている。水平電荷転送路７の一端に、
出力アンプ１１が形成されている。

【００２７】図２から図４は、図１の要部を拡大した平
面図である。

【００２８】図２は、フォトダイオード３ａ、垂直電荷
転送路５ａ、分離領域１５、読み出しゲート２１など半
導体基板１上に形成された要素の他に、垂直電荷転送電
極３１を加えて示した模式的な平面図である。

【００２９】図３は、垂直電荷転送電極３１の配置を示
す平面図である。

【００３０】図４は、半導体基板１上に形成された垂直
電荷転送路５ａと分離領域１５（１５ａ、１５ｂ）との
配置を示す模式的な平面図である。

【００３１】図２において、説明の便宜上、水平方向に
整列して配置された複数のフォトダイオード３ａ、３ａ
を画素行Ｑ１、Ｑ３、・・・と称し、水平方向に整列し
て配置された複数のフォトダイオード３ｂ、３ｂを画素
行Ｑ２と称す。

【００３２】図２及び図３に示すように、画素行Ｑ１に
含まれるフォトダイオード３ａ、３ａ、３ａ上に、フォ
トダイオードの斜辺に沿って蛇行するように水平方向に
延びる第１の垂直電荷転送電極３１−１と第２の垂直電
荷転送電極３１−２とが形成されている。

【００３３】第１の垂直電荷転送電極３１−１は、第１
層目の多結晶シリコン層（１ポリ）により形成されてい
る。第２の垂直電荷転送電極３１−２は、第２層目の多
結晶シリコン層（２ポリ）により形成されている。

【００３４】同様に第３、第５の垂直電荷転送電極３１
−３、３１−５は、１ポリにより形成されている。第
４、第６の垂直電荷転送電極３１−４、３１−６は、２
ポリにより形成されている。

【００３５】垂直電荷転送電極３１の隙間にフォトダイ
オード３ａ、３ｂの受光部が設けられている。

【００３６】第１の垂直電荷転送電極３１−１は、水平
方向に延びる第１の部分３１ａと、第１の部分３１ａに
続き、フォトダイオード３ａの上半分の外周に沿うよう
に形成された第２の部分３１ｂ、第３の部分３１ｃ、第
４の部分３１ｄとを含む。

【００３７】第２の部分３１ｂは、その中心線が第１の
部分３１ａの中心線と鈍角を成すように第１の部分３１
ａの端部から連続して延びている。

【００３８】第３の部分３１ｃは、第２の部分３１ｂに
続き、第２の部分３１ｂの端部から水平方向に伸びてい
る。

【００３９】第４の部分３１ｄは、その中心線が第３の
部分３１ｃの中心線と鈍角を成すように第３の部分３１
ｃの端部から連続して延びている。第４の部分３１ｄの
端部は、前記の第１の部分３１ａと水平方向に１つのフ
ォトダイオード３ａ分だけ離れて設けられている別の第
１の部分３１ａの端部に接続される。

【００４０】上記のように、第１の垂直電荷転送電極は
３１−１は、画素行Ｑ１に含まれるフォトダイオード３
ａ、３ａのほぼ上半分の外周に沿うように形成される。
第２の垂直電荷転送電極は、水平方向に延びる第５の部
分３１ｅと、第５の部分３１ｅに続き、フォトダイオー
ド３ａの下半分の外周に沿うように形成された第６の部
分３１ｆ、第７の部分３１ｇ、第８の部分３１ｈとを含
む。

【００４１】第６の部分３１ｆは、その中心線が第５の
部分３１ｅの中心線と鈍角を成すように第５の部分３１
ｅの端部から連続して延びている。

【００４２】第７の部分３１ｇは、第６の部分３１ｆに
続き、第６の部分３１ｇの端部から水平方向に伸びてい
る。

【００４３】第８の部分３１ｈは、その中心線が第７の
部分３１ｇの中心線と鈍角を成すように第７の部分３１
ｇの端部から連続して延びている。第８の部分３１ｈの
端部は、前記の第５の部分３１ｅと水平方向に１つのフ
ォトダイオード３ａ分だけ離れて設けられている別の第
５の部分３１ｅの端部に接続される。

【００４４】上記のように、第２の垂直電荷転送電極３
１−２は、画素行Ｑ１に含まれるフォトダイオード３
ａ、３ａのほぼ下半分の外周に沿うように形成される。

【００４５】第２の部分３１ｂと第６の部分３１ｆと
は、水平方向に伸びる仮想線に対して対称な方向に延び
ている。第４の部分３１ｄと第８の部分３１ｈとは、同
様に対称な方向に伸びている。

【００４６】第３の垂直電荷転送電極３１−３と第４の
垂直電荷転送電極３１−４、第５の垂直電荷転送電極３
１−５と第６の垂直電荷転送電極３１−６についても、
第１の垂直電荷転送電極３１−１と第２の垂直電荷転送
電極３１−２の関係と同様に配置されている。

【００４７】図２に示すように、フォトダイオード３
ａ、３ｂの外周のうち図の左側ほぼ半分の領域に、分離
領域１５ａ、１５ｂが形成されていない読み出しゲート
領域２１が形成されている。読み出しゲート領域２１
を、例えば、第１の垂直電荷転送電極３１−１下の領域
２１ａと第２の垂直電荷転送電極３１−２下の領域２１
ｂの２つの領域に分けて考えると、第１の垂直電荷転送
電極３１−１と第２の垂直電荷転送電極３１−２のうち
いずれか一方にのみ読み出しパルス電圧が印加されるよ
うにできる。実際には、図示しない駆動回路により上記
のような読み出し動作を行えばよい。読み出しゲート領
域２１ａ、２１ｂのうちいずれか一方のみを、実際に読
み出しゲート領域として機能させることができる。

【００４８】図４に、半導体基板１上に形成されたフォ
トダイオード３ａ、３ｂと、垂直電荷転送路５ａ（５ａ
１、５ａ２、５ａ３、５ａ４）と、分離領域１５（１５
ａ、１５ｂ）とを示す。

【００４９】図５に図４のＩａ−Ｉｂ線断面図とそれに
対応するエネルギーバンド図を、図６に図４のＩＩａ−
ＩＩｂ線断面図とそれに対応するエネルギーバンド図を
示す。

【００５０】図４及び図５に示すように、Ｉａ−Ｉｂ線
で切った場合には、垂直電荷転送路５ａ２の片側にのみ
分離領域１５ｂが形成される。垂直電荷転送路５ａ２の
もう一方の側に、読み出しゲート領域２１が形成され
る。

【００５１】一方、図４及び図６に示すように、ＩＩａ
−ＩＩｂ線で切った場合には、垂直電荷転送路５ａ２の
両側に分離領域１５ａ、１５ｂが形成される。垂直電荷
転送路５ａ１の片側にのみ分離領域１５ｂが形成され
る。垂直電荷転送路５ａ１のもう一方の側に、読み出し
ゲート領域２１が形成される。

【００５２】図５に示される垂直電荷転送路５ａ２で
は、片側に高濃度ｐ型半導体層により形成される分離領
域１５ｂが形成され、もう一方の側には分離領域１５ｂ
よりも低いｐ型不純物濃度を有する半導体層により形成
される読み出しゲート部２１が形成されている。図６に
示される垂直電荷転送路５ａ１の場合も同様である。垂
直電荷転送路の幅は両方ともＷ₁である。Ｗ₁は例えば
１．０μｍである。

【００５３】図６に示される垂直電荷転送路５ａ２の場
合には、両側に高濃度ｐ型半導体層により形成される分
離領域１５ａ、１５ｂが形成されている。垂直電荷転送
路の幅はＷ₂である。Ｗ₂は例えば１．２μｍであり、Ｗ
₁と比較して広い。

【００５４】図６に示される垂直電荷転送路５ａ２の幅
Ｗ₂を、Ｗ₁と同じ１．０μｍにすると、図６の一点鎖線
で示すポテンシャルエネルギーとなる。図６に示される
垂直電荷転送路５ａ１（幅Ｗ₁）と同じ１．０μｍであ
っても、両側に高濃度のｐ型半導体層（分離領域）１５
ａ、１５ｂが存在するため、ｎ型半導体層中に両側から
空乏層が伸びて、実効的なポテンシャルウェルの幅が狭
くなり、かつ、深さも浅くなる。いわゆる狭チャネル効
果である。

【００５５】そこで、図６に示すように、垂直電荷転送
路５ａ２の幅Ｗ₂を垂直電荷転送路５ａ１の幅Ｗ₁よりも
広くとることにより、狭チャネル効果の影響を考慮した
実効的な垂直電荷転送路幅が同じになるように設定し
た。

【００５６】イオン注入法により垂直電荷転送路５ａを
形成する場合には、イオン注入のマスクとなる例えばフ
ォトレジストの開口部の幅を上記のように設定すれば良
い。

【００５７】上記の固体撮像素子Ａでは、狭チャネル効
果の影響を考慮に入れた実効的な垂直電荷転送路５ａの
幅がほぼ一定になるようにしたので、垂直電荷転送路５
ａにおける転送効率と飽和出力との局所的な変化を防止
することができ、電荷を安定して水平電荷転送路へ転送
することができる。

【００５８】より詳細には、以下の式に示すようにＷ₂
とＷ₁の値を設定する。

【００５９】Ｗ₂−Ｗ₁＝｛２ε_sε₀／ｅＮ_d｝^0.5｛Ｖ_d2
Ｎ_a2／（Ｎ_a2＋Ｎ_d）−Ｖ_d1Ｎ_a1／（Ｎ_a1＋Ｎ_d）｝^0.5 ただし、ε_sは前記半導体の比誘電率、ε₀は真空中の誘
電率、ｅＶ_d1は接合前のｎ型半導体層と低不純物濃度の
ｐ型半導体層の仕事関数の差、ｅＶ_d2は接合前のｎ型半
導体層と高不純物濃度のｐ型半導体層の仕事関数の差、
ｅは電子の電荷である。

【００６０】Ｎ_dはｎ型半導体層よりなる垂直電荷転送
路５ａ２（図６）の不純物濃度である。Ｎ_a2は高濃度ｐ
型半導体層の不純物濃度すなわち分離領域１５（１５
ａ、１５ｂ）のｐ型不純物濃度である。ここで、分離領
域１５のｐ型不純物濃度は１５ａと１５ｂとで一定とし
た。

【００６１】Ｎ_a1は低濃度ｐ型半導体層の不純物濃度す
なわち読み出しゲート部２１のｐ型半導体層の不純物濃
度である。ｎ型半導体層の濃度は、分離領域のｐ型半導
体層の濃度と比べて小さく、空乏層はほとんどｎ型半導
体層中に延びるものと仮定した。ｐ−ｎ接合は階段接合
とし、かつ、ｐ−ｎ接合の間には電圧が印加されていな
い状態であると仮定した。

【００６２】Ｗ₁は、素子の性能や製造技術等の設計ル
ールに基づいて決定され、Ｗ₂は、上記の式に基づき算
出する。

【００６３】上記の式を用いれば、Ｗ₁、Ｎ_d、Ｎ_a2、Ｎ
_a1等の素子パラメータが異なる場合でも、Ｗ₁とＷ₂とを
計算により求めることが可能である。

【００６４】その他、種々の変更、改良、組み合わせ等
が可能なことは当業者には自明あろう。

【００６５】

【発明の効果】固体撮像素子において、実効的な垂直電
荷転送路の幅がほぼ一定になる。垂直電荷転送路におけ
る転送効率と飽和出力との局所的な変化を防止すること
ができ、電荷を安定して水平電荷転送路へ転送すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による固体撮像素子
の平面図である。

【図２】上記の固体撮像素子の要部を拡大した平面図で
あり、半導体領域と垂直電荷転送電極との配置を示す。

【図３】上記の固体撮像素子の要部を拡大した平面図で
あり、垂直電荷転送電極の配置を示す。

【図４】上記の固体撮像素子の要部を拡大した平面図で
あり、半導体領域の構成を示す。

【図５】図４のＩａ−Ｉｂ線断面図とそれに対応するエ
ネルギーバンド図である。

【図６】図４のＩＩａ−ＩＩｂ線断面図とそれに対応す
るエネルギーバンド図である。

【図７】従来の固体撮像素子の平面図である。

【符号の説明】

Ａ 固体撮像素子 Ｗ₁、Ｗ₂ 垂直電荷転送路の幅 １ 半導体基板 ３ 画素 ３ａ 光電変換素子（フォトダイオード） ３ｂ 光電変換素子（フォトダイオード） ５ａ、５ｂ 垂直電荷転送路 ７ 水平電荷転送路 １１ 出力アンプ １５ａ、１５ｂ 分離領域 ２１ａ、２１ｂ 読み出しゲート領域 ３１ 垂直電荷転送電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA03 AA10 AB01 BA10 CA04 CA20 DA03 DA12 DA18 FA03 FA06 FA07 FA26 FA35 5C024 CA11 FA01 FA12 GA01 GA14

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ２次元表面を画定する半導体基板と、 前記半導体基板の表面に一定のピッチで複数列、複数行
   に配列された第１導電型半導体領域を含む多数の光電変
   換素子であって、奇数列の光電変換素子に対し、偶数列
   の光電変換素子は各列内の光電変換素子ピッチの約１／
   ２ずれており、奇数行の光電変換素子に対し偶数行の光
   電変換素子は各行内の光電変換素子ピッチの約１／２ず
   れており、前記各光電変換素子列は、奇数行または偶数
   行の光電変換素子のみを含む多数個の光電変換素子と、 各々が、隣接する光電変換素子列間の半導体基板表面に
   形成され、蛇行しつつ列方向に延在する複数の第１の第
   ２導電型半導体層を含む分離領域と、 各光電変換素子列とその一方の側の分離領域との間に形
   成され、蛇行しつつ列方向に延在する複数の第１導電型
   半導体層を含む垂直電荷転送路であって、該列の光電変
   換素子と前記分離領域との間の領域における幅Ｗ₁と比
   べ、該列内の隣接する光電変換素子間の領域で広い幅Ｗ
   ₂の部分を有する垂直電荷転送路とを有する固体撮像素
   子。
2. 【請求項２】 前記垂直電荷転送路の実効幅が一定とな
   るように前記Ｗ₁と前記Ｗ₂とが設定される請求項１記載
   の固体撮像素子。
3. 【請求項３】 前記垂直電荷転送路と前記光電変換素子
   との間に、前記第１の第２導電型半導体層よりも低不純
   物濃度の第２の第２導電型半導体層を含む読み出し領域
   が形成されている請求項１記載の固体撮像素子。
4. 【請求項４】 前記Ｗ₁と前記Ｗ₂との関係が以下の式で
   表される請求項３記載の固体撮像素子。 Ｗ₂−Ｗ₁＝｛２ε_sε₀／ｅＮ_d｝^0.5｛Ｖ_d2Ｎ_a2／（Ｎ_a2
   ＋Ｎ_d）−Ｖ_d1Ｎ_a1／（Ｎ_a1＋Ｎ_d）｝^0.5 ただし、ε_sは前記半導体の比誘電率、ε₀は真空中の誘
   電率、ｅＶ_d1は接合前の第１導電型半導体層と第２の第
   ２導電型半導体層の仕事関数の差、ｅＶ_d2は接合前の第
   １導電型半導体層と第１の第２導電型半導体層の仕事関
   数の差、ｅは電子の電荷、Ｎ_dは第１導電型半導体層の
   不純物濃度、Ｎ_a2は第１の第２導電型半導体層の不純物
   濃度、Ｎ_a1は第２の第２導電型半導体層の不純物濃度で
   ある。
5. 【請求項５】 Ｗ₁／Ｗ₂が０．８以上１．０未満である
   請求項１記載の固体撮像素子。
6. 【請求項６】 前記一画素行当たり２本の垂直電荷転送
   電極が形成されている請求項１記載の固体撮像素子。