JP4474829B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4474829B2 JP4474829B2 JP2002375443A JP2002375443A JP4474829B2 JP 4474829 B2 JP4474829 B2 JP 4474829B2 JP 2002375443 A JP2002375443 A JP 2002375443A JP 2002375443 A JP2002375443 A JP 2002375443A JP 4474829 B2 JP4474829 B2 JP 4474829B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor region
- region
- conductivity type
- sensor unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は固体撮像素子に関わり、例えばCCD固体撮像素子やCMOS型固体撮像素子に適用して好適なものである。
【0002】
【従来の技術】
CCD固体撮像素子やCMOS型固体撮像素子等において、N型不純物領域が形成されたセンサ部(受光部)の表面に、P型の高濃度の不純物領域(P+ )から成る正電荷蓄積領域が形成されている構成、即ちいわゆるHAD(Hole Accumulated Diode)センサが用いられている。
【0003】
この構成の固体撮像素子では、信号電荷が主としてセンサ部の表面のP+ の正電荷蓄積領域とその下のN型不純物領域との接合容量に蓄積される。
そして、センサ部の表面に正電荷蓄積領域を形成したことにより、センサ部の半導体層とその上の絶縁膜との界面で発生する電子が正電荷蓄積領域で再結合されて、消滅ないしは低減される。これにより、暗電流が低減される(例えば特許文献1及び特許文献2参照)。
【0004】
上述のHADセンサを採用したCCD固体撮像素子の概略断面図を図14に示す。
このCCD固体撮像素子は、例えばシリコン基板等のN型の半導体基板51に、埋め込まれて形成されたP型半導体ウエル領域52、低不純物濃度の半導体領域53、N型不純物領域54、P型の正電荷蓄積領域55、P型の低濃度(P- )の半導体領域56、N型の転送チャネル領域57、P型のチャネルストップ領域64がそれぞれ不純物の拡散により形成されている。
このうち、N型不純物領域54とP型の正電荷蓄積領域55とによりセンサ部(受光部)61が構成され、P型の低濃度の半導体領域56と転送チャネル領域57とその上方の後述する転送電極59とからCCD構造の垂直転送レジスタ63が構成される。垂直転送レジスタ63とセンサ部61との間には、センサ部61に蓄積された電荷を垂直転送レジスタ63へ読み出すための読出しゲート部62が形成される。
センサ部61は画素となるもので、このセンサ部61で光電変換が行われる。
また、半導体基板51等の半導体層の上方には、ゲート絶縁膜58を介して転送電極59が形成され、この転送電極59は、読み出しゲート部62及び垂直転送レジスタ63及びチャネルストップ領域64上に形成されている。
転送電極59上には、層間絶縁膜60を介して遮光膜65が形成され、さらにその上方にはその他必要に応じて図示しないがカラーフィルタやオンチップレンズ等の各層が形成される。
【0005】
この固体撮像素子において、信号電荷が蓄積される接合容量としては、センサ部61表面のP+ の正電荷蓄積領域55とその下のN型不純物領域54との接合容量C1、並びにセンサ部61のN型不純物領域54とP型のチャネルストップ領域64との接合容量C2が挙げられる。
前述したように、信号電荷は、主として、これらのうちセンサ部61表面のP+ の正電荷蓄積領域55とその下のN型不純物領域54との接合容量C1の方に蓄積される。
【0006】
そして、この固体撮像素子においては、センサ部61の表面に正電荷蓄積領域55を形成したことにより、センサ部61の半導体層54,55とその上の絶縁膜60との界面で発生する電子が正電荷蓄積領域55に蓄積された正電荷(正孔)と再結合されて、消滅または低減されるため、暗電流を抑制することができる。
【0007】
【特許文献1】
特開2002−252342号公報(段落番号[0021]、図3)
【特許文献2】
特開2001−28433号公報(段落番号[0077]、図8)
【0008】
【発明が解決しようとする課題】
ところで、撮像装置の多画素化や小型化を目的として、固体撮像素子において画素(セル)の面積の縮小化が要求されている。
この画素の縮小化に伴い、センサ部の面積が減少することから、センサ部に蓄積できる信号電荷の量(飽和信号電荷量Qs)が減少するため、ダイナミックレンジの低下が生じる。
【0009】
センサ部の飽和信号電荷量Qsを増やすためには、センサ部の容量を増やす必要がある。
そこで、例えば図15に概略断面図を示すように、センサ部61の一部分の上に多結晶シリコン電極71を設けて、その部分にキャパシタ(容量素子)C3を形成することが考えられる。
【0010】
しかしながら、このように多結晶シリコン電極71を設けてキャパシタC3を形成した場合には、キャパシタC3とセンサ部61の蓄積層即ちN型半導体領域54との間の電気的接続を得るために、多結晶シリコン電極71の下にはP+ の正電荷蓄積領域55を形成できなくなり、この部分はホール(正孔)の蓄積状態にできなくなることから、その分暗電流を抑制する効果が小さくなってしまう。
従って、暗電流を抑制する観点から、図15に示す構成は好ましくない。
【0011】
また、図14に示したHADセンサを用いた構成に限らず、その他の構成の固体撮像素子においても、センサ部の飽和信号電荷量Qsを増やすために、センサ部の容量を増やす必要がある。
【0012】
ここで、センサ部の飽和信号電荷量Qsは、表面部のP+ の正電荷蓄積領域とその下のN型半導体領域との接合容量が支配的であり、Qs=Vsig×C1と近似される。
Vsigは、センサの信号振幅であり、読み出し時と飽和時のセンサ部(N型半導体領域)の電位ポテンシャルの差で表される。
また、C1は接合容量であり、次式で表される。
C1=S・Ks・ε0 /Tdepである。
S:センサ部の接合面積
Ks:シリコンの誘電率(11.8)
ε0 :真空の誘電率
Tdep:接合部の平均空乏層幅
【0013】
撮像素子の画素の縮小化に伴い、センサ部の接合面積Sも減少していく。
そして、画素を縮小化したときでも、波長の長い光に対する感度を確保するために、空乏層長Tdepを小さくすることができない。
また、電源電圧の制約や素子の耐圧を考慮すると、センサの信号振幅Vsigもあまり増やすことができない。
従って、飽和信号電荷量Qsは、ほぼ各画素の接合面積Sに比例し、画素の縮小化に伴って減少する。
このため、画質の向上を図るために、多画素化により高解像度化したにもかかわらず、ダイナミックレンジが低下して、画質の劣化を引き起こしてしまう、という問題が発生することがある。
【0014】
上述した問題の解決のために、本発明においては、画素を微細化したときにも、高いダイナミックレンジを有して良好な画質が得られる固体撮像素子を提供するものである。
【0015】
【課題を解決するための手段】
本発明の固体撮像素子は、第1導電型の半導体基板と、この半導体基板に埋め込まれて形成された、第2導電型の半導体ウエル領域と、この第2導電型の半導体ウエル領域の上に、半導体基板よりも濃度の高い、第1導電型の半導体領域によって形成された、センサ部と、このセンサ部の周囲に形成された第2導電型のチャネルストップ領域と、センサ部から電荷を読み出す読出しゲート部と、センサ部の表面に形成され、第2導電型の半導体層である導電層と、センサ部の内部の一部に埋め込まれて、水平方向に形成された、第1導電型の半導体領域と接合容量を形成し、導電層とチャネルストップ領域を介して電気的に接続され、読出しゲート部から離間して形成された、第2導電型の半導体領域とを含み、センサ部において、深さ方向に複数のポテンシャルウエルが形成されているものである。
【0016】
上述の本発明の固体撮像素子の構成によれば、センサ部の内部の一部に第2導電型の半導体領域が埋め込まれて形成され、この第2導電型の半導体領域は、第1導電型の半導体領域と接合容量を形成していることにより、第2導電型の半導体領域と第1導電型の半導体領域とによる接合容量の分だけ接合容量を増やすことができ、これによりセンサ部の飽和信号電荷量(固体撮像素子の飽和信号量)を増大させることができる。
【0017】
本発明の固体撮像素子は、第1導電型の半導体領域から成るセンサ部と、このセンサ部から電荷を読み出す読出しゲート部と、この読出しゲート部により読み出された電荷を転送する垂直転送レジスタと、センサ部の周囲に形成されたチャネルストップ領域と、センサ部の表面に形成され、第2導電型の半導体層である導電層と、センサ部内に、それぞれ垂直転送レジスタと垂直な方向に帯状に形成され、深さ方向に広がるトレンチ状に形成された、第1及び第2の埋め込み第2導電型の半導体領域と、チャネルストップ領域に、垂直転送レジスタの転送チャネルから離間して垂直転送レジスタと平行に形成され、深さ方向に広がるトレンチ状に形成された、第3の埋め込み第2導電型の半導体領域とを含み、第1及び第2の埋め込み第2導電型の半導体領域は、読出しゲート部から離間して、かつ第3の埋め込み第2導電型の半導体領域に接して形成され、導電層は、第1及び第2の埋め込み第2導電型の半導体領域及び第3の埋め込み第2導電型の半導体領域と電気的に接続され、第1及び第2の埋め込み第2導電型の半導体領域及び第3の埋め込み第2導電型の半導体領域と、センサ部の第1導電型の半導体領域とにより、接合容量が形成されているものである。
【0018】
上述の本発明の固体撮像素子の構成によれば、センサ部内に、第1及び第2の埋め込み第2導電型の半導体領域が、それぞれ垂直転送レジスタと垂直な方向に帯状に、深さ方向に広がるトレンチ状に形成され、チャネルストップ領域に、第3の埋め込み第2導電型の半導体領域が、垂直転送レジスタの転送チャネルから離間して垂直転送レジスタと平行に形成され、深さ方向に広がるトレンチ状に形成され、これら第1及び第2の埋め込み第2導電型の半導体領域と第3の埋め込み第2導電型の半導体領域とセンサ部の第1導電型の半導体領域とにより接合容量が形成されていることにより、第2導電型の半導体領域と第1導電型の半導体領域とによる接合容量の分だけ接合容量を増やすことができ、これによりセンサ部の飽和信号電荷量(固体撮像素子の飽和信号量)を増大させることができる。
【0019】
【発明の実施の形態】
本発明は、第1導電型の半導体基板と、この半導体基板に埋め込まれて形成された、第2導電型の半導体ウエル領域と、この第2導電型の半導体ウエル領域の上に、半導体基板よりも濃度の高い、第1導電型の半導体領域によって形成された、センサ部と、このセンサ部の周囲に形成された第2導電型のチャネルストップ領域と、センサ部から電荷を読み出す読出しゲート部と、センサ部の表面に形成され、第2導電型の半導体層である導電層と、センサ部の内部の一部に埋め込まれて、水平方向に形成された、第1導電型の半導体領域と接合容量を形成し、導電層とチャネルストップ領域を介して電気的に接続され、読出しゲート部から離間して形成された、第2導電型の半導体領域とを含み、センサ部において、深さ方向に複数のポテンシャルウエルが形成されている固体撮像素子である。
【0023】
また本発明は、上記固体撮像素子において、センサ部の第1導電型の半導体領域のうち、第2導電型の半導体領域と共に接合容量を構成する部分は、それ以外の部分よりも不純物濃度が高い構成とする。
【0024】
また本発明は、上記固体撮像素子において、第2導電型の半導体領域が第1導電型の半導体領域を介して2層形成されている構成とする。
【0025】
また本発明は、上記固体撮像素子において、第2導電型の半導体領域と共に接合容量を構成する部分の第1導電型の半導体領域は、信号電荷の読み出し時の最大電位が、読出しゲート部の最大電位より小さい値に設定されている構成とする。
【0026】
また本発明は、上記固体撮像素子において、第1導電型の半導体領域の第2導電型の半導体領域と共に接合容量を構成する部分における信号電荷の読み出し時の最大電位が、第1導電型の半導体領域のその他の部分における信号電荷の読み出し時の最大電位よりも、小さい値に設定されている構成とする。
【0027】
本発明は、第1導電型の半導体領域から成るセンサ部と、このセンサ部から電荷を読み出す読出しゲート部と、この読出しゲート部により読み出された電荷を転送する垂直転送レジスタと、センサ部の周囲に形成されたチャネルストップ領域と、センサ部の表面に形成され、第2導電型の半導体層である導電層と、センサ部内に、それぞれ垂直転送レジスタと垂直な方向に帯状に形成され、深さ方向に広がるトレンチ状に形成された、第1及び第2の埋め込み第2導電型の半導体領域と、チャネルストップ領域に、垂直転送レジスタの転送チャネルから離間して垂直転送レジスタと平行に形成され、深さ方向に広がるトレンチ状に形成された、第3の埋め込み第2導電型の半導体領域とを含み、第1及び第2の埋め込み第2導電型の半導体領域は、読出しゲート部から離間して、かつ第3の埋め込み第2導電型の半導体領域に接して形成され、導電層は、第1及び第2の埋め込み第2導電型の半導体領域及び第3の埋め込み第2導電型の半導体領域と電気的に接続され、第1及び第2の埋め込み第2導電型の半導体領域及び第3の埋め込み第2導電型の半導体領域とセンサ部の第1導電型の半導体領域とにより接合容量が形成されている固体撮像素子である。
【0028】
また本発明は、上記固体撮像素子において、第1及び第2の埋め込み第2導電型の半導体領域は、深さ方向ではセンサ部の第1導電型の半導体領域の下端よりも浅い位置まで形成されている構成とする。
【0032】
図1は、本発明の一実施の形態として、固体撮像素子の概略構成図(断面図)を示す。本実施の形態は、本発明をCCD固体撮像素子に適用した場合を示している。
この固体撮像素子は、例えばシリコン基板等のN型の半導体基板1に、埋め込まれて形成されたP型半導体ウエル領域2、低不純物濃度の半導体領域3、N型不純物領域4、P型の正電荷蓄積領域5、P型の低濃度(P- )の半導体領域6、N型の転送チャネル領域7、P型のチャネルストップ領域14がそれぞれ不純物の拡散により形成されている。
このうち、N型不純物領域4とP型の正電荷蓄積領域5とによりセンサ部(受光部)11が構成され、P型の低濃度の半導体領域6と転送チャネル領域7とその上方の後述する転送電極9とからCCD構造の垂直転送レジスタ13が構成される。垂直転送レジスタ13とセンサ部11との間には、センサ部11に蓄積された電荷を垂直転送レジスタ13へ読み出すための読出しゲート部12が形成される。
P型半導体ウエル領域2は、電荷のオーバーフローをコントロールする目的で設けられている。
センサ部11は画素となるもので、このセンサ部11で光電変換が行われる。
【0033】
また、半導体基板1等の半導体層の上方には、ゲート絶縁膜8を介して転送電極9が形成され、この転送電極9は、読み出しゲート部12及び垂直転送レジスタ13及びチャネルストップ領域14上に形成されている。
転送電極9上には、層間絶縁膜10を介して遮光膜15が形成され、さらにその上方にはその他必要に応じて図示しないがカラーフィルタやオンチップレンズ等の各層が形成される。
【0034】
本実施の形態の固体撮像素子においては、特にセンサ部11の内部にP+ 即ちP型の高不純物濃度の埋め込みP型半導体領域21が形成されている。この埋め込みP型半導体領域21は、水平方向、即ちP+ の正電荷蓄積領域5と平行に形成され、またセンサ部11を構成するN型半導体領域4のうち一部分に埋め込まれて形成されている。
【0035】
この場合、センサ部11に形成される容量としては、図1に示すように、正電荷蓄積領域5と第1及び第2のN型半導体領域4,4Aとの間の容量C1、P型のチャネルストップ領域14と第2のN型半導体領域4Aとの間の容量C2、埋め込みP型半導体領域21と第2のN型半導体領域4Aとの間の容量C3、埋め込みP型半導体領域21とN型半導体領域との間の容量C4が挙げられる。
即ち、埋め込みP型半導体領域21を形成したことにより、埋め込みP型半導体領域21と第2のN型半導体領域4Aとの間の容量C3、並びに埋め込みP型半導体領域21とN型半導体領域との間の容量C4が新たに構成されるため、センサ部11に形成されるPN接合容量を増大させることができる。
【0036】
この埋め込みP型半導体領域21は、例えばN型不純物領域4の一部上に開口を有するマスクを用いて、N型不純物領域4の内部にP型不純物をイオン注入することにより形成することができる。
【0037】
図1に示す本実施の形態の構成においては、P+ の正電荷蓄積領域5と埋め込みP型半導体領域21とが、P型のチャネルストップ領域14を介して電気的に接続されているため、これら3つの領域5,14,21は同一電位となる。このようにP+ の正電荷蓄積領域5と埋め込みP型半導体領域21とが電気的に接続された構成とすることにより、センサ部11の電位(ポテンシャル)の安定化を図ることができる。
このように、チャネルストップ領域14を介して電気的に接続された構成を形成するには、例えば、チャネルストップ領域14の少なくとも一部を、エネルギーの異なる複数のイオン注入により、注入深さの異なる複数回の不純物注入を行って形成すればよい。
【0038】
また、埋め込みP型半導体領域21の形成に用いたマスクと同じマスクを用いて、連続して埋め込みP型半導体領域21よりも浅い部分にN型不純物をイオン注入する工程を行えば、正電荷蓄積領域5と埋め込みP型半導体領域21との間の第2のN型半導体領域4Aを、センサ部11のその他の部分即ち第1のN型半導体領域4よりも高いN型不純物濃度とすることができる。
【0039】
このように、第2のN型半導体領域4Aの不純物濃度を第1のN型半導体領域4の不純物濃度よりも高くした場合には、正電荷蓄積領域5と第1及び第2のN型半導体領域4,4Aとの間の接合容量C1と、P型のチャネルストップ領域14と第2のN型半導体領域4Aとの間の接合容量C2と、埋め込みP型半導体領域21と第2のN型半導体領域4Aとの間の接合容量C3とが、これらN型半導体領域4,4Aが同一不純物濃度である構成よりも増加する。特に、主としてP+ の正電荷蓄積領域5と第2のN型半導体領域4Aとの接合容量C1、及び埋め込みP型半導体領域21と第2のN型半導体領域4Aとの間の接合容量C3が増加する。
これにより、表面のP+ の正電荷蓄積領域5と埋め込みP型半導体領域21との間に、密度の高い容量を形成することができる。
従って、センサ部11の容量をさらに増やし、飽和信号電荷量Qsをさらに増やすことが可能になる。
【0040】
さらに、この場合には、埋め込みP型半導体領域21の形成工程と、第2のN型半導体領域4Aの形成工程とを、同一のマスクを用いて連続したイオン注入を行うことにより、これら埋め込みP型半導体領域21及び第2のN型半導体領域4Aをセルフアラインで形成することができるため、固体撮像素子の特性の安定化、並びに工程の簡略化を図ることができる。
【0041】
ここで、第2のN型半導体領域4Aを第1のN型半導体領域4よりも高不純物濃度とした場合において、図1のX1−X2における、深さ方向の不純物プロファイルを図2に示す。図2において、横軸に深さを示し、縦軸に読み出し時のポテンシャルφm max及び飽和時のポテンシャルφm minを示している。
【0042】
まず、正電荷蓄積領域5と埋め込みP型半導体領域21とは、図1に示したようにチャネルストップ領域14を介して電気的に接続されているため、同一のフェルミポテンシャル(0V)になっている。これにより、前述したようにセンサ部11とその周辺のポテンシャルの安定化を図ることができる。
読み出し時(φm max)には、不純物濃度Nd1,Nd2の違い(Nd1<Nd2)と厚さXd1,Xd2の違いにより、第1のN型半導体領域4の方が、第2のN型半導体領域4よりも、大きいポテンシャルとなっている。
飽和時(φm min)には、第1のN型半導体領域4及び第2のN型半導体領域4Aのそれぞれに、図中斜線を付した領域に電荷が蓄積されて、電位的にNeutral(中立)になるため、その分ポテンシャルも0V側になる。また、第1のN型半導体領域4及び第2のN型半導体領域4Aが導通しており、電荷の移動が可能なため、これら第1のN型半導体領域4及び第2のN型半導体領域4Aのポテンシャルが同一電位になった状態で飽和する。信号電荷が蓄積される部分は、第1のN型半導体領域4(全厚さXd1)のうち厚さd1の部分と、第2のN型半導体領域4A(全厚さXd2)のうち厚さd2の部分になる。
また、図2中、Xd1mは、第1のN型半導体領域4において、表面側(埋め込みP型半導体領域21側)から広がる空乏領域の長さを示している。
【0043】
なお、第2のN型半導体領域4Aを第1のN型半導体領域4よりも高不純物濃度にした場合(Nd2>Nd1)には、その上下の各接合部における電界E2が増加するため、上述のように第2のN型半導体領域4Aの読み出し時のポテンシャルφ2m maxを、第1のN型半導体領域4の読み出し時のポテンシャルφ1m maxと等しいか小さくすることが好ましい。
このようにすれば、特に信号読み出し時に、ポテンシャルの制御性を向上することができ、第2のN型半導体領域4Aにおける電界E2の電界強度を抑制することができる。この電界E2の電界強度は、信号読み出し時に最大となることから、信号読み出し時の電界強度を抑制することにより、暗電流や白点の発生を抑制することができる。
【0044】
さらに、第2のN型半導体領域4Aの読み出し時のポテンシャル(最大電位)φ2m maxは、完全転送を保証するために、読出しゲート部12の最大電位φgm maxより小さい値に設定する必要がある。
【0045】
上述の本実施の形態の固体撮像素子の構成によれば、センサ部11の内部に、埋め込みP型半導体領域21を形成したことにより、この埋め込みP型半導体領域21とセンサ部11を構成するN型半導体領域4,4Aとの間にも新たにPN接合容量を形成することができ、またセンサ部11の表面のP+ の正電荷蓄積領域5と埋め込みP型半導体領域21とその間のN型半導体領域4Aにより容量素子を構成することができる。これにより、センサ部11の容量を増大させて、センサ部11の飽和信号電荷量Qs(固体撮像素子の飽和信号量)を増大することができる。
【0046】
従って、画素の面積が縮小化されて、センサ部11が縮小化されても、高いダイナミックレンジを有する固体撮像素子を実現することができる。
また、接合容量を増やしても、HADセンサを構成するP+ の正電荷蓄積領域5をセンサ部11表面全体に形成することができるため、飽和信号電荷量Qsを増大させると共に暗電流の増加を抑制することが可能になる。
【0047】
さらに、本実施の形態の固体撮像素子によれば、埋め込みP型半導体領域21を読み出しゲート部12から離間して形成しているため、センサ部11の電荷を読み出しゲート部12を経由して垂直転送レジスタ13の転送チャネル領域7に転送する際に、電荷の転送を妨げることなく効率良く転送することができる。
【0048】
ところで、図1に示した実施の形態の固体撮像素子の構成は、例えば次のような寸法に設計することができる。
第2のN型半導体領域4Aの幅Xd2=0.8μm
埋め込みP型半導体領域21の幅Xa2=0.2〜0.5μm
第1のN型半導体領域4における表面側の空乏領域の広がり長Xd1m=2μm
第2のN型半導体領域4Aの不純物濃度Nd2=5.3×1016cm-3
第1のN型半導体領域4の不純物濃度Nd1=3.3×1015cm-3
第2のN型半導体領域4Aの読み出し時の最大電位φ2m max=6.5V
第1のN型半導体領域4の読み出し時の最大電位φ1m max=10V
第2のN型半導体領域4Aの飽和時の最大電位φ2m min=3.6V
第1のN型半導体領域4の飽和時の最大電位φ1m min=3.6V
なお、飽和時の最大電位の値(3.6V)は、垂直転送レジスタ13における電荷転送時のHiレベル転送クロックのポテンシャルより低い値とする必要がある。
【0049】
そして、読み出し時の第1及び第2のN型半導体領域4,4Aの最大電位(ポテンシャル)は、次式で表される。
φ1m max=(Xd1m2 )・q・Nd1/2/(Ks・ε0 )
φ2m max={(Xd2/2)2 }・q・Nd2/2/(Ks・ε0 )
また、飽和時の第1及び第2のN型半導体領域4,4Aの最大電位(ポテンシャル)は、次式で表される。
φ1m min={(Xd1−d1)2 }・q・Nd1/2/(Ks・ε0 )
φ2m min={((Xd2−d2)/2)2 }・q・Nd2/2/(Ks・ε0 )
また、第1及び第2のN型半導体領域4,4Aの飽和信号電荷量Qs1,Qs2は、次式で表される。
Qs1=Nd1・d1(エレクトロン/μm2 )
Qs2=Nd2・d2(エレクトロン/μm2 )
さらに、第2のN型半導体領域4Aにおける最大電界強度は、次式で表される。
E2max=q・Nd2(Xd2/2)/(Ks・ε0 )
となる。
【0050】
このとき、第1及び第2のN型半導体領域4及び4Aにおける、ポテンシャル(電位)φ1m,φ2mの変化に対する、信号電荷Q1,Q2の変化、並びに電界E1,E2の強度の変化を求めた。その結果を表1に示す。
【0051】
【表1】
【0052】
第2のN型半導体領域4Aの飽和信号電荷Qs2は、第2のN型半導体領域4Aの電位φ2mが最小(読み出し時の電位)のときの信号電荷Q2であるため、表1より10600エレクトロン/μm2 、即ち約10000エレクトロン/μm2 である。同様に、第1のN型半導体領域4の飽和信号電荷Qs1は、表1より2640エレクトロン/μm2 、即ち約3000エレクトロン/μm2 である。
即ち、従来構造では第1のN型半導体領域4に相当する飽和信号電荷Qsしか得られなかったのに対して、本実施の形態によれば、第1及び第2のN型半導体領域4,4Aを合計した13000エレクトロン/μm2 の飽和信号電荷Qsが得られることになる。
ただし、読み出しゲート部12の近傍では、第2のN型半導体領域4Aが存在しないため、平均的な容量は他の部分よりもやや減少する。
【0053】
そして、例えば1画素当たり縦横2μm角(転送電極9の部分を含む)のCCD固体撮像素子で、センサ部11の面積が1.5μm2 であり、そのうち第2のN型半導体領域4Aが存在する部分の面積が1μm2 、存在しない部分の面積が0.5μm2 であるとすると、飽和信号電荷量が14500エレクトロンとなり、従来構造とした場合の4500エレクトロンに対して、約3倍の飽和信号電荷量が得られることになる。
【0054】
また、センサ部11の電荷が蓄積されるN型半導体領域4,4Aにおいて、発生する電界E1,E2の強度は小さいことが望ましい。この電界強度の値は、飽和信号電荷量Qsとトレードオフの関係にある。読み出し時の電界強度を比較すると、従来構造では0.1MV/cmであるが、上述した本実施の形態の構造では0.3MV/cmに増加する。
【0055】
そこで、センサ部11内に埋め込みP型半導体領域を多層平行に形成して、スタック形のコンデンサを実現すれば、各層の単位面積当たりの容量は埋め込みP型半導体領域を1層だけ形成した場合よりも減少するが、総面積を増やすことができるため、センサ部11の飽和信号電荷量Qsを増大させることができ、かつ電界強度も低減させることができる。
例えば、図3に断面図を示すように、センサ部11の内部に、正電荷蓄積領域5と平行な2層の埋め込みP型半導体領域21,22を形成して、正電荷蓄積領域5と第1の埋め込みP型半導体領域21との間に第2のN型半導体領域4A、第1の埋め込みP型半導体領域21と第2の埋め込みP型半導体領域22との間に第3のN型半導体領域4Bを形成する。そして、第2のN型半導体領域4Aの不純物濃度Nd2と、第3のN型半導体領域4Bの不純物濃度Nd3を、いずれも第1のN型半導体領域4の不純物濃度Nd1よりも大きくすればよい。
【0056】
この図3に示す構成において、第2のN型半導体領域4Aの不純物濃度Nd2及び第3のN型半導体領域4Bの不純物濃度Nd3をNd2=Nd3=4×1016cm-3とすると、φ2mやd2の値が表1の値とは変化し、第2のN型半導体領域4A及び第3のN型半導体領域4Bにおいて、それぞれ5000エレクトロン/μm2 の飽和信号電荷が得られる。これにより、第1のN型半導体領域4と合計して13000エレクトロン/μm2 の飽和信号電荷が得られる。
そして、この場合、電界強度は0.25MV/cmに減少する。
【0057】
次に、本発明の他の実施の形態として、固体撮像素子の概略構成図を図4に示す。図4は、転送電極等の半導体層より上層の部品を省略して、半導体層のみを斜視図で示している。また、図4に示す固体撮像素子のセンサ部周辺の平面図を図5に示す。
本実施の形態は、埋め込みP型半導体領域をトレンチ型とした場合、即ちセンサ部の深さ方向に広がるように形成した場合を示している。
【0058】
具体的には、図4及び図5に示すように、センサ部11の内部に、共に深さ方向に広がる、第1の埋め込みP型半導体領域21及び第2の埋め込みP型半導体領域22が、互いに平行に間隔を開けて形成されている。
また、チャネルストップ領域14に、深さ方向に広がる第3の埋め込みP型半導体領域23が、センサ部11のN型半導体領域4の右端に接するように形成されている。なお、図5では、第1の埋め込みP型半導体領域21、第2の埋め込みP型半導体領域22、並びに第3の埋め込みP型半導体領域23に、斜線を付して示している。
第1の埋め込みP型半導体領域21及び第2の埋め込みP型半導体領域22は、右側が第3の埋め込みP型半導体領域23に接して形成され、左側は読出しゲート部12を構成するP型の(低濃度の)半導体領域6から離間して形成されている。また、これら第1の埋め込みP型半導体領域21及び第2の埋め込みP型半導体領域22は、センサ部11のN型半導体領域4の図中前後方向の端部からは間隔をおいて配置され、深さ方向ではN型半導体領域4の下端よりも浅い位置まで形成されている。
【0059】
なお、チャネルストップ領域14にトレンチ状に形成した第3の埋め込みP型半導体領域23は、垂直レジスタ13のN型の転送チャネル領域7に近接させると、垂直レジスタ13のポテンシャルを変調して、転送効率を劣化させるおそれがあるため、転送チャネル領域13から少し離間して形成されている。
【0060】
図5の平面図では、第1層の多結晶シリコン層(1poli)から成る転送電極9Aと第2層の多結晶シリコン層(2poli)から成る転送電極9Bとにより転送電極9が構成されている。
そして、センサ部11の左側にある第2層の多結晶シリコン層から成る転送電極9Bに、読出しゲート部を構成する読み出しゲートROGが形成され、この読み出しゲートROGを通じてセンサ部11から垂直転送レジスタ13に信号電荷が転送される。
【0061】
上述の本実施の形態の固体撮像素子の構成によれば、第1の埋め込みP型半導体領域21、第2の埋め込みP型半導体領域22、並びに第3の埋め込みP型半導体領域23と、それぞれ隣接するN型半導体領域4との間に、新たにPN接合容量が形成されるため、センサ部11の飽和信号電荷量(固体撮像素子の飽和信号量)を増大させることができる。
従って、画素の面積が縮小化されてセンサ部11が縮小化されても、高いダイナミックレンジを有すると共に、暗電流の増加を抑制することが可能になる。
【0062】
続いて、さらに他の形態として、固体撮像素子の概略構成図を図6及び図7に示す。図6は固体撮像素子の半導体層の部分の斜視図を示し、図7はセンサ部周辺の平面図を示す。
本形態は、センサ部と垂直転送レジスタとの間のチャネルストップ領域(電気的分離領域)にトレンチ状に埋め込みP型半導体領域を形成した場合である。
具体的には、図6及び図7に示すように、センサ部11と、垂直転送レジスタ13の転送チャネル領域7との間の、チャネルストップ領域14に、センサ部11のN型半導体領域4に接するように不純物濃度の高い埋め込みP型半導体領域31を形成している。なお、図7では、埋め込みP型半導体領域31に、斜線を付して示している。
この埋め込みP型半導体領域31は、他の部分に形成されているP型のチャネルストップ領域よりも、エネルギーの高いP型不純物のイオン注入を行うことによって形成することができる。
その他の構成は、先の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【0063】
本形態の構成によれば、チャネルストップ領域14とセンサ部11のN型半導体領域4との接合容量C2を従来よりも大きくして、センサ部11の飽和信号電荷量Qsを大きくすることができる。
そして、画素の面積が縮小化されてセンサ部11が縮小化されても、高いダイナミックレンジを有する固体撮像素子を構成することができると共に、暗電流の増加を抑制することが可能になる。
【0064】
また、本形態の構成においても、埋め込みP型半導体領域31と、センサ部11表面の正電荷蓄積領域5とを、電気的に接続しているため、接合容量の増大と共に、ポテンシャルの安定化を図ることができる。
【0065】
続いて、別の形態として、固体撮像素子の概略構成図を図8及び図9に示す。図8は固体撮像素子の半導体層の部分の斜視図を示し、図9はセンサ部周辺の平面図を示す。
本形態では、垂直転送レジスタと平行な方向に隣接する画素間のチャネルストップ領域にトレンチ状に埋め込みP型半導体領域を形成した場合である。
具体的には、図8及び図9に示すように、センサ部11の隣接する画素のセンサ部11との間のチャネルストップ領域に、センサ部11のN型半導体領域4に接するように不純物濃度の高い埋め込みP型半導体領域32を形成している。なお、図9では、埋め込みP型半導体領域32に、斜線を付して示している。
本形態では、埋め込みP型半導体領域32を隣接する画素の各センサ部11の間に形成しているため、埋め込みP型半導体領域32は両側のセンサ部11のN型半導体領域4に共に接して形成されている。
その他の構成は、先の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
【0066】
本形態の構成によれば、図6及び図7に示した形態と同様に、チャネルストップ領域とセンサ部11のN型半導体領域4との接合容量を従来よりも大きくして、センサ部11の飽和信号電荷量Qsを大きくすることができる。
そして、画素の面積が縮小化されてセンサ部11が縮小化されても、高いダイナミックレンジを有する固体撮像素子を構成することができると共に、暗電流の増加を抑制することが可能になる。
【0067】
また、本形態の構成においても、埋め込みP型半導体領域32と、センサ部11表面の正電荷蓄積領域5とを、電気的に接続しているため、接合容量の増大と共に、ポテンシャルの安定化を図ることができる。
【0068】
さらに、図8及び図9に示す構成では、埋め込みP型半導体領域32と垂直転送レジスタ13の転送チャネル領域7や読出しゲート部12のP型半導体領域6との距離が近いため、設計条件によっては、電荷の転送等に影響を及ぼし、問題が生じることもある。
その場合には、さらに別の形態として、図10及び図11に示すように、埋め込みP型半導体領域32を、読出しゲート部12となるP型半導体領域6から離間して形成すればよい。なお、図10及び図11において、33は、通常のチャネルストップ領域と同じくP型の低濃度の半導体領域から成るチャネルストップ領域である。
【0069】
さらに、図12や図13にそれぞれセンサ部周辺の平面図を示すように、図8及び図9に示した形態の構成又は図10及び図11に示した形態の構成(埋め込みP型半導体領域32)と、図6及び図7に示した形態の構成(埋め込みP型半導体領域31)とを組み合わせることも可能である。
【0070】
上述の各実施の形態では、いずれも本発明をCCD固体撮像素子に適用した場合を説明したが、その他の構成の固体撮像素子にも本発明を適用することができる。例えばCCD構造以外の電荷転送部を有する固体撮像素子、MOS型固体撮像素子、並びにCMOS型固体撮像素子にも同様に本発明を適用することができる。
【0071】
例えばCMOS型固体撮像素子に本発明を適用した場合には、第1導電型の半導体領域から成るセンサ部内や画素間のチャネルストップ領域の下に第2導電型の半導体領域を形成することにより、同様に接合容量を増やしてセンサ部の飽和信号電荷量(固体撮像素子の飽和信号量)を増やすことができる。
また、CMOS型固体撮像素子にHADセンサを用いた構成に対して、本発明を適用した場合には、CCD固体撮像素子においてHADセンサを用いた構成に本発明を適用した前述の実施の形態と同様に、センサ部の表面に形成されHADセンサを構成する正電荷蓄積領域と第2導電型の半導体領域とを、チャネルストップ領域を介してまたは直接、電気的に接続することができる。
さらに、これらの場合において、信号電荷をセンサ部から読み出す読み出しゲート部から第2導電型の半導体領域を離間して形成することにより、信号検出部)に効率よく転送することができる。
【0072】
また、本発明は、HADセンサを用いていない構成の固体撮像素子にも適用することができ、本発明を適用することにより、接合容量を増やしてセンサ部の飽和信号電荷量(固体撮像素子の飽和信号量)を増やすことができる。本発明では接合容量を構成する第2導電型の半導体領域を多層形成することも可能であるため、図15に示したようなセンサ部61の表面にキャパシタ用電極71を形成する場合と比較して、より自在にセンサ部の飽和信号電荷量を増やすことができる利点を有する。
【0073】
さらに、上述の各実施の形態では、センサ部11の表面に、HADセンサを構成するP+ の正電荷蓄積領域5を形成しているが、このセンサ部の表面に、代わりにその他の導電層を形成してもよい。
例えば、ITO(インジウム錫酸化物)から成る透明導電層を、センサ部を構成する第1導電型例えばN型の半導体領域の表面に形成することが考えられる。この場合も、導電層と第2導電型例えばP型の半導体領域とを直接またはチャネルストップ領域を介して電気的に接続することが可能である。
【0074】
また、上述の各実施の形態では、第1導電型をN型、第2導電型をP型として、センサ部の表面にP+ の正電荷蓄積領域を形成しているが、本発明において導電型は限定されるものではなく、第1導電型をP型、第2導電型をN型としてもよい。
【0075】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【0076】
【発明の効果】
上述の本発明によれば、センサ部の内部に第2導電型の半導体領域を埋め込んで形成したことにより、センサ部の飽和信号電荷量(固体撮像素子の飽和信号量)を増大させることができるため、画素の微細化によりセンサ部の面積が縮小化されたときでも、充分高いダイナミックレンジを得ることができる。
これにより、画素を微細化して多画素化や小型化を図ることができると共に、良好な画質が得られる固体撮像素子を実現することができる。
【0077】
また、センサ部の表面に第2導電型の半導体層(例えばいわゆる正電荷蓄積領域)が形成されていることにより、接合容量を増やしても、この第2導電型の半導体層をセンサ部の表面全体に形成することができるため、高いダイナミックレンジを得ると共に暗電流の増加を抑制することが可能になる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の固体撮像素子の概略構成図(断面図)である。
【図2】図1の固体撮像素子のX1−X2段面におけるポテンシャルを示す図である。
【図3】埋め込みP型半導体領域を2層形成した実施の形態を示す概略断面図である。
【図4】本発明の他の実施の形態の固体撮像素子の概略構成図(半導体層の斜視図)である。
【図5】図4の固体撮像素子のセンサ部周辺の平面図である。
【図6】 さらに他の形態の固体撮像素子の概略構成図(半導体層の斜視図)である。
【図7】図6の固体撮像素子のセンサ部周辺の平面図である。
【図8】 別の形態の固体撮像素子の概略構成図(半導体層の斜視図)である。
【図9】図8の固体撮像素子のセンサ部周辺の平面図である。
【図10】 さらに別の形態の固体撮像素子の概略構成図(半導体層の斜視図)である。
【図11】図10の固体撮像素子のセンサ部周辺の平面図である。
【図12】図8及び図9の構成と図6及び図7の構成とを組み合わせた固体撮像素子のセンサ部周辺の平面図である。
【図13】図10及び図11の構成と図6及び図7の構成とを組み合わせた固体撮像素子のセンサ部周辺の平面図である。
【図14】従来の固体撮像素子の概略断面図である。
【図15】センサ部の表面に多結晶シリコン電極を形成して容量素子を構成した場合を示す概略断面図である。
【符号の説明】
1 半導体基板、4 第1のN型半導体領域、4A 第2のN型半導体領域、4B 第3のN型半導体領域、5 正電荷蓄積領域、7 転送チャネル領域、8 ゲート絶縁膜、9 転送電極、10 層間絶縁膜、11 センサ部、12 読出しゲート部、13 垂直転送レジスタ、14 チャネルストップ領域、15 遮光膜、21,31,32 (第1の)埋め込みP型半導体領域、22 第2の埋め込みP型半導体領域、23 第3の埋め込みP型半導体領域
Claims (7)
- 第1導電型の半導体基板と、
上記半導体基板に埋め込まれて形成された、第2導電型の半導体ウエル領域と、
上記第2導電型の半導体ウエル領域の上に、上記半導体基板よりも濃度の高い、第1導電型の半導体領域によって形成された、センサ部と、
上記センサ部の周囲に形成された第2導電型のチャネルストップ領域と、
上記センサ部から電荷を読み出す読出しゲート部と、
上記センサ部の表面に形成され、第2導電型の半導体層である導電層と、
上記センサ部の内部の一部に埋め込まれて、水平方向に形成された、上記第1導電型の半導体領域と接合容量を形成し、上記導電層と上記チャネルストップ領域を介して電気的に接続され、上記読出しゲート部から離間して形成された、第2導電型の半導体領域とを含み、
上記センサ部において、深さ方向に複数のポテンシャルウエルが形成されている
固体撮像素子。 - 上記センサ部の上記第1導電型の半導体領域のうち、上記第2導電型の半導体領域と共に上記接合容量を構成する部分は、それ以外の部分よりも不純物濃度が高い請求項1に記載の固体撮像素子。
- 上記第2導電型の半導体領域が、上記第1導電型の半導体領域を介して2層形成されている、請求項1に記載の固体撮像素子。
- 上記第2導電型の半導体領域と共に上記接合容量を構成する部分の上記第1導電型の半導体領域は、信号電荷の読み出し時の最大電位が、上記読出しゲート部の最大電位より小さい値に設定されている請求項1に記載の固体撮像素子。
- 上記第1導電型の半導体領域の上記第2導電型の半導体領域と共に上記接合容量を構成する部分における信号電荷の読み出し時の最大電位が、該第1導電型の半導体領域のその他の部分における信号電荷の読み出し時の最大電位よりも、小さい値に設定されている請求項1に記載の固体撮像素子。
- 第1導電型の半導体領域から成るセンサ部と、
上記センサ部から電荷を読み出す読出しゲート部と、
上記読出しゲート部により読み出された電荷を転送する垂直転送レジスタと、
上記センサ部の周囲に形成されたチャネルストップ領域と、
上記センサ部の表面に形成され、第2導電型の半導体層である導電層と、
上記センサ部内に、それぞれ上記垂直転送レジスタと垂直な方向に帯状に形成され、深さ方向に広がるトレンチ状に形成された、第1及び第2の埋め込み第2導電型の半導体領域と、
上記チャネルストップ領域に、上記垂直転送レジスタの転送チャネルから離間して上記垂直転送レジスタと平行に形成され、深さ方向に広がるトレンチ状に形成された、第3の埋め込み第2導電型の半導体領域とを含み、
上記第1及び第2の埋め込み第2導電型の半導体領域は、上記読出しゲート部から離間して、かつ上記第3の埋め込み第2導電型の半導体領域に接して形成され、
上記導電層は、上記第1及び第2の埋め込み第2導電型の半導体領域及び上記第3の埋め込み第2導電型の半導体領域と電気的に接続され、
上記第1及び第2の埋め込み第2導電型の半導体領域及び上記第3の埋め込み第2導電型の半導体領域と、上記センサ部の第1導電型の半導体領域とにより、接合容量が形成されている
固体撮像素子。 - 上記第1及び第2の埋め込み第2導電型の半導体領域は、深さ方向では上記センサ部の上記第1導電型の半導体領域の下端よりも浅い位置まで形成されている、請求項6に記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375443A JP4474829B2 (ja) | 2002-12-25 | 2002-12-25 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375443A JP4474829B2 (ja) | 2002-12-25 | 2002-12-25 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207520A JP2004207520A (ja) | 2004-07-22 |
JP4474829B2 true JP4474829B2 (ja) | 2010-06-09 |
Family
ID=32813196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375443A Expired - Lifetime JP4474829B2 (ja) | 2002-12-25 | 2002-12-25 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4474829B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273518A (ja) * | 2006-03-30 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びそれを用いたカメラ |
JP2015035449A (ja) | 2013-08-07 | 2015-02-19 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
-
2002
- 2002-12-25 JP JP2002375443A patent/JP4474829B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004207520A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100922931B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
US8575662B2 (en) | Solid state imaging device having high pixel density | |
JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
TWI297209B (ja) | ||
JP4870656B2 (ja) | シーモスイメージセンサー及びその製造方法 | |
EP1608023A1 (en) | Solid state image sensing device and production method therefor, and method of driving solid state image sensing device | |
WO2014002361A1 (ja) | 固体撮像装置及びその製造方法 | |
US20140191290A1 (en) | Solid-state imaging element | |
JP3727639B2 (ja) | 固体撮像装置 | |
KR20050058977A (ko) | 광전변환장치와 그 제조방법, 및 촬상시스템 | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
JP2012129371A (ja) | 固体撮像装置およびその製造方法ならびにカメラ | |
US11955502B2 (en) | Solid-state image sensor to reduce display unevenness of a captured image | |
JP2004319959A (ja) | 固体撮像素子およびその製造方法 | |
WO2021117523A1 (ja) | 固体撮像素子及び電子機器 | |
KR101484172B1 (ko) | 이미지 센서 및 이를 포함하는 이미지 센싱 시스템 | |
JP2013042178A (ja) | イメージセンサ及びその製造方法 | |
US9887231B2 (en) | Solid-state imaging device and method of manufacturing the device | |
JP2004273640A (ja) | 固体撮像素子及びその製造方法 | |
JP2009188380A (ja) | イメージセンサ及びその製造方法 | |
JP4474829B2 (ja) | 固体撮像素子 | |
KR20100036033A (ko) | 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 | |
KR100749098B1 (ko) | 높은 감도 및 전송 특성을 갖는 이미지 센서 및 그 제조방법 | |
JP5030323B2 (ja) | 固体撮像素子 | |
KR20040058689A (ko) | 시모스 이미지센서의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |