JP2016509374A - 輻射線検出用半導体素子及び輻射線検出用半導体素子の製造方法 - Google Patents

輻射線検出用半導体素子及び輻射線検出用半導体素子の製造方法 Download PDF

Info

Publication number
JP2016509374A
JP2016509374A JP2015558487A JP2015558487A JP2016509374A JP 2016509374 A JP2016509374 A JP 2016509374A JP 2015558487 A JP2015558487 A JP 2015558487A JP 2015558487 A JP2015558487 A JP 2015558487A JP 2016509374 A JP2016509374 A JP 2016509374A
Authority
JP
Japan
Prior art keywords
layer
filter
dielectric layer
intermetallic
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015558487A
Other languages
English (en)
Inventor
フベルト エニクルマイル，
フベルト エニクルマイル，
フランツ シュランク，
フランツ シュランク，
イェルク ジーゲルト，
イェルク ジーゲルト，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Ams AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams AG filed Critical Ams AG
Publication of JP2016509374A publication Critical patent/JP2016509374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

輻射線検出用半導体素子は、主面（１１）を有した半導体基板（１）と、半導体材料の少なくとも１種の化合物からなる誘電体層（６）と、少なくとも１つの輻射線感応部品（３）を含む集積回路（２）と、誘電体層（６）の金属間層（８）に埋め込まれた集積回路（２）の配線（４）と、配線（４）に接続された導電性の基板貫通ビア（５）と、輻射線感応部品（３）の上方の誘電体層（６）の直上に配置された光学フィルタ素子（７）とを備える。誘電体層（６）は、基板貫通ビア（５）の少なくとも上方に、前記金属間層（８）とは異なる誘電体材料からなるパッシベーション層（９）を備えており、配線（４）は、主面（１１）とパッシベーション層（９）との間に配置される。【選択図】図１

Description

本発明は、輻射線検出用半導体素子及び輻射線検出用半導体素子の製造方法に関する。
特許文献１には、フォトダイオードを有する撮像素子と、シリコン製の基板を貫通するスルーホールに設けられる貫通電極とを備えた半導体素子が開示されている。銅製の配線層が、酸化ケイ素からなる層間絶縁膜の間に埋め込まれている。最上層の層間絶縁膜及び配線層の上には、ベース層が形成されている。ベース層の上には、撮像素子に対応してカラーフィルタが配置されている。
特許文献２には、半導体基板に形成された受光部と、基板１１上に設けられた酸化ケイ素からなる複数の層間絶縁膜及び配線パターンを含む配線部と、基板に設けられた貫通ビアとを備えた固体撮像素子が開示されている。層間絶縁膜の上には、有機材料の平坦化膜が配置され、この平坦化膜の上にカラーフィルタ層が配置されている。
特許文献３には、シリコン製の基板と、基板表面の素子領域に形成された複数の撮像素子と、ＳｉＯ2からなり、基板表面に設けられた層間誘電体膜と、層間誘電体膜の上に設けられたベース層と、撮像素子に対向してベース層に設けられたカラーフィルタと、基板を貫通するスルーホール電極の導電層上に配置されて撮像素子または周辺回路と電気的に接続された内部電極とを備えた半導体素子が開示されている。
特許文献４には、半導体ウェーハに接着された赤外線フィルタを備える半導体パッケージが開示されている。赤外線フィルタは、半導体ウェーハと同じ大きさのガラス板上に、適切なフィルタ層を接合することによって得られる。ガラス板は、半導体ウェーハに対向する面にある赤外線フィルタと共に、半導体ウェーハに接着される。半導体ウェーハは、接着後の半導体ウェーハ及び赤外線フィルタの合計の厚みが、接着前の半導体ウェーハの厚みを超えないように、薄く加工される。半導体ウェーハと赤外線フィルタとの間に位置するパッド電極に達するビアホールが、赤外線フィルタとは反対側の面から半導体ウェーハを貫通して形成されている。
特許文献５には、電子回路を含むダイを備えたウェーハレベルチップサイズパッケージが開示されている。ダイを貫通し、電子回路をダイの下面と電気的に接続する貫通ビアが形成されている。ダイの上面には、赤外線センサが組み付けられ、この赤外線センサの上方に配置された保護封入層には、センサ開口が形成されている。
また、半導体基板における貫通ビアの形成は、特許文献６、特許文献７、特許文献８、及び特許文献９にも述べられている。
仮接着を用いた製造方法は、特許文献１０、特許文献１１、及び特許文献１２に述べられている。
特許文献１３には、所望の波長受光感度を得ることが可能な、少なくとも１つの一体化されたメタルフィルタを有する一体型カラーピクセル素子が開示されている。
特許文献１４には、第１のナノ構造金属層を備えた帯域通過フィルタと、第２のナノ構造金属層を備えた帯域阻止フィルタとの組み合わせを備える光学的帯域通過フィルタシステムが開示されている。
米国特許出願公開第２０１０／０３２７３８３号明細書 米国特許出願公開第２０１１／００２４８５８号明細書 国際公開第２００９／０８４７０１号 米国特許出願公開第２００７／２４９０９５号明細書 米国特許出願公開第２００９／０２５６２１６号明細書 国際公開第２０１０／００６９１６号 米国特許出願公開第２０１０／０３１４７６２号明細書 国際公開第２０１０／０８１６０３号 国際公開第２０１１／０３９１６７号 米国特許出願公開第２００９／０２１８５６０号明細書 独国特許発明第１０１５６４６５号明細書 米国特許出願公開第２００５／０１７３０６４号明細書 米国特許第７２４８２９７号明細書 国際公開第２０１２／００７１４７号
本発明の目的は、全体のパッケージサイズを小型化するのに適した輻射線検出用半導体素子を提供することにある。
このような目的は、請求項１による半導体装置、及び特請求項７による半導体装置の製造方法によって達成される。様々な態様及び変形は、従属請求項によって得られる。
輻射線検出用の半導体素子は、主面を有した半導体基板と、半導体材料の少なくとも１種の化合物からなり、前記主面の上または上方に配置されて、金属間層を備える誘電体層と、前記半導体基板の前記主面または前記主面の近傍に配置され、少なくとも１つの輻射線感応部品を含む集積回路と、前記金属間層に配置された前記集積回路用の配線と、前記配線に接続された導電性の基板貫通ビアと、前記輻射線感応部品の上方の前記誘電体層の直上に配置された光学フィルタ素子とを備える。前記誘電体層は、前記基板貫通ビアの少なくとも上方に、前記金属間層とは異なる誘電体材料からなるパッシベーション層を備えており、前記配線は、前記主面と前記パッシベーション層との間に配置される。
金属間層は、二酸化ケイ素で形成してもよい。光学フィルタ素子は、二酸化ケイ素からなる金属間層の直上に配置することができる。
半導体素子の一態様において、前記パッシベーション層は、前記金属間層の中または上に配置されて、前記輻射線感応部品の上方に開口を備え、これにより前記金属間層は、前記開口の内側に前記パッシベーション層を有しておらず、前記光学フィルタ素子は、前記パッシベーション層の前記開口の上方または内側の前記金属間層の上に配置される。
半導体素子の更なる態様において、前記光学フィルタ素子は、干渉フィルタを構成する第１構造化フィルタ層と、ＲＧＢフィルタの少なくとも１つの色成分のフィルタを構成する第２構造化フィルタ層とを備える。
半導体素子の更なる態様において、組込フィルタ層が、前記光学フィルタ素子から離間し、前記輻射線感応部品と前記光学フィルタ素子との間に位置するように、前記誘電体層の中に配置される。
半導体素子の更なる態様において、前記誘電体層は金属間層を構成し、前記配線の金属層と前記組込フィルタ層とは、前記金属間層の中に配置され、前記組込フィルタ層は、前記金属間層の中に配置された金属層に形成される。
半導体素子の更なる態様において、前記半導体基板と前記誘電体層とは、厚み（ｄ）が合わせて２５０μｍ未満である。
輻射線検出用半導体素子の製造方法は、主面または主面の近傍に少なくとも１つの輻射線感応部品を含む集積回路を有した半導体基板を準備する工程と、前記主面の上または上方に、半導体材料の少なくとも１種の化合物からなる誘電体層を配置する工程と、前記誘電体層の中に前記集積回路用の配線を配置する工程と、前記主面の裏側となる裏面から前記配線に接続される導電性の基板貫通ビアを形成する工程と、前記輻射線感応部品の上方の前記誘電体層の直上に光学フィルタ素子を配置する工程とを備える。前記誘電体層は、金属間層とパッシベーション層とを備えて形成され、前記パッシベーション層は、前記輻射線感応部品の上方に開口が設けられ、前記金属間層は、前記開口の内側にパッシベーション層を有しておらず、前記光学フィルタ素子は、前記パッシベーション層の前記開口の内側の前記金属間層の上に配置される。
製造方法の変形態様において、前記光学フィルタ素子は、前記基板貫通ビアを形成する前に、前記誘電体層の上に配置される。
製造方法の更なる変形態様において、前記光学フィルタ素子は、前記基板貫通ビアを形成した後に、誘電体層の上に配置される。
製造方法の更なる変形態様において、組込フィルタ層が前記誘電体層の中に配置され、前記組込フィルタ層は、ナノオプティクスフィルタとして形成される。
製造方法の更なる変形態様において、前記組込フィルタ層は、前記基板貫通ビアを形成する前に形成される。
輻射線検出用の半導体素子の一実施形態の断面図である。 半導体素子の更なる実施形態の断面図である。 組込フィルタ層を備えた一実施形態の断面図である。 組込フィルタ層を備えた更なる実施形態の断面図である。 ２つの構造化フィルタを備えた一実施形態の断面図である。 ２つの構造化フィルタを備えた更なる実施形態の断面図である。 ２つの構造化フィルタを備えた更なる実施形態の断面図である。 配列されたフォトダイオードを備えた一実施形態の断面図である。 図３の実施形態に関する製造方法による中間製品の断面図である。 図９の中間製品について、第１作業用ウェーハを接合し、更なる処理工程を経た後の断面図である。 図１０の中間製品について、第２作業用ウェーハを接合した後の断面図である。 図１１の中間製品について、第１作業用ウェーハを除去し、更なる処理工程を経た後の断面図である。 図４の実施形態に関する図９と同様の断面図である。 図１３の中間製品について、作業用ウェーハを接合した後の断面図である。 図１４の中間製品について、作業用ウェーハを除去する前に、更なる処理工程を経た後の断面図である。
以下は、半導体素子及び関連する製造方法の具体例の詳細な説明である。
図１は、輻射線検出用の半導体素子の一実施形態の断面図である。例えばシリコンウェーハとすることが可能な半導体基板１には、当該半導体基板１の主面１１または主面１１の近傍に、輻射線に感応する輻射線感応部品３を少なくとも１つ備えた集積回路２が設けられる。このような素子は、単一の素子とすることが可能であり、或いは、後でダイシング工程により単一化される複数の素子とすることも可能である。集積回路２は、更にＣＭＯＳ回路などからなるようにしてもよい。輻射線感応部品３は、例えば、環境光検出、色検出、及び近接検知などのほか、入射輻射線の検出を含む様々な光学的用途のために設けることができる。具体的には、輻射線感応部品３をフォトダイオードとしてもよい。
主面１１の上方には、集積回路２の各端子と、輻射線感応部品３の各端子との電気的接続を行う配線４が形成されている。配線４は、例えば、金属間誘電体の中に埋め込まれた構造化金属層によって形成してもよい。例えば再配線層などとすることが可能な裏面配線１７に、配線４の接続領域１６を接続するため、金属膜１５を備えた少なくとも１つの基板貫通ビア５が、半導体基板１を貫通している。裏面配線１７は、例えばパターン化された金属層としてもよい。
誘電体層６が、主面１１に配置され、輻射線感応部品３の上方において、フィルタ構造体を保持する機能を有する。誘電体層６は、半導体材料の少なくとも１種の化合物、具体的には、シリコンなどの半導体材料の酸化物または窒化物、例えばＳｉＯ2からなる。図１に示す実施形態では、誘電体層６が配線４の間の金属間層８を構成している。
図１に示すように、誘電体層６の内部には、パッシベーション層９を設けてもよく、このパッシベーション層９は、例えばＳｉ3Ｎ4など、半導体材料の窒化物のような誘電体材料とすることができる。パッシベーション層９は、輻射線感応部品３の上方に開口１３を有し、これにより輻射線の好ましくない光学的干渉を生じる可能性のある材料で構成することも可能となり、このような干渉は、パッシベーション層９に形成された開口１３によって回避される。これに代え、パッシベーション層９は、図１中に破線で示すように、全面に設けられる層としてもよい。
半導体基板１の裏面１０に誘電体層１８を設けて、半導体材料から裏面配線１７を絶縁するようにしてもよいし、基板貫通ビア５の側壁に誘電体層１８を設けて、半導体材料から金属膜１５を絶縁するようにしてもよい。裏面配線１７には、外部との電気的接続を行うためのバンプ１９が設けられてもよいし、外部との電気的接続に使用しない裏面１０の領域を覆うパッシベーション層２０が設けられてもよい。パッシベーション層２０は、例えば窒化ケイ素の層としてもよく、裏面配線１７及び基板貫通ビア５の金属に対し、防湿及び機械的保護の少なくとも一方を行うために用いられる。
フィルタ構造体は、誘電体層６の直上に配置された光学フィルタ素子７を備えている。光学フィルタ素子７は、構造化フィルタ層７とすることが可能であり、特に、複数の異なる部分的な層の積層体からなるようにしてもよい。このようなフィルタの例としては、紫外線遮断フィルタ、赤外線遮断フィルタ、明順応フィルタ、カラーフィルタ、バンドパスフィルタ、及びこれらの組み合わせがある。保護及び光学的調整の少なくとも一方を行うため、透明な薄膜のコーティング層１４を構造化フィルタ層７の上方に接合してもよく、このコーティング層１４は、３０μｍ未満の厚みとするのが一般的である。
フィルタ構造体をガラスの層の中または上に設けず、またフィルタ構造体がガラスの層によって覆わないことにより、フィルタ構造体を保持するための追加の基板が不要となることが、この半導体素子の必須の特徴である。これにより半導体素子の全高を十分に低減できることで、パッケージサイズを小型化できることは重要である。半導体基板１及び誘電体層６は、合わせて２５０μｍ未満の厚みｔ1とすることができ、この厚みｔ1は、２００μｍ未満とすることさえ可能である。従って、このような半導体素子により、極めて薄いチップサイズパッケージを製造可能となり、特に民生品用のシステム集積において顕著な効果が得られる。更に、フィルタ構造体は、輻射線感応部品３の領域に限定して配置可能な構造化フィルタ層７によって得られる。
図２は、輻射線検出用の半導体素子の更なる実施形態の断面図である。図２に示す実施形態の各構成要素で、図１に示す実施形態の同様の構成要素に相当するものは、同じ参照符号を用いて示されている。図２に示す実施形態は、パッシベーション層９の開口１３の内側に少なくとも一部が位置するように、誘電体層６の上に配置された構造化フィルタ層７を備えている。本実施形態では、パッシベーション層９の上方に誘電体層６が存在しない。パッシベーション層９の上、及び構造化フィルタ層７の上には、コーティング層１４を接合してもよい。図２に示す実施形態では、半導体基板１及び誘電体層６を、合わせて２５０μｍ未満の厚みｔ2とすることができ、この厚みｔ2は、２００μｍ未満とすることさえ可能である。
図３は、組込フィルタ層１２を備えた一実施形態の断面図である。図３に示す実施形態の各構成要素で、図１に示す実施形態の同様の構成要素に相当するものは、同じ参照符号を用いて示されている。組込フィルタ層１２は、輻射線感応部品３を覆うように適切に構成され、配線４が埋め込まれた金属間層８の中または間に配置される。組込フィルタ層１２は、特にナノオプティクスフィルタとして形成してもよく、配線４の中に構成することが可能であり、或いは、好ましくは金属間層８の中または間に専用に設けられた更なる金属層によって形成することが可能である。組込フィルタ層１２は、構造化フィルタ層７から距離ｄだけ離間して配置することができる。図３に示す実施形態の場合、任意に配設されるパッシベーション層９には、輻射線感応部品３の上方の領域に、開口１３が設けられている。パッシベーション層９は、これに代えて、図１中に破線で示す代替例のように、全面に連続して設けられる層としてもよい。
図４は、組込フィルタ層１２を備えた更なる実施形態の断面図である。図４に示す実施形態の各構成要素で、図２に示す実施形態の同様の構成要素に相当するものは、同じ参照符号を用いて示されている。図４に示す実施形態において、構造化フィルタ層７は、図２に示す実施形態と同様に、パッシベーション層９の開口１３内の金属間層８の上に配置されている。組込フィルタ層１２は、図３に示す実施形態のように、構造化フィルタ層７から距離ｄだけ離間して、金属間層８の中または間に配置することができる。
図３及び図４に示すいずれの実施形態においても、組込フィルタ層１２は任意で設けられる。構造化フィルタ層７及び組込フィルタ層１２は、互いに異なる特性を有するようにすることができ、特に、異なる２つのタイプの光学的フィルタとしてもよい。例えば、構造化フィルタ層７は、赤色光、緑色光、または青色光のような、スペクトルにおける特定範囲の波長の光を透過するカラーフィルタとしてもよい。このカラーフィルタは、有機材料で形成するのが好ましく、或いは干渉フィルタとすることもできる。干渉フィルタは、少なくとも２種類の誘電体材料で形成される複数の層の配列によって形成することができる。フィルタの光学的特性は、層の特性によってもたらされ、層の様々な配列により、例えば赤外線フィルタ、紫外線フィルタ、或いはカラーフィルタなどといった、様々なタイプの干渉フィルタが得られる。複数の異なるタイプの干渉フィルタを、同じチップに統合して設けるようにしてもよい。
この半導体素子は、チップサイズパッケージ用の同じウェーハ上に複数の素子を作成する製造方法に特に適したものである。この場合、同じチップに作成される複数の半導体素子の間で、フィルタ構造体を異ならせてもよい。また、例えば、それぞれが異なる輻射線検出機能及び異なる感度の少なくとも一方を有する、複数のセンサ素子を、同じチップ上に作成することも可能である。
図５は、第１層２８及び第２層２９を備えた構造化フィルタ層７を有する一実施形態の断面図である。図５に示す実施形態の各構成要素で、図１に示す実施形態の同様の構成要素に相当するものは、同じ参照符号を用いて示されている。例えば、第１層２８は干渉フィルタとしてもよいし、第２層２９は、光学的カラーフィルタ、特にＲＧＢフィルタの一光成分のカラーフィルタとしてもよい。図５に示す実施形態において、全面に設けられたパッシベーション層９は、任意に設けられるものであるが、誘電体層６の中に埋め込まれている。これに代え、パッシベーション層９には、輻射線感応部品３の上方に開口を設けるようにしてもよい。
図６は、第１層２８及び第２層２９を備えた構造化フィルタ層７を有する更なる実施形態の断面図である。図６に示す実施形態の各構成要素で、図５に示す実施形態の同様の構成要素に相当するものは、同じ参照符号を用いて示されている。図６に示す実施形態も、誘電体層６の中に配置されたパッシベーション層９を備えている。図６に示す実施形態が図５に示す実施形態と相違する点は、輻射線感応部品３の上方のパッシベーション層９に形成された開口１３である。開口１３により、好ましくない光学的干渉を引き起こす可能性のある材料でパッシベーション層９を構成することが可能となる。このような材料が、開口１３の領域において、輻射線の入射に悪影響を及ぼすことはない。
図７は、第１層２８及び第２層２９を備えた構造化フィルタ層７を有する更なる実施形態の断面図である。図７に示す実施形態は、図２に示す実施形態のフィルタ構造体と同様のフィルタ構造を有する。図７に示す実施形態の各構成要素で、図２に示す実施形態の同様の構成要素に相当するものは、同じ参照符号を用いて示されている。例えば、構造化フィルタ層７の第１層２８は干渉フィルタとしもよいし、構造化フィルタ層７の第２層２９は、光学的カラーフィルタ、特にＲＧＢフィルタの一光成分のカラーフィルタとしてもよい。構造化フィルタ層７は、輻射線感応部品３の上方のパッシベーション層９に形成された開口１３の内側にある金属間層８の直上に配置することができる。
図８は、フォトダイオードの配列を備え、それぞれのフォトダイオードが、分割された構造化フィルタ層７の個々の部分を構成する一実施形態の断面図である。フォトダイオードと基板貫通ビア５が占有する領域との間の距離は変更することが可能である。構造化フィルタ層７は、単一の層からなるようにしてもよいし、複数の層の配列、特に、例えば図８に示すように２つの層からなるようにしてもよい。第１層２８または第２層２９が、構造化フィルタ層７のそれぞれの分割部分において、ＲＧＢフィルタの異なる層となっている場合、これらフォトダイオードの配列はカラー画像の検知に用いることができる。図８に示す実施形態では、パッシベーション層９が全面に設けられた層となっているが、これに代え、図７示すように、輻射線感応部品３の上方のパッシベーション層９に開口１３を設け、構造化フィルタ層７のそれぞれの分割部分を形成するようにしてもよい。
図９は、図３に示す実施形態に関する製造方法による中間製品の断面図である。この中間製品は、図９において上下方向の矢印で示す厚みｔ3を、典型例として７３０μｍとすることができる。半導体基板１には、当該半導体基板１の主面１１または主面１１の近傍に、少なくとも１つも輻射線感応部品３を備えた集積回路２が設けられる。一般的なＣＭＯＳプロセスにより、１以上の階層の金属層からなる配線４を誘電体層６内に形成するようにしてもよく、誘電体層６は、特に、例えば金属間誘電体を形成する酸化ケイ素の金属間層８を備えるようにしてもよい。また、この製造工程の段階で、フィルタ層１２、具体的にはナノオプティクスフィルタが、誘電体層６の中に配置されるようにしてもよい。
パッシベーション層９は、具体的には窒化ケイ素を用い、誘電体層６の中に形成してもよく、マスクを用いたプラズマエッチングにより、輻射線感応部品３の上方を任意で開口させることも可能である。このことは、輻射線感応部品３に達する輻射線の強度が波長に依存して変動するのを防止する上で有効となり得る。誘電体層６の表面は、例えば、化学的機械的研磨（ＣＭＰ）工程で平坦化することが可能である。誘電体層６の表面における局所的なうねり、でこぼこ、或いは粗さは、６ｎｍ未満に維持されるのが好ましい。
図１０は、図９の中間製品について、誘電体層６の上に第１作業用ウェーハ２１を接合し、基板貫通ビア５及び裏面配線１７を形成した後の断面図である。第１作業用ウェーハ２１は、例えば、一般的に７２５μｍの厚みｔ4を有したシリコンウェーハとすることができる。誘電体層６を酸化ケイ素とした場合、熱酸化処理により、一般的な厚みが例えば４００ｎｍの熱酸化物２４の薄膜層を、第１作業用ウェーハ２１の主面に形成するのが好ましい。このように、第１作業用ウェーハ２１は、図１０に示すように、誘電体層６に直接的に接合することが可能である。これに代え、熱酸化物２４の代わりに接着剤を用い、第１作業用ウェーハ２１を誘電体層６に接合することも可能である。
図９に示す中間製品に第１作業用ウェーハ２１を接合した後、半導体基板１は、裏面１０の方から薄く加工される。このような加工は、一般的な研削工程または研磨工程により実施することができる。このようにして、半導体基板１の厚みは、２５０μｍ未満、さらには２００μｍ未満に減らすのが好ましい。第１作業用ウェーハ２１により、薄くなった半導体基板１の機械的安定性が改善される。
薄く加工された半導体基板１の裏面１０には、酸化ケイ素の層とすることが可能な誘電体層１８を積層するのが好ましい。この誘電体層１８には加工処理が施されて構造化がなされ、この加工処理は、レジストマスクを用いた一般的なフォトリソグラフィ工程で行ってもよい。こうして生成された構造物は、主面１１にある構造物、特に集積回路２の構造に合わせて配置されるのが好ましい。
基板貫通ビア５のためのビアホールが半導体基板１にエッチング加工され、このエッチング処理の際には、加工処理により構造化された誘電体層１８をハードマスクとして用いるのが好ましい。ビアホールの側壁は、任意で酸化ケイ素により覆われる。配線４の接触領域１６は、側壁を酸化ケイ素で覆われたままにする異方性スペーサエッチングを適切に実施することにより、ビアホールの底部において露出している。この異方性スペーサエッチングは、下にある配線４の金属層の厚みが著しく変化しないように、酸化ケイ素を選択的に除去するものである。この後、金属膜１５が設けられる。
金属膜１５は、例えば、窒化チタンまたは窒化タンタルの薄膜バリヤ層を積層した後、金属層を積層することにより形成してもよい。窒化チタンのバリヤ層に組み合わせる金属層としては、タングステンの層を用いるのが好ましく、窒化タンタルのバリヤ層には、銅の層を組み合わせて用いるのが好ましい。金属層は、異方性エッチングにより加工され、主としてビアホールの側壁が、金属膜１５によって覆われたままとなる。
裏面配線１７は、金属のスパッタリングによって、追加金属層として生成することが可能であり、この金属は、例えばアルミニウムとしてもよい。この追加金属層が金属膜１５と重なり合う部分は、金属膜１５と追加金属層との低抵抗での電気的接続を確保する上で好適である。このような金属膜１５との電気的接続は、この後で裏面配線１７が構成されるように追加金属層をパターン化するときにも維持される。裏面配線１７のパターンを規定するレジストマスクは、一般的なフォトリソグラフィ工程において、裏面１０へのスプレーコーティングによるレジストの塗布、または薄膜レジストの接合の後、紫外光への感光及び現像により形成することが可能である。追加金属層は、エッチング工程、具体的には、後に除去されるレジストマスクを用いたプラズマエッチングにより、加工処理されて構造化される。
次に、例えば酸化ケイ素の層や窒化ケイ素の層とすることが可能なパッシベーション層２０を、好ましくはプラズマ促進化学蒸着（ＰＥＣＶＤ）を用いて形成することにより、基板貫通ビア５の側壁も、パッシベーション層２０でコーティングされる。更なるフォトリソグラフィ工程、及びその後の更なるエッチング工程において、バンプ１９用に定められた位置でパッシベーション層２０に開口が設けられ、バンプ１９は、例えば、裏面配線１７の露出したパッド部、即ち接続領域２７に、半田ボールを設けることによって形成することができる。
図１１は、図１０の中間製品について、第１作業用ウェーハ２１とは反対側の面に、第２作業用ウェーハ２２を接合した後の断面図である。第２作業用ウェーハ２２により、半導体基板１の機械的安定性を損なうことなく、第１作業用ウェーハ２１を除去することが可能となる。第２作業用ウェーハ２２は、例えば一般的な厚みｔ5を約７２５μｍとすることが可能であり、シリコンウェーハとしてもよい。温度を上昇させ、機械的圧力を加えた状態で第２作業用ウェーハ２２をパッシベーション層２０に接合する前に、熱可塑性物質を第２作業用ウェーハ２２の表面にコーティングすることにより、接合層２５を形成してもよい。これに代えて、公知のゾーンボンディング法を用いることも可能である。バンプ１９用に設けられるパッド部、即ち接続領域２７は、図１１に示すように第２作業用ウェーハ２２を接合する前に、パッシベーション層２０に開口を形成することによって露出させるのが好ましい。
次に、第１作業用ウェーハ２１が除去される。第１作業用ウェーハ２１が直接的に接合されたシリコンウェーハである場合、まず残存厚が約４０μｍとなるまで、第１作業用ウェーハ２１を研削する。シリコンウェーハの残存部分は、ウエットスピンエッチング処理によって除去することが可能であり、このエッチング処理は、高い選択性により、熱酸化物２４のところで停止する。一方、第１作業用ウェーハ２１が接着剤で接着されている場合には、半導体技術において公知である別の処理工程を適用することが可能であり、この処理工程には、例えばレーザの使用が含まれる。この場合、第１作業用ウェーハ２１は、ガラスウェーハであるのが好ましい。
図１２は、図１１の中間製品について、第１作業用ウェーハ２１を除去し、誘電体層６に構造化フィルタ層７及びコーティング層１４を接合するための更なる処理工程を経た後の断面図である。構造化フィルタ層７は、輻射線感応部品３の上方の領域に限って設けられるのが好ましいが、コーティング層１４は、半導体素子の上面を平坦にすると共に損傷から保護するため、全面にわたって設けてもよい。
第２作業用ウェーハ２２を除去し、裏側配線１７のパッド部、即ち接続領域２７が露出すると、バンプ１９が接合される。接続領域２７には、例えば無電解メッキ処理により、ニッケル及び金のアンダーバンプ金属膜（ＵＢＭ）を形成するようにしてもよい。バンプ１９を形成する半田ボールがアンダーバンプ金属膜に取り付けられた後、加熱リフロー処理が行われる。
図１３は、図４に示す実施形態に関する図９と同様の断面図である。図１３に示す中間製品の各構成要素で、図９に示す中間製品の同様の構成要素に相当するものは、同じ参照符号を用いて示されている。製造方法に関するこの変形例では、配線４を含む誘電体層６の生成の後に、構造化フィルタ層７が接合され、パッシベーション層９を設ける場合、この接合は、開口１３を備えるようにパッシベーション層９を接合し加工処理して構造化した後となる。構造化フィルタ層７は、誘電体層６の開口１３に接合される。図１３に示すように、構造化フィルタ層７は、パッシベーション層９の縁部を超えて、パッシベーション層９に重ねるようにしてもよい。
この製造方法は、誘電体による干渉フィルタの積層体のみが必要である場合に、効果的に適用することができる。構造化フィルタ層７及び組込フィルタ層１２は、集積回路２の生成工程、即ちＣＭＯＳプロセスが完了した後に生成することが可能である。この場合、主面１１の上方に平坦面は不要となる。
図１４は、図１３の中間製品について、前述した製造方法の第１作業用ウェーハに相当する第３作業用ウェーハ２３を接合した後の断面図である。第３作業用ウェーハ２３は、例えば除去可能な熱可塑性物質からなる接合層２６を用いて接合することが可能である。
図１５は、図１４の中間製品について、第３作業用ウェーハ２３の除去前に、更なる処理工程を経た後の断面図である。図１３に示す中間製品に第３作業用ウェーハ２３を接合した後、上述したようにして、半導体基板１が裏面１０の方から薄く加工される。半導体基板１の厚みｔ2は、２５０μｍ未満、更には２００μｍ未満に減らすのが好ましい。第３作業用ウェーハ２３により、薄くなった半導体基板１の機械的安定性が改善される。
上述したように、薄く加工された半導体基板１の裏面１０には、酸化ケイ素の層とすることが可能な誘電体層１８を積層し、誘電体層１８に加工処理を施して構造化するようにしてもよい。半導体基板１には、基板貫通ビア５のためのビアホールがエッチング加工され、このエッチング処理の際には、加工処理により構造化された誘電体層１８をハードマスクとして用いるのが好ましい。ビアホールの側壁は、酸化ケイ素により覆ってもよい。配線４の接触領域１６は、側壁を酸化ケイ素で覆われたままにする異方性スペーサエッチングにより、ビアホールの底部において露出している。
次に、上述したようにして、金属膜１５及び裏面配線１７が設けられる。その後、例えば酸化ケイ素の層や窒化ケイ素の層とすることが可能なパッシベーション層２０が、上述したようにして形成される。パッシベーション層２０には、バンプ１９用に定められた位置に開口が設けられる。このようにして、裏面配線１７のパッド部、即ち接続領域２７が露出する。ここで、接合層２６を除去して第３作業用ウェーハ２３を外すことが可能となるので、半導体素子から第３作業用ウェーハ２３が取り除かれる。パッド部、即ち接続領域２７にバンプ１９を設ける前に、アンダーバンプ金属膜を設けるようにしてもよい。バンプ１９は、例えば半田ボールにより形成することができる。
上述した半導体素子及び関連する製造方法により、輻射線の検出を目的とする半導体素子を、極めて小型のチップサイズパッケージで製造することが可能となる。パッケージの全高は、約３５０μｍ未満に維持することが可能である。これは、少なくとも５００μｍの厚みを有する従来のパッケージと比較して、大幅な改善である。これを達成するには、半導体素子の上面カバーにガラスを用いず、フィルタを構成する上でもう１つの基板が不要となるということが必須である。また、これにより、チップのダイシング工程が容易化され、チップの不良率が大幅に低減されて、高い歩留まりが得られる。そして、半導体素子の耐湿性が改善されて信頼性が増大する。また、複数の異なるタイプのフィルタを、同じチップ及び同じ半導体ウェーハの少なくとも一方に容易に生成することが可能である。
１ 半導体基板
２ 集積回路
３ 輻射線感応部品
４ 配線
５ 基板貫通ビア
６ 誘電体層
７ 構造化フィルタ層
８ 金属間層
９ パッシベーション層
１０ 裏面
１１ 主面
１２ 組込フィルタ層
１３ パッシベーション層の開口
１４ コーティング層
１５ 金属膜
１６ 接続領域
１７ 裏面配線
１８ 誘電体層
１９ バンプ
２０ パッシベーション層
２１ 第１作業用ウェーハ
２２ 第２作業用ウェーハ
２３ 第３作業用ウェーハ
２４ 熱酸化物
２５ 接合層
２６ 接合層
２７ 接続領域
２８ 構造化フィルタ層の第１層
２９ 構造化フィルタ層の第２層
ｄ 距離
ｔn 厚み

Claims (11)

  1. 主面（１１）を有した半導体基板（１）と、
    半導体材料の少なくとも１種の化合物からなり、前記主面（１１）の上または上方に配置されて、金属間層（８）を備える誘電体層（６）と、
    前記半導体基板（１）の前記主面（１１）または前記主面（１１）の近傍に配置され、少なくとも１つの輻射線感応部品（３）を含む集積回路（２）と、
    前記金属間層（８）に配置された前記集積回路（２）用の配線（４）と、
    前記配線（４）に接続された導電性の基板貫通ビア（５）と、
    前記輻射線感応部品（３）の上方の前記誘電体層（６）の直上に配置された光学フィルタ素子（７）とを備え、
    前記誘電体層（６）は、前記基板貫通ビア（５）の少なくとも上方に、前記金属間層（８）とは異なる誘電体材料からなるパッシベーション層（９）を備えており、
    前記配線（４）は、前記主面（１１）と前記パッシベーション層（９）との間に配置される
    ことを特徴とする輻射線検出用半導体素子。
  2. 前記パッシベーション層（９）は、前記金属間層（８）の中または上に配置されて、前記輻射線感応部品（３）の上方に開口（１３）を備え、
    前記金属間層（８）は、前記開口（１３）の内側に前記パッシベーション層（９）を有しておらず、
    前記光学フィルタ素子（７）は、前記パッシベーション層（９）の前記開口（１３）の上方または内側の前記金属間層（８）の上に配置される
    ことを特徴とする請求項１に記載の輻射線検出用半導体素子。
  3. 前記光学フィルタ素子（７）は、干渉フィルタを構成する第１構造化フィルタ層（２８）と、ＲＧＢフィルタの少なくとも１つの色成分のフィルタを構成する第２構造化フィルタ層（２９）とを備えることを特徴とする請求項１または２に記載の輻射線検出用半導体素子。
  4. 前記誘電体層（６）の中に配置され、前記光学フィルタ素子（７）から離間し、前記輻射線感応部品（３）と前記光学フィルタ素子（７）との間に位置する組込フィルタ層（１２）を更に備えることを特徴とする請求項１〜３のいずれかに記載の輻射線検出用半導体素子。
  5. 前記誘電体層（６）は金属間層（８）を構成し、前記配線（４）の金属層と前記組込フィルタ層（１２）とは、前記金属間層（８）の中に配置され、前記組込フィルタ層（１２）は、前記金属間層（８）の中に配置された金属層に形成されることを特徴とする請求項１〜４のいずれかに記載の輻射線検出用半導体素子。
  6. 前記半導体基板（１）と前記誘電体層（６）とは、厚み（ｄ）が合わせて２５０μｍ未満であることを特徴とする請求項１〜５のいずれかに記載の輻射線検出用半導体素子。
  7. 輻射線検出用半導体素子の製造方法であって、
    主面（１１）または主面（１１）の近傍に少なくとも１つの輻射線感応部品（３）を含む集積回路（２）を有した半導体基板（１）を準備する工程と、
    前記主面（１１）の上または上方に、半導体材料の少なくとも１種の化合物からなる誘電体層（６）を配置する工程と、
    前記誘電体層（６）の中に前記集積回路（２）用の配線（４）を配置する工程と、
    前記主面（１１）の裏側となる裏面（１０）から前記配線（４）に接続される導電性の基板貫通ビア（５）を形成する工程と、
    前記輻射線感応部品（３）の上方の前記誘電体層（６）の直上に光学フィルタ素子（７）を配置する工程とを備え、
    前記誘電体層（６）は、金属間層（８）とパッシベーション層（９）とを備えて形成され、
    前記パッシベーション層（９）は、前記輻射線感応部品（３）の上方に開口（１３）が設けられ、
    前記金属間層（８）は、前記開口（１３）の内側に前記パッシベーション層（９）を有しておらず、
    前記光学フィルタ素子（７）は、前記パッシベーション層（９）の前記開口（１３）の内側の前記金属間層（８）の上に配置される
    ことを特徴とする製造方法。
  8. 前記光学フィルタ素子（７）は、前記基板貫通ビア（５）を形成する前に、前記誘電体層（６）の上に配置されることを特徴とする請求項７に記載の製造方法。
  9. 前記光学フィルタ素子（７）は、前記基板貫通ビア（５）を形成した後に、前記誘電体層（６）の上に配置されることを特徴とする請求項７に記載の製造方法。
  10. ナノオプティクスフィルタとして形成された組込フィルタ層（１２）を、前記誘電体層（６）の中に配置する工程を更に備えることを特徴とする請求項７〜９のいずれかに記載の製造方法。
  11. 前記組込フィルタ層（１２）は、前記基板貫通ビア（５）を形成する前に形成されることを特徴とする請求項１０に記載の製造方法。
JP2015558487A 2013-03-01 2014-02-24 輻射線検出用半導体素子及び輻射線検出用半導体素子の製造方法 Pending JP2016509374A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13157432.9A EP2772939B1 (en) 2013-03-01 2013-03-01 Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
EP13157432.9 2013-03-01
PCT/EP2014/053551 WO2014131731A1 (en) 2013-03-01 2014-02-24 Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation

Publications (1)

Publication Number Publication Date
JP2016509374A true JP2016509374A (ja) 2016-03-24

Family

ID=47884153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015558487A Pending JP2016509374A (ja) 2013-03-01 2014-02-24 輻射線検出用半導体素子及び輻射線検出用半導体素子の製造方法

Country Status (6)

Country Link
US (1) US11107848B2 (ja)
EP (1) EP2772939B1 (ja)
JP (1) JP2016509374A (ja)
KR (1) KR101791765B1 (ja)
CN (1) CN105074929B (ja)
WO (1) WO2014131731A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022543543A (ja) * 2019-08-12 2022-10-13 エイエムエス－オスラム アーゲー オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスを製造する方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150061074A (ko) * 2013-11-25 2015-06-04 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
TWI581325B (zh) * 2014-11-12 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法
EP3024029B1 (en) * 2014-11-19 2020-04-22 ams AG Method of producing a semiconductor device comprising an aperture array
EP3032583B1 (en) * 2014-12-08 2020-03-04 ams AG Integrated optical sensor and method of producing an integrated optical sensor
EP3211672B1 (en) 2016-02-24 2022-05-04 ams AG Chip-scale package for an optical sensor semiconductor device with filter and method of producing a chip-scale package
EP3261122B1 (en) * 2016-06-24 2019-10-30 ams AG 3d-integrated optical sensor and method of producing a 3d-integrated optical sensor
CN108206195B (zh) * 2016-12-20 2020-08-25 精材科技股份有限公司 半导体结构的制作方法
EP3399344B1 (en) * 2017-05-03 2021-06-30 ams International AG Semiconductor device for indirect detection of electromagnetic radiation and method of production
EP3492909B1 (en) * 2017-12-01 2023-11-01 ams AG Chemical sensing device using fluorescent sensing material
CN108155198B (zh) * 2017-12-22 2021-04-02 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
EP3671823A1 (en) * 2018-12-21 2020-06-24 ams AG Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via
WO2020185462A1 (en) * 2019-03-12 2020-09-17 Avx Corporation High power, double-sided thin film filter
WO2023280520A1 (en) * 2021-07-09 2023-01-12 Ams Ag Thin photodetector device and fabrication thereof

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319667A (ja) * 2001-04-24 2002-10-31 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
JP2004047682A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 固体撮像装置
JP2006032967A (ja) * 2004-07-16 2006-02-02 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2009158944A (ja) * 2007-12-06 2009-07-16 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2009212463A (ja) * 2008-03-06 2009-09-17 Canon Inc 光電変換装置の製造方法
JP2010510646A (ja) * 2006-11-17 2010-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 陥凹した誘電体を有するｃｍｏｓイメージャ・アレイ、およびその製造するための方法
JP2010186870A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置
JP2010263158A (ja) * 2009-05-11 2010-11-18 Sony Corp ２次元固体撮像装置、及び、２次元固体撮像装置における偏光光データ処理方法
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063214A1 (en) * 2000-11-29 2002-05-30 Taiwan Semiconductor Manufacturing Co. Ltd. Optoelectronic microelectronic fabrication with infrared filter and method for fabrication thereof
DE10156465C1 (de) 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
US7248297B2 (en) 2001-11-30 2007-07-24 The Board Of Trustees Of The Leland Stanford Junior University Integrated color pixel (ICP)
JP3658399B2 (ja) 2002-07-16 2005-06-08 キヤノン株式会社 Ａｅａｆ用固体撮像装置及び同撮像装置を用いたカメラ
JP3935091B2 (ja) 2003-02-27 2007-06-20 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP4123060B2 (ja) * 2003-06-11 2008-07-23 ソニー株式会社 固体撮像素子及びその製造方法
JP2006135272A (ja) 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
US7193289B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Damascene copper wiring image sensor
KR100666371B1 (ko) * 2004-12-23 2007-01-09 삼성전자주식회사 이미지 소자의 제조 방법
KR20060087273A (ko) 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
US7675080B2 (en) * 2006-01-10 2010-03-09 Aptina Imaging Corp. Uniform color filter arrays in a moat
JP2007317859A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 固体撮像装置及びその製造方法
KR20080015643A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 내부 렌즈들을 구비하는 이미지 센서 및 그 제조방법
US7803647B2 (en) * 2007-02-08 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transmission improvement on multi-dielectric structure in advance CMOS imager
KR101345342B1 (ko) 2007-07-18 2013-12-27 삼성전자주식회사 에뮬레이션 추가기능을 설정하는 화상형성장치 및 그화상처리방법
DE102007034306B3 (de) 2007-07-24 2009-04-02 Austriamicrosystems Ag Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
US8395686B2 (en) 2007-12-06 2013-03-12 Sony Corporation Solid-state imaging device, method of manufacturing the same, and camera
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
DE112009000140B4 (de) 2008-01-24 2022-06-15 Brewer Science, Inc. Verfahren zum reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat und ein daraus erhaltener Gegenstand
US7880244B2 (en) 2008-04-15 2011-02-01 Analog Devices, Inc. Wafer level CSP sensor
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
KR100991278B1 (ko) 2008-07-28 2010-11-01 홍시선 떡 제조장치
DE102009004725A1 (de) 2009-01-15 2010-07-29 Austriamicrosystems Ag Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5418044B2 (ja) * 2009-07-30 2014-02-19 ソニー株式会社 固体撮像装置およびその製造方法
EP2306506B1 (en) 2009-10-01 2013-07-31 ams AG Method of producing a semiconductor device having a through-wafer interconnect
WO2012007147A1 (de) 2010-07-15 2012-01-19 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. . Optisches bandpass-filtersystem, insbesondere für mehrkanalige spektralselektive messungen
US8697473B2 (en) * 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319667A (ja) * 2001-04-24 2002-10-31 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
JP2004047682A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 固体撮像装置
JP2006032967A (ja) * 2004-07-16 2006-02-02 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2010510646A (ja) * 2006-11-17 2010-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 陥凹した誘電体を有するｃｍｏｓイメージャ・アレイ、およびその製造するための方法
JP2009158944A (ja) * 2007-12-06 2009-07-16 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2009212463A (ja) * 2008-03-06 2009-09-17 Canon Inc 光電変換装置の製造方法
JP2010186870A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置
JP2010263158A (ja) * 2009-05-11 2010-11-18 Sony Corp ２次元固体撮像装置、及び、２次元固体撮像装置における偏光光データ処理方法
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022543543A (ja) * 2019-08-12 2022-10-13 エイエムエス－オスラム アーゲー オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスを製造する方法
JP7329128B2 (ja) 2019-08-12 2023-08-17 エイエムエス－オスラム アーゲー オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスを製造する方法

Also Published As

Publication number Publication date
CN105074929B (zh) 2018-06-05
KR20150122751A (ko) 2015-11-02
US20160020238A1 (en) 2016-01-21
WO2014131731A1 (en) 2014-09-04
KR101791765B1 (ko) 2017-10-30
US11107848B2 (en) 2021-08-31
EP2772939B1 (en) 2016-10-19
CN105074929A (zh) 2015-11-18
EP2772939A1 (en) 2014-09-03

Similar Documents

Publication Publication Date Title
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
TWI528536B (zh) 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
US10134794B2 (en) Image sensor chip sidewall interconnection
JP5543992B2 (ja) 集積回路構造及び裏面照射型イメージセンサデバイス
US10424540B2 (en) Chip package and method for forming the same
TWI579995B (zh) 晶片封裝體及其製造方法
TWI508235B (zh) 晶片封裝體及其製作方法
US10153237B2 (en) Chip package and method for forming the same
TWI536550B (zh) 影像感測裝置及其製造方法及背面受光型影像感測裝置
JP6599924B2 (ja) 背面照明固体イメージセンサ
TWI442535B (zh) 電子元件封裝體及其製作方法
US10950738B2 (en) Chip package and method for forming the same
US10084004B2 (en) Semiconductor device for optical applications and method of producing such a semiconductor device
TW201904038A (zh) 封裝結構及其製程

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170628