KR20150122751A - 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법 - Google Patents

방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법 Download PDF

Info

Publication number
KR20150122751A
KR20150122751A KR1020157026638A KR20157026638A KR20150122751A KR 20150122751 A KR20150122751 A KR 20150122751A KR 1020157026638 A KR1020157026638 A KR 1020157026638A KR 20157026638 A KR20157026638 A KR 20157026638A KR 20150122751 A KR20150122751 A KR 20150122751A
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
filter
intermetallic
substrate
Prior art date
Application number
KR1020157026638A
Other languages
English (en)
Other versions
KR101791765B1 (ko
Inventor
후버트 엔쉴마이어
프란츠 슈랭크
요르그 지게르트
Original Assignee
에이엠에스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스 아게 filed Critical 에이엠에스 아게
Publication of KR20150122751A publication Critical patent/KR20150122751A/ko
Application granted granted Critical
Publication of KR101791765B1 publication Critical patent/KR101791765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

방사선 검출용 반도체 장치는, 주면(11)을 갖는 반도체 기판(1), 적어도 하나의 반도체 재료 화합물을 포함하는 유전체층(6), 적어도 하나의 방사선에 민감한 부품(3)을 포함하는 집적 회로(2), 유전체층(6)의 금속간층(8)에 내장되는 집적 회로의 배선(4), 배선과 접촉하는 전기적 도전성 관통 기판 비아(5), 및 방사선에 민감한 부품 위에서 유전체층 상에 직접 배치되는 광학 필터 요소(7)를 포함한다. 유전체층은 적어도 관통 기판 비아 위에 패시베이션층(9)을 포함하고, 패시베이션층은 금속간층(8)과 상이한 유전체 재료를 포함하며, 배선은 주면과 패시베이션층 사이에 배치된다.

Description

방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법{SEMICONDUCTOR DEVICE FOR DETECTION OF RADIATION AND METHOD OF PRODUCING A SEMICONDUCTOR DEVICE FOR DETECTION OF RADIATION}
본 발명은 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법에 관한 것이다.
미국 공개특허공보 US2010/0327383 A1은 실리콘 기판을 관통하는 관통홀에 관통 전극과 포토다이오드를 갖는 이미징 소자들을 포함하는 반도체 장치를 개시한다. 구리 상호접속층들이 산화규소 중간층 절연 필름들에 내장된다. 베이스층이 가장 상부의 중간층 절연 필름과 상호접속층 상에 형성된다. 컬러 필터들이 이미징 소자들에 상응하도록 베이스층 상에 배치된다.
미국 공개특허공보 US2011/0024858 A1은 반도체 기판의 광 감지부, 기판 상의 배선 패턴들과 복수의 산화규소 중간층 절연 필름을 포함하는 배선부, 및 기판의 관통 비아를 포함하는 고체 촬상 소자를 개시한다. 유기 평탄화 필름이 중간층 절연 필름 상에 배치되고, 컬러 필터층이 평탄화 필름 상에 배치된다.
국제공개공보 WO2009/084701 A1은 실리콘 기판, 기판 표면 상의 소자 영역에 형성된 복수의 이미징 소자, 기판 표면 상의 SiO2 중간층 유전체막, 중간층 유전체막 상의 베이스층, 이미징 소자에 대항하는 베이스층 상의 컬러 필터들 및 기판을 관통하는 관통홀 전극의 도체층 상에 배치되고 이미징 소자나 주변 회로와 전기적으로 접속되는 내부 전극을 포함하는 반도체 장치를 개시한다.
미국 공개특허공보 US2007/249095 A1은 반도체 웨이퍼에 부착되는 적외선 필터를 포함하는 반도체 패키지를 개시한다. IR 필터는 웨이퍼와 동일한 치수를 갖는 유리 시트 상에 적절한 필터층을 인가하여 얻어진다. 유리 시트는 웨이퍼를 향하여 접하는 측에 IR 필터층과 함께 웨이퍼에 부착된다. 웨이퍼가 얇아, 웨이퍼와 필터의 전체 두께는 웨이퍼의 최초 두께보다 크지 않다. 비아 홀들이 필터에 대응하는 측으로부터 웨이퍼와 필터 사이에 위치한 접촉 패드 전극들을 관통하여 형성된다.
미국 공개특허공보 US2009/0256216 A1은 전자 회로를 갖는 다이 기판을 포함하는 WLCSP(wafer lever chip scale package)를 개시한다. 실리콘 관통 전극이 기판을 관통하는 선단에 형성되고 전자 회로를 다이 기판의 하면에 전기적으로 접속한다. 적외선 센서가 다이 기판의 상면에 연결되고, 센서 개구가 센서 위에 배치된 보호 봉지층에 형성된다.
반도체 기판에 실리콘 관통 전극을 형성하는 것은 국제공개공보 WO2010/006916 A1, 미국 공개특허공보 US2010/0314762 A1, 국제공개공보 WO2010/081603 A1 및 국제공개공보 WO2011/039167 A1에도 설명되어 있다.
임시 결합을 사용하는 생산 방법이 미국 공개특허공보 US2009/0218560 A1, 독일 공개특허공보 DE 101 56 465 C1 및 미국 공개특허공보 US2005/0173064 A1에 설명되어 있다.
미국특허공보 US7,248,297 B2는 원하는 파장 반응도를 얻도록 구성된 적어도 하나의 집적 금속 필터를 갖는 집적 컬러 픽셀을 개시한다.
국제공개공보 WO2012/007147 A1은 제1나노구조 금속층을 포함하는 밴드패스 필터와 제2나노구조 금속층을 포함하는 밴드저지 필터의 조합을 포함하는 광학 밴드패스 필터 시스템을 개시한다.
본 발명의 목적은 작은 오버롤 패키지 사이즈에 적절한 방사선 검출용 반도체 장치를 개시하는 것이다.
이러한 목적은 청구항 1에 따른 반도체 장치 및 청구항 7에 따른 반도체 장치를 생산하는 방법으로 이루어진다. 실시형태들 및 그 변형예들이 종속항들로부터 도출된다.
방사선 검출용 반도체 장치는 주면(main surface)을 갖는 반도체 기판, 적어도 하나의 반도체 재료 화합물을 포함하고, 주면 상에 또는 주면 위에 배치되는 유전체층, 적어도 하나의 방사선에 민감한 부품을 포함하고, 주면이나 주면 근방에서 기판에 배치되는 집적 회로, 집적 회로의 배선, 배선과 접촉하는 전기적 도전성의 관통 기판 비아(through-substrate via), 방사선에 민감한 부품 위의 유전체층 상에 직접 배치된 광학 필터 요소를 포함하고, 유전체층은 금속간층을 포함하고, 배선은 금속간층에 배치된다. 유전체층은 적어도 관통 기판 비아 위에 패시베이션층을 포함하고, 패시베이션층은 금속간층과 상이한 유전체 재료를 포함하고, 배선은 주면과 패시베이션층 사이에 배치된다.
금속간층은 이산화규소(silicon dioxide)를 포함한다. 광학 필터 요소는 금속간층의 이산화규소 바로 위에 배치될 수 있다.
반도체 장치의 실시형태에서, 패시베이션층은 금속간층 내 또는 금속간층 상에 배치되고, 패시베이션층은 방사선에 민감한 부품 위에 개구를 포함하여, 금속간층이 개구에서 패시베이션층으로부터 독립적이며, 광학 필터 요소가 패시베이션층의 개구 위 또는 개구 내에서 금속간층 상에 배치된다.
반도체 장치의 다른 실시형태에서, 광학 필터 요소는 간섭 필터를 제공하는 제1구조화된 필터층 및 RGB 필터의 적어도 하나의 컬러 요소를 제공하는 제2구조화된 필터층을 포함하다.
반도체 장치의 또 다른 실시형태에서, 집적 필터층이 유전체층에 배치되어, 집적 필터층이 방사선에 민감한 부품과 광학 필터 요소 사이에 있고, 광학 필터 요소로부터 소정 거리에 있는다.
반도체 장치의 또 다른 실시형태에서, 유전체층은 금속간층을 포함하고 배선의 금속층들 및 집적 필터층이 금속간층에 배치되고, 집적 필터층이 금속간층에 배치된 금속층에 형성된다.
반도체 장치의 또 다른 실시형태에서, 기판과 유전체층은 모두 250μm 이하의 두께를 갖는다.
방사선 검출용 반도체 장치를 생산하는 방법은, 반도체 기판에 적어도 하나의 방사선에 민감한 부품을 포함하는 집적 회로를 주면 또는 주면 근방에 마련하는 단계, 주면 위에 적어도 하나의 반도체 재료 화합물을 포함하는 유전체층을 배치하는 단계, 집적 회로의 배선을 유전체층에 배치하는 단계, 주면에 대항하는 후면으로부터 배선과 접촉하는 전기적 도전성의 관통 기판 비아를 형성하는 단계, 및 방사선에 민감한 부품 위의 유전체층 바로 위에 광학 필터 요소를 배치하는 단계를 포함한다. 유전체층은 금속간층과 패시베이션층을 포함하도록 형성되고, 패시베이션층에는 방사선에 민감한 부품 위에 개구가 마련되고, 금속간층은 개구에서 패시베이션층에 독립적이고, 광학 필터 요소는 금속간층 상에서 패시베이션층의 개구에 배치된다.
상기 방법의 변형예에서, 광학 필터 요소는 관통 기판 비아가 형성되기 전에 유전체층 상에 배치된다.
상기 방법의 다른 변형예에서, 광학 필터 요소는 관통 기판 비아가 형성된 후에 유전체층 상에 배치된다.
상기 방법의 또 다른 변형예에서, 집적 필터층은 유전체층에 배치되고, 집적 필터층은 나노광학 필터로 형성된다.
상기 방법의 또 다른 변형예에서, 집적 필터층은 관통 기판 비아가 형성되기 전에 형성된다.
이하, 반도체 장치 및 반도체 장치를 생산하는 방법의 실시예에 대해 상세히 설명한다.
도 1은 방사선 검출용 반도체 장치의 일 실시형태의 횡단면도이다.
도 2는 반도체 장치의 다른 실시형태의 횡단면도이다.
도 3은 집적 필터층을 포함하는 일 실시형태의 횡단면도이다.
도 4는 집적 필터층을 포함하는 다른 실시형태의 횡단면도이다.
도 5는 두 개의 구조화된 필터층을 포함하는 일 실시형태의 횡단면도이다.
도 6은 두 개의 구조화된 필터층을 포함하는 다른 실시형태의 횡단면도이다.
도 7은 두 개의 구조화된 필터층을 포함하는 또 다른 실시형태의 횡단면도이다.
도 8은 포토다이오드의 어레이를 포함하는 일 실시형태의 횡단면도이다.
도 9는 도 3에 따른 실시형태의 생산 방법의 중간 생산물의 횡단면도이다.
도 10은 제1처리 웨이퍼의 인가 및 추가 처리 단계 후의 도 9에 따른 횡단면도이다.
도 11은 제2처리 웨이퍼의 인가 후의 도 10에 따른 횡단면도이다.
도 12는 제1처리 웨이퍼의 제거 및 추가 처리 단계 후의 도 11에 따른 횡단면도이다.
도 13은 도 4에 따른 실시형태를 위한 도 9에 따른 횡단면도이다.
도 14는 처리 웨이퍼의 인가 후의 도 13에 따른 횡단면도이다.
도 15는 추가 처리 단계 후에 처리 웨이퍼를 제거하기 전의 도 14에 따른 횡단면도이다.
도 1은 방사선 검출용 반도체 장치의 일 실시형태의 횡단면도이다. 반도체 기판(1)은, 예를 들어 실리콘 웨이퍼일 수 있고, 기판(1)의 주면(11)에 또는 주면(11) 근방에 적어도 하나의 방사선에 민감한 부품(3)을 포함하는 집적 회로(2)가 마련된다. 이는 단일 장치일 수 있고, 후의 웨이퍼 다이싱(dicing) 처리에 의해 단일화되는 복수의 장치일 수 있다. 집적 회로(2)는 CMOS 회로 등을 더 포함할 수 있다. 방사선에 민감한 부품(3)은 예를 들어, 주변광 감지, 컬러 감지 및 근접 감지와 같은 광학 애플리케이션용으로 마련될 수 있고, 입사 방사선 검출을 포함하는 다른 애플리케이션용으로도 마련될 수 있다. 특히, 방사선에 민감한 부품(3)은 포토다이오드일 수 있다.
배선(4)은 집적 회로(2), 특히 방사선에 민감한 부품(3)의 단자에 전기적 접속을 제공하기 위해 주면(11) 위에 형성된다. 배선(4)은, 예를 들어 금속간 유전체에 내장된 구조화된 금속층들로 형성될 수 있다. 금속배선(metallization, 15)을 포함하는 적어도 하나의 관통 기판 비아(through-substrate via, 5)는 배선(4)의 접촉 영역(16)이, 예를 들어 재분배층 등과 같은, 뒤쪽 배선(17)과 접속하도록 기판(1)을 관통한다. 뒤쪽 배선(17)은, 예를 들어 패턴화된 금속층일 수 있다.
유전체층(6)은 주면(11) 상에 배치되고 방사선에 민감한 부품(3) 위의 필터 구조를 수용하는 기능을 한다. 유전체층(6)은 적어도 하나의 반도체 재료 화합물을 포함하고, 특히, 실리콘과 같은 반도체 재료의 산화물이나 질화물, 구체적으로 예를 들어, SiO2를 포함한다. 도 1에 따른 실시형태에서, 유전체층(6)은 배선(4)의 금속간층(8)을 포함한다.
반도체 재료의 질화물과 같은, 예를 들어 구체적으로 Si3N4와 같은, 다른 유전체 재료일 수 있는 패시베이션층(9)은 도 1에 도시된 바와 같이 유전체층(6) 내에 선택적으로 배치될 수 있다. 패시베이션층(9)은 방사선에 민감한 부품(3) 위에 개구(13)를 가질 수 있어, 패시베이션층(9)이 방사선의 원하지 않는 광학적 간섭을 이끌 수 있는 재료를 포함할 수 있으나, 패시베이션층(9)의 개구(13)에 의해 피할 수 있다. 그 대신에, 패시베이션층(9)은 도 1에서 파선으로 나타난 바와 같이 전체층일 수 있다.
기판(1)의 뒤측(10) 및/또는 관통 기판 비아(5)의 측벽 상의 유전체층(18)은 반도체 재료로부터 뒤쪽 배선(17) 및/또는 금속배선(15)을 절연하기 위해 마련될 수 있다. 뒤쪽 배선(17)에는 외부 전기 접속용 범프(bumps, 19)가 마련될 수 있고, 외부 전기 접속용으로 사용되지 않는 뒤측(10)의 영역을 피복하는 패시베이션(20)이 마련될 수 있다. 패시베이션(20)은 예를 들어 증착된 질화규소층일 수 있고, 특히 뒤쪽 배선(17)의 금속과 관통 기판 비아(5)용 습기차단제 및/또는 기계적 보호를 제공하기 위해 인가된다.
필터 구조는 유전체층(6)의 바로 위에 배치된 광학 필터 요소(7)를 포함한다. 광학 필터 요소(7)는 구조화된 필터층(7)일 수 있고, 특히 상이한 부분적 층들의 스택(stack)을 포함할 수 있다. 이러한 필터의 예로는, 자외선 차단 필터, 적외선 차단 필터, 명소시(phtopic) 필터, 컬러 필터, 밴드 패스 필터 및 이들의 임의의 조합이 있다. 일반적으로 30μm 두께 이하의 투명한 얇은 코팅층(14)이 보호 및/또는 광 변조를 위해 그 위에 인가될 수 있다.
필터 구조가 유리층 내 또는 유리층 상에 마련되지 않고, 유리층으로 피복되지 않아, 필터 구조를 수용하기 위한 추가 기판이 필요하지 않다는 것이 본 반도체 장치의 핵심적 특징이다. 이는 장치의 전체적인 높이가 실질적으로 감소되어 소형 패키지 크기를 얻을 수 있다는 점에서 중요하다. 기판(1) 및 유전체층(6)은 모두 250μm 이하, 더욱이 200μm이하의 두께(t1)를 포함할 수 있다. 따라서, 이 반도체 장치는 매우 얇은 CSP(chip scale package)를 제조할 수 있고, 이에 따라, 특히 소비재용 시스템 집적도에 상당한 장점을 제공한다. 더욱이, 필터 구조는 방사선에 민감한 부품(3)의 영역으로 한정될 수 있는 구조화된 필터층(7)으로 마련된다.
도 2는 방사선 검출용 반도체 장치의 다른 실시형태의 횡단면도이다. 도 1에 따른 실시형태의 유사한 구성요소에 상응하는 도 2에 따른 실시형태의 구성요소에는 동일한 도면부호가 부여된다. 도 2에 따른 실시형태는, 유전체층(6) 상에 배치되고 패시베이션층(9)의 개구(13)에 적어도 부분적으로 배치되는 구조화된 필터층(7)을 포함한다. 이 실시형태에서, 패시베이션층(9) 위에는 유전체층(6)의 부분이 없다. 코팅층(14)이 패시베이션층(9)과 구조화된 필터층(7) 상에 인가된다. 도 2에 따른 실시형태에서, 기판(1) 및 유전체층(6)은 모두 250μm 이하 또는 더욱이 200μm 이하의 두께(t2)를 포함한다.
도 3은 집적 필터층(12)을 포함하는 다른 실시형태의 횡단면도이다. 도 1에 따른 실시형태의 유사한 구성요소에 상응하는 도 3에 따른 실시형태의 구성요소에는 동일한 도면부호가 부여된다. 집적 필터층(12)은 방사선에 민감한 부품(3)을 피복하도록 적절히 구조화되고, 금속간층(8) 내 또는 배선(4)이 내장된 금속간층들(8) 사이에 배치될 수 있다. 집적 필터층(12)은 특히 나노 광학 필터로 형성될 수 있고, 배선(4)에 구조화되거나, 바람직하게는, 금속간층(8) 내 또는 금속간층들(8) 사이에 배치된 전용 추가 금속층으로 형성될 수 있다. 집적 필터층(12)은 구조화된 필터층(7)에서 거리 d만큼 떨어져서 배치될 수 있다. 도 3에 따른 실시형태에서, 선택사항인 패시베이션층(9)에는 방사선에 민감한 부품(3) 위의 영역에 개구(13)가 마련된다. 그 대신, 패시베이션층(9)이 도 1에서 파선으로 나타난 대안적인 실시형태와 같이 연속적인 전체층일 수도 있다.
도 4는 집적 필터층(12)을 포함하는 다른 실시형태의 횡단면도이다. 도 2에 따른 실시형태의 유사한 구성요소에 상응하는 도 4에 따른 실시형태의 구성요소에는 동일한 도면부호가 부여된다. 도 4에 따른 실시형태에서, 구조화된 필터층(7)은, 도 2에 도시된 실시형태와 유사하게, 패시베이션층(9)의 개구(13)에서 금속간층(8) 상에 배치된다. 집적 필터층(12)은 도 3에 도시된 실시형태에 따른 구조화된 필터층(7)으로부터 거리 d만큼 떨어져서 금속간층(8) 내 또는 금속간층들(8) 사이에 배치될 수 있다.
도 3 및 도 4에 따른 실시형태에서, 집적 필터층(12)은 선택사항이다. 구조화된 필터층(7) 및 집적 필터층(12)은 다른 특성을 가질 수 있고, 특히 다른 타입의 광학 필터가 마련될 수 있다. 구조화된 필터층(7)은, 예를 들어, 적색, 녹색, 파란색 빛과 같은 스펙트럼의 선택된 범위에서의 파장에 투명한, 컬러 필터일 수 있다. 컬러 필터는 바람직하게는 유기 재료로 형성되거나, 간섭 필터일 수 있다. 간섭 필터는 적어도 두 개의 다른 유전 재료를 포함하는 층들의 시퀀스로 형성될 수 있다. 필터의 광학적 특성은 층의 특성에서 얻어지고, 상이한 층 시퀀스는 결과적으로, 예를 들어 적외선 필터, 자외선 필터 또는 컬러 필터와 같은 상이한 타입의 간섭 필터가 될 것이다. 상이한 타입의 간섭 필터는 동일한 칩 상에 집적될 수 있다.
반도체 장치는 CSP용으로 동일 웨이퍼 상에서 생산되는 복수의 장치의 생산 방법에 특히 적절하다. 이 경우, 필터 구조는 동일 칩 상에서 생산되는 반도체 장치들 사이에서 변할 수 있다. 따라서, 동일 칩 상에서 다양한 센서 장치를 생산할 수도 있고, 각 장치는 예를 들어, 상이한 방사선 검출 및/또는 상이한 민감도를 갖는 검출에 적합하도록 구성된다.
도 5는 제1층(28)과 제2층(29)을 포함하는 구조화된 필터층(7)을 구비한 실시형태의 횡단면도이다. 도 1에 따른 실시형태의 유사한 구성요소에 상응하는 도 5에 따른 실시형태의 구성요소에는 동일한 도면부호가 부여된다. 제1층(28)은, 예를 들어 간섭 필터일 수 있고, 제2층(29)은, 예를 들어 광학 컬러 필터, 특히 RGB 필터의 컬러 요소일 수 있다. 도 5에 도시되 실시형태에서, 선택사항인 전체 패시배이션층(9)이 유전체층(6) 내에 내장된다. 패시베이션층(9)에는 대신에 방사선에 민감한 부품(3) 위에 개구가 마련될 수 있다.
도 6은 제1층(28)과 제2층(29)을 포함하는 구조화된 필터층(7)을 구비한 다른 실시형태의 횡단면도이다. 도 5에 따른 실시형태의 유사한 구성요소에 상응하는 도 6에 따른 실시형태의 구성요소에는 동일한 도면부호가 부여된다. 도 6에 따른 실시형태 또한 유전체층(6) 내에 배치된 패시베이션층(9)을 포함한다. 도 6에 따른 실시형태와 도 5에 따른 실시형태 사이의 차이점은 방사선에 민감한 부품(3) 위의 패시배이션층(9)의 개구(13)이다. 개구(13)는 패시베이션층(9)이 바람직하지 않은 광 간섭을 가져올 수 있는 재료를 포함하도록 한다. 이러한 재료는 개구(13)의 영역에서 방사선의 입사에 영향을 미치지 않는다.
도 7은 제1층(28)과 제2층(29)을 포함하는 구조화된 필터층(7)의 다른 실시형태의 횡단면도이다. 도 7에 따른 실시형태는 도 2에 따른 실시형태의 필터 구조와 유사한 필터 구조를 갖는다. 도 2에 따른 실시형태의 유사한 구성요소에 상응하는 도 7에 따른 실시형태의 구성요소에는 동일한 도면부호가 부여된다. 구조화된 필터층(7)의 제1층(28)은, 예를 들어 간섭 필터일 수 있고, 구조화된 필터층(7)의 제2층(29)은, 예를 들어 광학 컬러 필터, 특히 RGB 필터의 컬러 요소일 수 있다. 구조화된 필터층(7)은 방사선에 민감한 부품(3) 위의 패시베이션층(9)의 개구(13)에서 금속간층(8) 바로 위에 배치될 수 있다.
도 8은 각각 구조화된 필터층(7)의 분리부를 포함하는 포토다이오드들의 어레이플 포함하는 실시형태의 횡단면도이다. 관통 기판 비아(5)에 의해 점유되는 영역과 포토다이오드들 사이의 거리는 변할 수 있다. 구조화된 필터층(7)은 단일층 또는 복수의 층을 포함할 수 있고, 특히 도 8에 실시예로 도시된 바와 같이 이중층(double layer)일 수 있다. 구조화된 필터층(7)의 부분들의 제1층(28) 또는 제2층(29)은 RGB 필터의 상이한 층이고, 어레이는 컬러 이미지를 검출하는데 사용될 수 있다. 도 8에 따른 실시형태에서, 패시베이션층(9)은 전체층이나, 그 대신에 패시베이션층(9)은, 도 7에 도시된 바와 같이, 어레이를 형성하는 방사선에 민감한 부품(3) 위에 개구(13)가 마련될 수도 있다.
도 9는 도 3에 따른 실시형태를 위한 생산 방법의 중간 생산물의 횡단면도이다. 중간 생산물은, 도 9에서 수직 위아래 화살표로 나타낸 바와 같은, 두께 t3를 갖고, 두께 t3는 예를 들어, 일반적으로 730μm이다. 기판(1)에는 기판(1)의 주면(11)에 또는 주면(11) 근방에 적어도 하나의 방사선에 민감한 부품(3)을 포함하는 집적 회로(2)가 마련된다. 배선(4)의 하나 이상의 금속배선 레벨은 유전체층(6) 내에서 종래의 CMOS 공정에 따라 생산될 수 있고, 금속간층(8)을 포함할 수 있으며, 특히 예를 들어 금속간 유전체를 형성하는 산화규소를 포함할 수 있다. 제조 공정의 이 단계에서, 집적 필터층(12), 특히 나노광학 필터가 또한 유전체(6)에 배치될 수 있다.
패시베이션층(9)은 유전체층(6) 내에서, 특히 질화규소로 형성되고, 방사선에 민감한 부품(3) 위에서 마스크 플라즈마 에칭으로 선택적으로 개방될 수 있다. 이는 방사선에 민감한 부품(3)에 도달하는 방사선의 강도의 파장 의존 변이를 피하는데 유용할 것이다. 유전체층(6)의 표면은, 예를 들어 화학적 기계 연마(CMP) 단계로 평탄화될 수 있다. 표면의 부분적인 표면파형, 불균형 또는 거칠기는 6nm 이하의 레벨 범위 내로 유지되는 것이 바람직하다.
도 10은 유전체층(6) 상에 제1처리 웨이퍼(21)를 결합하고 관통 기판 비아(5) 및 뒤쪽 배선(17)의 생산한 후의 도 9에 따른 횡단면도이다. 제1처리 웨이퍼(21)는, 예를 들어 일반적으로 약 725μm의 두께 t4를 갖는 실리콘 웨이퍼일 수 있다. 유전체층(6)이 산화규소이면, 예를 들어, 400nm의 일반적인 두께를 갖는 열적 산화물(thermal oxide, 24)의 박막이 열산화(thermal oxidation)에 의해 제1처리 웨이퍼(21)의 주면 상에 형성되는 것이 바람직하다. 따라서, 제1처리 웨이퍼(21)는 도 10에 도시된 바와 같이 유전체층(6)에 직접적으로 결합될 수 있다. 제1처리 웨이퍼(21)는 열적 산화물(24) 대신에 접착 수단을 사용하여 유전체층(6)에 결합될 수도 있다.
제1처리 웨이퍼(21)가 도 9에 도시된 중간 생성물에 결합될 후, 기판(1)은 후면(10)으로부터 세선화된다(thinning). 세선화는 종래의 연삭(grinding) 및 연마(polishing) 단계에 의해 수행될 수 있다. 따라서, 기판(1)의 두께는 바람직하게는 250μm 이하 또는 심지어 200μm 이하로 감소된다. 제1처리 웨이퍼(21)는 세선화된 기판(1)의 기계적 안정성을 향상시킨다.
산화규소층일 수 있는 유전체층(18)은 세선화된 기판(1)의 후면(10) 상에 증착되는 것이 바람직하다. 유전체층(18)은 레지스트 마스크를 사용하는 종래의 포토리소그라피 처리에 의해 구조화가 수행된다. 생산된 구조는 바람직하게는 주면(11)에 구조로 정렬되는 것이 바람직하고, 특히 집적 회로(2)의 구조에 정렬되는 것이 바람직하다.
관통 기판 비아(5)용 비아홀은 기판(1)에서 에칭되고, 구조화된 유전체층(18)은 에칭 공정 동안 하드 마스크로 사용되는 것이 바람직하다. 비아홀의 측벽은 산화규소로 선택적으로 피복된다. 배선(4)의 접촉 영역(16)은, 산화규소로 피복된 측벽을 제거하는 이방성 스페이서 에칭에 의해 적절히, 비아홀의 바닥에서 노출되다. 이 스페이서 에칭은 산화막을 선택적으로 제거하여, 배선(4) 밑면의 금속층의 두께가 현저하게 변하지 않는다. 그 후, 금속배선(15)이 가해진다.
금속배선(15)은, 예를 들어 질화타이타늄이나 질화탄탈륨의 얇은 배리어층을 증착하고 이어서 금속층을 증착하여 생산될 수 있다. 바람직하게는, 텅스텐층이 질화타이타늄의 배리어층과 함께 금속층으로서 가해지고, 바람직하게는 구리층이 질화탄탈륨의 배리어층과 함께 가해진다. 금속층은 이방성으로 에칭되어, 비아홀의 측벽이 대부분 금속배선(15)으로 피복된 상태로 남는다.
뒤쪽 배선(17)은, 예를 들어 알루미늄과 같은 추가 금속층을 스퍼터링하여 생산될 수 있다. 추가 금속층이 금속배선(15)과 중첩하는 영역은 금속배선(15)과 추가 금속층 사이에 낮은 저항의 전기적 접속을 보장하는데 유리하다. 금속배선(15)에 대한 전기적 접속은 추가 금속층이 뒤쪽 배선(17)용으로 만들어진 구조 내로 연속적으로 패턴화될 때 유지된다. 패턴을 규정하는 레지스트 마스크는, 레지스트를 스프레이-코팅 수단으로 도포하거나 후면(10)에 박막 레지스트를 라미네이팅하고, 이어서 마스크를 적외선 빛에 노출하고 현상하는 종래의 포토리소그래피 공정으로 형성될 수 있다. 추가 금속층은 에칭 공정, 특히 최종적으로 제거되는 레지스트 마스크를 사용하는 플라즈마 에칭 공정에 의해 구조화된다.
이어서, 예를 들어, 산화 규소층 및 질화 규소층을 포함할 수 있는 패시베이션(20)이, 바람직하게는 플라즈마 기상 증착 성장(PECVD)을 사용하여 인가될 수 있어, 관통 기판 비아(5)의 측벽도 바람직하게 코팅된다. 추가 포토리소그래피 및 연속하는 추가 에칭 공정에서, 패시베이션(20)은 범프(19)용으로 마련된 위치에서 개방되고, 범프는, 예를 들어 뒤쪽 배선(17)의 접촉 영역(27)이나 피복되지 않은 패드 상에 솔더 볼을 인가하여 형성될 수 있다.
도 11은 제1처리 웨이퍼(21)에 대항하는 측 상의 제2처리 웨이퍼(22)의 인가 후 도 10에 따른 횡단면도이다. 제2처리 웨이퍼(22)는 기판(1)의 기계적 안정성을 손상시키지 않고 제1처리 웨이퍼(21)를 제거할 수 있도록 한다. 제2처리 웨이퍼(22)는, 예를 들어 일반적으로 약 725μm의 두께 t5를 가질 수 있고, 추가 실리콘 웨이퍼일 수 있다. 접속층(25)은, 기계적 압력 하의 상승된 온도에서 패시베이션(20)에 단단히 결합되기 전에 제2처리 웨이퍼(22)의 표면 상에 열가소성 코팅하여 형성될 수 있다. 대안적으로, 존 결합(zone bonding) 방법이 사용될 수 있다. 범프(19)용으로 마련된 패드 또는 접촉 영역(27)은, 바람직하게는, 도 11에 도시된 바와 같이 제2처리 웨이퍼(22)가 결합되기 전에, 패시베이션(20)에서 개구를 형성하는 것에 의해 벗겨진다.
이어서, 제1처리 웨이퍼(21)가 제거된다. 제1처리 웨이퍼(21)가 직접적으로 결합된 실리콘 웨이퍼이면, 먼저 잔여 두께는 약 40μm이다. 실리콘의 나머지는 습식 화학 스핀 에칭 공정(wet chemical spin etch process)에 의해 제거될 수 있고, 높은 선택성으로 열적 산화물(24) 상에서 정지한다. 제1처리 웨이퍼(21)가 단단히 결합된 경우라면, 반도체 기술에서 널리 알려진 다른 적절한 처리 공정이 가해질 수 있고, 예를 들어, 레이저의 사용을 포함할 수 있다. 이 경우, 제1처리 웨이퍼(21)는 바람직하게는 유리 웨이퍼이다.
도 12는 제1처리 웨이퍼(21)가 제거되고, 구조화된 필터층(7)과 코팅층(14)이 유전체층(6) 상에 인가되는 추가 처리 공정 후의 도 11에 따른 횡단면도이다. 구조화된 필터층(7)은, 바람직하게는 방사선에 민감한 부품(3) 위의 영역으로 한정되는 반면, 코팅층(14)은 장치의 상면을 평탄화하고 손상으로부터 표면을 보호하기 위해 전체 표면에 가해질 수 있다.
제2처리 웨이퍼(22)가 제거되고 뒤쪽 배선(17)의 접촉 영역(27)이나 패드가 벗겨지면, 범프(19)가 인가된다. 니켈 및 금의 UBM(underbump metallization)이, 예를 들어 무전해 도금 공정에 의해 접촉 영역(27) 상에 생성될 수 있다. 범프(19)를 형성하는 솔더 볼은 UBM에 부착되고, 열적 리플로우(thermal reflow) 공정이 이어서 수행된다.
도 13은 도 4에 따른 실시형태를 위한 도 9에 따른 횡단면도이다. 도 9에 따른 중간 생성물의 유사한 구성요소에 상응하는 도 13에 따른 중간 생성물의 구성요소에는 동일한 도면부호가 부여된다. 이 방법의 변형예에서, 구조화된 필터층(7)은 배선(4)을 포함하는 유전체층(6)의 생성 후에 인가되고, 패시베이션층(9)이 마련되면, 개구(13)를 포함하는 패시베이션층(9)의 인가 및 구조화 후에 인가된다. 구조화된 필터층(7)은 유전체층(6) 상에서 개구(13)에 인가된다. 도 13에 도시된 바와 같이, 구조화된 필터층(7)은 선택적으로 패시베이션층(9)의 가장자리와 중첩하거나 그 위에 얹어질 수 있다.
이 방법은 유전체 간섭 필터가 단독으로 쌓이는 것이 필요한 경우 유용하게 응용될 수 있다. 완성 필터 구조(7, 12)는 집적 회로(2)를 생성하는 공정의 완성 후, 특히 CMOS 공정의 마지막에 생성될 수 있다. 이 경우, 주면(11) 위에 평탄화면이 필요하지 않다.
도 14는 이전에 설명한 방법의 제1처리 웨이퍼(21)에 상응하는 제3처리 웨이퍼(23)의 인가 후의 도 13에 따른 횡단면도이다. 제3처리 웨이퍼(23)는 예를 들어 제거가능한 열가소성으로 형성된 접속층(26)에 의해 결합될 수 있다.
도 15는 추가 처리 공정이 수행된 후 제3처리 웨이퍼(23)가 제거되기 전의 도 14에 따른 횡단면도이다. 제3처리 웨이퍼(23)가 도 13에 도시된 중간 생성물에 결합된 후, 기판(1)은 상술한 바와 같이 후면(10)으로부터 세선화된다. 따라서, 기판(1)의 두께 t2는 바람직하게는 250μm 이하 또는 더욱이 200μm 이하로 감소된다. 제3처리 웨이퍼(23)는 세선화된 기판(1)의 기계적 안정성을 향상시킨다.
산화규소층일 수 있는 유전체층(18)이 상술한 바와 같이 세선화된 기판(1)의 후면(10) 상에 증착되고 구조화될 수 있다. 관통 기판 비아(5)용 비아홀은 기판(1)에서 에칭되고, 구조화된 유전체층(18)은 바람직하게는 에칭 공정 동안 하드 마스크로서 사용된다. 비아홀의 측벽은 선택적으로 산화규소로 피복된다. 배선(4)의 접촉 영역(16)은, 산화규소로 피복된 측벽을 제거하는 이방성 스페이서 에칭으로 적적히, 비아홀의 바닥에서 벗겨진다.
이어서, 금속배선(15)과 뒤쪽 배선(17)이 상술한 바와 같이 인가된다. 이어서, 예를 들어 산화규소층 및 질화규소층을 포함할 수 있는 패시베이션(20)이 상술한 바와 같이 인가된다. 패시베이션(20)은 범프(19)용으로 마련된 위치에서 개방된다. 뒤쪽 배선(17)의 접촉 영역(27)이나 패드는 따라서 벗겨진다. 제3처리 웨이퍼(23)는 이제 접속층(26)을 제거하여 디본딩(debonding)될 수 있고, 따라서 제3처리 웨이퍼(23)는 장치로부터 제거된다. 범프(19)가 패스나 접촉 영역(27) 상에 가해지기 전에 UBM이 마련될 수 있다. 범프(19)는 예를 들어 솔더 볼로 형성될 수 있다.
상술한 반도체 장치 및 이의 생산 방법은 방사선을 검출할 수 있는 반도체 장치의 매우 작은 CSP(chip scale package)의 제조를 가능하게 한다. 전체 패키지 높이는 약 350μm 보다 작게 유지될 수 있다. 이는 적어도 500μm 두께의 종래 패키지와 비교하여 상당한 개선이다. 이를 얻기 위해 장치의 상부 커버가 글래스리스(glassless)여서, 필터 구조를 구현하는데 제2기판이 필요하지 않은 것이 필수적이다. 이는 칩 다이싱이 용이하고 칩 아웃 레이트(chip out rate)가 현저히 감소하여 고 수율을 가져온다는 추가적인 장점을 갖는다. 습기에 대한 장치의 저항성이 개선되고 신뢰성이 향상된다. 복수의 상이한 종류의 필터가 동일한 칩 및/또는 동일한 반도체 웨이퍼 상에서 용이하게 생산될 수 있다.
1: 반도체 기판
2: 집적 회로
3: 방사선에 민감한 부품
4: 배선
5: 관통 기판 비아
6: 유전체층
7: 구조화된 필터층
8: 금속간층
9: 패시베이션층
10: 뒷면
11: 주면
12: 집적 필터층
13: 패시베이션층용 개구
14: 코팅층
15: 금속배선
16: 접촉 영역
17: 뒤쪽 배선
18: 유전체층
19: 범프
20: 패시베이션
21: 제1처리 웨이퍼
22: 제2처리 웨이퍼
23: 제3처리 웨이퍼
24: 열적 산화물
25: 접속층
26: 접속층
27: 접촉 영역
28: 구조화된 필터층의 제1층
29: 구조화된 필터층의 제2층
d: 거리
tn: 두께

Claims (11)

  1. 방사선 검출용 반도체 장치로,
    - 주면(11)을 갖는 반도체 기판(1);
    - 적어도 하나의 반도체 재료 화합물을 포함하고, 주면(11) 상에 또는 주면(11) 위에 배치되는 유전체층(6);
    - 적어도 하나의 방사선에 민감한 부품(3)을 포함하고, 주면(11)에서 또는 주면(11) 근방에서 기판(1)에 배치되는 집적 회로(2);
    - 집적 회로(2)의 배선(4);
    - 배선(4)과 접촉하는 전기적 도전성 관통 기판 비아(5); 및
    - 방사선에 민감한 부품(3) 위에 유전체층(6) 상에 직접 배치되는 광학 필터 요소(7)를 포함하고,
    - 유전체층(6)은 금속간층(8)을 포함하고, 배선(4)은 금속간층(8)에 배치되며,
    - 유전체층(6)은 적어도 관통 기판 비아(5) 위에 패시베이션층(9)을 포함하고,
    - 패시베이션층(9)은 금속간층(8)과 상이한 유전체 재료를 포함하며,
    - 배선(4)은 주면(11)과 패시베이션층(9) 사이에 배치되는 것을 특징으로 하는 방사선 검출용 반도체 장치.
  2. 제1항에 있어서,
    - 패시베이션층(9)은 금속간층(8) 내 또는 금속간층(8) 상에 배치되고,
    - 패시베이션층(9)은 방사선에 민감한 부품(3) 위에 개구(13)를 포함하고, 금속간층(8)은 개구(13)에서 패시베이션층(9)으로부터 독립적이며,
    - 광학 필터 요소(7)가 패시베이션층(9)의 개구(9) 내 또는 개구(9) 위에서 금속간층(8) 상에 배치되는 것을 특징으로 하는 방사선 검출용 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    광학 필터 요소(7)는 간섭 필터를 제공하는 제1구조화된 필터층(28)과 RGB 필터 중 적어도 하나의 컬러 요소를 제공하는 제2구조화된 필터층(29)을 포함하는 것을 특징으로 하는 방사선 검출용 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    유전체층(6) 내에 집적 필터층(12)을 더 포함하고,
    집적 필터층(12)은, 광학 필터 요소(7)로부터 거리(30)를 두고, 방사선에 민감한 부품(3)과 광학 필터 요소(7) 사이에 배치되는 것을 특징으로 하는 방사선 검출용 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    유전체층(6)은 금속간층(8)을 포함하고,
    배선(4)의 금속층 및 집적 필터층(12)은 금속간층(8)에 배치되고, 집적 필터층(12)은 금속간층(8)에 배치된 금속층에 형성되는 것을 특징으로 하는 방사선 검출용 반도체 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    기판(1)과 유전체층(6)은 250μm 이하의 두께(d)를 갖는 것을 특징으로 하는 방사선 검출용 반도체 장치.
  7. 방사선 검출용 반도체 장치를 생산하는 방법으로,
    - 주면(11)에 또는 주면(11) 근방에 적어도 하나의 방사선에 민감한 부품(3)을 포함하는 집적 회로(2)를 갖는 반도체 기판(1)을 제공하는 단계;
    - 주면(11) 상에 또는 주면(11) 위에 적어도 하나의 반도체 재료 화합물을 포함하는 유전체층(6)을 배치하는 단계;
    - 유전체층(6)에 집적 회로(2)의 배선(4)을 배치하는 단계;
    - 주면(11)에 대항하는 후면(10)에서 배선(4)과 접촉하는 전기적 도전성의 관통 기판 비아(5)를 형성하는 단계; 및
    - 방사선에 민감한 부품(3) 위에서 유전체층(6)에 직접 광학 필터 요소(7)를 배치하는 단계를 포함하고,
    - 유전체층(6)은 금속간층(8) 및 패시베이션층(9)을 포함하도록 형성되고, 패시베이션층(9)에는 방사선에 민감한 부품(3) 위에 개구(13)가 마련되고, 금속간층(8)은 개구(13)에서 패시베이션층(9)으로부터 독립적이며,
    - 광학 필터 요소(7)는 패시베이션층(9)의 개구(13)에서 금속간층(8) 상에 배치되는 것을 특징으로 하는 방사선 검출용 반도체 장치를 생산하는 방법.
  8. 제7항에 있어서,
    광학 필터 요소(7)는 관통 기판 비아(5)가 형성되기 전에 유전체층(6) 상에 배치되는 것을 특징으로 하는 방사선 검출용 반도체 장치를 생산하는 방법.
  9. 제7항에 있어서,
    광학 필터 요소(7)는 관통 기판 비아(5)가 형성된 후 유전체층(6) 상에 배치되는 것을 특징으로 하는 방사선 검출용 반도체 장치를 생산하는 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    유전체층(6) 내에 집적 필터층(12)을 배치하는 단계를 더 포함하고,
    집적 필터층(12)은 나노광학 필터로 형성되는 것을 특징으로 하는 방사선 검출용 반도체 장치를 생산하는 방법.
  11. 제10항에 있어서,
    집적 필터층(12)은 관통 기판 비아(5)가 형성되기 전에 형성되는 것을 특징으로 하는 방사선 검출용 반도체 장치를 생산하는 방법.
KR1020157026638A 2013-03-01 2014-02-24 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법 KR101791765B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13157432.9A EP2772939B1 (en) 2013-03-01 2013-03-01 Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
EP13157432.9 2013-03-01
PCT/EP2014/053551 WO2014131731A1 (en) 2013-03-01 2014-02-24 Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation

Publications (2)

Publication Number Publication Date
KR20150122751A true KR20150122751A (ko) 2015-11-02
KR101791765B1 KR101791765B1 (ko) 2017-10-30

Family

ID=47884153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157026638A KR101791765B1 (ko) 2013-03-01 2014-02-24 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법

Country Status (6)

Country Link
US (1) US11107848B2 (ko)
EP (1) EP2772939B1 (ko)
JP (1) JP2016509374A (ko)
KR (1) KR101791765B1 (ko)
CN (1) CN105074929B (ko)
WO (1) WO2014131731A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150061074A (ko) * 2013-11-25 2015-06-04 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
TWI581325B (zh) * 2014-11-12 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法
EP3024029B1 (en) * 2014-11-19 2020-04-22 ams AG Method of producing a semiconductor device comprising an aperture array
EP3032583B1 (en) * 2014-12-08 2020-03-04 ams AG Integrated optical sensor and method of producing an integrated optical sensor
EP3211672B1 (en) 2016-02-24 2022-05-04 ams AG Chip-scale package for an optical sensor semiconductor device with filter and method of producing a chip-scale package
EP3261122B1 (en) * 2016-06-24 2019-10-30 ams AG 3d-integrated optical sensor and method of producing a 3d-integrated optical sensor
CN108206195B (zh) * 2016-12-20 2020-08-25 精材科技股份有限公司 半导体结构的制作方法
EP3399344B1 (en) * 2017-05-03 2021-06-30 ams International AG Semiconductor device for indirect detection of electromagnetic radiation and method of production
EP3492909B1 (en) * 2017-12-01 2023-11-01 ams AG Chemical sensing device using fluorescent sensing material
CN108155198B (zh) * 2017-12-22 2021-04-02 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
EP3671823A1 (en) * 2018-12-21 2020-06-24 ams AG Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via
WO2020185462A1 (en) * 2019-03-12 2020-09-17 Avx Corporation High power, double-sided thin film filter
EP3780120B1 (en) * 2019-08-12 2022-11-09 Ams Ag Optoelectronic device and method of producing an optoelectronic device
WO2023280520A1 (en) * 2021-07-09 2023-01-12 Ams Ag Thin photodetector device and fabrication thereof

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063214A1 (en) * 2000-11-29 2002-05-30 Taiwan Semiconductor Manufacturing Co. Ltd. Optoelectronic microelectronic fabrication with infrared filter and method for fabrication thereof
JP2002319667A (ja) * 2001-04-24 2002-10-31 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
DE10156465C1 (de) 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
US7248297B2 (en) 2001-11-30 2007-07-24 The Board Of Trustees Of The Leland Stanford Junior University Integrated color pixel (ICP)
JP2004047682A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 固体撮像装置
JP3658399B2 (ja) 2002-07-16 2005-06-08 キヤノン株式会社 Ａｅａｆ用固体撮像装置及び同撮像装置を用いたカメラ
JP3935091B2 (ja) 2003-02-27 2007-06-20 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP4123060B2 (ja) * 2003-06-11 2008-07-23 ソニー株式会社 固体撮像素子及びその製造方法
JP2006135272A (ja) 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
JP2006032967A (ja) * 2004-07-16 2006-02-02 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
US7193289B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Damascene copper wiring image sensor
KR100666371B1 (ko) * 2004-12-23 2007-01-09 삼성전자주식회사 이미지 소자의 제조 방법
KR20060087273A (ko) 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
US7675080B2 (en) * 2006-01-10 2010-03-09 Aptina Imaging Corp. Uniform color filter arrays in a moat
JP2007317859A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 固体撮像装置及びその製造方法
KR20080015643A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 내부 렌즈들을 구비하는 이미지 센서 및 그 제조방법
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US7803647B2 (en) * 2007-02-08 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transmission improvement on multi-dielectric structure in advance CMOS imager
KR101345342B1 (ko) 2007-07-18 2013-12-27 삼성전자주식회사 에뮬레이션 추가기능을 설정하는 화상형성장치 및 그화상처리방법
DE102007034306B3 (de) 2007-07-24 2009-04-02 Austriamicrosystems Ag Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
US8395686B2 (en) 2007-12-06 2013-03-12 Sony Corporation Solid-state imaging device, method of manufacturing the same, and camera
JP2009158944A (ja) 2007-12-06 2009-07-16 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
DE112009000140B4 (de) 2008-01-24 2022-06-15 Brewer Science, Inc. Verfahren zum reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat und ein daraus erhaltener Gegenstand
JP2009212463A (ja) * 2008-03-06 2009-09-17 Canon Inc 光電変換装置の製造方法
US7880244B2 (en) 2008-04-15 2011-02-01 Analog Devices, Inc. Wafer level CSP sensor
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
KR100991278B1 (ko) 2008-07-28 2010-11-01 홍시선 떡 제조장치
DE102009004725A1 (de) 2009-01-15 2010-07-29 Austriamicrosystems Ag Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2010186870A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置
JP5428509B2 (ja) * 2009-05-11 2014-02-26 ソニー株式会社 ２次元固体撮像装置、及び、２次元固体撮像装置における偏光光データ処理方法
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP5418044B2 (ja) * 2009-07-30 2014-02-19 ソニー株式会社 固体撮像装置およびその製造方法
EP2306506B1 (en) 2009-10-01 2013-07-31 ams AG Method of producing a semiconductor device having a through-wafer interconnect
WO2012007147A1 (de) 2010-07-15 2012-01-19 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. . Optisches bandpass-filtersystem, insbesondere für mehrkanalige spektralselektive messungen
US8697473B2 (en) * 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers

Also Published As

Publication number Publication date
CN105074929B (zh) 2018-06-05
JP2016509374A (ja) 2016-03-24
US20160020238A1 (en) 2016-01-21
WO2014131731A1 (en) 2014-09-04
KR101791765B1 (ko) 2017-10-30
US11107848B2 (en) 2021-08-31
EP2772939B1 (en) 2016-10-19
CN105074929A (zh) 2015-11-18
EP2772939A1 (en) 2014-09-03

Similar Documents

Publication Publication Date Title
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
TWI509783B (zh) 半導體裝置及其形成方法
TWI528536B (zh) 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
US10134794B2 (en) Image sensor chip sidewall interconnection
US10424540B2 (en) Chip package and method for forming the same
TWI487082B (zh) 積體電路結構及背面受光型影像感測裝置
US10109663B2 (en) Chip package and method for forming the same
TWI499047B (zh) 形成半導體元件的方法及成像裝置
TWI536550B (zh) 影像感測裝置及其製造方法及背面受光型影像感測裝置
US11973095B2 (en) Method for forming chip package with second opening surrounding first opening having conductive structure therein
JP6599924B2 (ja) 背面照明固体イメージセンサ
US10950738B2 (en) Chip package and method for forming the same
TWI525805B (zh) 低輪廓影像感測器
US10084004B2 (en) Semiconductor device for optical applications and method of producing such a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant