CN102760742B - 电子装置及其制法 - Google Patents
电子装置及其制法 Download PDFInfo
- Publication number
- CN102760742B CN102760742B CN201110112422.4A CN201110112422A CN102760742B CN 102760742 B CN102760742 B CN 102760742B CN 201110112422 A CN201110112422 A CN 201110112422A CN 102760742 B CN102760742 B CN 102760742B
- Authority
- CN
- China
- Prior art keywords
- layer
- electric contact
- electronic installation
- contact mat
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种电子装置及其制法，该电子装置包括：光电二极管层，具有相对的第一与第二表面；配线层，设于该光电二极管层的第一表面上；电性接触垫，设于该配线层上；钝化层，设于该配线层与电性接触垫上；抗反射层，设于该光电二极管层的第二表面上；彩色滤光层，设于该抗反射层上；介电层，设于该抗反射层与彩色滤光层上；以及微透镜层，设于该介电层上，该彩色滤光层、介电层与微透镜层所布设区域为作用区，且该电性接触垫位于该作用区内。本发明的电子装置将电性接触垫置于作用区内，因而可省去非作用区的基材面积。
Description
技术领域
本发明有关一种电子装置及其制法，尤指一种基材面积较小的电子装置及其制法。
背景技术
随着科技的发展，电子产品的日新月异，半导体技术的使用也愈来愈普遍，现在几乎所有电子装置的内部都包含许多电子组件或半导体芯片。
一般电子组件或半导体芯片是在硅基板上形成多层的介电层与金属层以构成能处理电子讯号的集成电路(integrated circuit，简称IC)。而近年来蓬勃发展的互补金属氧化物半导体(complementarymetal-oxide semiconductor，简称CMOS)影像传感器即是以标准半导体制程为基础而构建的电子装置，其普遍使用于数码相机或移动电话的摄影模块中。
请参阅图1，为现有技术中例如为CMOS影像传感器的电子装置的剖视图。如图所示，现有的电子装置包括：承载板10，具有相对的第一表面10a与第二表面10b；第一电性接触垫11，设于该第一表面10a上；配线层12，设于该第一表面10a与第一电性接触垫11上，且该配线层12电性连接该第一电性接触垫11；硅层13，设于该配线层12上；彩色滤光层14，设于该硅层13上；微透镜层15，设于该彩色滤光层14上，令该彩色滤光层14与微透镜层15所布设区域为作用区A，而该作用区A以外的区域为非作用区B，且该第一电性接触垫11位于该作用区A外；第二电性接触垫16，设于该第二表面10b上；玻璃层17，设于该第二表面10b上、且具有外露该第二电性接触垫16的开孔170；以及导电通孔18，穿设于该承载板10中、且电性连接该第一电性接触垫11与第二电性接触垫16。
但是，由于现有技术中的电子装置的第一电性接触垫设于电子装置的作用区外，因而使得整体电子装置占用较大的基材(包括承载板、配线层、与硅层等)面积、并具有较大的电子装置体积，亦即现有的电子装置的第一电性接触垫造成基材面积的增加与浪费，进而不利于电子产品的轻薄化。
因此，如何避免现有技术中的电子装置占用较多基材面积、以及较难以微小化等问题，实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的主要目的是提供一种基材面积较小的电子装置及其制法，以解决现有技术中的电子装置占用较多基材面积、以及较难以微小化等问题。
为达上述及其它目的，本发明揭露一种电子装置，包括：光电二极管层，具有相对的第一与第二表面；配线层，设于该光电二极管层的第一表面上，该配线层包括堆栈的多个配线，该配线层邻近该光电二极管层处具有多个转换闸；电性接触垫，设于该配线层上，该配线电性连接该电性接触垫；钝化层，设于该配线层与电性接触垫上；抗反射层，设于该光电二极管层的第二表面上；彩色滤光层，设于该抗反射层上；介电层，设于该抗反射层与彩色滤光层上；以及微透镜层，设于该介电层上，该彩色滤光层、介电层与微透镜层所布设区域为作用区，且该电性接触垫位于该作用区内。
于上述的电子装置中，该电性接触垫可嵌埋于配线层并显露于该配线层的表面，或者该电性接触垫可为柱状，并贯通该钝化层。
前述的电子装置中，该光电二极管层的材质可为非晶硅，且该钝化层的材料可为氧化硅、磊晶硅、与聚酰亚胺。
前述的电子装置中，还可包括承载板，设于该钝化层上。
本发明还提供一种电子装置的制法，包括：提供一硅基板；于该硅基板上形成光电二极管层；于该光电二极管层上形成配线层，该配线层包括堆栈的多个配线，该配线层邻近该光电二极管层处具有多个转换闸；于该配线层上形成电性接触垫，该配线电性连接该电性接触垫；于该配线层与电性接触垫上形成钝化层；于该钝化层上附接承载板；移除硅基板；于该光电二极管层上形成抗反射层；于该抗反射层上形成彩色滤光层；于该抗反射层与彩色滤光层上形成介电层；以及于该介电层上形成微透镜层，该彩色滤光层、介电层与微透镜层所布设区域为作用区，且该电性接触垫位于该作用区内。
依上所述的电子装置的制法，该电性接触垫可嵌埋于配线层并显露于该配线层的表面，或者该电性接触垫可为柱状，并贯通该钝化层。
于上述的电子装置的制法中，该光电二极管层的材质可为非晶硅，且该钝化层的材料可为氧化硅、磊晶硅、与聚酰亚胺。
所述的电子装置的制法中，还可包括于形成该钝化层后对该钝化层进行平坦化制程。
由上可知，本发明的电子装置将电性接触垫置于作用区内，因而可省去非作用区的基材面积，并能缩减整体电子装置的体积，进而有利于电子产品的微型化；再者，本发明的电性接触垫可为导电柱，因而在电子装置的结构设计上将具有较佳的弹性。
附图说明
图1为现有技术中的例如为CMOS影像传感器的电子装置的剖视图。
图2A至2G为本发明的电子装置及其制法的剖视示意图，其中，图2G’与2G”为图2G的其它实施方式。
图3A至3C为现有技术与本发明的电子装置的基材面积的比较示意图，其中，图3A为现有的电子装置的基材面积的平面图，图3B为本发明的电子装置的基材面积的平面图，图3C为本发明所节省的基材面积的平面图。
主要元件符号说明
10、30 承载板
10a、21a 第一表面
10b、21b 第二表面
11 第一电性接触垫
12 配线层
13 硅层
14 彩色滤光层
15 微透镜层
16 第二电性接触垫
17 玻璃层
170 开孔
18 导电通孔
20 硅基板
21 光电二极管层
22 配线层
221 配线
222 转换闸
23、23’ 电性接触垫
24 钝化层
25 抗反射层
26 彩色滤光层
27 介电层
28 微透镜层
5 面积差
A 作用区
B 非作用区。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
请参阅图2A至2G，为本发明的电子装置及其制法的剖视示意图，其中，图2G’与2G”为图2G的其它实施方式。
如图2A所示，提供一硅基板20。
如图2B所示，于该硅基板20上形成光电二极管层21，该光电二极管层21的材质可为非晶硅(amorphous silicon)。
如图2C所示，于该光电二极管层21上形成配线层22，该配线层22包括堆栈的多个配线221，该配线层22邻近该光电二极管层21处具有多个转换闸(transfer gate)222，且于该配线层22上形成电性接触垫23，该配线221电性连接该电性接触垫23。
如图2D所示，于该配线层22与电性接触垫23上形成钝化层24，该钝化层24的材料可为氧化硅、磊晶硅(epitaxial silicon)、与聚酰亚胺(po1yimide)，且还可于形成该钝化层24后对该钝化层24进行平坦化制程。
如图2E所示，于该钝化层24上附接承载板30。
如图2F所示，移除硅基板20，并于该光电二极管层21上形成抗反射层25。
如图2G所示，于该抗反射层25上形成彩色滤光层26，并于该抗反射层25与彩色滤光层26上形成介电层27，且于该介电层27上形成微透镜层28，该彩色滤光层26、介电层27与微透镜层28所布设区域为作用区A，而该作用区A以外的区域为非作用区B，且该电性接触垫23位于该作用区A内。
如图2G’所示，为图2G的另一实施方法，其中，该电性接触垫23嵌埋于配线层22并显露于该配线层22的表面。
如图2G”所示，为图2G的又一实施方式，其中，该电性接触垫23’为柱(pillar)状，并贯通该钝化层24。
本发明还提供一种电子装置，包括：光电二极管层21，具有相对的第一与第二表面21a，21b；配线层22，设于该光电二极管层21的第一表面21a上，该配线层22包括堆栈的多个配线221，该配线层22邻近该光电二极管层21处具有多个转换闸(transfer gate)222；电性接触垫23，设于该配线层22上，该配线221电性连接该电性接触垫23；钝化层24，设于该配线层22与电性接触垫23上；承载板30，设于该钝化层24上；抗反射层25，设于该光电二极管层21的第二表面21b上；彩色滤光层26，设于该抗反射层25上；介电层27，设于该抗反射层25与彩色滤光层26上；以及微透镜层28，设于该介电层27上，该彩色滤光层26、介电层27与微透镜层28所布设区域为作用区A，且该电性接触垫23位于该作用区A内。
于上述的电子装置中，该电性接触垫23可嵌埋于配线层22并显露于该配线层22的表面，或者该电性接触垫23’可为柱(pillar)状，并贯通该钝化层24。
于本实施例中，该光电二极管层21的材质可为非晶硅(amorphoussilicon)，且该钝化层24的材料可为氧化硅、磊晶硅(epitaxialsilicon)、与聚酰亚胺(polyimide)。
请参阅图3A至3C，为现有技术中与本发明的电子装置的基材面积的比较示意图，其中，图3A为现有的电子装置的基材面积的平面图，图3B为本发明的电子装置的基材面积的平面图，图3C为本发明所节省的基材面积的平面图。
如图3A所示，现有的电子装置将第一电性接触垫11置于作用区A外的非作用区B中，因而整体基材面积较大。
如图3B所示，本发明的电子装置将电性接触垫23(相当于现有技术中所述的第一电性接触垫11)置于作用区A内，因而整体基材(包括光电二极管层21、配线层22、与承载板30等)面积较小。
如图3C所示，将图3A所示的基材面积减去图3B所示的基材面积后的面积差5，由图可知，本发明的电子装置节省许多基材面积。
综上所述，相较于现有技术，本发明的电子装置将电性接触垫置于作用区内，因而可省去非作用区的基材面积，并能缩减整体电子装置的体积，进而有利于电子产品的微型化；此外，本发明的电性接触垫可为导电柱，因而在电子装置的结构设计上将具有较佳的弹性。
上述实施例是用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此项技术的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如本发明的权利要求所列。
Claims (10)
1.一种电子装置，其特征在于，包括：
光电二极管层，具有相对的第一与第二表面；
配线层，设于该光电二极管层的第一表面上，该配线层包括堆栈的多个配线，该配线层邻近该光电二极管层处具有多个转换闸；
钝化层，设于该配线层上；
电性接触垫，其为柱状，且该电性接触垫设于该配线层上并贯通该钝化层，使该配线电性连接该电性接触垫，且该电性接触垫接触该钝化层；
抗反射层，设于该光电二极管层的第二表面上；
彩色滤光层，设于该抗反射层上；
介电层，设于该抗反射层与彩色滤光层上；以及
微透镜层，设于该介电层上，该彩色滤光层、介电层与微透镜层所布设区域为作用区，且该电性接触垫位于该作用区内。
2.如权利要求1所述的电子装置，其特征在于，该电性接触垫嵌埋于配线层并显露于该配线层的表面。
3.如权利要求1所述的电子装置，其特征在于，该光电二极管层的材质为非晶硅。
4.如权利要求1所述的电子装置，其特征在于，该钝化层的材料为氧化硅、磊晶硅、与聚酰亚胺。
5.如权利要求1所述的电子装置，其特征在于，还包括承载板，设于该钝化层上。
6.一种电子装置的制法，其特征在于，包括：
提供一硅基板；
于该硅基板上形成光电二极管层；
于该光电二极管层上形成配线层，该配线层包括堆栈的多个配线，该配线层邻近该光电二极管层处具有多个转换闸；
于该配线层上形成柱状电性接触垫，该配线电性连接该电性接触垫；
于该配线层与该电性接触垫上形成钝化层，并使该电性接触垫贯通该钝化层；
于该钝化层上附接承载板；
移除硅基板；
于该光电二极管层上形成抗反射层；
于该抗反射层上形成彩色滤光层；
于该抗反射层与彩色滤光层上形成介电层；以及
于该介电层上形成微透镜层，该彩色滤光层、介电层与微透镜层所布设区域为作用区，且该电性接触垫位于该作用区内。
7.如权利要求6所述的电子装置的制法，其特征在于，该电性接触垫嵌埋于配线层并显露于该配线层的表面。
8.如权利要求6所述的电子装置的制法，其特征在于，该光电二极管层的材质为非晶硅。
9.如权利要求6所述的电子装置的制法，其特征在于，该钝化层的材料为氧化硅、磊晶硅、与聚酰亚胺。
10.如权利要求6所述的电子装置的制法，其特征在于，还包括于形成该钝化层后对该钝化层进行平坦化制程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110112422.4A CN102760742B (zh) | 2011-04-26 | 2011-04-26 | 电子装置及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110112422.4A CN102760742B (zh) | 2011-04-26 | 2011-04-26 | 电子装置及其制法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102760742A CN102760742A (zh) | 2012-10-31 |
| CN102760742B true CN102760742B (zh) | 2015-08-05 |
Family
ID=47055133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110112422.4A Active CN102760742B (zh) | 2011-04-26 | 2011-04-26 | 电子装置及其制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102760742B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359656A (zh) * | 2007-08-01 | 2009-02-04 | 采钰科技股份有限公司 | 影像感测元件封装体及其制作方法 |
| CN101582393A (zh) * | 2008-05-12 | 2009-11-18 | 索尼株式会社 | 固体摄像器件制造方法和电子装置制造方法 |
| CN101752267A (zh) * | 2008-12-22 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的芯片级封装结构及封装方法 |
| CN101800233A (zh) * | 2009-02-10 | 2010-08-11 | 索尼公司 | 固态成像装置及其制造方法以及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100653691B1 (ko) * | 2004-07-16 | 2006-12-04 | 삼성전자주식회사 | 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들 |
| KR100790288B1 (ko) * | 2006-08-31 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
-
2011
- 2011-04-26 CN CN201110112422.4A patent/CN102760742B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359656A (zh) * | 2007-08-01 | 2009-02-04 | 采钰科技股份有限公司 | 影像感测元件封装体及其制作方法 |
| CN101582393A (zh) * | 2008-05-12 | 2009-11-18 | 索尼株式会社 | 固体摄像器件制造方法和电子装置制造方法 |
| CN101752267A (zh) * | 2008-12-22 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的芯片级封装结构及封装方法 |
| CN101800233A (zh) * | 2009-02-10 | 2010-08-11 | 索尼公司 | 固态成像装置及其制造方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102760742A (zh) | 2012-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8501579B2 (en) | Process of fabricating chip | |
| TW201117346A (en) | Semiconductor device including through-electrode and method of manufacturing the same | |
| WO2009028578A8 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
| TW200924180A (en) | Electronic assembly for image sensor device | |
| CN103107135A (zh) | 一种阵列基板的制作方法、阵列基板和显示装置 | |
| CN101246893A (zh) | 具有高传导面积的集成电路封装体及其制作方法 | |
| CN103050458B (zh) | 具有图案化表面、图案化侧壁和局部隔离的硅通孔结构 | |
| TW200515568A (en) | Circuit barrier structure of semiconductor package substrate and method for fabricating the same | |
| TWI474238B (zh) | 觸控裝置及其製造方法 | |
| CN102543922A (zh) | 晶片封装体及其形成方法 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| TWI559511B (zh) | 導電元件基板、導電元件基板的製造方法以及顯示面板 | |
| CN104045243A (zh) | 晶圆、面板、半导体器件以及玻璃处理方法 | |
| JP2012079725A5 (zh) | ||
| CN102760742B (zh) | 电子装置及其制法 | |
| CN104216562A (zh) | 触控面板及其制造方法和显示装置 | |
| JP2009231815A5 (zh) | ||
| US8003480B2 (en) | Process using oxide supporter for manufacturing a capacitor lower electrode of a micro stacked DRAM | |
| TWI510155B (zh) | 半導體封裝結構及其製造方法 | |
| CN110828487B (zh) | 一种显示基板及其制作方法、显示装置 | |
| TWI534995B (zh) | 電子裝置及其製法 | |
| US20160305796A1 (en) | Composite substrate sensor device and method of manufacturing such sensor device | |
| CN102263112A (zh) | 取像模组及其制造方法 | |
| TWI548094B (zh) | 半導體構造及形成半導體構造之方法 | |
| CN102376563A (zh) | 平坦化凹槽和形成半导体结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |