CN102543922A - 晶片封装体及其形成方法 - Google Patents

晶片封装体及其形成方法 Download PDF

Info

Publication number
CN102543922A
CN102543922A CN2011104062696A CN201110406269A CN102543922A CN 102543922 A CN102543922 A CN 102543922A CN 2011104062696 A CN2011104062696 A CN 2011104062696A CN 201110406269 A CN201110406269 A CN 201110406269A CN 102543922 A CN102543922 A CN 102543922A
Authority
CN
China
Prior art keywords
semiconductor
based end
conductive structure
encapsulation body
wafer encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104062696A
Other languages
English (en)
Other versions
CN102543922B (zh
Inventor
张恕铭
陈键辉
何彦仕
刘建宏
姚皓然
温英男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102543922A publication Critical patent/CN102543922A/zh
Application granted granted Critical
Publication of CN102543922B publication Critical patent/CN102543922B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一半导体基底，具有一第一表面及相反的一第二表面；一漏极区，位于该半导体基底中；一源极区，位于该半导体基底中；一栅极，位于该半导体基底之上或至少部分埋于该半导体基底之中，其中该栅极与该半导体基底之间隔有一栅极介电层；一漏极导电结构，设置于该半导体基底的该第一表面上，且电性连接该漏极区；一源极导电结构，设置于该半导体基底的该第二表面上，且电性连接该源极区；以及一栅极导电结构，设置于该半导体基底的该第一表面上，且电性连接该栅极。本发明可缩小电子产品的尺寸，并可缩短电性信号的传递距离而提升电子产品的效能。

Description

晶片封装体及其形成方法
技术领域
本发明有关于晶片封装体，且特别是有关于金属氧化物半导体场效应晶体管晶片封装体。
背景技术
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
使晶片封装体的尺寸缩小化，并进一步提升晶片封装体的效能成为重要课题。
发明内容
本发明提供一种晶片封装体，包括：一半导体基底，具有一第一表面及相反的一第二表面；一漏极区，位于该半导体基底中；一源极区，位于该半导体基底中；一栅极，位于该半导体基底之上或至少部分埋于该半导体基底之中，其中该栅极与该半导体基底之间隔有一栅极介电层；一漏极导电结构，设置于该半导体基底的该第一表面上，且电性连接该漏极区；一源极导电结构，设置于该半导体基底的该第二表面上，且电性连接该源极区；以及一栅极导电结构，设置于该半导体基底的该第一表面上，且电性连接该栅极。
本发明所述的晶片封装体，还包括：一孔洞，自该半导体基底的该第一表面朝该第二表面延伸；一导电层，位于该孔洞的一侧壁上，其中该导电层电性连接该栅极与该栅极导电结构；以及一绝缘层，位于该导电层与该半导体基底之间。
本发明所述的晶片封装体，还包括一第一保护层，设置于该半导体基底的该第一表面上，其中该第一保护层具有至少一第一开口及至少一第二开口，分别露出部分的该漏极导电结构及部分的该栅极导电结构。
本发明所述的晶片封装体，还包括一第二保护层，设置于该半导体基底的该第二表面上，其中该第二保护层具有至少一开口，露出部分的该源极导电结构。
本发明所述的晶片封装体，还包括一凸块下金属层，顺应性位于该第二保护层之上，且延伸进入该开口而电性连接该源极导电结构。
本发明所述的晶片封装体，还包括一承载基底，设置于该第二保护层之上。
本发明所述的晶片封装体，该承载基底具有至少一开口，露出部分的该源极导电结构。
本发明所述的晶片封装体，还包括一凸块下金属层，顺应性位于该承载基底之上，且延伸进入该第二保护层的该开口而电性连接该源极导电结构。
本发明所述的晶片封装体，还包括一承载基底，设置于该半导体基底的该第二表面上。
本发明所述的晶片封装体，该承载基底具有至少一开口，露出部分的该源极导电结构。
本发明提供一种晶片封装体的形成方法，包括：提供一半导体基底，具有一第一表面及一第二表面，其中该半导体基底中具有一漏极区及一源极区，且其中一栅极位于该半导体基底之上或至少部分埋于该半导体基底之中，该栅极与该半导体基底之间隔有一栅极介电层；于该半导体基底的该第一表面上形成一漏极导电结构，其中该漏极导电结构电性连接该漏极区；于该半导体基底的该第二表面上形成一源极导电结构，其中该源极导电结构电性连接该源极区；以及于该半导体基底的该第一表面上形成一栅极导电结构，其中该栅极导电结构电性连接该栅极。
本发明所述的晶片封装体的形成方法，还包括：自该半导体基底的该第一表面移除部分的该半导体基底以形成朝该第二表面延伸的一孔洞；于该孔洞的一侧壁上形成一绝缘层；以及于该孔洞中的该绝缘层上形成一导电层，其中该导电层电性连接该栅极与该栅极导电结构。
本发明所述的晶片封装体的形成方法，在形成该孔洞的步骤之前，还包括自该半导体基底的该第一表面薄化该半导体基底。
本发明所述的晶片封装体的形成方法，在薄化该半导体基底的步骤之前，还包括于该半导体基底的该第二表面上设置一承载基底。
本发明所述的晶片封装体的形成方法，还包括：在于该孔洞中形成该导电层之后，于该半导体基底的该第一表面上设置一第二承载基底；在设置该第二承载基底之后，移除该承载基底；将该半导体基底设置于一薄膜框载体上，其中该半导体基底的该第二表面面向该薄膜框载体；以及移除该第二承载基底。
本发明所述的晶片封装体的形成方法，还包括将该承载基底图案化以形成露出部分的该源极导电结构的一开口。
本发明所述的晶片封装体的形成方法，还包括于该承载基底上顺应性形成一凸块下金属层，其中该凸块下金属层延伸进入该承载基底的该开口而电性连接至该源极导电结构。
本发明所述的晶片封装体的形成方法，还包括于该半导体基底的该第二表面上形成一保护层，其中该保护层具有露出部分的该源极导电结构的一开口。
本发明所述的晶片封装体的形成方法，还包括于该半导体基底的该第二表面上形成一凸块下金属层，其中该凸块下金属层延伸进入该保护层的该开口中而电性连接至该源极导电结构。
本发明所述的晶片封装体的形成方法，还包括于该半导体基底的该第一表面上形成一保护层，其中该保护层具有至少一第一开口及至少一第二开口，分别露出部分的该漏极导电结构及部分的该栅极导电结构。
本发明可缩小电子产品的尺寸，并可缩短电性信号的传递距离而提升电子产品的效能。
附图说明
图1A-图1R显示根据本发明一实施例的晶片封装体的制程剖面图。
图2A-图2C显示根据本发明实施例的晶片封装体的剖面图。
图3A及图3B分别显示根据本发明一实施例的晶片封装体的相反表面的上视示意图。
附图中符号的简单说明如下：
100：基底；100a、100b：表面；102S：源极电极；102G：栅极；103：介层窗结构；104：介电层；106：源极区；108S、108G：导电垫；110：保护层；112：承载基底；114：粘着层；116：遮罩层；116a：开；118：孔洞；120：绝缘层；122：遮罩层；122a：开口；124：晶种层；124a、124b、124c：导电层；126：遮罩层；128D、128G：金属层；130：保护层；132：承载基底；134：粘着层；140：薄膜框载体；208S：金属层；212：承载基底；212a：开口。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装金属氧化物半导体场效应晶体管晶片，例如是功率模组晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronicdevices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)喷墨头(ink printer heads)、或功率晶片模组(power IC modules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。
图1A-图1R显示根据本发明一实施例的晶片封装体的制程剖面图。如图1A所示，提供半导体基底100，其具有表面100a及表面100b。半导体基底100例如可为硅基底，如硅晶圆。在其他实施例中，半导体基底100亦可为其他适合的半导体材料，例如可为锗、硅锗、碳化硅、砷化镓或其相似物等。
在半导体基底100中可预先形成有源极区106及漏极区。在一实施例中，半导体基底100的导电型式可为N型或P型，一般而言，以N型的半导体基底居多。以导电型式为N型的半导体基底100为例，其可为掺杂有N型掺质的硅基底。半导体基底100中的掺质种类与掺杂浓度可为不均一的。例如，半导体基底100下部分(靠近表面100b的部分)所掺杂的N型掺质的种类与掺杂浓度可不同于上部分(靠近表面100a的部分)中的N型掺质种类与掺杂浓度。半导体基底100本身可形成一漏极区。因此，标号100亦可代表漏极区(指半导体基底100中未形成源极区或其他掺杂区的部分)。
在一实施例中，半导体基底100可包括掺杂区(未显示)，其可自表面100b或接近表面100b处朝表面100a延伸。掺杂区的导电型式不同于半导体基底100。例如，当半导体基底100为N型基底时，掺杂区的导电型式为P型，反之亦然。
在一实施例中，半导体基底100包括源极区106，其可位于掺杂区中。源极区106的导电型式与半导体基底100相同，例如皆为N型。在一实施例中，源极区106自表面100b或接近表面100b处朝表面100a延伸，且可部分被掺杂区围绕。在图1A中，为简化与清楚化图式，仅显示出源极区106。
在一实施例中，半导体基底100的表面100b上设置有介电层104。介电层104中可形成有源极电极102S，其可透过形成于介电层104及/或半导体基底100中的导电线路而电性连接至源极区106。例如，在图1A的实施例中，介电层104中形成有介层窗结构(via structure)103，其电性连接源极电极102S与源极区106。
在一实施例中，介电层104中还可形成有栅极102G，其例如可为(但不限于)一多晶硅层。栅极102G与半导体基底100之间所间隔的介电层104可用作栅极介电层。此外，在另一实施例中，栅极与栅极介电层可为埋入式结构，其可形成于基底的凹穴中。在此情形下，栅极102G至少部分埋于半导体基底100之中。
接着，如图1A所示，可于源极电极102S上形成源极导电垫108S，并可于栅极102G上选择性形成栅极导电垫108G。源极电极102S与源极导电垫108S可共同作为与源极区106电性连接的源极导电结构，其设置于半导体基底100的表面100b上。
接着，如图1B所示，可于半导体基底100的表面100b上形成保护层110。保护层110具有至少一开口，露出部分的源极电极102S(即，露出部分的源极导电结构)。在一实施例中，开口中可还包括一保护层凸块，可依设计需求于保护层110的图案化过程中形成。所露出的源极导电结构可用以与其他导电结构电性连接。在一实施例中，可选择性于露出的源极导电结构上形成导电凸块或焊球。在一实施例中，保护层110可覆盖栅极102G。
接着，如图1C所示，可选择性于半导体基底100的表面100b上设置承载基底112。在一实施例中，可透过粘着层114而将半导体基底100固定于承载基底112上，其中粘着层114可位于保护层110与承载基底112之间。在另一实施例中，保护层110可选用具粘性的材质。在此情形下，可不形成粘着层114，并直接使承载基底112与保护层110直接接触而使半导体基底100固定于承载基底112之上。承载基底112的设置有助于后续制程的进行。
接着，如图1D所示，可选择性薄化半导体基底100。例如，可以承载基底112为支撑，自半导体基底100的表面100a将半导体基底100薄化至适合的厚度。适合的薄化制程例如是(但不限于)机械研磨、化学机械研磨、及/或其他相似制程。
接着，如图1E所示，于半导体基底100的表面100a上形成遮罩层116。遮罩层116具有开口116a，其露出部分的半导体基底100。开口116a的位置可大抵位于栅极102G的正上方。
接着，如图1F所示，自半导体基底100的表面100a移除部分的半导体基底100以形成朝表面100b延伸的孔洞118。例如，可以蚀刻的方式移除半导体基底100以形成孔洞118。孔洞118可露出栅极102G。遮罩层116可保护其下方的半导体基底100于形成孔洞118的制程期间免于受到伤害。
接着，如图1G所示，例如以气相沉积法或涂布法于孔洞118的侧壁上形成绝缘层120。绝缘层120可能会覆盖在孔洞118的底部上，并延伸于半导体基底100的表面100a上。在后续制程中，将于孔洞118中形成与栅极102G电性连接的导电层，因此可透过图案化制程移除孔洞118底部上的绝缘层120以使栅极102G露出。孔洞118底部上的绝缘层120可在于孔洞118中形成绝缘层120后，并于形成导电层前的任一适合时间点移除。
接着，如图1H-图1I所示，进行绝缘层120的图案化制程以露出半导体基底100的部分表面100a(即，露出漏极区)。如图1H所示，可于半导体基底100的表面100a上设置遮罩层122。遮罩层122具有至少一开口122a，其露出部分的绝缘层120。接着，移除所露出的绝缘层120，如图1I所示。例如，可采用蚀刻制程移除所露出的绝缘层120，其中由遮罩层122所覆盖的绝缘层120可大抵免于被蚀刻。在一实施例中，可选用干膜作为遮罩层122。干膜大抵不会填入孔洞118中，可免去后续的孔洞清洗制程。
接着，如图1J所示，移除遮罩层122，以及移除孔洞118的底部上的部分绝缘层120以使栅极102G露出。接着，于半导体基底100的表面100a上形成晶种层124，其与所露出的半导体基底100(即，漏极区)电性接触。晶种层124还进一步沿着孔洞118的侧壁延伸至孔洞118的底部而与栅极102G电性接触。
接着，如图1K所示，于晶种层124的部分表面上形成遮罩层126，其下方所覆盖的晶种层124将于后续制程中移除。遮罩层126具有开口，其至少露出漏极区上方的晶种层124与孔洞118中的晶种层124。
接着，如图1L所示，进行电镀制程以于所露出的晶种层124上电镀沉积导电材料而形成导电层124a。如图1M所示，接着移除遮罩层126，并将原由遮罩层126所覆盖的晶种层移除以形成漏极导电层124b与栅极导电层124c。可例如以蚀刻方式移除由遮罩层126所覆盖的晶种层，因此原为导电层124a的漏极导电层124b与栅极导电层124c的厚度将因蚀刻制程而略薄于原本导电层124a的厚度。
应注意的是，虽然上述实施例中的导电层以电镀方式进行，然本发明实施例不限于此。在其他实施例中，亦可采用气相沉积法或涂布法形成导电材料层，并透过微影及蚀刻制程将之图案化为所需的导电层。在此情形下，可不需形成晶种层。
此外，虽然上述实施例中，孔洞118的底部上的绝缘层120在移除漏极区上的部分的绝缘层120之后才移除，但本发明实施例不限于此。例如，可先移除孔洞118的底部上的绝缘层120，接着才移除漏极区上的部分的绝缘层120。或者，在一实施例中，可同时移除孔洞118的底部上的绝缘层120与漏极区上的部分的绝缘层120。
接着，如图1N所示，选择性分别于漏极导电层124b与栅极导电层124c上形成凸块下金属层128D与128G，其中凸块下金属层128D与漏极导电层124b用作漏极区的漏极导电结构，而凸块下金属层128G与栅极导电层124c用作栅极102G的栅极导电结构。接着，于半导体基底100的表面100a上形成保护层130，其具有开口，分别露出部分的凸块下金属层128D与128G。即，保护层130分别具有至少一露出漏极导电结构的开口与至少一露出栅极导电结构的开口。在一实施例中，露出漏极导电结构的开口中可还包括一保护层凸块，可依设计需求于保护层130的图案化过程中形成。
如图1O所示，接着可选择性透过粘着层134而于半导体基底100的表面100a上设置承载基底132。接着，如图1P所示，移除半导体基底100的表面100b下方的粘着层114与承载基底112。移除承载基底112之后，设置于半导体基底100的表面100a上的承载基底132可用作移动半导体基底100时的操作基底。
如图1Q所示，接着可将半导体基底100设置于薄膜框载体140，并移除先前所设置的承载基底132，其中半导体基底100的表面100b面向薄膜框载体140。例如，在一实施例中，半导体基底100为半导体晶圆，其中形成有多个金属氧化物半导体场效应晶体管，彼此间间隔有预定切割道。在此情形下，可进一步沿着切割道切割半导体基底100以形成多个个体的晶片封装体以供利用。个体的晶片封装体可自薄膜框载体140取下以供利用，如图1R所示。
本发明实施例可有许多其他变化。图2A-2C举例显示根据本发明实施例的晶片封装体的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图2A所示，此实施例与图1实施例主要差异在于图2A实施例包括承载基底212而未将其移除。保留承载基底212有助于增加晶片封装体的结构强度。此外，在一实施例中，可将承载基底212图案化以形成露出源极导电结构的开口212a。在一实施例中，开口212a中可还包括一保护层凸块，可依设计需求于保护层110的图案化过程中形成。在一实施例中，保护层130的开口中可还包括一保护层凸块，可依设计需求于保护层130的图案化过程中形成。
如图2B所示，此实施例与图1实施例主要差异在于图2B实施例还包括形成于半导体基底100的表面100b上的凸块下金属层208S。在一实施例中，凸块下金属层208S延伸进入保护层110的开口中而电性连接至源极导电结构。凸块下金属层208S例如顺应性位于保护层110之上。凸块下金属层208S可延伸于保护层110的下表面上而增加源极导电结构与其他电子构件电性接触的面积。在一实施例中，保护层110的开口中可还包括一保护层凸块，可依设计需求于保护层110的图案化过程中形成。在此情形下，凸块下金属层208S可顺应性覆盖于保护层凸块上。在一实施例中，保护层130的开口中可还包括一保护层凸块，可依设计需求于保护层130的图案化过程中形成。
如图2C所示，此实施例与图2A实施例主要差异在于图2C实施例还包括形成于半导体基底100的表面100b上的凸块下金属层208S。在一实施例中，凸块下金属层208S延伸进入承载基底212的开口及保护层110的开口中而电性连接至源极导电结构。凸块下金属层208S例如顺应性位于承载基底212之上。凸块下金属层208S可延伸于承载基底212的下表面上而增加源极导电结构与其他电子构件电性接触的面积。在一实施例中，保护层110的开口中可还包括一保护层凸块，可依设计需求于保护层110的图案化过程中形成。在此情形下，凸块下金属层208S可顺应性覆盖于保护层凸块上。在一实施例中，保护层130的开口中可还包括一保护层凸块，可依设计需求于保护层130的图案化过程中形成。
图3A及3B分别显示根据本发明一实施例的晶片封装体的相反表面之上视示意图，其中相同或相似的标号用以标示相同或相似的元件。图3A例如是对应至图2B实施例的下表面，而图3B例如是对应至图2B实施例的上表面，其分别显示连接至源极区、漏极区及栅极的金属层208S、128D及128G的可能的分布方式，其中金属层128G透过形成于孔洞118中的穿基底导电结构而电性连接至栅极。
在本发明实施例中，透过孔洞与导电层所构成的穿基底导电结构可将栅极导电结构与漏极导电结构设置于半导体基底的同一侧上，有利于与其他电子构件整合，可缩小电子产品的尺寸，并可缩短电性信号的传递距离而提升电子产品的效能。例如，在一实施例中，可堆叠两晶片封装体，其中下方的晶片封装体的漏极导电结构可电性接触上方的晶片封装体的源极导电结构。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (20)

1.一种晶片封装体，其特征在于，包括：
一半导体基底，具有一第一表面及与该第一表面相反的一第二表面；
一漏极区，位于该半导体基底中；
一源极区，位于该半导体基底中；
一栅极，位于该半导体基底之上或至少部分埋于该半导体基底之中，其中该栅极与该半导体基底之间隔有一栅极介电层；
一漏极导电结构，设置于该半导体基底的该第一表面上，且电性连接该漏极区；
一源极导电结构，设置于该半导体基底的该第二表面上，且电性连接该源极区；以及
一栅极导电结构，设置于该半导体基底的该第一表面上，且电性连接该栅极。
2.根据权利要求1所述的晶片封装体，其特征在于，还包括：
一孔洞，自该半导体基底的该第一表面朝该第二表面延伸；
一导电层，位于该孔洞的一侧壁上，其中该导电层电性连接该栅极与该栅极导电结构；以及
一绝缘层，位于该导电层与该半导体基底之间。
3.根据权利要求1所述的晶片封装体，其特征在于，还包括一第一保护层，设置于该半导体基底的该第一表面上，其中该第一保护层具有至少一第一开口及至少一第二开口，分别露出部分的该漏极导电结构及部分的该栅极导电结构。
4.根据权利要求1所述的晶片封装体，其特征在于，还包括一第二保护层，设置于该半导体基底的该第二表面上，其中该第二保护层具有至少一开口，露出部分的该源极导电结构。
5.根据权利要求4所述的晶片封装体，其特征在于，还包括一凸块下金属层，顺应性位于该第二保护层之上，且延伸进入该开口而电性连接该源极导电结构。
6.根据权利要求4所述的晶片封装体，其特征在于，还包括一承载基底，设置于该第二保护层之上。
7.根据权利要求6所述的晶片封装体，其特征在于，该承载基底具有至少一开口，露出部分的该源极导电结构。
8.根据权利要求6所述的晶片封装体，其特征在于，还包括一凸块下金属层，顺应性位于该承载基底之上，且延伸进入该第二保护层的该开口而电性连接该源极导电结构。
9.根据权利要求1所述的晶片封装体，其特征在于，还包括一承载基底，设置于该半导体基底的该第二表面上。
10.根据权利要求9所述的晶片封装体，其特征在于，该承载基底具有至少一开口，露出部分的该源极导电结构。
11.一种晶片封装体的形成方法，其特征在于，包括：
提供一半导体基底，该半导体基底具有一第一表面及一第二表面，其中该半导体基底中具有一漏极区及一源极区，且一栅极位于该半导体基底之上或至少部分埋于该半导体基底之中，该栅极与该半导体基底之间隔有一栅极介电层；
于该半导体基底的该第一表面上形成一漏极导电结构，其中该漏极导电结构电性连接该漏极区；
于该半导体基底的该第二表面上形成一源极导电结构，其中该源极导电结构电性连接该源极区；以及
于该半导体基底的该第一表面上形成一栅极导电结构，其中该栅极导电结构电性连接该栅极。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括：
自该半导体基底的该第一表面移除部分的该半导体基底以形成朝该第二表面延伸的一孔洞；
于该孔洞的一侧壁上形成一绝缘层；以及
于该孔洞中的该绝缘层上形成一导电层，其中该导电层电性连接该栅极与该栅极导电结构。
13.根据权利要求12所述的晶片封装体的形成方法，其特征在于，在形成该孔洞的步骤之前，还包括自该半导体基底的该第一表面薄化该半导体基底。
14.根据权利要求13所述的晶片封装体的形成方法，其特征在于，在薄化该半导体基底的步骤之前，还包括于该半导体基底的该第二表面上设置一承载基底。
15.根据权利要求14所述的晶片封装体的形成方法，其特征在于，还包括：
在于该孔洞中形成该导电层之后，于该半导体基底的该第一表面上设置一第二承载基底；
在设置该第二承载基底之后，移除该承载基底；
将该半导体基底设置于一薄膜框载体上，其中该半导体基底的该第二表面面向该薄膜框载体；以及
移除该第二承载基底。
16.根据权利要求14所述的晶片封装体的形成方法，其特征在于，还包括将该承载基底图案化以形成露出部分的该源极导电结构的一开口。
17.根据权利要求16所述的晶片封装体的形成方法，其特征在于，还包括于该承载基底上顺应性形成一凸块下金属层，其中该凸块下金属层延伸进入该承载基底的该开口而电性连接至该源极导电结构。
18.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括于该半导体基底的该第二表面上形成一保护层，其中该保护层具有露出部分的该源极导电结构的一开口。
19.根据权利要求18所述的晶片封装体的形成方法，其特征在于，还包括于该半导体基底的该第二表面上形成一凸块下金属层，其中该凸块下金属层延伸进入该保护层的该开口中而电性连接至该源极导电结构。
20.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括于该半导体基底的该第一表面上形成一保护层，其中该保护层具有至少一第一开口及至少一第二开口，分别露出部分的该漏极导电结构及部分的该栅极导电结构。
CN201110406269.6A 2010-12-08 2011-12-08 晶片封装体及其形成方法 Expired - Fee Related CN102543922B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42117210P 2010-12-08 2010-12-08
US61/421,172 2010-12-08

Publications (2)

Publication Number Publication Date
CN102543922A true CN102543922A (zh) 2012-07-04
CN102543922B CN102543922B (zh) 2015-05-20

Family

ID=46198471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110406269.6A Expired - Fee Related CN102543922B (zh) 2010-12-08 2011-12-08 晶片封装体及其形成方法

Country Status (3)

Country Link
US (1) US8643070B2 (zh)
CN (1) CN102543922B (zh)
TW (1) TWI500155B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900616A (zh) * 2014-03-07 2015-09-09 精材科技股份有限公司 晶片封装体及其制造方法
CN106531641A (zh) * 2015-09-10 2017-03-22 精材科技股份有限公司 晶片封装体及其制造方法
CN107564963A (zh) * 2017-08-14 2018-01-09 深圳市芯电元科技有限公司 倒置栅极结构的功率mosfet及制作方法
CN111564420A (zh) * 2018-09-21 2020-08-21 联华电子股份有限公司 具有散热结构的高电阻晶片及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US8987851B2 (en) 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
US20150255499A1 (en) * 2014-03-07 2015-09-10 Xintec Inc. Chip package and method of fabricating the same
US10373883B2 (en) * 2017-10-26 2019-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947262A (zh) * 2004-02-27 2007-04-11 英飞凌科技股份公司 Ldmos晶体管及其制作方法
US20090224313A1 (en) * 2008-03-04 2009-09-10 Burke Hugo R G Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
US7728371B2 (en) * 2007-09-19 2010-06-01 International Business Machines Corporation SOI CMOS compatible multiplanar capacitor
US20100171218A1 (en) * 2008-09-26 2010-07-08 Panasonic Corporation Semiconductor device and method for fabricating the same
CN101887915A (zh) * 2009-05-15 2010-11-17 精材科技股份有限公司 功率金属氧化物半导体场效应晶体管封装体
CN102214623A (zh) * 2010-04-07 2011-10-12 精材科技股份有限公司 晶片封装体及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734568B2 (en) * 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
US7087959B2 (en) * 2004-08-18 2006-08-08 Agere Systems Inc. Metal-oxide-semiconductor device having an enhanced shielding structure
US7385251B2 (en) * 2006-01-18 2008-06-10 International Business Machines Corporation Area-efficient gated diode structure and method of forming same
TWI371830B (en) * 2008-05-29 2012-09-01 Advanced Semiconductor Eng Circuit board process
US7943428B2 (en) * 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947262A (zh) * 2004-02-27 2007-04-11 英飞凌科技股份公司 Ldmos晶体管及其制作方法
US7728371B2 (en) * 2007-09-19 2010-06-01 International Business Machines Corporation SOI CMOS compatible multiplanar capacitor
US20090224313A1 (en) * 2008-03-04 2009-09-10 Burke Hugo R G Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
US20100171218A1 (en) * 2008-09-26 2010-07-08 Panasonic Corporation Semiconductor device and method for fabricating the same
CN101887915A (zh) * 2009-05-15 2010-11-17 精材科技股份有限公司 功率金属氧化物半导体场效应晶体管封装体
CN102214623A (zh) * 2010-04-07 2011-10-12 精材科技股份有限公司 晶片封装体及其形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900616A (zh) * 2014-03-07 2015-09-09 精材科技股份有限公司 晶片封装体及其制造方法
CN106531641A (zh) * 2015-09-10 2017-03-22 精材科技股份有限公司 晶片封装体及其制造方法
CN106531641B (zh) * 2015-09-10 2019-06-11 精材科技股份有限公司 晶片封装体及其制造方法
CN107564963A (zh) * 2017-08-14 2018-01-09 深圳市芯电元科技有限公司 倒置栅极结构的功率mosfet及制作方法
CN111564420A (zh) * 2018-09-21 2020-08-21 联华电子股份有限公司 具有散热结构的高电阻晶片及其制作方法
US11205605B2 (en) 2018-09-21 2021-12-21 United Microelectronics Corp. Semiconductor structure with back gate and method of fabricating the same
CN111564420B (zh) * 2018-09-21 2022-09-27 联华电子股份有限公司 具有散热结构的高电阻晶片及其制作方法
US11652017B2 (en) 2018-09-21 2023-05-16 United Microelectronics Corp. High resistivity wafer with heat dissipation structure and method of making the same
US11658087B2 (en) 2018-09-21 2023-05-23 United Microelectronics Corp. High resistivity wafer with heat dissipation structure and method of making the same

Also Published As

Publication number Publication date
US20120146108A1 (en) 2012-06-14
CN102543922B (zh) 2015-05-20
TWI500155B (zh) 2015-09-11
US8643070B2 (en) 2014-02-04
TW201225299A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
CN102543922B (zh) 晶片封装体及其形成方法
CN103107153B (zh) 晶片封装体及其形成方法
CN102683311B (zh) 晶片封装体及其形成方法
TWI569400B (zh) 晶片封裝體及其形成方法
CN102244047A (zh) 晶片封装体及其形成方法
CN102774805B (zh) 晶片封装体及其形成方法
CN102751266B (zh) 芯片封装体及其形成方法
US20100207227A1 (en) Electronic Device and Method of Manufacturing Same
CN103390601A (zh) 晶片封装体及其形成方法
TW201110294A (en) Chip package and fabrication method thereof
CN102800656B (zh) 晶片封装体、晶片封装体的形成方法以及封装晶圆
CN102832180B (zh) 晶片封装体及其形成方法
CN105047619A (zh) 晶片堆叠封装体及其制造方法
CN102623424B (zh) 晶片封装体及其形成方法
CN102544101B (zh) 晶片封装体及其制作方法
CN103420322B (zh) 晶片封装体及其形成方法
US20120146153A1 (en) Chip package and method for forming the same
US9355970B2 (en) Chip package and method for forming the same
CN102779800B (zh) 晶片封装体及其形成方法
CN104347560A (zh) 晶片封装体及其制造方法
CN102779809B (zh) 晶片封装体及其形成方法
CN103426856B (zh) 晶片封装体及其形成方法
US10777461B2 (en) Method for manufacturing a chip package
KR101324087B1 (ko) 이미지 센서와 그 제조 방법
KR20140038195A (ko) Ｔｓｖ구조 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150520

Termination date: 20191208