CN111564420B - 具有散热结构的高电阻晶片及其制作方法 - Google Patents

具有散热结构的高电阻晶片及其制作方法 Download PDF

Info

Publication number
CN111564420B
CN111564420B CN202010248845.8A CN202010248845A CN111564420B CN 111564420 B CN111564420 B CN 111564420B CN 202010248845 A CN202010248845 A CN 202010248845A CN 111564420 B CN111564420 B CN 111564420B
Authority
CN
China
Prior art keywords
conductive
conductive pad
region
pad
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010248845.8A
Other languages
English (en)
Other versions
CN111564420A (zh
Inventor
马瑞吉
杨国裕
林家辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010248845.8A priority Critical patent/CN111564420B/zh
Publication of CN111564420A publication Critical patent/CN111564420A/zh
Application granted granted Critical
Publication of CN111564420B publication Critical patent/CN111564420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Abstract

本发明公开一种具有散热结构的高电阻晶片及其制作方法，其中该具有散热结构的高电阻晶片包含一高电阻晶片以及一金属结构，高电阻晶片分为一散热结构区和一元件承载区，高电阻晶片由一绝缘材料组成，金属结构仅埋入于高电阻晶片的散热结构区，其中金属结构环绕元件承载区。

Description

具有散热结构的高电阻晶片及其制作方法
本申请是中国发明专利申请(申请号：201811105431.9，申请日：2018年09月21日，发明名称：具有散热结构的高电阻晶片及其制作方法)的分案申请。
技术领域
本发明涉及一种协助半导体结构的散热的结构和方法，特别是涉及利用金属结构散热或是利用晶背导电垫散热的结构和方法。
背景技术
在集成电路制作工艺方面，硅覆绝缘基底越来越受到重视，特别是在射频电路的应用方面，射频硅覆绝缘基底(RF-SOI)的应用越来越广泛，已经有逐步取代传统的外延硅的趋势。
目前，硅覆绝缘基底搭配射频技术主要应用于智能型手机、Wi-Fi等无线通讯领域，3G/4G手机用的射频器件，目前大部分已经从传统的化合物半导体升级到射频硅覆绝缘基底技术。
硅覆绝缘基底是指在硅基底上形成绝缘体的意思，原理就是在硅基底内，加入绝缘体物质，以进行阻抗值的调整，达到射频元件特性的提升。现今手机将步入5G的世代，射频硅覆绝缘基底的电阻值需要更加提升，然而电阻值提升之后，在操作时容易造成芯片过热，使得射频元件发生问题。
发明内容
有鉴于此，本发明提供一种用于高电阻晶片的散热结构，来解决上述问题。
根据本发明的一优选实施例，一种具有散热结构的高电阻晶片包含一高电阻晶片，高电阻晶片分为一散热结构区和一元件承载区，高电阻晶片由一绝缘材料组成，一金属结构仅埋入于高电阻晶片的散热结构区，其中金属结构环绕元件承载区。
根据本发明的另一优选实施例，一种利用晶背导电垫散热的半导体结构包含一元件晶片，元件晶片包含一正面和一背面，一晶体管设置于正面，其中晶体管包含至少一栅极结构、一源极和一漏极，至少一散热结构设置于背面，其中散热结构包含：一源极导电垫和源极重叠并且电连接源极以及一高电阻晶片接合元件晶片，其中高电阻晶片由一绝缘材料组成。
根据本发明的另一优选实施例，一种具有散热结构的半导体结构的制作方法，包含提供一元件晶片和一高电阻晶片，其中高电阻晶片由一绝缘材料组成，元件晶片包含一元件区和一边缘区，一半导体元件设置于元件区，高电阻晶片包含一散热结构区和一元件承载区，其中散热结构区环绕元件承载区，接着形成一金属结构埋入高电阻晶片，金属结构仅位于散热结构区中，在形成金属结构后，进行一接合步骤，将元件晶片和该高电阻晶片接合，使得元件区和元件承载区完全重叠。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1至图9为本发明的一优选实施例所绘示的一种具有散热结构的半导体结构的制作方法的示意图，其中：
图1是元件晶片和高电阻晶片；
图2为图1中的元件晶片和高电阻晶片的上视图；
图3为接续图5的步骤的侧视图；
图4为图3的上视图；
图5为接续图1的步骤的侧视图；
图6为本发明的另一优选实施例所绘示的封闭环状金属条或环状结构的侧视图；
图7为图6的上视图；
图8为接续图3的步骤的侧视图；以及
图9为接续图8的步骤的侧视图；
图10为本发明的另一优选实施例所绘示的一种具有散热结构的半导体结构的示意图；
图11至图12为本发明的另一优选实施例所绘示的利用晶背导电垫散热的半导体结构的示意图。
其中，附图标记说明如下：
10 元件晶片 12 高电阻晶片
14 元件区 16 边缘区
18 元件承载区 20 散热结构区
22 导电硅层 24 氧化硅层
26 硅基底 28 第一正面
30 第一背面 31 晶体管
32 栅极结构 34a 源极/漏极掺杂区
34b 源极/漏极掺杂区 36 浅沟槽绝缘
38 层间介电层 40 金属内连线
40a 金属层 40b 金属层
42a 导电插塞 42b 导电插塞
44 第二正面 46 第二背面
48 金属结构 50a 封闭环状金属条
50b 封闭环状金属条 52 金属块
54a 环状结构 54b 环状结构
56 沟槽 58 吸附层
60 金属层 62 介电层
64a 导电垫 64b 导电垫
66a 穿孔插塞 66b 穿孔插塞
68 保护层 70 导电凸块
72 散热结构 74a 源极导电垫
74b 漏极导电垫 76 晶背栅极
78a 导电插塞 78b 导电插塞
78c 导电插塞 80a 导电垫
80c 导电垫 80c 导电垫
100 具有散热结构的高 200 利用晶背导电垫散
电阻晶片 热的半导体结构
具体实施方式
图1至图9为根据本发明的一优选实施例所绘示的一种具有散热结构的半导体结构的制作方法，其中图2为图1中的元件晶片和高电阻晶片的上视图，图4为图3的上视图，图7为图6的上视图。图10为根据本发明的另一优选实施例所绘示的一种具有散热结构的半导体结构，其中具有相同功能和位置的元件将延用图1至图9中的标号。图11至图12为根据本发明的另一优选实施例所绘示的利用晶背导电垫散热的半导体结构，其中具有相同功能和位置的元件将延用图1至图9中的标号。
如图1和图2所示，首先提供一元件晶片10和一高电阻晶片12，元件晶片10包含一元件区14和一边缘区16，边缘区16环绕元件区14，高电阻晶片12包含一元件承载区18和一散热结构区20，散热结构区20环绕元件承载区18。在后续的接合制作工艺后，元件区14会和元件承载区18完全重叠，而散热结构区20则会和边缘区16重叠。
元件晶片10包含一导电硅层22、一氧化硅层24和一硅基底26，氧化硅层24位于导电硅层22和硅基底26之间，此外，元件晶片10包含一第一正面28和一第一背面30，一半导体元件，例如一晶体管31设置于第一正面28的元件区14内，晶体管31包含一栅极结构32和二源极/漏极掺杂区34a/34b，源极/漏极掺杂区34a/34b分别设置在栅极结构32两侧的导电硅层22中，在晶体管31周围的导电硅层22中设置有浅沟槽绝缘36，此外在边缘区16内没有设置任何半导体元件。一层间介电层38覆盖并接触元件晶片10的第一正面28，一金属内连线40设置于层间介电层38内，金属内连线40由多个金属层组成，例如金属层40a/40b，在源极/漏极掺杂区34a/34b上各自设置有导电插塞42a/42b，导电插塞42a接触金属层40a，导电插塞42b接触金属层40b。
此外，高电阻晶片12包含一第二正面44和一第二背面46，第二正面44和第二背面46相对，高电阻晶片12是由一绝缘材料组成，换句话说高电阻晶片12只含有前述的绝缘材料，根据本发明的优选实施例，绝缘材料可以为玻璃、石英或氮化硅等绝缘材料，此外，高电阻晶片12的电阻率较佳大于109欧姆·米，也就是说绝缘材料需采用电阻率大于109欧姆·米的材料，再者绝缘材料的热膨胀系数较佳和硅相近。补充说明的是：一般在半导体领域所使用的晶片其电阻小于30至200欧姆·米，而本发明的高电阻晶片12的电阻率较佳大于109欧姆·米，因此相较于一般所使用的晶片，本发明的晶片则可定义为高电阻。
如图3所示，形成一金属结构48埋入于高电阻晶片12，金属结构48只位于散热结构区20内，金属结构48包含封闭环状金属条或是由多个金属块所排列成的环状结构。举例而言，如图4的a部分所示，金属结构48包含一封闭环状金属条50a环绕元件承载区；又如图4的b部分所示，金属结构48包含由多个金属块52所排列成的环状结构54a，并且环状结构54a环绕元件承载区18。
如图5所示，上述的金属结构48，如封闭环状金属条50a或金属块52的制作方式包含：首先在高电阻晶片12的第二正面44的散热结构区20内形成一沟槽56，也就是说沟槽56的开口朝向第二正面44的方向，然后形成一吸附层58覆盖沟槽56和高电阻晶片12第二正面44，接着形成一金属层60填入沟槽56并且覆盖高电阻晶片12的第二正面44，请再度参阅图3，进行一平坦化制作工艺，去除部分的吸附层58和部分的金属层60，使得在沟槽56内的吸附层58的上表面和金属层60的上表面和高电阻晶片12的第二正面44切齐。金属结构48包含铜、铝或钨，吸附层58包含氮化钽、氮化钛或氮化钼。
根据发明的另一优选实施例，金属结构48也可以包含多个封闭环状金属条或是多个由多个金属块所排列成的环状结构，此外金属结构48也可以是由多个封闭环状金属条和多个环状结构共同组成，其制作方式和材料图5所教示的雷同，在此不赘述。如图6和图7的a部分所示，金属结构48可以是由二个封闭环状金属条50a/50b所组成，封闭环状金属条50a/50b共同环绕元件承载区18。如图6和图7的b部分所示，金属结构48可以是由一个封闭环状金属条50a环绕一个由多个金属块52所排列成的环状结构54a，而封闭环状金属条50a和环状结构54a共同环绕元件承载区18。如图6和图7的c部分所示，金属结构48可以是由二个各别由多个金属块52所排列成的环状结构54a/54b所构成，而此二个环状结构54a/54b共同环绕元件承载区18。如图6和图7的d部分所示，金属结构48可以是由一个由多个金属块52所排列成的环状结构54a环绕一个封闭环状金属条50a所构成，而环状结构54a和封闭环状金属条50a共同环绕元件承载区18。虽然在本发明的实施例只以封闭环状金属条加上环状结构的总数量为1或2为例，但不限于此，总数量可以依据不同需求而改变。再者，在本发明的一优选实施例中，较靠近元件承载区18的封闭环状金属条50a/50b或是环状结构54a/54b的深度可以比较远离元件承载区18的封闭环状金属条50a/50b或是环状结构54a/54b的深度深。再者，在本发明的另一优选实施例中，当封闭环状金属条加上环状结构的总数量为2以上时，可在封闭环状金属条50a/50b或是环状结构54a/54b之间以金属线将内圈和外围作放射状连结。
如图8所示，在形成金属结构48后，进行一接合步骤，将元件晶片10和高电阻晶片12接合，在接合完成后，元件区14和元件承载区18完全重叠，而散热结构区20则会和边缘区16完全重叠。接合步骤包含形成一介电层62接触并包覆高电阻晶片12，介电层62较佳为氧化硅构成，接着将在第二正面44上的介电层62和在第一正面28上的层间介电层38接合。在接合步骤完成之后，以氧化硅层24作为停止层将硅基底26完全移除。此时氧化硅层24的背面作为元件晶片10的第一背面30。至此本发明的具有散热结构的高电阻晶片100已经完成。
如图9所示，在具有散热结构的高电阻晶片100完成之后，可以接续进行导电凸块的制作步骤，例如在氧化硅层24的背面，也就是元件晶片10的第一背面上30形成至少一导电垫，在图9中以两个导电垫64a/64b为例，各个导电垫64a/64b各自通过穿孔插塞66a/66b电连接位于层间介电层38内的金属内连线40，又因为金属层40a接触导电插塞42a，金属层40b接触导电插塞42b，所以二个导电垫64a/64b分别通过金属内连线40和源极/漏极掺杂区34a/34b电连接。
然后形成一保护层68覆盖导电垫64a/64b，接着在保护层68上形成两开口分别曝露出导电垫64a/64b，之后形成导电凸块70接触导电垫64a/64b，导电垫64a/64b和导电凸块70的材料可以各自为钛(Ti)、钽(Ta)、铝(Al)、钨(W)或铜(Cu)等。
如图8所示，本发明的一种具有散热结构的高电阻晶片包含：一高电阻晶片12、一元件晶片10和一金属结构48，高电阻晶片12包含一散热结构区20和一元件承载区18，此外高电阻晶片12由一绝缘材料组成。金属结构48仅埋入于高电阻晶片12的散热结构区20，其中金属结构48环绕元件承载区18。元件晶片10覆盖高电阻晶片12，元件晶片10包含一元件区14和一边缘区16，边缘区16上没有设置任何半导体元件。此外元件晶片10包含一第一正面28和一第一背面30，一半导体元件设置于第一正面28的元件区14内，半导体元件可以为一晶体管31，晶体管31包含一栅极结构32和二个源极/漏极掺杂区34a/34b，源极/漏极掺杂区34a/34b分别设置在栅极结构32两侧的导电硅层22中，在晶体管31周围的导电硅层22中设置有浅沟槽绝缘36。一层间介电层38覆盖并接触元件晶片10的第一正面28，一金属内连线40设置于层间介电层38内，通过层间介电层38和介电层62的接合使得高电阻晶片12和元件晶片10接合。值得注意的是：元件区14和元件承载区18完全重叠，边缘区16和散热结构区20重叠，较佳的状况是边缘区16和散热结构区20完全重叠。
由于高电阻晶片的电阻率高，在用于射频元件操作时虽然可以提升射频元件的操作效率，但也容易造成整个芯片过热，因此本发明使用埋入在高电阻晶片内的金属结构作为散热结构，利用金属的良好的导热特性，将在高电阻晶片的热导出。此外因为金属结构不重叠元件区，因此不会造成半导体元件性能上的问题。
根据本发明的另一优选实施例，在完成图8步骤之后可以接续图10的步骤，在元件晶片10的第一背面30形成至少一散热结构72，例如一源极导电垫74a和一漏极导电垫74b，源极导电垫72a通过穿孔插塞66a电连接位于层间介电层38内的金属层40a，漏极导电垫64b通过穿孔插塞66b电连接位于层间介电层38内的金属层40b，又因为金属层40a接触导电插塞42a，金属层40b接触导电插塞42b，所以源极导电垫74a电连接源极/漏极掺杂区34a，而漏极导电垫74b电连接源极/漏极掺杂区34b，源极/漏极掺杂区34a在操作时作为一源极，源极/漏极掺杂区34b在操作时作为一漏极。值得注意的是：源极导电垫74a除了覆盖浅沟槽绝缘36之外，也延伸至重叠作为源极的源极/漏极掺杂区34a，而漏极除了覆盖浅沟槽绝缘36之外也延伸至重叠作为漏极的源极/漏极掺杂区34b。此外，在栅极结构32相对的第一背面30上，形成一个晶背栅极76。源极导电垫74a、漏极导电垫74b和晶背栅极76可以各自采用钛(Ti)、钽(Ta)、铝(Al)、钨(W)或铜(Cu)等作为材料。
根据本发明的另一优选实施例，在高电阻晶片12内可以不需制作金属结构，只要在第一背面30形成源极导电垫74a和漏极导电垫74b，此制作方式只要省略图3制作金属结构48的步骤即可。此方式制作出利用晶背导电垫散热的半导体结构200，如图11所示，利用晶背导电垫散热的半导体结构200包含一元件晶片10，元件晶片10包含第一正面28和第一背面30，一晶体管31设置于第一正面28，晶体管31包含至少一栅极结构32、源极/漏极掺杂区34a和源极/漏极掺杂区34b，源极/漏极掺杂区34a作为源极，源极/漏极掺杂区34b作为漏极，在晶体管31周围的中设置有浅沟槽绝缘36，至少一散热结构72设置于元件晶片10的第一背面30，其中散热结构72包含一源极导电垫74a和一漏极导电垫74b，源极导电垫74a除了覆盖浅沟槽绝缘36之外，也延伸至重叠作为源极的源极/漏极掺杂区34a，而漏极除了覆盖浅沟槽绝缘36之外也延伸至重叠作为漏极的源极/漏极掺杂区34b。
一层间介电层38覆盖并接触元件晶片10的第一正面28，一金属内连线40设置于层间介电层38内，金属内连线40由多个金属层组成，例如金属层40a/40b，在源极/漏极掺杂区34a/34b上各自设置有导电插塞42a/42b，导电插塞42a接触金属层40a，导电插塞42b接触金属层40b。源极导电垫74a通过穿孔插塞66a电连接位于层间介电层38内的金属层40a，漏极导电垫74b通过穿孔插塞66b电连接位于层间介电层38内的金属层40b，又因为金属层40a接触导电插塞42a，金属层40a接触导电插塞42b，所以源极导电垫74a电连接作为源极的源极/漏极掺杂区34a，而漏极导电垫74b电连接作为漏极的源极/漏极掺杂区34b。
一高电阻晶片12四周包覆一介电层62，高电阻晶片12和元件晶片10利用接合介电层62和层间介电层38而接合。高电阻晶片12由一绝缘材料组成，绝缘材料可以为玻璃、石英或氮化硅等绝缘材料，此外，高电阻晶片12的电阻率较佳大于109欧姆·米，也就是说绝缘材料需采用电阻率大于109欧姆·米的材料。本发明将源极导电垫和漏极导电垫的面积增大至可以重叠源极和漏极，使得由源极和漏极产生的热可以通过晶背的源极导电垫和漏极导电垫传导出去。
如图12所示，本发明的利用晶背导电垫散热的半导体结构可以在视情况需要在源极导电垫74a、漏极导电垫74b和晶背栅极76上各自再设置另一层导电插塞78a/78b/78c和导电垫80a/80b/80c。利用导电插塞78a/78b/78c和导电垫80a/80b/80c可以再进一步将源极导电垫74a、漏极导电垫74b和晶背栅极76的热传导出去。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种利用晶背导电垫散热的半导体结构，其特征在于，该半导体结构包含：
元件晶片，包含正面和背面；
晶体管，设置于该正面，其中该晶体管包含栅极结构、源极和漏极；
层间介电层，设置于该正面，并且覆盖该晶体管；
第一金属层和第二金属层，设置于该层间介电层内；
第一导电插塞，位于该层间介电层中并且接触该源极和该第一金属层；
第二导电插塞，位于该层间介电层中并且接触该漏极和该第二金属层；
晶背栅极、源极导电垫和漏极导电垫设置于该背面，其中该晶背栅极的上表面、该源极导电垫的上表面和该漏极导电垫的上表面切齐；
第一穿孔插塞，穿透该元件晶片以接触该第一金属层，该第一穿孔插塞接触该源极导电垫以电连接该源极导电垫和该源极；
第二穿孔插塞，穿透该元件晶片以接触该第二金属层，该第二穿孔插塞接触该漏极导电垫以电连接该漏极导电垫和该漏极；
第四导电插塞设置于该背面，其中该第四导电插塞接触该晶背栅极；以及
第二导电垫设置于该背面，其中该第二导电垫接触该第四导电插塞。
2.如权利要求1所述的利用晶背导电垫散热的半导体结构，其中该漏极导电垫和该漏极重叠，该源极导电垫和该源极重叠。
3.如权利要求1所述的利用晶背导电垫散热的半导体结构，另包含浅沟槽绝缘，设置于该晶体管的周围，该源极导电垫覆盖该浅沟槽绝缘。
4.如权利要求1所述的利用晶背导电垫散热的半导体结构，另包含：
第三导电插塞和第五导电插塞设置于该背面，其中该第三导电插塞接触该源极导电垫，该第五导电插塞接触该漏极导电垫；以及
第一导电垫和第三导电垫设置于该背面，其中该第一导电垫接触该第三导电插塞，该第三导电垫接触该第五导电插塞。
5.如权利要求1所述的利用晶背导电垫散热的半导体结构，其中该元件晶片包含元件区和边缘区，该边缘区环绕该元件区，该晶体管设置于该元件区。
6.如权利要求5所述的利用晶背导电垫散热的半导体结构，另包含：
高电阻晶片，包含散热结构区和元件承载区，其中该高电阻晶片由绝缘材料组成；
金属结构，仅埋入于该高电阻晶片的该散热结构区，其中该金属结构环绕该元件承载区；
介电层，接触并包覆该高电阻晶片，其中该介电层和在该正面上的该层间介电层接合，该散热结构区和该边缘区重叠，该元件区和该元件承载区完全重叠。
7.如权利要求5所述的利用晶背导电垫散热的半导体结构，另包含：
高电阻晶片，由绝缘材料组成；
介电层，接触并包覆该高电阻晶片，其中该介电层和在该正面上的该层间介电层接合。
8.一种利用晶背导电垫散热的半导体结构的制作方法，包含：
提供元件晶片，包含正面和背面，其中：
晶体管设置于该正面，其中该晶体管包含栅极结构、源极和漏极；
层间介电层设置于该正面，并且覆盖该晶体管；
第一金属层和第二金属层设置于该层间介电层内；
第一导电插塞位于该层间介电层中并且接触该源极和该第一金属层；
第二导电插塞位于该层间介电层中并且接触该漏极和该第二金属层；
形成晶背栅极、源极导电垫和漏极导电垫，设置于该背面，其中该晶背栅极的上表面、该源极导电垫的上表面和该漏极导电垫的上表面切齐；
形成第一穿孔插塞，穿透该元件晶片以接触该第一金属层，该第一穿孔插塞接触该源极导电垫以电连接该源极导电垫和该源极；
形成第二穿孔插塞，穿透该元件晶片以接触该第二金属层，该第二穿孔插塞接触该漏极导电垫以电连接该漏极导电垫和该漏极；
形成第四导电插塞设置于该背面，其中该第四导电插塞接触该晶背栅极；以及
形成第二导电垫设置于该背面，其中该第二导电垫接触该第四导电插塞。
9.如权利要求8所述的利用晶背导电垫散热的半导体结构的制作方法，另包含：
形成第三导电插塞和第五导电插塞设置于该背面，其中该第三导电插塞接触该源极导电垫，该第五导电插塞接触该漏极导电垫；以及
形成第一导电垫和第三导电垫，设置于该背面，其中该第一导电垫接触该第三导电插塞，该第三导电垫接触该第五导电插塞。
10.如权利要求8所述的利用晶背导电垫散热的半导体结构的制作方法，其中该元件晶片包含元件区和边缘区，该边缘区环绕该元件区，该晶体管设置于该元件区。
11.如权利要求10所述的利用晶背导电垫散热的半导体结构的制作方法，另包含：
提供高电阻晶片，包含散热结构区和元件承载区，其中该高电阻晶片由绝缘材料组成；
形成金属结构，仅埋入于该高电阻晶片的该散热结构区，其中该金属结构环绕该元件承载区；
形成介电层接，触并包覆该高电阻晶片；以及
接合在该介电层和在该正面上的该层间介电层，该散热结构区和该边缘区重叠，该元件区和该元件承载区完全重叠。
12.如权利要求10所述的利用晶背导电垫散热的半导体结构的制作方法，另包含：
提供高电阻晶片，其中该高电阻晶片由绝缘材料组成；
形成介电层，接触并包覆该高电阻晶片；以及
接合该介电层和在该正面上的该层间介电层。
CN202010248845.8A 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法 Active CN111564420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010248845.8A CN111564420B (zh) 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010248845.8A CN111564420B (zh) 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法
CN201811105431.9A CN110943056B (zh) 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201811105431.9A Division CN110943056B (zh) 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法

Publications (2)

Publication Number Publication Date
CN111564420A CN111564420A (zh) 2020-08-21
CN111564420B true CN111564420B (zh) 2022-09-27

Family

ID=69883651

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811105431.9A Active CN110943056B (zh) 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法
CN202010248845.8A Active CN111564420B (zh) 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811105431.9A Active CN110943056B (zh) 2018-09-21 2018-09-21 具有散热结构的高电阻晶片及其制作方法

Country Status (2)

Country Link
US (4) US10854529B2 (zh)
CN (2) CN110943056B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943056B (zh) * 2018-09-21 2021-11-23 联华电子股份有限公司 具有散热结构的高电阻晶片及其制作方法
TWI782860B (zh) * 2022-01-21 2022-11-01 力晶積成電子製造股份有限公司 半導體結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543922A (zh) * 2010-12-08 2012-07-04 精材科技股份有限公司 晶片封装体及其形成方法
CN103337519A (zh) * 2013-06-26 2013-10-02 清华大学 场效应晶体管及其形成方法
CN105792504A (zh) * 2016-03-01 2016-07-20 中国电子科技集团公司第五十四研究所 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955781A (en) 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
US6004837A (en) 1998-02-18 1999-12-21 International Business Machines Corporation Dual-gate SOI transistor
US6207530B1 (en) 1998-06-19 2001-03-27 International Business Machines Corporation Dual gate FET and process
US7709313B2 (en) 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
US7816231B2 (en) 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US8174108B2 (en) 2010-03-24 2012-05-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method
US10269676B2 (en) * 2012-10-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced package-on-package (PoP)
US20140252566A1 (en) * 2013-03-06 2014-09-11 Rf Micro Devices, Inc. Silicon-on-dual plastic (sodp) technology and methods of manufacturing the same
US9583414B2 (en) * 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US10910290B2 (en) * 2017-10-19 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor devices
CN108447827B (zh) * 2018-03-17 2020-04-17 临沂金霖电子有限公司 一种电力转换电路的封装模块
US20210013119A1 (en) * 2018-09-21 2021-01-14 United Microelectronics Corp. Semiconductor structure with heat dissipation structure and method of fabricating the same
CN110943056B (zh) * 2018-09-21 2021-11-23 联华电子股份有限公司 具有散热结构的高电阻晶片及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543922A (zh) * 2010-12-08 2012-07-04 精材科技股份有限公司 晶片封装体及其形成方法
CN103337519A (zh) * 2013-06-26 2013-10-02 清华大学 场效应晶体管及其形成方法
CN105792504A (zh) * 2016-03-01 2016-07-20 中国电子科技集团公司第五十四研究所 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺

Also Published As

Publication number Publication date
CN110943056A (zh) 2020-03-31
CN111564420A (zh) 2020-08-21
US20210043533A1 (en) 2021-02-11
US11652017B2 (en) 2023-05-16
US11205605B2 (en) 2021-12-21
US11658087B2 (en) 2023-05-23
US10854529B2 (en) 2020-12-01
US20200235029A1 (en) 2020-07-23
US20200098659A1 (en) 2020-03-26
US20210043534A1 (en) 2021-02-11
CN110943056B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US7253492B2 (en) Semiconductor structure with via structure
US5841197A (en) Inverted dielectric isolation process
US8466054B2 (en) Thermal conduction paths for semiconductor structures
US8507352B2 (en) Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
TWI459506B (zh) 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法
JP4907070B2 (ja) 半導体装置およびその製造方法
US20210013119A1 (en) Semiconductor structure with heat dissipation structure and method of fabricating the same
JP2005519474A (ja) 高周波半導体デバイスとその製造方法
US20070158691A1 (en) Semiconductor device having soi structure
US6930355B2 (en) Silicided trench gate power mosfets ultrasonically bonded to a surface source electrode
JP3415581B2 (ja) 半導体装置
CN111564420B (zh) 具有散热结构的高电阻晶片及其制作方法
WO2017125827A1 (en) Quasi-lateral diffusion transistor with diagonal current flow direction
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
JP6540528B2 (ja) 半導体装置及びその製造方法
KR102163602B1 (ko) 실리콘-전도층-실리콘 스택 구조의 반도체 소자
JP2004096119A (ja) 半導体装置およびその製造方法
JP2004273647A (ja) 半導体素子及びその製造方法
US10679944B2 (en) Semiconductor structure with high resistivity wafer and fabricating method of bonding the same
US7732848B2 (en) Power semiconductor device with improved heat dissipation
CN117352481A (zh) 半导体结构及其制备方法
CN115881690A (zh) 半导体结构以及其制作方法
JP2004096118A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant